KR101763138B1 - 2 차원 전도층을 구비하는 전자 소자 - Google Patents
2 차원 전도층을 구비하는 전자 소자 Download PDFInfo
- Publication number
- KR101763138B1 KR101763138B1 KR1020150123999A KR20150123999A KR101763138B1 KR 101763138 B1 KR101763138 B1 KR 101763138B1 KR 1020150123999 A KR1020150123999 A KR 1020150123999A KR 20150123999 A KR20150123999 A KR 20150123999A KR 101763138 B1 KR101763138 B1 KR 101763138B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- dimensional conductive
- oxide
- insulating
- electronic device
- Prior art date
Links
- 239000000463 material Substances 0.000 claims abstract description 48
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000004020 conductor Substances 0.000 claims abstract description 13
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 23
- 238000005137 deposition process Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 18
- 229910002367 SrTiO Inorganic materials 0.000 claims description 14
- 230000015654 memory Effects 0.000 claims description 12
- 238000000231 atomic layer deposition Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 8
- 239000010408 film Substances 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 102
- 239000012212 insulator Substances 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 229910001873 dinitrogen Inorganic materials 0.000 description 4
- 238000010926 purge Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910018516 Al—O Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7373—Vertical transistors having a two-dimensional base, e.g. modulation-doped base, inversion layer base, delta-doped base
Abstract
본 발명은 기판과 상기 기판의 상부에 전도성 물질 단독으로 또는 전도성 물질에 절연성 산화물이 혼합되어 형성되는 2 차원 전도층 및 상기 2 차원 전도층의 상부에 형성되는 절연층을 포함하며, 상기 2 차원 전도층은 n형 산화물 반도체 물질 또는 p형 산화물 반도체 물질로 형성되는 것을 2 차원 전도층을 구비하는 전자 소자를 개시한다.
Description
본 발명은 2 차원 전도층을 구비하는 전자 소자에 관한 것이다.
최근에 전자 소자에 적용되는 2차원 소재의 연구는 주로 그래핀 계열의 탄소 소재, MoS2와 Bi2Te3와 같은 toplological insulator의 chalcogenide 계열의 소재를 중심으로 진행되고 있다. 이에 비하여, 산화물 계열의 2차원 소재는 이종 절연체 산화물이 적층되는 SrTiO3/LaAlO3가 유일한 실정이다. 이종 절연체 산화물은 계면에서 2차원 전도성 특성을 갖는 2 차원 전도층을 형성하며, 절연체를 하나의 구성 소재로 사용하는 장점으로 인하여 트랜지스터와 같은 나노 전자 소자에 적용하는데 기술적 중요성 및 응용성이 매우 높다.
그러나, 이종 절연체 산화물은 아직 연구가 초기인 단계로 2 차원 전도층에 대한 이해가 상대적으로 부족한 상황이다. 또한, 이종 절연체 산화물은 SrTiO3의 표면에 증착되는 상부 절연체 박막의 형성에 PLD(Pulsed Laser Deposition) 방식의 고온 증착을 적용하는 방식이 주류를 이루고 있어, 증착 공정 변수의 영향을 많이 받고 대면적화하기 어려운 측면이 있다. 또한, 이종 절연체 산화물에 의한 2 차원 전도층은 인위적인 조성 및 공정 제어에 의한 특성 제어가 어려운 측면이 있다.
본 발명은 인위적인 조성 및 공정 제어가 용이한 2 차원 전도층을 구비하는 전자 소자를 제공한다.
본 발명의 2 차원 전도층을 구비하는 전자 소자는 기판과, 상기 기판의 상부에 전도성 물질 단독으로 또는 전도성 물질에 절연성 산화물이 혼합되어 형성되는 2 차원 전도층 및 상기 2 차원 전도층의 상부에 형성되는 절연층을 포함하는 것을 특징으로 한다. 이때, 상기 2 차원 전도층의 전도성 물질은 n형 산화물 반도체 물질 또는 p형 산화물 반도체 물질로 형성될 수 있다. 또한, 상기 n형 산화물 반도체 물질은 ZnO, SnO2, TiO2, In2O3, Ga2O3중에서 선택되는 어느 하나의 물질 또는 이들의 혼합물이며, 상기 p형 산화물 반도체 물질은 NiO, CuxO, SnO중에서 선택되는 어느 하나의 물질 또는 이들의 혼합물일 수 있다. 또한, 상기 절연성 산화물은 Al2O3 일 수 있다.
또한, 상기 2 차원 전도층은 원자층 증착 공정에 의하여 증착되어 형성될 수 있다. 또한, 상기 원자층 증착 공정은 산화물 반도체 물질 증착 공정과 절연성 산화물 증착 공정이 교대로 반복되어 진행될 수 있다. 또한, 상기 전도성 물질과 절연성 산화물은 20 : 1 ~ 1 : 20의 원자층 증착 공정의 단위 싸이클 비율로 혼합되어 형성될 수 있다.
또한, 상기 기판은 SrTiO3의 단결정, 실리콘 단결정의 상면에 SrTiO3 박막 또는 후막이 증착된 기판 또는 유리의 상면에 SrTiO3이 박막 또는 후막으로 증착된 기판으로 이루어질 수 있다.
또한, 상기 절연층은 Al2O3 또는 Al2O3를 기반으로 하고 ZnO, NiO, ZrO2, HfO2와 중에서 선택되는 적어도 하나의 금속 산화물 물질이 혼합되어 형성될 수 있다.
또한, 상기 전자 소자는 산화물 기반 저항성 메모리 또는 나노 부유 게이트 메모리로 적용될 수 있다.
본 발명의 2 차원 전도층을 구비하는 전자 소자는 원자층 증착법을 이용하여 기판의 표면에 2 차원 전도층을 직접 형성하므로 2 차원 전도층에 대한 인위적인 조성 제어와 이에 따른 특성 제어가 가능한 효과가 있다.
본 발명의 2 차원 전도층을 구비하는 전자 소자는 기존 공정에 비하여 상대적으로 저온에서 진행되는 원자층 증착법을 이용하여 2 차원 전도층을 형성하므로, 2 차원 전도층의 형성 공정에 대한 공정 제어가 용이한 효과가 있다.
본 발명의 2 차원 전도층을 구비한 전자 소자는 특성 제어가 용이하므로 나노 부유 게이트 메모리, 산화물 기반의 저항성 변화를 이용한 저항성 메모리와 같은 다양한 나노 소자에 적용될 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 2 차원 전도층을 구비하는 전자 소자의 수직 단면도이다.
도 2는 도 1의 2 차원 전도층이 증착되는 공정을 나타낸다.
도 3은 도 1의 2 차원 전도층의 전기적 특성을 평가하기 위한 구성도이다.
도 4는 2 차원 전도층이 ZnO를 포함하는 경우에 전류-전압 특성을 나타내는 그래프이다.
도 5는 2 차원 전도층이 NiO를 포함하는 경우에 전류-전압 특성을 나타내는 그래프이다.
도 6은 도 1의 전자 소자를 구비하는 산화물 기반 저항성 메모리의 수직 단면도이다.
도 7은 도 1의 전자 소자를 구비하는 나노 부유 게이트 메모리의 수직 단면도이다.
도 2는 도 1의 2 차원 전도층이 증착되는 공정을 나타낸다.
도 3은 도 1의 2 차원 전도층의 전기적 특성을 평가하기 위한 구성도이다.
도 4는 2 차원 전도층이 ZnO를 포함하는 경우에 전류-전압 특성을 나타내는 그래프이다.
도 5는 2 차원 전도층이 NiO를 포함하는 경우에 전류-전압 특성을 나타내는 그래프이다.
도 6은 도 1의 전자 소자를 구비하는 산화물 기반 저항성 메모리의 수직 단면도이다.
도 7은 도 1의 전자 소자를 구비하는 나노 부유 게이트 메모리의 수직 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 2 차원 전도층을 구비하는 전자 소자에 대하여 설명한다.
먼저, 본 발명의 일 실시예에 따른 2 차원 전도층을 구비하는 전자 소자에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 2 차원 전도층을 구비하는 전자 소자의 수직 단면도이다. 도 2는 도 1의 2 차원 전도층이 증착되는 공정을 나타낸다.
본 발명의 일 실시예에 따른 2 차원 전도층을 구비하는 전자 소자(100)는, 도 1을 참조하면, 기판(110)과 2 차원 전도층(120) 및 절연층(130)을 구비하여 형성된다.
상기 전자 소자(100)는 2 차원 전도층(120)이 기판(110)과 절연층(130) 사이에 형성되어 전자 또는 정공의 이동 통로로서 작용하므로, 나노 부유 게이트 메모리, 산화물 기반의 저항성 변화를 이용한 저항성 메모리와 같은 다양한 나노 소자에 적용될 수 있다. 따라서, 상기 전자 소자(100)는 다양한 소자로 적용되는데 필요로 하는 기능층들이 추가로 더 포함될 수 있다.
상기 기판(110)은 바람직하게는 SrTiO3의 단결정으로 형성된다. 또한, 상기 기판(110)은 HfO2, ZrO2으로 형성될 수 있다. 또한, 상기 기판(110)은 실리콘 단결정의 상면에 SrTiO3 박막 또는 후막으로 증착되어 형성될 수 있다. 또한, 상기 기판(110)은 유리의 상면에 SrTiO3이 박막 또는 후막으로 증착되어 형성될 수 있다. 상기 기판(110)은 하부 절연체의 역할을 하며, 상면에 형성되는 2 차원 전도층(120)을 지지하며, 2차원 전도층(120)의 생성에 핵심적인 역할을 한다. 다.
상기 2 차원 전도층(120)은 전도성 물질에 절연성 산화물이 혼합되어 형성된다. 여기서 상기 전도성 물질은 반도체 물질을 포함하는 개념이다. 상기 2 차원 전도층(120)은 기판(110)과 절연층(130) 사이에서 전자 또는 정공과 같은 캐리어의 이동 통로를 제공한다.
상기 절연성 산화물은 Al2O3와 같은 금속 산화물이 사용된다.
상기 전도성 물질은 산화물 반도체 물질로 형성될 수 있다. 상기 산화물 반도체 물질은 n형 산화물 반도체 물질 또는 p형 산화물 반도체 물질로 형성될 수 있다. 상기 n형 산화물 반도체 물질은 ZnO, SnO2, TiO2, In2O3, Ga2O3와 같은 물질 또는 이들의 혼합물이 사용될 수 있다. 또한, 상기 p형 산화물 반도체 물질은 NiO, CuxO, SnO와 같은 물질 또는 이들의 혼합물이 사용될 수 있다. 상기 절연성 산화물은 Al2O3와 같은 물질이 사용될 수 있다. 따라서, 상기 2 차원 전도층(120)은 ZnO 또는 NiO에 Al2O3가 혼합되어 형성될 수 있다. 또한, 상기 전도성 물질은 전도성 또는 반도체 특성을 갖는 질화물로 형성될 수 있다.
상기 2 차원 전도층(120)은 산화물 반도체 물질 단독으로 형성되거나 산화물 반도체 물질과 절연성 산화물이 소정 비율로 혼합되어 형성된다. 상기 2 차원 전도층(120)은 산화물 반도체 물질 : 절연성 산화물의 비율이 20 : 1 ~ 1 : 20의 비율로 혼합되어 형성될 수 있다. 여기서, 비율은 산화물 반도체 물질 증착 공정과 절연성 산화물 증착 공정의 단위 싸이클이 진행되는 회수를 의미한다. 상기 산화물 반도체 물질은 그 비율이 증가하는 경우에 2 차원 전도층(120)에서 캐리어의 농도를 증가시키며, 인가되는 전압에 따라 흐르는 전류를 증가시킨다.
상기 2 차원 전도층(120)은 두께가 0.1nm ~ 10nm의 두께로 형성된다. 상기 2 차원 전도층(120)의 두께가 너무 얇으면 전자 또는 정공과 같은 캐리어의 이동이 원활하지 않게 된다. 또한, 상기 2 차원 전도층(120)의 두께가 너무 두꺼우면 공정 시간이 증가하는 것에 비하여 캐리어의 이동 특성의 증가 정도가 크지 않게 되며, 계면 특성의 반영이 어려워지고 벌크 물질로 변화된다.
상기 2 차원 전도층(120)은 바람직하게는 원자층 증착법에 의하여 증착되어 형성된다. 상기 2 차원 전도층(120)은 산화물 반도체 물질 증착 공정과 절연성 산화물 증착 공정이 교대로 증착되고 혼합되어 형성될 수 있다. 상기 산화물 반도체 물질 증착 공정은, 도 2(a)를 참조하면, 산화물 반도체 물질의 공급원을 공급하고, 질소 가스와 같은 불활성 가스를 퍼징한 후에 다시 산소 공급원을 공급하고 질소 가스를 퍼징하여 이루어진다. 이때, 상기 산화물 반도체 물질의 공급원은 금속 원소를 포함하는 다양한 유기 금속 화합물(Metalorganic Compound)이 사용된다. 예를 들면 산화물 반도체 물질이 ZnO인 경우에 Diethyl Zinc, NiO인 경우에 Ni(dmamb)2이 사용될 수 있다. 상기 절연성 산화물 증착 공정은, 도 2(b)를 참조하면, 절연성 산화물의 공급원을 공급하고, 질소 가스를 퍼징한 후에 다시 산소 공급원을 공급하고 질소 가스를 퍼징하여 이루어진다. 이때, 상기 절연성 산화물의 공급원은 절연성 물질이 Al2O3인 경우에 산화력이 높은 TMA(Trimethyl Aluminum; Al(CH)3))이 사용될 수 있다. 상기 2 차원 전도층(120) 증착 공정은, 도 2(c)를 참조하면, 산화물 반도체 물질 증착 공정과 절연성 산화물 증착 공정이 진행된 후에 다시 산화물 반도체 물질 증착 공정이 진행되기 전까지를 1 슈퍼싸이클(supercycle)로 하여, 적어도 1회의 1 슈퍼싸이클(supercycle)로 진행된다. 예를 들면, 상기 1 슈퍼싸이클은, 도 2(c)를 참조하면, 산화물 반도체 물질 증착 공정과 절연성 산화물 증착 공정이 1:1의 비율로 진행되도록 구성된다. 따라서, 상기 2 차원 전도층(120) 증착 공정은 산화물 반도체 물질 증착 공정과 절연성 산화물 증착 공정이 같은 비율로 진행된다. 이 경우에 상기 2 차원 전도층(120)은 산화물 반도체 물질과 절연성 산화물이 같은 단위싸이클 비율로 증착되어 형성된다.
또한, 상기 2 차원 전도층 증착 공정은 1 슈퍼싸이클을 이루는 산화물 반도체 물질 증착 공정과 절연성 산화물 증착 공정의 회수를 달리하여, 산화물 반도체 물질과 절연성 산화물이 다른 비율로 증착되도록 이루어질 수 있다. 즉, 상기 2 차원 전도층(120)은 산화물 반도체 물질과 절연성 산화물의 혼합 비율이 제어될 수 있다. 또한, 상기 2 차원 전도층 증착 공정은 1 단위 싸이클의 전체 수를 조절하여 2 차원 전도층(120)의 증착되는 두께를 제어할 수 있다.
한편, 상기 2 차원 전도층(120)은 2 차원 전도층 증착 공정이 완료된 후에 산소, 질소 또는 환원 분위기에서 450 ~ 650℃의 온도로 1시간 이상 후열처리 공정이 추가로 진행될 수 있다.
상기 절연층(130)은 Al2O3와 같은 산화물로 형성된다. 또한, 상기 절연층(130)은 Al2O3 또는 Al2O3를 기반으로 하고 ZnO, NiO, ZrO2, HfO2와 같은 금속 산화물 물질이 혼합되어 형성될 수 있다. 이때, 상기 Al2O3는 바람직하게는 절연층의 전체 중량을 기준으로 60중량% 이상으로 포함될 수 있다. 상기 절연층(130)은 2 차원 전도층(120)의 상면에 형성된다. 상기 절연층(130)은 2 차원 전도층(120)의 상부를 전기적으로 절연시킨다. 상기 절연층(130)은 바람직하게는 10 ~ 20nm의 두께로 형성된다.
다음은 본 발명의 일 실시예에 따른 2 차원 전도층을 구비하는 전자 소자의 전기적 특성을 설명한다.
도 3은 도 1의 2 차원 전도층의 전기적 특성을 평가하기 위한 구성도이다. 도 4는 도 1의 2 차원 전도층이 ZnO를 포함하는 경우에 전류-전압 특성을 나타내는 그래프이다. 도 5는 도 1의 2 차원 전도층이 NiO를 포함하는 경우에 전류-전압 특성을 나타내는 그래프이다.
상기 전자 소자는, 도 3을 참조하면, SrTiO 단결정 기판(110)의 상면에 2 차원 전도층과 절연층이 순차적으로 증착되어 형성되었다. 이때, 상기 2 차원 전도층은 2nm의 두께로 형성되었으며, 절연층은 20nm의 두께로 형성되었다. 또한, 상기 전자 소자는 절연층의 상면 중앙 영역에 백금(Pt) 또는 알루미늄(Al)에 의한 2 개의 상부 전극이 형성되고, 절연층(30)의 양측에서 따라 형성되어 2 차원 전도층에 연결되는 도선에 연결되는 2 개의 측부 전극이 형성되었다. 2개의 측부 전극은 2 차원 전도층의 특성을 평가하기 위한 전극으로 전압이 인가되고 전류를 측정하는데 사용된다. 2 개의 상부 전극은 전자 소자의 교류 특성 평가용 전극이며, 추후에 게이트 전극으로 사용된다.
상기 전자 소자는, 도 4를 참조하면, 2 차원 전도층이 산화물 반도체 물질인 ZnO과 절연성 산화물인 Al2O3가 각각 4:1, 2:1, 1:1, 1:2, 1:4의 단위 싸이클 비율로 각각의 물질에 대한 원자층 증착 공정이 진행되어 형성되었으며 전기적 특성이 평가되었다. 상기 전자 소자는 인가되는 전압이 증가됨에 따라 2 차원 전도층을 흐르는 전류가 증가하는 것을 불 수 있다. 또한, 상기 전자 소자는 2 차원 전도층에서 순수한 ZnO 인 경우에 전기전도성이 가장 높으며, Al2O3의 함량이 증가함에 따라 다소의 차이는 있으나 전기 전도성이 낮아지는 것을 볼 수 있다.
또한, 상기 전자 소자는, 도 5를 참조하면, 2 차원 전도층이 산화물 반도체 물질인 NiO과 절연성 산화물인 Al2O3가 각각 4:1, 2:1, 1:1, 1:2, 1:4의 단위 싸이클 비율로 각각의 물질에 대한 원자층 증착 공정이 진행되어 형성되었으며 전기적 특성이 평가되었다. 상기 전자 소자는 인가되는 전압이 증가됨에 따라 2 차원 전도층을 흐르는 전류가 증가하는 것을 불 수 있다. 또한, 상기 전자 소자는 2 차원 전도층에서 순수한 NiO 인 경우에 전기전도성이 가장 높으며, Al2O3의 함량이 증가함에 따라 다소의 차이는 있으나 전기 전도성이 낮아지는 것을 볼 수 있다.
종합적으로 보면, 도 4를 보면, 상기 2 차원 전도층은 큰 범위에서는 Al2O3의 양이 증가할수록 (혹은 Al2O3 증착 공정의 수가 증가할수록) 전류가 잘 흐르지 않다고 평가할 수 있다. 또한, 상기 2 차원 전도층은 순수한 NiO가 가장 전기전도성이 좋은 것을 확인할 수 있다. 즉 상기 ZnO와 NiO에 Al2O3를 원자적 수준으로 첨가하면서 초기전류는 대략적으로 감소하지만 일부 조건에서는 높은 인가전압에서 Breakdown이 형성되는 것을 확인할 수 있었다. 이는 (Zn,Al)O의 계면 조건과 (Ni,Al)O계면를 2nm의 수준으로 반영시 SrTiO3기반의 2 차원 전도층의 저항이 제어될 수 있음을 확인할 수 있다. 또한, 이러한 결과로부터 SrTiO3 단결정 기판을 기반으로 하고 기존의 2 차원 전도층에 사용된 LaAlO3 대신에 Al2O3를 사용하여 2차원 전도 현상을 확인하였다. 상기 2 차원 전도층은 (Zn,Al)O의 경우 10-10A에서 10-12A 영역에서 저항이 비교적 높은 값을 가지는 것으로 측정되었다. 그러나 상기 2 차원 전도층은 (Ni,Al)O 계면의 경우, 도 6에서 보는 바와 같이, 순수한 NiO계면에서 10-5A수준의 높은 전류를 보이는 2차원 현상이 생기고 있음을 확인하였고 NiO와 Al2O3가 원자수준에서 섞인 경우에 순수한 Al2O3만 있는 경우에 비교해서는 상대적으로 높지만, 10- 10A영역의 전류를 보여, 고저항 영역에서 2차원 전도 현상을 제어할 수 있음을 확인하였다.
본 발명의 일 실시예에 따른 2 차원 전도층을 구비하는 전자 소자는 2 차원 전도층의 전기적인 특성을 이용하여, 도 6에 도시된 바와 같이, 2 차원 전도층이 구비되는 산화물 기반 저항성 메모리에 적용될 수 있다. 또한, 상기 전자 소자는, 도 7에 도시된 바와 같이, 2 차원 전도층이 구비되는 나노 부유 게이트 메모리에 적용될 수 있다. 도 6과 도 7에서 2DEG Layer로 표시된 층이 2 차원 전도층에 해당되고, SrTiO3는 Tunneling Layer에 해당하며, Glass Substrate와 Si는 기판에 해당된다. Optimized Interface는 2DEG Layer와 함께 Charge Trapping Layer의 역할을 하며, 원자층 증착법에 의하여 형성될 수 있다. Zn-Al-O는 절연층으로 Control Layer의 역할을 한다.
100: 2 차원 전도층을 구비하는 전자 소자
110: 기판
120: 2 차원 전도층
130: 절연층
110: 기판
120: 2 차원 전도층
130: 절연층
Claims (11)
- 기판과
상기 기판의 상부에 전도성 물질에 절연성 산화물이 혼합되어 형성되는 2 차원 전도층 및
상기 2 차원 전도층의 상부에 형성되는 절연층을 포함하며,
상기 전도성 물질은 산화물 반도체 물질인 ZnO 또는 NiO이고, 상기 절연성 산화물은 Al2O3이며,
상기 2차원 전도층은 산화물 반도체 물질 증착 공정과 절연성 산화물 증착 공정이 반복되어 진행되는 원자층 증착 공정에 의하여 형성되는 것을 특징으로 하는 2 차원 전도층을 구비하는 전자 소자. - 삭제
- 삭제
- 삭제
- 제 1 항에 있어서
상기 2 차원 전도층은 0.1nm ~ 10nm의 두께로 형성되는 것을 특징으로 하는 2 차원 전도층을 구비하는 전자 소자. - 삭제
- 삭제
- 제 1 항에 있어서
상기 전도성 물질과 절연성 산화물은 20 : 1 ~ 1 : 20의 원자층 증착 공정의 단위 싸이클 비율로 혼합되어 형성되는 것을 특징으로 하는 2 차원 전도층을 구비하는 전자 소자. - 제 1 항에 있어서
상기 기판은 SrTiO3의 단결정, 실리콘 단결정의 상면에 SrTiO3 박막 또는 후막이 증착된 기판 또는 유리의 상면에 SrTiO3이 박막 또는 후막으로 증착된 기판으로 이루어지는 것을 특징으로 하는 2 차원 전도층을 구비하는 전자 소자. - 제 1 항에 있어서
상기 절연층은 Al2O3 또는 Al2O3에 ZnO, NiO, ZrO2, HfO2와 중에서 선택되는 적어도 하나의 금속 산화물 물질을 포함하여 형성되는 것을 특징으로 하는 2 차원 전도층을 구비하는 전자 소자. - 제 1 항에 있어서
상기 전자 소자는 산화물 기반 저항성 메모리 또는 나노 부유 게이트 메모리로 적용되는 것을 특징으로 하는 2 차원 전도층을 구비하는 전자 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150123999A KR101763138B1 (ko) | 2015-09-02 | 2015-09-02 | 2 차원 전도층을 구비하는 전자 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150123999A KR101763138B1 (ko) | 2015-09-02 | 2015-09-02 | 2 차원 전도층을 구비하는 전자 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170027425A KR20170027425A (ko) | 2017-03-10 |
| KR101763138B1 true KR101763138B1 (ko) | 2017-07-31 |
Family
ID=58411003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150123999A KR101763138B1 (ko) | 2015-09-02 | 2015-09-02 | 2 차원 전도층을 구비하는 전자 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101763138B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110459601B (zh) * | 2018-06-26 | 2021-08-03 | 浙江大学 | 一种二维非晶氧化物半导体与薄膜晶体管及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101450093B1 (ko) * | 2013-10-22 | 2014-10-15 | 한국과학기술연구원 | 이종접합 산화막 구조를 이용한 저항변화 메모리소자 및 그 제조방법 |
-
2015
- 2015-09-02 KR KR1020150123999A patent/KR101763138B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101450093B1 (ko) * | 2013-10-22 | 2014-10-15 | 한국과학기술연구원 | 이종접합 산화막 구조를 이용한 저항변화 메모리소자 및 그 제조방법 |
Non-Patent Citations (1)
| Title |
|---|
| L. Dong 외 8인, "Atomic-layer-deposited LaAlO3/SrTiO3 all oxide field-effect transistors", 2010 IEEE International Electron Devices Meeting (IEDM), 페이지 26.4.1-26.4.4 (2010)* |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170027425A (ko) | 2017-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Sheng et al. | Flexible and high-performance amorphous indium zinc oxide thin-film transistor using low-temperature atomic layer deposition | |
| KR101868305B1 (ko) | 도핑된 버퍼 영역을 가진 전이 금속 산화물 저항성 스위칭 장치 | |
| Traoré et al. | On the origin of low-resistance state retention failure in HfO 2-based RRAM and impact of doping/alloying | |
| Chiang et al. | Single-ZnO-nanowire memory | |
| US10516110B2 (en) | Fabrication of correlated electron material devices with reduced interfacial layer impedance | |
| Bang et al. | The effects of post-annealing on the performance of ZnO thin film transistors | |
| US10475994B2 (en) | Oxide memory resistor including semiconductor nanoparticles | |
| CN104335354B (zh) | 薄膜晶体管的半导体层用氧化物、薄膜晶体管、显示装置及溅射靶 | |
| JP2010512018A (ja) | メモリ素子およびその製造方法 | |
| JP2008034814A (ja) | 不揮発性半導体メモリ素子及びその製造方法 | |
| WO2009140305A1 (en) | Correlated electron material and process for making | |
| TW201208079A (en) | Semiconductor device, measurement apparatus, and measurement method of relative permittivity | |
| CN109643756A (zh) | 通过暴露于紫外线能量制造相关电子材料膜 | |
| Pan et al. | Switching behavior in rare-earth films fabricated in full room temperature | |
| Pei et al. | Forming free bipolar ReRAM of Ag/a-IGZO/Pt with improved resistive switching uniformity through controlling oxygen partial pressure | |
| CN107331698A (zh) | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| JPWO2010095295A1 (ja) | 抵抗記憶素子およびその使用方法 | |
| KR101763138B1 (ko) | 2 차원 전도층을 구비하는 전자 소자 | |
| Deng et al. | Physical aspects of colossal dielectric constant material CaCu3Ti4O12 thin films | |
| Hinkle et al. | Dipole controlled metal gate with hybrid low resistivity cladding for gate-last CMOS with low Vt | |
| JP2006202872A (ja) | 基板上に作製された半導体電子デバイス | |
| Lee et al. | High Hole Mobility Inorganic Halide Perovskite Field‐Effect Transistors with Enhanced Phase Stability and Interfacial Defect Tolerance | |
| WO2010007333A1 (en) | Semiconductor material | |
| Siemons et al. | Dielectric-permittivity-driven charge carrier modulation at oxide interfaces | |
| Zhang et al. | Effects of stacking sequence and top electrode configuration on switching behaviors in ZnO-HfO2 hybrid resistive memories |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |