KR101868305B1 - 도핑된 버퍼 영역을 가진 전이 금속 산화물 저항성 스위칭 장치 - Google Patents

도핑된 버퍼 영역을 가진 전이 금속 산화물 저항성 스위칭 장치 Download PDF

Info

Publication number
KR101868305B1
KR101868305B1 KR1020177018980A KR20177018980A KR101868305B1 KR 101868305 B1 KR101868305 B1 KR 101868305B1 KR 1020177018980 A KR1020177018980 A KR 1020177018980A KR 20177018980 A KR20177018980 A KR 20177018980A KR 101868305 B1 KR101868305 B1 KR 101868305B1
Authority
KR
South Korea
Prior art keywords
region
resistive switching
electrode
dopant
ligand
Prior art date
Application number
KR1020177018980A
Other languages
English (en)
Other versions
KR20170093232A (ko
Inventor
데 아라우조 카를로스 에이. 파즈
졸란타 셀린스카
크리스토퍼 알. 맥윌리엄즈
Original Assignee
시메트릭스 메모리, 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시메트릭스 메모리, 엘엘씨 filed Critical 시메트릭스 메모리, 엘엘씨
Publication of KR20170093232A publication Critical patent/KR20170093232A/ko
Application granted granted Critical
Publication of KR101868305B1 publication Critical patent/KR101868305B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H01L45/1253
    • H01L45/1233
    • H01L45/146
    • H01L45/147
    • H01L45/1608
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

저항성 스위칭 메모리는, 제1 전극 및 제2 전극과; 상기 제1 전극과 상기 제2 전극 사이의 활성 저항성 스위칭 영역 - 상기 저항성 스위칭 영역은 리간드를 포함하는 도펀트 및 전이 금속 산화물을 포함하고, 상기 도펀트는 제1 농도를 가짐 - 과; 상기 제1 전극과 상기 저항성 스위칭 물질 사이의 제1 버퍼 영역 - 상기 제1 버퍼 영역은 상기 전이 금속 산화물과 상기 도펀트를 포함하되, 상기 도펀트는 상기 제1 농도보다 큰 제2 농도를 가짐 - 을 포함한다. 일 실시예에서, 제2 농도는 제1 농도의 두 배이다. 일 실시예에서, 제1 버퍼 영역은 활성 저항성 스위칭 영역보다 더 두껍다.

Description

도핑된 버퍼 영역을 가진 전이 금속 산화물 저항성 스위칭 장치{TRANSITION METAL OXIDE RESISTIVE SWITCHING DEVICE WITH DOPED BUFFER REGION}
본 명세서에 기술된 스위칭 장치의 실시예는 집적 회로 메모리, 좀 더 상세하게는, 레지스턴스 변화를 나타내는 물질을 포함하는 비-휘발성 집적 회로 메모리의 형성에 관한 것이다.
비-휘발성 메모리는, 장치에 공급되는 전력이 턴오프된 후에, 메모리 셀이나 소자가 그 상태를 잃지 않는 접적 회로의 하나의 분류이다. 저항성 스위칭 메모리는, 활성 소자가 저항 상태와 전도 상태 사이에서, 그 상태를 변화하는 물질이 있는 메모리이다. 많고 다양한 레지스턴스 스위칭 메모리가 제안되어 왔다. Stephan Lai, "Current Status of the Phase Change Memory and Its Future," Intel Corporation, Research note RN2-05 (2005); 2006년 6월 7일에 Darrell Rinerson 등에게 발행된 미국 등록 특허 제7,038,935호; 2005년 6월 7일에 Terry L. Gilton에게 발행된 미국 등록 특허 제6,903,361호; 2005년 1월 11일에 Sheng Teng Hsu 등에게 발행된 미국 등록 특허 제6,841,833호; 2003년 9월 23일에 Hyun-Tak Kim 등에게 발행된 미국 등록 특허 제6,624,463호; B.J. Choi 등의 "Resistive Switching Mechanisms of Ti02 Thin Films Grown By Atomic-Layer Deposition," Journal of Applied Physics 98, 033715(2005); Jae-Wan Park 등의 "Reproducible Resistive Switching In Nonstoichiometric Nickel Oxide Films Grown By RF Reactive Sputtering For Resistive Random Access Memory Applications," J. Vac. Sci. Technol. A 23(5), Sept/Oct 2005; I.H. Inone 등의 "Nonpolar Resistance Switching Of Metal/Binary-Transition-Metal Oxides/ Metal Sandwiches Homogeneous/lnhomogeneous Transition of Current Distribution," arXiv:Cond-mat/0702564 v.1 26Feb2007; 및 2010년 11월 16일에 S. Brad Herner에 발행된 미국 등록 특허 제7,834,338호를 참조한다. 이들 논문들 중에 비-휘발성 메모리가 작동되어야 하는 정상 전압, 전류, 시간 및 온도하에서 안정한 저항성 스위칭 소자를 개시한 것은 없다.
좀 더 안정한 메모리는, 2009년 12월 29일에 Jolanta Celinska, Mathew D. Brubaker, 및 Carlos A. Paz de Araujo에게 "Stabilized 저항성 스위칭 메모리" 라는 이름으로 등록된 미국 등록 특허 제7,639,523호와, 2011년 1월 18일에 Carlos A. Paz de Araujo, Jolanta Celinska, 및 Mathew D. Brubaker에게 "Correlated Electron Memory" 라는 이름으로 등록된 미국 등록 특허 제7,872,900호와, 2010년 8월 17일에 Mathew D. Brubaker Carlos A. Paz de Araujo, 및 Jolanta Celinska에게 "Non-Volatile Resistance Switching Memories And Methods Of Making Same" 라는 이름으로 등록된 미국 등록 특허 제7,778,063호에 개시되어 있다. 이들 메모리가 안정한 반면, 이러한 메모리의 많은 예들은, 상보적 금속-산화물-반도체(CMOS) 메모리에서 일반적으로 사용되지 않는 백금 전극과 같은 원소를 사용한다. 많은 집적 회로 제조 시설은 CMOS 제조 공정을 사용하기 때문에, 이들 메모리를 상업화하기 더욱 어렵다. 또한, 상업적인 메모리 제조자는 여러 차례, 전극, 금속화 등에 대해 그들의 선호 물질을 가진다. 그러므로, CeRAM 비-휘발성 저항성 스위칭 메모리를 가지고, CMOS 기술을 포함하는 많고 다양한 제조 공정과 호환되었던 이러한 메모리를 제조하는 공정을 매우 선호할 것이다.
일 실시예에서, 저항성 스위칭 메모리는, 제1 전극 및 제2 전극과; 상기 제1 전극과 상기 제2 전극 사이의 활성 저항성 스위칭 영역 - 상기 저항성 스위칭 영역은 리간드를 포함하는 도펀트 및 전이 금속 산화물을 포함하고, 상기 도펀트는 제1 농도를 가짐 - 과; 상기 제1 전극과 상기 저항성 스위칭 물질 사이의 제1 버퍼 영역 - 상기 제1 버퍼 영역은 상기 전이 금속 산화물과 상기 도펀트를 포함하되, 상기 도펀트는 상기 제1 농도보다 큰 제2 농도를 가짐 - 을 포함한다. 대안적인 일 실시예에서, 제2 농도는 제1 농도의 두 배 이상일 수 있다. 또 다른 대안적인 일 실시예에서, 제1 버퍼 영역은 활성 저항성 스위칭 영역보다 더 두꺼울 수 있다. 여전히 또 다른 대안예에서, 제1 버퍼 영역은 활성 저항성 스위칭 영역보다 적어도 1.5배 더 두꺼울 수 있다. 선택적으로, 메모리는 제2 전극과 저항성 스위칭 영역 사이에 제2 버퍼 영역을 더 포함할 수 있다.
대안적으로, 도펀트는 리간드를 포함할 수 있다. 대안적으로, 리간드는, 탄소를 포함할 수 있고, 탄소의 화합물도 포함할 수 있다. 또 다른 대안예에서, 활성 저항성 스위칭 영역은 40 나노미터 이내의 두께일 수 있다. 선택적으로, 활성 저항성 스위칭 영역은 30 나노미터 이내의 두께일 수 있다. 대안적으로, 활성 저항성 스위칭 영역은 20 나노미터 이내의 두께일 수 있다. 선택적으로, 활성 저항성 스위칭 영역은 100 나노미터 이내의 두께일 수 있다.
실시예에서, 저항성 스위칭 메모리를 제조하는 방법은 제1 전극 및 제2 전극을 형성하는 단계와, 상기 제1 전극과 상기 제2 전극 사이의 활성 저항성 스위칭 영역을 형성하는 단계 - 상기 저항성 스위칭 영역은 리간드를 포함하는 도펀트 및 전이 금속 산화물을 포함하고, 상기 도펀트는 제1 농도를 가짐 - 과, 상기 제1 전극과 상기 저항성 스위칭 물질 사이의 제1 버퍼 영역을 형성하는 단계 - 상기 제1 버퍼 영역은 상기 전이 금속 산화물과 상기 도펀트를 포함하되, 상기 도펀트는 상기 제1 농도보다 큰 제2 농도를 가짐 - 을 포함한다. 일 실시예에서, 제1 버퍼 영역을 형성하는 단계는 상기 전이 금속과 상기 도펀트를 포함하는 전구체를 증착하는 단계를 포함한다. 또 다른 대안예에서, 전구체는 액체 전구체와 W(CO)6과 같은고체 전구체로 구성되는 그룹에서 선택된다. 대안적으로, 증착은 MOCVD, 스핀 온, 디핑, 액체원 미스티드 증착 및 원자 영역 증착(ALD)으로 구성되는 그룹에서 선택될 수 있다. 고체 전구체가 사용된다면, 승화에 의해 증착될 수 있다. 옵션으로, 전구체는, 0.2 몰 이내의 상기 도펀트를 포함할 수 있다. 대안적으로, 전구체는 0.1 몰 이내의 상기 도펀트를 포함할 수 있다. 방법의 실시예는 상기 제2 전극과 상기 저항성 스위칭 영역 사이에 제2 버퍼 영역을 형성하는 단계를 더 포함할 수 있다. 본 방법은 상보적 금속-산화물-반도체(CMOS) 공정에 포함될 수 있다.
실시예들은 RAOx의 화학식을 가진 퍼로브스카이트-타입 구조물을 포함하되, A는 Ni, Ti, 및/또는 그 밖의 다른 전이 금속을 포함하고, R은 La, Y, Pr, Nd, 및/또는 다른 희토류 원소를 포함한다. 저항성 스위칭 소자는 CO와 같은 리간드 및 전이 금속의 배위 화합물 내의 원자가 상태를 안정화시키는 외인성 리간드를 더 포함할 수 있다. 저항성 스위칭 소자는 서로 다른 두께의 복수의 층 및 외인성 리간드를 가진 서로 다른 전이 금속 복합체 및 CO 리간드를 더 포함할 수 있다.
다른 실시예에서, 저항성 스위칭 소자는 활성 층 두께 대 전도성 두께의 다양한 비율을 가진 호모정션이나 헤테로정션을 포함한다. 호모정션은 과포화되고 전도성 NiO의 제1 영역과 과포화되고 전도성 NiO의 제2 영역 사이에 샌드위치된 YTiOx의 활성 영역을 포함할 수 있다. 헤테로정션은 과포화된 NiO의 제1 영역과 과포화된 NiO의 제2 영역 사이에 샌드위치된 YTiOx의 활성 영역을 포함할 수 있다. 여기서, 과포화된 NiO는 대량으로 도핑된 NiO 또는 도펀트가 외인성 리간드 CO - 카르보닐 라디칼 - 또는 산화물 내의 전이 금속의 탄소 일레이트(elate)인 다른 전이 금속 삼화물을 의미한다. 리간드는 암모니아, 설파이드, 플루오라이드, 니토실 복합체, 셀레늄 복합체 및 이와 유사한 복합체와 같은 다른 리간드 일 수 있다.
본 명세서에 기술된 메모리의 실시예는, 비휘발성 메모리가 작동되어야 할 정상 전압, 전류, 시간 및 온도하에서 안정한 저항성 스위칭 메모리를 제공할 뿐만 아니라, CMOS 공정과 같은 종래의 집적 회로 제조 공정하에서 제조될 수 있는 메모리를 제공하는 것이다. 또한, 전도 상태와 저항 상태 사이의 전이가 양자 역학적이기 때문에, 메모리의 실시예들은 순수하게 양자 역학 메모리이다. 본 발명의 여러 다른 특징, 목적 및 이점은 첨부 도면과 함께 이하의 설명서를 읽을 때 명백해질 것이다.
상기-언급된 특징은 도면과 함께 다음 상세한 설명을 읽음으로서 좀 더 명확하게 이해될 것이다.
도 1은 복수의 메모리 유닛을 가진 집적 회로의 일 실시예를 나타낸다.
도 2는 라인 2-2를 통한, 도 1의 집적 회로의 메모리 유닛의 횡단면도이다.
도 3은 메모리 유닛의 일 실시예의 도면이다.
도 4는 9개의 서로 다른 메모리 유닛 영역에 대해, 도 3에서의 NiO(6+1+3) 메모리 유닛에 대한 바이어스 전압(볼트) 또는 함수와 전류(암페어)의 그래프이다.
도 5는 10 마이크로미터 x 10 마이크로미터의 영역을 가진 NiO(6+2+3) 메모리 유닛에 대한 두 개의 서로 다른 바이어스 주파수에서, 전하(쿨롱) 대 바이어스 전압의 그래프를 나타낸다.
도 6은 10 x 10 마이크로미터 제곱의 영역을 가진 NiO(6+1+3) 메모리 유닛에 대한 두 개의 서로 다른 바이어스 주파수에서, 전하(쿨롱) 대 바이어스 전압의 그래프를 나타낸다.
도 7은 버퍼 영역 없이, YTiOx 메모리 유닛의 8개의 제1 스위프에 대한 세로축으로 전류(암페어) 대 가로축으로 바이어스 전압(볼트)의 그래프이다(세로축은 로그 스케일임).
도 8은 CeRAM에 대한 장치 구조물의 일 실시예를 나타낸다.
도 9는 이송 도핑을 사용하는 장치 구조물의 여러 실시예를 나타낸다.
도 10은 NI:W(CO)6을 가진 여러 멀티층의 장치 구조물의 실시예를 나타내는데, 여기서, 콜론 이후의 물질로 Ni가 도핑되고, 이러한 경우에, 텅스텐 헥사카르보닐, 즉, 6개의 카르보닐을 가진 텅스텐이다.
도 11은 복구 어닐링(recovery anneal)이 없는 NiO:W 구조물에 대한 전류(암페어) 대 바이어스 전압(볼트)의 측정 결과를 나타낸다.
도 12는 복구 어닐링이 없는 대안적인 NiO:W 구조물에 대한 전류(암페어) 대 바이어스 전압(볼트)의 측정 결과를 나타낸다.
도 13 및 14는 급속 어닐링 조건에서, 여러 다른 장치 구조물에 대한, 초기 전류(밀리 암페어) 대 장치 영역(마이크로미터 제곱)의 측정 결과를 나타낸다.
도 15 내지 18은 다양하고 서로 다른 3-층 구조물에 대한 다양한 측정치에 대한 결과를 나타낸다.
상기 도면을 따라 본 개시물을 읽었던 기술 분야의 당업자는, 사용된 표기가 상기 도면에서 사용된 표기와 유사하기 때문에, 이들 결과를 이해할 것이나, 새로운 하나의 표기가 도 15 및 16에 도시되는데, YTiOx/a/YTiOx/YTiOx 에서 두 개의 슬래시 사이에 있는 "a"인데, 이 표기는, "a" 의 양 측의 두 층을 증착하는 사이에 어닐이 수행되었다는 것을 나타낸다.
최근 몇년에, (펨토초 스케일의) 빠른 스위칭에 사용될 수 있는 나노스케일 현상을 사용하는 메조스코픽(mesoscopic) 장치에 많은 관심이 쏠리고 있다. 바이-스테이블(bi-stable) 비휘발성 메모리 상태를 나타내는 장치에 특히 잘 발달되었다. 본 명세서에 기술된 구조물, 시스템 및 방법의 실시예는 스위칭 현상의 모델링과 계산을 결합하는 체제(framework)를 제공한다. 본 명세서에 개시된 기본 물리학은 비-휘발성 메모리 분야를 소위 상보적 금속-산화물-반도체(CMOS)로 진전되고, FLASH 비휘발성 메모리를 넘어 진전된다. 제어된 방식으로 양자 위상 천이가 발생할 수 있는 장치에서의 활성 영역의 신규한 접근의 더 우수한 이해가 제공된다. 빠른 스위칭 및 메모리 액션은 약 5 nm의 두께에서 발생할 수 있는 활성 영역을 기술적으로 지정할 수 있는 이러한 능력이 본 발명의 신규한 특징이다. 전이 금속 산화물(TMO)의 배위 화합물에서 형식적인 원자가 상태를 안정화시키는 기술을 사용함에 의해, 카르보닐과 같은 치환적 리간드에 의해 "도핑된" 제어가능하고, 특별히 정의된 영역이 생성될 수 있고, 금속/절연체 전이부에서 스위칭 및 메모리 현상이 종래의 저항성 메모리의 전류 "필라멘트" 패러다임 없이 나노스케일 레벨에서 제어될 수 있다. 금속 접촉과 멀리 떨어진 특별히 제어된 영역으로 분리될 때, 전압(에너지)에 의해 구동되는 이러한 순수하게 모트(Mott) 또는 전하 이동(Charge Transfer) 양자 위상 천이는 모트에 의해 이론상 예견되었던 순전히 전하 불균형 반응의 결과의 유형으로 볼 수 있는 메모리 스위칭 함수를 생성한다.
본 명세서에 기술된 구조물, 시스템 및 방법의 실시예는 즉각적으로 유용하고 기술적으로 중요한 많고 새로운 현상이 있는 영역을 생성한다. 발명자가 이들 장치의 스케일을 줄임에 따라, 메조스코픽 이송 문헌에서 이론화되었던 여러 것들이 발생하였다. 이론적으로 예측되었던, 에너지 밴드의 레벨 이산화, 대역폭 변조 및 전자 영역과의 상호작용을 통한 전송화와 같은 현상이 산업적 툴이 된적이 없는데, 왜냐하면, 이들 현상에서 사용된 장치가 사용 가능하지 않았기 때문이다. 종래의 반도체 장치와 비교하여, 이들 새로운 장치에서 모트형 전이 영역의 관계를 이해하는 것이 유용하다. 종래 반도체 산업과 함게, 활성 영역의 분리는 실현가능한 장치 동작에 기본이 된다. 많은 바디 위상 영역의 분리는, 반도체(또는 금속/반도체 및 MOS 정션)에서 우선 pn 정션이 중요한 것처럼, 저항성 메모리에서 기본적인 물리적 단계이다. 간단한 용어에서, 모트형 현상이 있는 가역적인 영역의 옆에 있는 도핑된 물질의 영구적으로 전도성인 영역을 가지기 위한 능력은 새로운 기술적 해결책을 제공하고, 동시에, 계산값의 많은 실험이 수행될 수 있는 실험실도 제공한다.
본 명세서에 기술된 시스템의 실시예는 전이 금속 모노 산화물 NiO를 제공하는데, 이는 Ni(CO)4로 도핑하는 기술적으로 중요한 단계에 의해 용이하게 제어된다. 기본적인 NiO에 이러한 리간드 도입의 도입이 이루어진 장치는 완전히 전도성이거나, 금속/절연체 전이부를 유지할 수 있게 될 수 있다. 금속/전도성 NiO/활성 스위칭 영역(전도성 또는 비전도성 NiO)/전도성 NiO/두께 30 nm/5 nm/30 nm 두께의 NiO 영역이 있는 금속은 에너지 윈도우(.6eV/1.2eV)의 우수한 제어를 나타내고, 절연 측(0.6eV)으로 금속의 전자 밀도 위상 전이를 유도하고, 금속 측으로 절연체의 볼리스틱(ballistic) 메조스코픽 이송을 유도한다. 또한, 금속과의 직접적인 상호작용의 결여가 줄어들고, 심지어 산화물/금속 인터페이스에서 완전히 스크린 공간 전하 영역에 나타나며, 즉, 이러한 영역은 전도성 NiO에 의해 스크린된다. 활성 영역이 절연 상태로 설정될 때, 이들 인터페이스가 옴 적이고, 전하 변동이 제거되어서, 활성 영역이 자유로이 위상 전이가 통과될 수 있다는 실험적 증거가 이를 명백히 나타낸다.
위상 전이의 트리거링 메카니즘의 기본은 전도성 NiO 영역으로부터의 활성 영역으로 열이온의 주입일 수 있다. 열 배리어가 반응될 때, 더 높은 전자의 파동의 코히런스가 발생한다. 그러므로, 극복할 때, 1.2eV 배리어는 활성 영역에서 밀도 구동된 위상 전이에 의해 주어진 어디에나 있는 게이팅 효과로 볼리스틱 이송을 유도한다. 위상 전이가 캐소드 측으로부터 주입된 전하의 드리프트 속도보다 훨씬 빠르기 때문에, 애노드 로컬 전자 밀도는 밀어내는 허버드(Hubbard) U(쿨롱 밀침)를 얻는 각각의 3D 오비털에서 임계적인 차지한 수를 트리거한다. 이러한 인트라-사이트 쿨롱 밀침으로, 밴드 갭이 열리고, NiO의 경우에, 모트 절연기의 전하 이송 유형과 같이, U 보다 더 작은 전하 갭은 지배적인 배리어가 되고, 이러한 배리어는 3D (NiO)-2p(산소) 상호작용과 관련된다. 그러므로, 거대한 기술을 가지고, 가역적이고 신뢰할만한 펨토 초 스케일의 메모리 장치가 실현된다.
물리학에 대한 가치는 이것은 NiO에 고유한 것이 아니다. 사실상, 스핀, 스핀/오비털 커플링 및 전이 금속 산화물에서의 다른 현상, 페로브스카이트(perovskites) 및 수퍼전도체는 공간적으로 분리된 위상의 이러한 아티팩트를 사용하여, 메조스코픽 및 나노 스케일에서 이해될 수 있다. 모든 고체 상태 전자는 준안정인 스위치 및 안정해야하고 적어도 두 상태에서 가역적인 메모리를 기초로 작동한다. 일반적으로, 온도 변동에 대해 제로 바이어스에서 완전히 안정할 때, 헤테로시스는 모든 비휘발성 메모리의 기반이다. 현재 FLASH 메모리의 경우에, 전하 트랩핑에 의한 인공적인 헤테로시스와 트랩핑은 그 제한을 가지는데, 왜냐하면, 전하 저장소가 극도로 작고, 플로팅 게이트에서 다수의 전자가 100 미만으로 얻기 때문이다.
강유전체 및 강자성체 히스테리틱계 메모리에 이러한 문제에 대한 해답이 있다. 물질의 비호환성과 공정 온도는 이제 산업을 촉진시켜서 이들 전이 금속 산화물을 이들의 저항성 히스테리시스에서 사용한다. 우리의 특정하고 고유한 경우에, 히스테리시스는 절연체의 소프트 붕괴때문의 필라멘트 형성으로부터 오지 않는다. 모트형 위상 전이의 의도적이고 물리적으로 구동된 제어이다. 4K 내지 150℃의 이러한 위상 전이의 증명이 도시된다. 또한, 제로 바이어스에서의 메모리 상태에서, 300℃에서의 유지가 설립되었다.
카르보닐 리간드와 같은 외부 리간드의 액션이 모든 전이 금속에 공통적일 수 있다는 것을 우리가 나타내었다. 또한, 다른 리간드도 유효하다. 백 개가 넘는 리간드의 리스트가 본 출원서의 표 1에 나중에 개시된다.
본 명세서에서 논의되는 대부분의 전이 금속은 니켈과 바나듐이다. 리간드가 있는 다른 전이 금속은 방금 언급했던 리스트에 포함된다. 그러나, 임의의 전이 금속이 사용될 수 있다. 또한, 상기 특허는, 금속 투 절연 위상 전이가 전이 금속과 설파이드, 아이오드 및 텔룰라이드와 같은 시스템의 물질과 결합하여 이루어진 화합물에서 발생할 수 있다는 것도 개시하였다. 연장하여, 이는 셀레늄의 화합물과 전이 금속을 결합하는 것에도 적용되는데, 상기 셀레늄은 텔루륨과 설퍼 사이에 있고, 유사한 특성을 가진다. 이러한 물질의 예시는, 탄소를 포함하는 리간드와 결합하는 전이 금속을 포함하는 칼코게나이드이다. 일 예로, 모노칼코게나이드는 화학식 TME를 가지는데, 여기서, TM은 전이 금속이고, E는 황(S), 요오드(I), 텔루륨(Te) 및 셀레늄(Se)이고, CO와 결합하며, 이는 TME:CO일 수 있다. 이는, 모노칼코게나이드 전구체와, 전이 금속 카르보닐 전구체, 즉, TME + TMx(CO)y를 결합함에 의해 합성될 수 있다. 또 다른 예는 화학식 TME2를 가진 다이칼코게나이드인데, 이는 TME2를 NiS2 + Ni(CO)4와 같은 관련된 금속 카르보닐과 결합하여, 형성될 수 있다. 물질에서 카르보닐의 이러한 포함은 전이 금속을 포함하는 임의의 칼코게나이드와 함께 동작할 것이다. 이러한 물질은 수천개는 아니라도 말 그대로 수백 개가 있고, 수백개의 가능한 리간드가 상기에 언급되었으며, 세부사항에서 방향은 본 명세서에 의도된 범위를 넘어 이러한 개시물로 확장된다. 본 명세서에 개시된 버퍼층 개념이 이들 모두에 적용된다고 충분히 말할 수 있다.
전이 금속을 포함하는 칼코게나이드가, 탄소나 카르보닐과 같은 외부 리간드의 간단한 포함에 의해, CeRAM 물질로 변환될 수 있다는 개시가, 이들의 생성에 있어서, 위상 변화 메모리(PCM) 연구에 상당한 영향력을 가질 것이다. PCM의 특정한 속성은 이러한 연구를 관심 있지만 비생산적인 방향으로 방향을 돌릴 수 있다. 일 예로서, 높은 전기장을 PCM으로의 인가는, 금속 필라멘트의 생성을 통해, 높은 레지스턴스 유리를 우수한 전도체로 갑자기 바꾼다. 이는 아마도, 이들 물질에서 금속이 전기장의 경로를 따라 간단하게 녹아서, 필라멘트를 형성한다는 사실 때문이다. 그러나, 필라멘트 형성은 무작위 원소를 가지고, 매우 국부적이며, 필라멘트는 안정적이지 않다. 반면에, 탄소와 카르보닐과 같은 외부 리간드의 추가는 물질 전반에 걸쳐 균일한 안정적인 불균화 조건을 생성한다.
안정한 CeRAM을 야기하는 불균화(disproportionation)는, 배위권(coordination sphere)이 안정화되고, 결함 및 공간 전하 영역에서 멀어질 때, 가장 잘 발생한다. 본 개시물은 이러한 목표를 실현시킨다. 저항성 메모리에 대한 전 세계적인 경쟁이 십 여년 간의 노력에 진입함에 따라, 우리는 이제 산업을 완전히 CMOS-호환가능한 NiO 장치로 이송할 수 있게 되었다. 이는, 모든 반도체 장치가 65 nm 미만이고, 오직 450℃ 공정 온도를 취할 수 있는 니켈 실리사이드를 사용한다는 점에서 중요하다. 본 명세서에 기술된 NiO 장치가 400℃에서 합성될 수 있기 때문에, 나노스케일 CMOS와 이미 호환된다.
이하에 기술된 구조물, 시스템 및 방법의 특정한 실시예가 이제 참조될 것이다. 구조물, 시스템 및 방법의 범위에 대한 제한이 없다는 것을 이해해야 한다. 구조물, 시스템 및 방법의 개시된 실시예는 도시된 실시예에 대하한 대안예와 수정예를 포함하고, 기술 분야의 당업자에게 일반적으로 떠오를 수 있는 본 명세서에 기술된 원리의 응용을 더 포함한다는 것도 이해해야 한다.
도 1은 109와 같은 행과 107과 같은 열로 바람직하게 배열되는, 복수의 메모리 유닛(102, 104 및 106)을 가진 예시적인 집적 회로(110)를 나타낸다. 또한, 집적 회로(110)는 다른 집적 아키텍쳐 구조물(112, 114)도 포함할 수 있다. 메모리 유닛(102)등과 같은 아키텍쳐 구조물 및 다른 구조물(112, 114)은, 바람직하게 실리콘인 반도체 기판(120) 상에 형성되는 것이 바람직하나, 게르마늄이나 갈륨과 같은 다른 물질일 수도 있다.
도 2는 도 1의 라인(2-2)을 통해 취해진 메모리 유닛(106)의 단면도이다. 메모리 유닛(106)은 반도체(120), 하단 전극(124), 버퍼 영역(126), 레지스턴스 스위칭 활성 영역(130), 버퍼 영역(134) 및 상단 전극(140)을 포함한다.
바람직하게는, 전극들(124 및 140)은 금속이나 도핑된 폴리실리콘과 같은 전도성 물질이다. 사용될 수 있는 금속의 예는 백금, 알루미늄 및 티타늄을 포함한다. 활성 영역(130)은 니켈 산화물이나 이트륨 티타늄 산화물과 같은 전이 금속 산화물이다. 바람직하게는, 활성 영역(130)은 CeRAM 물질을 안정화시키는 하나 이상의 외인성(extrinsic) 리간드로 도핑된 전이 금속 산화물인 CeRAM 물질이다. 기술 분야에서 알려진 바와 같이, 전이 금속 산화물은 내인성 리간드, 즉, 산소를 포함한다. 외인성 리간드는 전이 금속 이온의 배위권에 참가하는 산소가 아닌 원소나 화합물이다.
바람직하게는, 외인성 리간드의 본드는 내인성 리간드와 하지만, 안정화는 직접적인 금속-외인성 리간드 본드를 통한 것이다. 탄소는 외인성 리간드 원소의 예시이고, 암모니아는 외인성 리간드 화합물의 예시이다. 외인성 리간드의 추가적인 세부 사항은, 2009년 12월 29일에 Jolanta Celinska, Mathew D. Brubaker와 Carlos A. Paz de Araujo에게 "Stabilized Resistive Switching Memory"라는 명칭으로 발행된 미국 특허 번호 제7,639,523호에 개시된다. 버퍼 영역(126 및 134)도 CeRAM 물질이고, 바람직하게는, 좀 더 많이 도핑된것을 제외하고는, 활성 영역(130)과 동일한 물질이다. 예를 들어, 영역(130)은 가령, 탄소인 외인성 리간드 물질의 0.1 몰 양으로 도핑될 수 있는 반면, 영역(126 및 134)은 외인성 리간드 물질의 0.2 몰 양으로 도핑된다. 영역(126 및 134)은 서로 다른 양의 도펀트나 동일한 양의 도펀트를 가질 수 있다. 일부 실시예에서, 일부 실시예에서, 영역들(126 및 134) 중 오직 하나만 존재하나, 일부 실시예에서는 둘 다 존재한다. 영역들(124, 126, 130, 134 및 140)은 대략 동일한 두께를 가지는 것으로 도시되지만, 바람직하게는 이들은 서로 다른 두께를 가진다.
도 3은 메모리 유닛(150)의 일 실시예의 도면이다. 메모리 유닛(150)은 반도체 기판(154), 바람직하게는 반도체 웨이퍼, 하단 전극(154), 상단 전극(164), 저항성 스위칭 활성 영역(160) 및 버퍼 영역(158)을 포함한다. 이러한 특정 실시예는, 영역들(160 및 158)의 상대적 두께는 물론, 하나의 버퍼 영역이 있는 메모리 유닛의 하나의 예시적인 실시예를 나타내도록 한다. 이러한 실시예에서, 영역(158)은 높은 리간드 몰 농도 물질의 비교적 두꺼운 영역인데, 탄소 풍부 물질의 경우에, 이러한 물질은 전도성인 것이 바람직하다. 이러한 논의에서, "풍부(rich)"는 영역(160)에 비교한 것을 의미한다. 영역(160)은 낮은 리간드 몰 농도 물질의 영역을 나타내는데, 이는 낮은 탄소의 경우이다. 여기서 "낮은(low)"은 영역(158)과의 관계를 의미한다. 이러한 특정 실시예에서, 리간드는 탄소이다. 바람직하게는, 영역(160)은 영역(158)에 비해 비교적 얇다. 바람직하게는, 전극들(164 및 156)은 금속이나 도핑된 폴리실리콘과 같은 전도성 물질이다. 사용될 수 있는 금속의 예는 백금, 알루미늄 및 티타늄이다. 본 명세서의 도 1 - 3 및 8은 실제의 집적 회로나 집적 회로 소자를 그린 것이 아니고, 스케일에 따르지도 않으며, 그 보다는 특허 도면 분야에서 알려진 바와 같이, 구조물, 시스템 및 방법의 원소들을 더 잘 설명하기 위해 이상적인 도면일 뿐이라는 점을 인식해야 한다. 영역들은 수직으로 스택킹된 것으로 도시지만, 영역들은 수평 층 또는 다른 아키텍쳐일 수 있다. 실제의 메모리 유닛(150)에서 취해진 전기 측정치가 이하에서 논의된다.
간결하게 150과 같은 저항성 스위칭 메모리를 기술하기 위해, 설명적 표기는 이하에서 기술된 것으로 사용될 것이다. 메모리 셀들은 NiO와 리간드 전구체의 스핀-온 증착을 사용하고, 이후에, 베이킹(bake)하고 나서, 바람직하게는 100 C/초의 속도로 450℃에서 급속 열 어닐링(rapid thermal annealing, RTA)한다. 각각의 스핀-온 층은 다음 영역을 형성하기 전에 베이킹된다. 본 명세서에서 사용되는 NiO와 리간드 전구체는, 어닐링 이후에, 0.2 몰농도의 전구체의 하나의 스핀-온 층은 일반적으로 10 nm 두께이고, 0.1 몰농도의 전구체의 하나의 스핀-온 층은 5 nm 두께이다. 따라서, 예를 들어, 만일 0.2 몰농도 스핀-온 전구체의 3개의 층이 증착된다면, 전체 두께 30 nm의 영역이 나올 것이고, 만일 0.1 몰농도 스핀-온 전구체의 2개의 층이 증착된다면, 전체 두께 10 nm의 영역이 나올 것이다. 도 2를 참조하면, 성장되었던 표기는 하단 버퍼 영역(126)의 층의 개수, 이후에, 활성 영역(130)의 층의 개수, 이후에 상단 버퍼 영역(134)의 층의 개수를 지정한다. 개수는 "+" 부호에 의해 분리된다. 버퍼 영역은 0.2 몰농도 전구체로 구성될 수 있는 반면, 활성 영역은 0.1 몰농도 전구체로 구성될 수 있다. 그러므로, 표기 NiO(6+2+3)는, 60 nm 두께가 될 0.2 몰농도 전구체의 6개 층으로 구성된 하단 버퍼 영역(126)을 가지고, 10 nm 두께가 될 0.1 몰농도 전구체의 2개 층으로 구성된 활성 영역(130), 및 30 nm 두께가 될 0.2 몰농도 전구체의 3개 층으로 구성된 상단 버퍼 영역(134)을 가진 메모리 유닛을 나타낸다. 또 다른 예로서, 표기 NiO(3+1+2)는 0.2 몰농도 전구체의 3개 층으로 구성된 30 nm 두께의 하단 버퍼 영역(126)을 가지고, 0.1 몰농도 전구체의 1개 층으로 구성된 0.5 nm 두께의 활성 영역(130), 및 0.2 몰농도 전구체의 2개 층으로 구성된 20 nm 두께의 버퍼 영역(134)을 가질 메모리 유닛을 나타낼 것이다.
도 4는 9개의 서로 다른 메모리 유닛 영역에 대해, 도 3에서의 NiO(6+1+3) 메모리 유닛에 대한 초기 스위프(sweep)에 대한, 바이어스 전압(볼트)의 함수로서 전류(암페어)의 그래프이다. 이러한 메모리 유닛은, 활성 스위칭 영역이, 어닐링 이후에, 5 nm 두께였던 오직 하나의 스핀-온 영역이었다는 점을제외하고, 도 5에서 측정된 것과 동일하였다. 곡선(280)은 222 x 222 ㎛2의 영역을 가진 메모리 유닛에 대한 곡선이고, 곡선(284)은 133 x 133 ㎛2의 영역을 가진 메모리 유닛에 대한 것이며, 곡선(286)은 89 x 89 ㎛2의 영역을 가진 메모리 유닛에 대한 것이고, 곡선(288)은 44 x 44 ㎛2의 영역을 가진 메모리 유닛에 대한 것이며, 곡선(292)은 20 x 20 ㎛2의 영역을 가진 메모리 유닛에 대한 것이고, 곡선(289)은 15 x 15 ㎛2의 영역을 가진 메모리 유닛에 대한 것이며, 곡선(290)은 10 x 10 ㎛2의 영역을 가진 메모리 유닛에 대한 것이고, 곡선(296)은 7.5 x 7.5 ㎛2의 영역을 가진 메모리 유닛에 대한 것이며, 곡선(294)은 5 x 5 ㎛2의 영역을 가진 메모리 유닛에 대한 것이다. 상기 결과들은 장치에대 유사한데, 전류가 다소 더 높고, 에지 효과가 덜한 점을 제외하고는, 활성 영역이 더 두껍다.
도 5는 10 마이크로미터 x 10 마이크로미터의 영역을 가진 NiO(6+2+3) 메모리 유닛에 대한 두 개의 서로 다른 바이어스 주파수에서, 제1 스위프에 대한 전하(쿨롱) 대 바이어스 전압의 그래프를 나타낸다. 전극은 백금이었다. 곡선들(300 및 302)은 10 킬로헤르츠(kHz)에서 측정되었고, 곡선들(304 및 306)은 1 메가헤르츠(MHz)에서 측정되었다. 이들 곡선들은 전하 대 전압이 양 및 음의 바이어스 모두에 대해 바이-스테이블하고, 선형적이다는 것을 나타내고, 이는 메모리에 대한 이례적인 응답이다.
도 6은 10 x 10 마이크로미터 제곱의 영역을 가진 NiO(6+1+3) 메모리 유닛에 대한 두 개의 서로 다른 바이어스 주파수에서, 전하(쿨롱) 대 바이어스 전압의 그래프를 나타낸다. 전극들은 백금이었다. 곡선들(310, 314, 316 및 318)은 10 킬로헤르츠(kHz)에서 측정되었고, 곡선들(322 및 324)은 1 메가헤르츠(MHz)에서 측정되었다. 상기 결과들은 1 MHz 측정에 대해 도 5의 것과 유사하나, 10 kHz 측정에 대한 결과는 비선형이다. 이는, 10 kHz에서, 측정 장비가 인터페이스의 효과를 나타낸다는 사실 때문이다.
도 7은 버퍼 영역 없이, 백금 전극으로, 10 x 10 ㎛2의 YTiOx 메모리 유닛의 8개의 제1 스위프에 대한 전류(암페어) 대 바이어스 전압(볼트)의 그래프이다.세로축은 로그 스케일이다.
얇은 필름이나 본 명세서에서 논의된 CeRAM 물질은 액체 증착 공정, 바람직하게는 탄소가 물질에 도입된 공정을 통해 증착된다. 이들 공정들은 MOCVD(금속유기 증기 상 에피텍시), 스핀 온, 디핑(dipping), 액체원 미스티드 증착(liquid source misted deposition), 원자 영역 증착(ALD), 다른 CSD(화학 용액 증착) 방법을 포함하거나, 금속을 증착하고나서 이를 대기에 존재하는 탄소 도너 화합물로 산화시킴에 의한다. 선호되는 방법으로, 금속유기 전구체가 증착되고 반응되어서 원하는 물질을 형성한다. 옥탄은 전이 산화물 전구체에 대해 선호되는 용매이다. 본 발명에 따른 메모리 유닛은 다음과 같이 제조된다. 기판(120)은 실리콘 산화물 코팅이 있는 실리콘 웨이퍼일 수 있다. 기판이 베이킹되어서 습기를 제거할 수 있다. 동시에, CeRAM 전구체가 준비될 수 있다. 전구체는, 증착되고 가열되면, 가변적인 레지스턴스 물질을 형성하는데 적합한 금속 부분을 포함한다. 예를 들어, 만일 니켈 산화물이 원하는 가변적인 레지스턴스 물질이라면, 전구체는 니켈을 포함할 것이다. 전구체는 탄소를 포함하는 액체일 수 있고, 금속 유기 전구체일 수 있다. 이는 도쿄의 Kojundo Chemical사와 같은 화학 회사로부터 구입된 기성 전구체일 수 있고, 또는 전구체는 증착 바로 전에 준비될 수 있다. 하단 전극(124)이 증착되고, 상기 전극은 기술 분야에서 알려진 바와 같이 접착 영역 및/또는 배리어 영역을 포함할 수 있다. 전극은 백금이 수 있다. 그리고 나서, 영역들(124, 126 및 134)이 형성될 수 있다. 이들 각각의 영역을 형성하기 위해, 전구체는 스핀-온 증착에 이하여 증착될 수 있으나, 이는 상기 언급된 다른 방법으로 증착될 수 있다. 증착 이후에, 전구체는 가열되어서 액정화된 물질을 형성할 수 있다. 일 실시예에서, 가열 공정은 베이킹 공정 및 어닐링 공정을 포함한다. 그러나, 핫 플레이트 상에서의 베이킹, 노 어닐링, 가끔 급속 열 어닐링(RTA)라고 불리는 급속 열 처리(RTP), 또는 필름을 액정화시킬 다른 공정을 포함하는 다양한 가열 공정이 사용될 수 있다. 웨이퍼 상의 증착된 전구체가 핫 플레이트 상에서 베이킹될 수 있고, 1 분 내지 10 분의 시간 동안 100℃ 내지 300℃의 온도일 수 있다. 두 번의 베이킹은 서로 다른 온도에서 사용될 수 있는데, 두 번째 베이킹은 더 높은 온도에서 할 수 있다. 증착과 베이킹 단계는 필름의 원하는 두께를 얻기위해 필요한 만큼 반복될 수 있다. 모든 층들이 증착되고 건조된 이후에, 건조된 층은 어닐링되어서 126, 130 또는 134와 같은 액정화된 필름을 형성한다. 어닐링은 가령 낮은 온도로 20분 내지 1시간 동안 450℃ 내지 650℃의 온도일 수 있다. 어닐링은 산소 또는 원하는 리간드를 포함하는 기체 내에서 수행될 수 있다. 그리고 나서, 모든 CeRAM 영역이 형성된 이후에, 상단 전극(140)이 증착될 수 있다. 이는 백금일 수 있다. 그리고 나서, 상단 전극 및 CeRAM 물질이 가령 아르곤을 사용한 이온 밀리에 의해, 건조 에칭에 의해 패턴화된다. 그리고 나서, 복구 어닐링이 뒤잇는데, 이러한 어닐링은 450℃ 내지 650℃의 온도에서 30분 내지 1.5시간 동안일 수 있고, 산소 내에서 할 수 있다. 그리고 나서, 집적 회로가 완성되어서 집적 회로의 활성 원소로 CeRAM 물질(130)을 포함할 수 있다. 여기서, "활성 원소(active element)"는 패시베이션 절연부와 달리, 전류나 전압의 인가에 응답하여 변하는 원소를 의미한다.
본 명세서에 기술된 실시예의 원리는 RAOx (여기서, A는 Ni, Ti 및 다른 전이 금속이고, R은 La, Y, Pr, Nd, Y 및 다른 희토 원소를 포함함)와 같은 퍼로브스카이트-타입 구조물의 저항성 스위칭 원소와 같은 다른 저항성 스위칭 물질에 적용될 수 있다. 저항성 스위칭 원소는 전이 금속의 배위 화합물에서 원자가 상태를 안정화시키는 CO와 카르보닐과 같은 리간드를 더 포함할 수 있다. 저항성 스위칭 원소는 서로 다른 두께 및 서로 다른 전이 금속 복합물과 CO 리간드의 복수의 층을 더 포함할 수 있다. 본 명세서에 기술된 실시예의 원리는, 호모정션 또는 활성 층 두께에 대한 전도성의 다양한 비율을 가진 헤테로정션을 포함하는 저항성 스위칭 원소에 더욱 적용될 수 있다. 호모정션은 과포화되거나 전도성 NiO의 제1 영역과 과포화되거나 전도성 NiO의 제2 영역 사이에 샌드위치된 YTiOx의 활성 영역을 포함할 수 있다. 헤테로정션은 과포화된 NiO의 제1 영역과 과포화된 NiO의 제2 영역 사이에 샌드위치된 YTiOx의 활성 영역을 포함할 수 있다. 여기서, 과포화된 NiO는 대량으로 도핑된 NiO 또는 다른 전이 금속 산화물을 의미하는데, 여기서, 도펀트는 외인성 리간드 CO, 카르보닐 라디칼 또는 산화물 내의 전이 금속의 탄소 상태이다. 리간드는 암모니아, 설파이드, 플루오라이드, 니토실 복합체, 셀레늄 복합체 및 이와 유사한 복합체와 같은 다른 리간드일 수 있다.
하나의 CeRAM 장치(400)의 어떤 특징을 설명하기에 유용한 구조가 도 8에 도시된다. 이러한 예시에서, CeRAM 장치(400)는 2개의 외부 금속 전도체(406 및 420) 사이의 Ni(CO)4 도핑된 NiO 니켈 산화물의 3개의 얇은 필름 - 402, 414 및 418 - 을 포함한다. 활성 물질(414)은, 버퍼 전극이나 배리어 층의 역할을 하는 2개의 NiO 필름(402 및 418) 사이에서 샌드위치된다. 2개의 버퍼 필름(406, 418)들은 매우 높은 전도성이되고 매칭 전극으로서의 작용하기 위해 도핑되는 반면, 중앙 코어의 활성 필름(414)은 서로 다른 더 낮은 레벨의 유사한 도핑을 가진 니켈 산화물이다. 일 실시예에서, 버퍼 층(402)은 약 20 나노미터(nm) 두께이고, 활성 층(414)(영역 410을 포함함)은 약 10 내지 20 nm 두께이며, 버퍼 층(418)은 약 20 nm 두께이어서, 전극들(406 및 420) 사이의 장치의 전제 두께는 약 60 nm 두께이다. 배리어 층(402 및 422)은 여러가지 중요한 역할을 한다. 이들은 활성 물질에 옴 접촉을 제공하고, 더 중요한 것은, 외부 전극에 의해 야기된 쇼트키 배리어형 효과를 제거하며, 원하지 않은 표면 상태를 활성 물질 전극 인터페이스에서 벗어나게 하고, 표면 상태는 장치의 액션을 지연시킬 수 있다. 도핑된 NiO 배리어 층(402 및 418)은 활성 층(414)으로부터 임의의 스크린 전극 효과에 항상 전도성이다. 동작상, 전도 상태와 절연 상태 사이의 가역적 금속 절연기 전이(MIT)를 겪는 것은 중앙 영역(414)인데, 상기 양자 상 전이는 애노드에 근접한 영역(410)에서 시작할 수 있다. 국부화된 단일-부위 산화 환원 이벤트는 영역(408)에서 발생한다. 전이되면, 활성 영역(414)은 필요한 어느 상태에 유지될 수 있고, 이러한 능력은 비-휘발성(NV) 메모리로서 잠재적인 사용을 기반으로 한다. 본 구절 및 다른 어딘가에서, 용어 "도핑"이 NiO 구조가 변형될 수 있는 메카니즘을 기술하는 일상적인 의미로 사용될 수 있지만, 농도 레벨이 종래의 단일 결정 실리콘에서의 도너 도핑이나 억셉터 도핑과 관련된 것보다 더 높다고 이해해야 한다.
도 9는 이송 도핑의 예를 나타낸다. 이송 도핑은, 카르보닐 유닛(CO)과 같은 리간드를 가진 또 다른 전이 금속 화합물을 통해 가령 (CO)n에 대해 리간드의 추가를 말하는데, 리간드는 카르보닐 화합물과 같은, 호스트 전이 금속 산화물의 외인성 리간드 이상의 n을 가진다. 도 9의 제1 라인에 도시된 바와 같이, (CO)n과 결합된 전이 금속(X)은 전이 금속 산화물에 외인성 리간드 물질을 제공하는데 사용될 수 있고, TMO의 경우에, 외인성 리간드는 CO이다. 외인성 리간드가 하나의 산소를 가지므로, 이송 도핑을 제공하는 전이 금속은 하나 보다 많은 n을 가질 수 있다. 추가적인 외인성 리간드를 제공하는 전이 금속은 납, 탄탈륨, 니오비움, 텅스템이나 다른 대부분의 전이 금속일 수 있다. 예를 들어, 우리는 NiO가 호스트 화합물이고, 내인성 리간드는 산소라는 것을 안다. 니켈에 대한 카르보닐 화합물은 Ni(CO)4이다. 그래서, 이러한 경우에, 사용될 수 있는 용액 이송 도핑에서 더 많은 CO를 가지는 것이 바람직하다. 여기서, "용액"은 초기 액체 용액이나 가열되거나 어닐링된 이후의 고체 용액을 의미한다.
도 9의 제3 라인은 이송 도핑의 하나의 사용을 나타낸다. 화합물 Ni(CO)4가 극도로 독성이기 때문에, 더 많은 CO를 얻기 위해, 탄소계 금속 유기 용액이나 승화를 사용하여, NiO에 텅스텐 헥사카르보닐 [W(CO)6]을 추가하는 것이 바람직하다. 이는 W(CO)6NiO의 버퍼 층, NiO(외인성 리간드 CO를 가진)의 스위칭 층 및 W(CO)6NiO의 또 다른 버퍼 층을 사용하여 실현된다. 이러한 결과로, 어닐링이 어떤 탄소나 카르보닐(CO) 내부를 가진 이후에, 고체 호스트는 이제 텅스텐 헥사카르보닐로부터 더 많은 카르보닐을 가진다. 텅스텐 그 자체가 샘플의 전도성에 추가될 수 있거나 추가되지 않을 수 있지만, 텅스텐 헥사카르보닐은 이송 도핑을 통해 전도성을 생성한다. 다시 말해, 전이 금속을 운반하고, 호스트에 추가되는 카르보닐은 전도성의 변화에 대해서는 거의 불활성이지만, CO가 금속에 직접 시그마 본드를 통해 전자 또는 더 많이 Ni에 도네이트하는 백 도네이션 메카니즘(back donation mechanism) 때문에, CO의 6 유닛은, 니켈 금속보다 더 적은 에너지로, 금속과 산소 오비탈 사이에 2-p 본드를 통해 2개의 전자를 다시 받는다. 이러한 공정에서, 페르미 레벨, 즉, 전체 시스템의 가장 높이 차지된 전자 레벨은 "가전자 밴드"를 향하여, 또는 좀 더 정확하게는, NiO가 더 많은 p-타입과 홀 전도체를 갖게 하는 "더 낮은 허버드 밴드(Hubbard band)"를 향해 더 낮아진다. 그러므로, 이송 도핑은 호스트가 더 많은 p-타입을 갖도록 하기 위한 방법이고, 이는 CeRAM의 리셋 동작에 유용하다.
이는, 동일한 호스트 내에 다양한 부분이나 양을 가진 카르보닐계 화합물의 복수의 타입으로 확장될 수 있어서, 시그마 도핑과 거의 독립적으로 페르미 레벨을 조절하고, 이는 주위 전자 밀도의 스크리닝 효과에 응답하여 모트(Mott) 스위치가 발생할 수 있는 요구되는 불균화 반응에 책임이 있다. 물론, 이러한 전자 밀도는 SET 전압에서 증가되고, RESET 전압에서 감소된다. 또 다른 예시로서, 도 9의 제4 라인은 버퍼 층 내의 NiO를 대신하는 YTiO3가 있는 라인 3의 것과 유사한 CeRAM 장치에 대한 화학식을 나타낸다. 또 다른 변형은 도 9의 제5 라인에 도시되는데, 여기서, 버퍼 층은 라인 3의 예시와 유사하나, 활성 층은 NiO 대신에 YTiO3이다.
도 9에 도시된 예시는 호스트 산화물로서 NiO와 YTiOx를 나타낸다. 그러나, 임의의 전이 금속 산화물(TMO) 및 퍼로브스카이트(SrTiO3 등과 같은)는 리간드로서 (CO)x를 가질 수 있다. 그러므로, 우리는 이종 층 및 동종 층이 있는 다양한 층을 가질 수 있다. 예를 들어, 우리는 NiO/YTiO3(탄소가 있음)/NiO을 사용할 수 있고, 우리는 또한 W(CO)6와 같은 중성 TMO을 (CO) 풍부에 놓을 수 있어서, 탄소가 풍부하여, NiO(W(CO)6)/YTiO3(탄소 있음)/NiO(W(CO)6) 등과 같은 층을 제조한다.
마찬가지로, 희토 물질(Re)이 도 9의 라인 1과 같은 화학식에서 사용될 수 있다는 것을 우리는 발견하였는데, 여기서, n은 1보다 크고, 즉, ReTiO3/ReTiO3/ReTiO3, ReNiO3/ReNiO3/ReNiO3, 또는 ReNiO3/ReTiO3/ReNiO3와 같은 장치 및 다른 변형예(여기서, 각각의 층은 서로 다른 몰농도를 가지고, 각각의 층은 (CO)6와 같은 (CO)x 리간드를 포함함)가 제조되었다. ReTiO3 및 ReNiO3를 사용하는 장치(여기서, Re는 Y, Sc, La, Pr, Yb, Eu, 및 그 밖의 희토류)가 제조되었다. 여기서, Y, Yb, 및 Eu는 엄밀이 말해 희토류가 아니지만, 이들 물질은 희토류의 리스트에 흔히 포함되는데, 왜냐하면 이들 물질은 자연에서 발생하는 증착에서 희토류와 함께 종종 발견되기 때문이다. 또한, PbNiOx에서의 스위칭이 어떠한 기존의 문헌에 포함되지 않는다는 것 - 진정한 새로운 물질을 우리는 발견하였다. 그러므로, 이러한 물질은 A(+2)NiO 그리고 A(+2)TiO로도 상정될 수 있다.
도 10은 NI:W(CO)6을 가진 여러 가능한 복수층의 장치 구조를 비교하는데, 여기서, 콜론 이후의 물질은 이 물질로 Ni가 도핑된다는 것을 나타내고, 6개의 카르보닐을 가진 텅스텐의 경우이고, 이러한 표기는 아래에서도 사용될 것이다. 도 10은 우선, 관련된 구조이나 서로 다른 구조를 나타내는데, 구조물 1로 넘버링된 NiO/NiO:W/NiO 및 구조물 2로 넘버링된 NiO:W/NiO/NiO:W이다. 이러한 도면에서, 넘버 1 구조물에서, 텅스텐 헥사카르보닐이 스위칭 층에 있다는 사실에 주의하기 위해, 넘버 2 구조물에서, 텅스텐 헥사카르보닐이 버퍼 층에 있다는 사실에 주의하기 위해 텅스텐 헥사카르보닐을 포함하는 층을 볼드체로 하였다. 각각의 W는 외인성 리간드로서 (CO)6를 포함한다는 것을 이해한다. 활성 층(중간 층)과 버퍼 층 모두가 표기 3/3/3에 의해 도시된 바와 같이, 3개의 스핀-온 층으로 제조된다. 상기 논의된 바와 같이, 중간 층이 더 낮은 몰농도를 가진다는 것을 이해해야 한다. 넘버 1 장치의 두께는 750 옹스트롬이었고, 넘버 2 장치의 두께는 750 옹스트롬보다 적었다. 넘버 1 장친 및 넘버 2 장치는 조건 A, B, C 및 D 하에서 제조되었는데, 여기서, A는 복구 어닐링을 의미하고, B는 450℃에서의 노 급속 어닐링을 의미하며, C는 450℃에서 급속 열 어닐링(RTA)를 의미하고, D는 650℃에서 RTA를 의미한다. 넘버 1 장치 및 넘버 2 장치는 NiO:W(CO)6의 사용을 통한 전도 메카니즘 제어를 나타내기 위해 테스트되었다. 중앙의 활성 층이 복구 어닐링 없이 W(CO)6으로 도핑된 NiO였던 웨이퍼 1A는 초기에 ON이고, 15 x 15 마이크로미터 제복 보다 적은 영역을 가진 낮은 레지스턴스 쇼트(short)를 나타내었다. 그것은 5 x 5 마이크로미터 제곱의 장치에 대해 1 밀리암페어에서 컴플라이언스 전류(compliance current)를 가진 OFF를 나타내었다. 그것은 낮은 확산과 안정한 사이클링을 가진, 약 1.4 볼트의 Vset pf를 가진다. 중앙의 활성 층이 NiO이었고, 버퍼 층이 복구 어닐링 없이 W(CO)6으로 도핑된 모두 NiO였던 웨이퍼 2A는 좀 더 전도성으로 증명되고, 7.5 마이크로미터 제곱보다 더 큰 영역의 장치에 대해 낮은 레지스턴스 쇼트를 가진다. 이러한 장치는 5 x 5 마이크로미터 제곱의 장치에 대해 70 밀리암페어의 초기 전류를 나타내었다. 그것은 5 x 5 마이크로미터 제곱의 장치에 대해 2 밀리암페어의 컴플라이언스 전류를 가지는 더 높은 OFF를 가졌다. Vset은 더 높은 Vset 확산 및 Vreset 확산을 가진 약 1.6 볼트이었다. 전반적으로, 넘버 2 장치는 넘버 1 장치보다 더 전도성이었고, A-타입 장치는 B, C 및 D 타입 장치보다 더 전도성이었다.
도 11 내지 18은, CeRAM 장치의 특성을 나타내기 위해, 본 발명에 따른 집적 회로 장치상에서 이루어진 측정치를 도시한다. 이들 도면에서, 부호(W)는 텅스텐 헥사카르보닐을 나타낸다.
도 11은 복구 어닐링이 없이 3개 층의 스핀-온으로 형성된 각각 활성 층 및 버퍼 층을 가진 서로 다른 영역의 NiO/NiO:W/NiO \ 구조물에 대한 전류(암페어) 대 바이어스 전압(볼트)의 측정 결과를 나타낸다. 모든 장치는 초기에 ON이었고, 15 x 15 마이크로미터 제곱 이상의 영역에 대해 낮은 레지스턴스 쇼트를 가졌다. 다시 말해, 이들이 너무 전도성이었기 때문에, 장치를 리셋할 수 없었다. 이는 테스팅 장치의 0.1 암페어 제한 때문이다. 테스팅 장치가 더 높은 암페어에서 작동한다면, 장치는 리셋될 수 있다.
도 12는 복구 어닐링이 없는 NiO:W/NiO/NiO:W 구조물에 대한 전류(암페어) 대 바이어스 전압(볼트)의 측정 결과를 나타내고, 각각의 활성 층 및 버퍼 층은 3개 층의 스핀-온으로 형성된다. 초기에 모든 장치는 ON 이었고, 7.5 x 7.5 마이크로미터 제곱 이상의 영역에 대해 낮은 레지스턴스 쇼트를 가졌다. 도 11와 12의 곡선을 비교하면, 버퍼 층 내의 텅스텐 헥사카르보닐이 있는 장치가 일반적으로 더 전도성으로 보인다.
도 13은 다양한 급속 어닐링 조건에서, NiO/NiO:W/NiO에 대하여, 초기 전류(밀리 암페어) 대 장치 영역(마이크로미터 제곱)의 측정 결과를 나타낸다. 이러한 도면에서, RA는 복귀 어닐링을 의미하고, F RA는 노 복구 어닐링을 의미하며, RTA는 금속 열 어닐링을 의미한다. 이전과 같이, W는 텅스텐 헥사카르보닐을 의미한다. 도 14는 상기 언급된 동일하고 다양한 급속 어닐링 조건에서 NiO:W/NiO/NiO:W 장치 구조물에 대해, 초기 전류(밀리 암페어) 대 장치 영역(마이크로미터 제곱)의 측정 결과를 나타낸다. 도 13과 14를 비교하면, 버퍼 층 내에 텅스텐 헥사카르보닐이 있는 장치가 다시 더 전도성이었다는 것을 제외하고는, 결과가 유사하다는 것을 알 수 있다.
도 15 및 16은 서로 다른 영역을 가진 다양한 3층 구조물에 대해, 전류(암페어) 대 바이어스 전압(볼트)의 측정치에 대한 결과를 나타내는데, 상기 도면을 따라 본 개시물을 읽었던 기술 분야의 당업자는, 사용된 표기가 상기 도면에서 사용된 표기와 유사하기 때문에, 이들 결과를 이해할 것이나, 새로운 하나의 표기가 YTiOx/a/YTiOx/YTiOx 에서 두 개의 슬래시 사이에 있는 "a"인데, 이 표기는, "a" 의 양 측의 두 층을 증착하는 사이에 어닐링이 수행되었다는 것을 나타낸다. 중간 층의 카르보닐 몰농도가 더 낮더라도, 즉, 버퍼 층에 대한 0.16 몰농도에 비해 0.1 몰농도로 더 낮더라도, 각각의 층은 카르보닐 도핑으로 YTiOx로 형성된다. 또한, 장치는 마지막에 어닐링되었다. 어닐링은 30분 동안 450℃에서 노에서 수행된다. 장치의 두께는 500 옹스트롬이었다. 도 15에서, 세로 좌표는 선형이나, 도 16에서는 로그스케일이다. 이들 예시에서, 모든 장치는 초기에 ON이었고, 장치가 44 마이크로미터 제곱 이상인 장치를 제외하고는 리셋될 수 있다.
도 17 및 18은 서로 다른 영역을 가진 다양한 3-층 구조물에 대한, 전류(암페어) 대 바이어스 전압(볼트)의 측정치에 대한 결과를 나타낸다. 중간 층의 몰농도가 더 낮더라도, 즉, 버퍼 층에 대한 0.16 몰농도에 비해 0.1 몰농도로 더 낮더라도, 각각의 층은 카르보닐 도핑으로 YTiOx로 형성된다. 각각의 경우에, 초기에 장치는 ON이다. 7.5 마이크로미터 제곱 이상의 장치는 낮은 레지스턴스 쇼트를 가졌다. 도 17에서, 세로 좌표는 선형이나, 도 18에서는 로그스케일이다.
또 다른 발견은 물질이 p-타입인 것일 수 있어서, 홀이 금속-투-절연 스위치에 대한 조건을 생성하고, 그와 반대로, 터널링에 의해 행해지는 절연기-투-금속이다. 일반적으로, 모든 베이스 산화물은 그들의 자연 상태에서 p-타입일 수 있다(이는 모든 퍼로브스카이트, 심지어 SBT, PZT 및 다른 강자성 물질에 대해 사실임). NiO는 p-타입이지만, Ta2O5 and HFO2는 아니다. 그러므로, 이러한 효과는 이들 후자의 물질에서는 발견되 수 없다. 홀이나 전자로 밴드의 채우는 것은 기본적으로 두 상태 사이에서의 흔들 의자이다. 이는 우리가 n-타입인 TMO를 도핑에 의해 p-타입으로 만들 수 있다는 것을 암시하고, 이는 CeRAM 스위칭을 제공할 수 있는 p-타입 물질일 수 있다.
다양한 금속에 대한 일부 유용한 리간드가 표 1에 도시된다. 이러한 표에서, 관심 있는 금속이 볼드체로 주어지고, 그 이후에, 복합체에 대한 공식이 주어지며, 금속은 관심 있는 리간드로 형성된다.
Figure 112017065373949-pct00001
Figure 112017065373949-pct00002
Figure 112017065373949-pct00003
Figure 112017065373949-pct00004
큰 메모리 윈도우를 가지고, CMOS 공정과 호환되는 저항성 스위칭 메모리가 개시되었다. 도면에 도시되고, 본 명세서에 기술된 특정한 실시예는 단지 예를 들기 위함이지 아래의 청구항을 불필요하게 제한하도록 해석되어서는 아니된다는 것을 이해해야 한다. 또한, 기술 분야에서의 당업자는, 창의적 개념으로부터 벗어나지 않으면서, 개시된 특정한 실시예의 다양한 사용법과 수정예를 이제 만들 수 있다는 것은 명백하다. 또한, 많은 예로서, 나열된 방법이 다양한 순서로 수행될 수 있다는 것도 명백하며, 또한, 등가적인 구조물과 공정이 기술된 다양한 구조와 공정을 대체할 수 있다는 것도 명백하다. 본 명세서에 개시된 각각의 특징과 원소는 임의의 다른 특징과 원소와 결합될 수 있다는 것을 이해해야 한다.

Claims (28)

  1. 제1 전극 및 제2 전극과,
    상기 제1 전극과 상기 제2 전극 사이의 활성 저항성 스위칭 영역 - 상기 저항성 스위칭 영역은 리간드를 포함하는 도펀트 및 전이 금속 산화물을 포함하고, 상기 도펀트는 제1 농도를 가짐 - 과,
    상기 제1 전극과 상기 저항성 스위칭 물질 사이의 제1 버퍼 영역 - 상기 제1 버퍼 영역은 상기 전이 금속 산화물과 상기 도펀트를 포함하되, 상기 도펀트는 상기 제1 농도보다 큰 제2 농도를 가짐 - 을 포함하는, 저항성 스위칭 메모리.
  2. 제 1 항에 있어서, 상기 제2 농도는 상기 제1 농도의 두 배인, 저항성 스위칭 메모리.
  3. 제 1 항에 있어서, 상기 제1 버퍼 영역은 상기 활성 저항성 스위칭 영역보다 더 두꺼운, 저항성 스위칭 메모리.
  4. 제 3 항에 있어서, 상기 제1 버퍼 영역은 상기 활성 저항성 스위칭 영역보다 적어도 1.5배 더 두꺼운, 저항성 스위칭 메모리.
  5. 제 1 항에 있어서, 상기 제2 전극과 상기 저항성 스위칭 영역 사이에 제2 버퍼 영역을 더 포함하는, 저항성 스위칭 메모리.
  6. 제 1 항에 있어서, 상기 도펀트는 탄소 또는 탄소 화합물을 포함하는, 저항성 스위칭 메모리.
  7. 제 1 항에 있어서, 상기 활성 저항성 스위칭 영역은 40 나노미터 이내의 두께인, 저항성 스위칭 메모리.
  8. 제 1 항에 있어서, 상기 활성 저항성 스위칭 영역은 30 나노미터 이내의 두께인, 저항성 스위칭 메모리.
  9. 제 1 항에 있어서, 상기 활성 저항성 스위칭 영역은 20 나노미터 이내의 두께인, 저항성 스위칭 메모리.
  10. 제 1 항에 있어서, 상기 활성 저항성 스위칭 영역은 10 나노미터 이내의 두께인, 저항성 스위칭 메모리.
  11. 저항성 스위칭 메모리를 제조하는 방법에 있어서, 상기 방법은,
    제1 전극 및 제2 전극을 형성하는 단계와,
    상기 제1 전극과 상기 제2 전극 사이의 활성 저항성 스위칭 영역을 형성하는 단계 - 상기 저항성 스위칭 영역은 리간드를 포함하는 도펀트 및 전이 금속 산화물을 포함하고, 상기 도펀트는 제1 농도를 가짐 - 과,
    상기 제1 전극과 상기 저항성 스위칭 물질 사이의 제1 버퍼 영역을 형성하는 단계 - 상기 제1 버퍼 영역은 상기 전이 금속 산화물과 상기 도펀트를 포함하되, 상기 도펀트는 상기 제1 농도보다 큰 제2 농도를 가짐 - 을 포함하는, 저항성 스위칭 메모리를 제조하는 방법.
  12. 제 11 항에 있어서, 제1 버퍼 영역을 형성하는 단계는 상기 전이 금속과 상기 도펀트를 포함하는 전구체를 증착하는 단계를 포함하는, 저항성 스위칭 메모리를 제조하는 방법.
  13. 제 12 항에 있어서, 상기 전구체는 액체 전구체와 고체 전구체로 구성되는 그룹에서 선택되는, 저항성 스위칭 메모리를 제조하는 방법.
  14. 제 12 항에 있어서, 상기 증착은 MOCVD, 스핀 온, 디핑, 액체원 미스티드 증착 및 원자 영역 증착(ALD)으로 구성되는 그룹에서 선택되는, 저항성 스위칭 메모리를 제조하는 방법.
  15. 제 12 항에 있어서, 상기 전구체는 0.2 몰 이내의 상기 도펀트를 포함하는, 저항성 스위칭 메모리를 제조하는 방법.
  16. 제 12 항에 있어서, 상기 전구체는 0.1 몰 이내의 상기 도펀트를 포함하는, 저항성 스위칭 메모리를 제조하는 방법.
  17. 제 11 항에 있어서, 상기 제2 전극과 상기 저항성 스위칭 영역 사이에 제2 버퍼 영역을 형성하는 단계를 더 포함하는, 저항성 스위칭 메모리를 제조하는 방법.
  18. 제 11 항에 있어서, 상기 방법은 상보적 금속-산화물-반도체(CMOS) 공정에 포함되는, 저항성 스위칭 메모리를 제조하는 방법.
  19. RAOx의 화학식을 가진 퍼로브스카이트-타입 구조물을 포함하는 저항성 스위치 소자로서, A는 Ni, Ti, 그 밖의 다른 전이 금속으로 구성된 그룹에서 선택되고, 이전의 그룹 멤버의 조합이며, R은 La, Y, Pr, Nd 및 다른 희토류 원소로 구성된 그룹에서 선택되고, Ox는 산소를 포함하는 리간드이고, 리간드는 전이 금속의 배위 화합물의 원자가 상태를 안정화시키는 외부 리간드이고, 상기 외부 리간드는 CO, 카르보닐 및 그 밖의 탄소 화합물로 구성된 그룹에서 선택되며,
    서로 다른 두께의 복수의 층 및 서로 다른 전이 금속 복합체가 외부 리간드를 포함하고,
    퍼로브스카이트-타입 구조물은 활성 층 두께 대 전도성 두께의 다양한 비율을 가진 헤테로정션을 포함하고, 상기 헤테로정션은, 과포화되고 전도성 NiO의 제1 영역과 과포화되고 전도성 NiO의 제2 영역 사이에 샌드위치된 YTiOx의 활성 영역을 포함하는 것을 특징으로 하는 저항성 스위칭 소자.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. RAOx의 화학식을 가진 퍼로브스카이트-타입 구조물을 포함하는 저항성 스위치 소자로서, A는 Ni, Ti, 그 밖의 다른 전이 금속으로 구성된 그룹에서 선택되고, 이전의 그룹 멤버의 조합이며, R은 La, Y, Pr, Nd 및 다른 희토류 원소로 구성된 그룹에서 선택되고, Ox는 산소를 포함하는 리간드이고, 리간드는 전이 금속의 배위 화합물의 원자가 상태를 안정화시키는 외부 리간드이고, 상기 외부 리간드는 CO, 카르보닐 및 그 밖의 탄소 화합물로 구성된 그룹에서 선택되며,
    서로 다른 두께의 복수의 층 및 서로 다른 전이 금속 복합체가 외부 리간드를 포함하고,
    퍼로브스카이트-타입 구조물은 활성 층 두께 대 전도성 두께의 다양한 비율을 가진 헤테로정션을 포함하고, 상기 헤테로정션은 과포화된 NiO의 제1 영역과 과포화된 NiO의 제2 영역 사이에 샌드위치된 YTiOx의 활성 영역을 포함하는, 저항성 스위칭 소자.
  26. 삭제
  27. 삭제
  28. 제1 전극 및 제2 전극과,
    상기 제1 전극과 상기 제2 전극 사이의 활성 저항성 스위칭 영역 - 상기 저항성 스위칭 영역은 화학식 ReTiO3 또는 ReNiO3을 가진 희토류 산화물 및 카르보닐 리간드를 포함하는 도펀트를 포함하되, Re는 희토류 원소, Yb 또는 Eu이며, 상기 도펀트는 제1 농도를 가짐 - 과,
    상기 제1 전극과 상기 저항성 스위칭 물질 사이의 제1 버퍼 영역 - 상기 제1 버퍼 영역은 상기 희토류 산화물과 상기 도펀트를 포함하되, 상기 도펀트는 상기 제1 농도보다 큰 제2 농도를 가짐 - 을 포함하는 저항성 스위칭 메모리.
KR1020177018980A 2014-12-09 2015-11-10 도핑된 버퍼 영역을 가진 전이 금속 산화물 저항성 스위칭 장치 KR101868305B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462089518P 2014-12-09 2014-12-09
US62/089,518 2014-12-09
PCT/US2015/059994 WO2016094010A1 (en) 2014-12-09 2015-11-10 Transition metal oxide resistive switching device with doped buffer region

Publications (2)

Publication Number Publication Date
KR20170093232A KR20170093232A (ko) 2017-08-14
KR101868305B1 true KR101868305B1 (ko) 2018-06-15

Family

ID=56095104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177018980A KR101868305B1 (ko) 2014-12-09 2015-11-10 도핑된 버퍼 영역을 가진 전이 금속 산화물 저항성 스위칭 장치

Country Status (6)

Country Link
US (1) US9722179B2 (ko)
EP (2) EP3373352A1 (ko)
JP (1) JP6297754B2 (ko)
KR (1) KR101868305B1 (ko)
CN (2) CN107210361B (ko)
WO (1) WO2016094010A1 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9851738B2 (en) * 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9734895B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Latching device and method
US9735360B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US10170700B2 (en) 2016-02-19 2019-01-01 Arm Ltd. Fabrication of correlated electron material devices method to control carbon
US9786370B2 (en) 2016-02-23 2017-10-10 Arm Ltd. CES-based latching circuits
US9805777B2 (en) 2016-02-24 2017-10-31 Arm Ltd. Sense amplifier
US9660189B1 (en) 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material
US10084015B2 (en) * 2016-04-28 2018-09-25 Sandisk Technologies Llc Resistive memory element employing electron density modulation and structural relaxation
US10134986B2 (en) 2016-07-05 2018-11-20 Arm Ltd. Correlated electron material devices using dopant species diffused from nearby structures
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US9997702B2 (en) 2016-08-11 2018-06-12 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
US10276795B2 (en) * 2016-08-15 2019-04-30 Arm Ltd. Fabrication of correlated electron material film via exposure to ultraviolet energy
US10586924B2 (en) * 2016-08-22 2020-03-10 Arm Ltd. CEM switching device
US9978942B2 (en) 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US9972388B2 (en) 2016-10-12 2018-05-15 Arm Ltd. Method, system and device for power-up operation
US10193063B2 (en) 2016-12-01 2019-01-29 Arm Ltd. Switching device formed from correlated electron material
US10454026B2 (en) 2016-12-06 2019-10-22 Arm Ltd. Controlling dopant concentration in correlated electron materials
US10217935B2 (en) 2016-12-07 2019-02-26 Arm Ltd. Correlated electron device formed via conversion of conductive substrate to a correlated electron region
US20180175290A1 (en) * 2016-12-19 2018-06-21 Arm Ltd. Forming nucleation layers in correlated electron material devices
US10141504B2 (en) 2017-01-24 2018-11-27 Arm Ltd. Methods and processes for forming devices from correlated electron material (CEM)
US9947402B1 (en) 2017-02-27 2018-04-17 Arm Ltd. Method, system and device for non-volatile memory device operation
US10002665B1 (en) 2017-04-05 2018-06-19 Arm Ltd. Memory devices formed from correlated electron materials
US10115473B1 (en) 2017-04-06 2018-10-30 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10002669B1 (en) 2017-05-10 2018-06-19 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10340453B2 (en) 2017-05-31 2019-07-02 Arm Ltd. Forming and operating memory devices that utilize correlated electron material (CEM)
US10521338B2 (en) * 2017-06-05 2019-12-31 Arm Ltd. Method, system and device for memory device operation
US10211398B2 (en) * 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US11137919B2 (en) 2017-10-30 2021-10-05 Arm Ltd. Initialisation of a storage device
US10854811B2 (en) 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10418553B1 (en) * 2018-03-28 2019-09-17 Arm Ltd. Formation of correlated electron material (CEM) device via dopant deposition and anneal
US10741246B2 (en) 2018-04-23 2020-08-11 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10971229B2 (en) 2018-04-23 2021-04-06 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10607659B2 (en) 2018-04-23 2020-03-31 Arm Limited Method, system and device for integration of bitcells in a volatile memory array and bitcells in a non-volatile memory array
US10580489B2 (en) 2018-04-23 2020-03-03 Arm Ltd. Method, system and device for complementary impedance states in memory bitcells
US11011227B2 (en) 2018-06-15 2021-05-18 Arm Ltd. Method, system and device for non-volatile memory device operation
US10580981B1 (en) 2018-08-07 2020-03-03 Arm Limited Method for manufacture of a CEM device
US10672982B1 (en) 2018-11-30 2020-06-02 Arm Limited Fabrication of correlated electron material (CEM) devices
US20210066593A1 (en) * 2019-08-28 2021-03-04 Cerfe Labs, Inc. Dopant activation anneal for correlated electron device
US11258010B2 (en) 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)
US11133466B1 (en) 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080107801A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
KR20090078370A (ko) * 2006-11-08 2009-07-17 시메트릭스 주식회사 저항 스위칭 집적 회로 메모리, 저항 스위칭 메모리의 형성 방법, 저항 스위칭 박막 메모리 구성요소로의 기록 방법 및 비휘발성 저항 스위칭 집적 회로 메모리의 제조 방법
US20140225053A1 (en) * 2012-02-20 2014-08-14 Panasonic Corporation Nonvolatile memory device and method for manufacturing the same
US20140264223A1 (en) * 2013-03-15 2014-09-18 Intermolecular Inc. Metal Aluminum Nitride Embedded Resistors for Resistive Random Memory Access Cells
KR20160002903A (ko) * 2013-04-19 2016-01-08 에테하 쭈리히 변형된 다중층 저항성-스위칭 메모리 요소

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE349426B (ko) * 1968-07-01 1972-09-25 Ericsson Telefon Ab L M
CN1358326A (zh) * 1999-06-10 2002-07-10 塞姆特里克斯公司 高介电常数的金属氧化物薄膜
KR100433623B1 (ko) 2001-09-17 2004-05-31 한국전자통신연구원 급격한 금속-절연체 상전이를 이용한 전계 효과 트랜지스터
US7038935B2 (en) 2002-08-02 2006-05-02 Unity Semiconductor Corporation 2-terminal trapped charge memory device with voltage switchable multi-level resistance
US6583003B1 (en) 2002-09-26 2003-06-24 Sharp Laboratories Of America, Inc. Method of fabricating 1T1R resistive memory array
US6903361B2 (en) 2003-09-17 2005-06-07 Micron Technology, Inc. Non-volatile memory structure
US7297975B2 (en) * 2005-07-28 2007-11-20 Infineon Technologies Ag Non-volatile, resistive memory cell based on metal oxide nanoparticles, process for manufacturing the same and memory cell arrangement of the same
US7834338B2 (en) 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
JP2008244018A (ja) * 2007-03-26 2008-10-09 Ulvac Japan Ltd 半導体装置の製造方法
CN101711431B (zh) * 2007-05-09 2015-11-25 分子间公司 阻变型非易失性存储元件
WO2009015298A2 (en) 2007-07-25 2009-01-29 Intermolecular, Inc. Nonvolatile memory elements
US8183553B2 (en) * 2009-04-10 2012-05-22 Intermolecular, Inc. Resistive switching memory element including doped silicon electrode
EP2311094B1 (en) * 2008-07-31 2014-01-01 Hewlett-Packard Development Company, L.P. Multi-layer reconfigurable switches
US8420478B2 (en) * 2009-03-31 2013-04-16 Intermolecular, Inc. Controlled localized defect paths for resistive memories
WO2010118380A2 (en) * 2009-04-10 2010-10-14 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
DE102010026098A1 (de) * 2010-07-05 2012-01-05 Forschungszentrum Jülich GmbH Ionisch gesteuertes Dreitorbauelement
US8681530B2 (en) * 2011-07-29 2014-03-25 Intermolecular, Inc. Nonvolatile memory device having a current limiting element
US8546275B2 (en) * 2011-09-19 2013-10-01 Intermolecular, Inc. Atomic layer deposition of hafnium and zirconium oxides for memory applications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080107801A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
KR20090078370A (ko) * 2006-11-08 2009-07-17 시메트릭스 주식회사 저항 스위칭 집적 회로 메모리, 저항 스위칭 메모리의 형성 방법, 저항 스위칭 박막 메모리 구성요소로의 기록 방법 및 비휘발성 저항 스위칭 집적 회로 메모리의 제조 방법
US20140225053A1 (en) * 2012-02-20 2014-08-14 Panasonic Corporation Nonvolatile memory device and method for manufacturing the same
US20140264223A1 (en) * 2013-03-15 2014-09-18 Intermolecular Inc. Metal Aluminum Nitride Embedded Resistors for Resistive Random Memory Access Cells
KR20160002903A (ko) * 2013-04-19 2016-01-08 에테하 쭈리히 변형된 다중층 저항성-스위칭 메모리 요소

Also Published As

Publication number Publication date
CN110165048A (zh) 2019-08-23
EP3231021A1 (en) 2017-10-18
EP3231021B1 (en) 2020-02-19
US20160163978A1 (en) 2016-06-09
CN107210361B (zh) 2019-08-16
CN110165048B (zh) 2022-11-01
EP3373352A1 (en) 2018-09-12
KR20170093232A (ko) 2017-08-14
JP6297754B2 (ja) 2018-03-20
JP2018503253A (ja) 2018-02-01
WO2016094010A1 (en) 2016-06-16
CN107210361A (zh) 2017-09-26
EP3231021A4 (en) 2018-06-13
US9722179B2 (en) 2017-08-01

Similar Documents

Publication Publication Date Title
KR101868305B1 (ko) 도핑된 버퍼 영역을 가진 전이 금속 산화물 저항성 스위칭 장치
JP5156023B2 (ja) 相関電子メモリ
US10937831B2 (en) Correlated electron switch structures and applications
CN102986048B (zh) 具有电阻开关层以及侧向布置的存储单元
US7872900B2 (en) Correlated electron memory
US7297975B2 (en) Non-volatile, resistive memory cell based on metal oxide nanoparticles, process for manufacturing the same and memory cell arrangement of the same
Kundozerova et al. Anodic $\hbox {Nb} _ {2}\hbox {O} _ {5} $ Nonvolatile RRAM
WO2013032983A1 (en) Addressable siox memory array with incorporated diodes
Luo et al. Highly uniform and nonlinear selection device based on trapezoidal band structure for high density nano-crossbar memory array
KR20140001075A (ko) 스위칭 요소 및 이를 채용한 메모리 소자
JP6813844B2 (ja) トンネル接合素子及び不揮発性メモリ素子
Okamoto et al. Improved resistive switching characteristics of NiO resistance random-access memory using post-plasma-oxidation process
KR101009441B1 (ko) 높은 소자 수율을 나타내는 상온 공정에 의한 저항 변화 기억 소자용 다층의 금속 산화물 박막 구조물의 제조 방법
Nagata et al. Observation of filament formation process of Cu/HfO2/Pt ReRAM structure by hard x-ray photoelectron spectroscopy under bias operation
KR100963828B1 (ko) 셋 전압 윈도우가 좁은 저항 변화 기억 소자용 박막 구조물및 그 제조 방법
Shingubara et al. Nonvolatile memories 6-and-surface characterization and manipulation for electronic applications
Sharma et al. Non-Volatile Resistive Memory Switching in Pulsed Laser Deposited Rare-Earth Gallate-GdGaO3 Thin Films
Shoron Extreme Electron Density Perovskite Oxide Heterostructures for Field Effect Transistors
Jana et al. Low current cross-point memory using gadolinium-oxide switching material

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right