CN107210361A - 具有掺杂的缓冲区的过渡金属氧化物电阻开关式器件 - Google Patents

具有掺杂的缓冲区的过渡金属氧化物电阻开关式器件 Download PDF

Info

Publication number
CN107210361A
CN107210361A CN201580074267.8A CN201580074267A CN107210361A CN 107210361 A CN107210361 A CN 107210361A CN 201580074267 A CN201580074267 A CN 201580074267A CN 107210361 A CN107210361 A CN 107210361A
Authority
CN
China
Prior art keywords
electrode
dopant
switch formula
resistance switch
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580074267.8A
Other languages
English (en)
Other versions
CN107210361B (zh
Inventor
C·A·帕斯德阿劳约
J·塞林斯卡
C·R·麦克威廉斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Saimutelikesi Memory Co Ltd
Original Assignee
Saimutelikesi Memory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Saimutelikesi Memory Co Ltd filed Critical Saimutelikesi Memory Co Ltd
Priority to CN201910061455.7A priority Critical patent/CN110165048B/zh
Publication of CN107210361A publication Critical patent/CN107210361A/zh
Application granted granted Critical
Publication of CN107210361B publication Critical patent/CN107210361B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种电阻开关式存储器，包括：第一电极和第二电极；在第一电极和第二电极之间的活性电阻转换区，所述电阻转换区包含过渡金属氧化物和包含配体的掺杂剂，所述掺杂剂具有第一浓度；在第一电极和电阻转换材料之间的第一缓冲区，第一缓冲区包含所述过渡金属氧化物和所述掺杂剂，其中所述掺杂剂具有大于第一浓度的第二浓度。在一个实施方案中，第二浓度是第一浓度的两倍。在一个实施方案中，第一缓冲区比所述活性电阻转换区厚。

Description

具有掺杂的缓冲区的过渡金属氧化物电阻开关式器件
背景
1.领域
本文所述的开关式器件的实施方案涉及集成电路存储器，并且特别是涉及包含表现出电阻变化的材料的非易失性集成电路存储器的形成。
2.问题阐述
非易失性存储器是一类集成电路，其中存储单元或元件在提供给该器件的电源被关闭之后不会失去其状态。电阻开关式存储器是其中活性元件是在电阻状态和导电状态之间改变状态的材料的存储器。已经提出了许多不同的电阻开关式存储器。参见StephanLai，“Current Status of the Phase Change Memory and Its Future”，IntelCorporation,Research note RN2-05(2005)；2006年5月2日授权给Darrell Rinerson等人的美国专利第7,038,935号；2005年6月7日授权给Terry L.Gilton的美国专利第6,903,361号；2005年1月11日授权给Sheng Teng Hsu等人的美国专利第6,841,833号；2003年9月23日授权给Hyun-Tak Kim等人的美国专利第6,624,463号；B.J.Choi等人，“ResistiveSwitching Mechanisms of TiO2 Thin Films Grown By Atomic-Layer Deposition”，Journal of Applied Physics 98,033715(2005)；Jae-Wan Park等人，“ReproducibleResistive Switching In Nonstoichiometric Nickel Oxide Films Grown By RFReactive Sputtering For Resistive Random Access Memory Applications”,J.Vac.Sci.Technol.A 23(5),9月/10月，2005；I.H.Inone等人，“Nonpolar ResistanceSwitching Of Metal/Binary-Transition-Metal Oxides/Metal SandwichesHomogeneous/Inhomogeneous Transition of Current Distribution”,arXiv:Cond-mat/0702564v.1，2007年2月26日；以及2010年11月16日授权给S.Brad Herner的美国专利第7,834,338号。这些文献都没有公开在非易失性存储器必须工作的正常电压、电流、时间和温度下稳定的电阻开关式元件。
更稳定的存储器公开于2009年12月29日授权给Jolanta Celinska、MathewD.Brubaker和Carlos A.Paz de Araujo的标题为“Stabilized Resistive SwitchingMemory”的美国专利第7,639,523号；2011年1月18日授权给Carlos A.Paz de Araujo、Jolanta Celinska和Mathew D.Brubaker的标题为“Correlated Electron Memory”的美国专利第7,872,900号；以及2010年8月17日授权给Mathew D.Brubaker Carlos A.Paz deAraujo和Jolanta Celinska的标题为“Non-Volatile Resistance Switching MemoriesAnd Methods Of Making Same”的美国专利第7,778,063号。虽然这些存储器是稳定的，但是这样的存储器的许多实例使用了通常不在互补金属氧化物半导体(CMOS)存储器中使用的元件，例如铂电极。由于许多集成电路制造设施利用CMOS制造工艺，因此更难以将这些存储器商业化。此外，市售存储器制造商常常有它们用于电极、金属化等的优选材料。因此，非常希望具有CeRAM非易失性电阻开关式存储器和与许多不同制造工艺(包括CMOS技术)兼容的用于制造这种存储器的工艺。
概述
在实施方案中，电阻开关式存储器包括：第一电极和第二电极；在所述第一电极和所述第二电极之间的活性电阻转换区，所述电阻转换区包含过渡金属氧化物和包含配体的掺杂剂，所述掺杂剂具有第一浓度；在所述第一电极和电阻转换材料之间的第一缓冲区，所述第一缓冲区包含所述过渡金属氧化物和所述掺杂剂，其中所述掺杂剂具有大于所述第一浓度的第二浓度。在一个替代方案中，所述第二浓度可以是所述第一浓度的两倍或更多。在另一替代方案中，所述第一缓冲区可比所述活性电阻转换区厚。在又一替代方案中，所述第一缓冲区可是所述活性电阻转换区的至少1.5倍厚。任选地，所述存储器还可以包括在所述第二电极和所述电阻转换区之间的第二缓冲区。或者，所述掺杂剂可以包含配体。或者，所述配体可以包含碳，包括碳的化合物。在另一替代方案中，所述活性电阻转换区可以是40纳米厚或更小。任选地，所述活性电阻转换区可以是30纳米厚或更小。或者，所述活性电阻转换区可以是20纳米厚或更小。任选地，所述活性电阻转换区可以是10纳米或更小。
在实施方案中，制造电阻开关式存储器的方法包括：形成第一电极和第二电极；在所述第一电极和所述第二电极之间形成活性电阻转换区，所述电阻转换区包含过渡金属氧化物和包含配体的掺杂剂，所述掺杂剂具有第一浓度；和在所述第一电极和电阻转换材料之间形成第一缓冲区，所述第一缓冲区包含所述过渡金属氧化物和所述掺杂剂，其中所述掺杂剂具有大于所述第一浓度的第二浓度。在一个替代方案中，所述形成第一缓冲区可以包括沉积包含所述过渡金属和所述掺杂剂的前体。在另一替代方案中，所述前体可以是液体前体或固体前体，例如W(CO)6。或者，所述沉积可以选自MOCVD、旋涂、浸渍、液体源雾化沉积、升华和原子层沉积(ALD)。如果使用固体前体，则可以通过升华沉积。任选地，所述前体可以包括0.2mol或更少的所述掺杂剂。或者，所述前体可以包括0.1mol或更少的所述掺杂剂。所述方法的实施方案还可以包括在所述第二电极和所述电阻转换区之间形成第二缓冲区。所述方法可以包括在互补金属氧化物半导体(CMOS)工艺中。
实施方案还包括钙钛矿型结构例如RAOx的电阻开关式元件，其中A包括Ni、Ti和/或其它过渡金属；且R包括Y、La、Yb、Pr、Nd和/或其它稀土元素。所述电阻开关式元件还可以包括例如CO和羰基化合物的配体，该配体稳定过渡金属在配位化合物中的价态。所述电阻开关式元件还可以包括具有不同厚度和不同的过渡金属络合物和CO配体的多个层。
在其他实施方案中，电阻开关式元件包括具有各种导电层厚度与活性层厚度比率的同质结或异质结。同质结可以包括夹在过饱和或导电NiO的第一区域与过饱和或导电NiO的第二区域之间的YTiOx的活性区。异质结可以包括夹在过饱和NiO的第一区域与过饱和NiO的第二区域之间的YTiOx的活性区。在这里，过饱和NiO是指高掺杂的NiO或其它过渡金属氧化物，其中掺杂剂是外在配体CO(羰基)或氧化物中过渡金属的碳酸根(carbonelates)。配体可以是其它配体，例如氨、硫化物、氟化物、亚硝酰基(nitosyl)络合物、硒络合物和类似的络合物。
本文描述的存储器的实施方案不仅提供了在正常电压、电流、时间和温度下稳定的电阻开关式存储器(非易失性存储器必须在正常电压、电流、时间和温度下操作)，而且还提供了可以在常规集成电路制造工艺(如CMOS工艺)下制造的这类存储器。此外，所述存储器的实施方案是纯量子力学存储器，因为导电状态和电阻状态之间的转变是量子力学的。当结合附图阅读时，本发明的许多其它特征、目的和优点将从下面的描述变得显而易见。
附图简述
从结合附图阅读的以下详细说明将更清楚地理解上述特征，其中：
图1描绘了具有多个存储单元的集成电路的一个实施方案；
图2是图1的集成电路的存储单元沿线2-2的截面图；
图3是存储单元的一个实施方案的图示；
图4是对于九个不同的存储单元面积如图3中的NiO(6+1+3)存储单元的电流(以安培为单位)与偏压(以伏特为单位)的关系图；
图5示出了在两个不同的偏压频率下面积为10微米×10微米的NiO(6+2+3)存储单元的电荷(以库仑为单位)与偏压的关系图；
图6示出了在两个不同的偏压频率下面积为10微米×10微米的NiO(6+1+3)存储单元的电荷(以库仑为单位)与偏压的关系图；
图7是在没有缓冲区的情况下YTiOx存储单元的首次八次扫描的作为纵坐标的电流(以安培为单位)与作为横坐标的偏压(以伏特为单位)的关系图；
图8示出了CeRAM的器件结构的一个实施方案；
图9示出了利用转移掺杂的器件结构的数个实施方案；
图10示出了具有NI:W(CO)6的数个多层器件结构的实施方案，其中冒号后的材料表示用来掺杂Ni的材料，在这种情况下为六羰基钨，即具有六个羰基的钨；
图11示出了没有回复退火的NiO:W结构的电流测量结果(以安培为单位)与偏压(以伏特为单位)的关系；
图12示出了未回复退火的备选的NiO:W结构的电流测量结果(以安培为单位)与偏压(以伏特为单位)的关系；
图13和14示出了在不同的快速退火条件下数种不同器件结构的初始电流的测量结果(以毫安为单位)与器件面积(以平方微米为单位)的关系；和
图15至18示出了各种不同的三层结构的各种测量结果。
已经阅读本公开的本领域技术人员在遵循上述附图的同时，应当理解这些结果，因为所使用的符号类似于用于上述附图的符号；但是，一个新符号示于图15和16，这个符号是在如YTiOx/a/YTiOx/YTiOx中的两条斜线之间的“a”，该符号表示在沉积“a”两侧的两个层之间进行退火。
详述
近年来，对利用可用于快速转换(飞秒级)的纳米级现象的介观器件(mesoscopicdevice)给予了很大的关注。对于表现双稳态非易失性存储状态的器件，这种关注尤为急切。本文描述的结构、系统和方法的实施方案提供了将转换现象的建模和计算组合的框架。本文公开的基础物理学使非易失性存储器领域前进到所谓的互补金属氧化物半导体(CMOS)中并超出了闪存非易失性存储器。还提供了器件中的活性区的新途径的更好理解，在该器件中能够以受控方式发生量子相转变。这种在工艺上指定其中快速转换和存储行为可以在约5nm的厚度中发生的活性区的能力是本发明的新特征。通过采用在过渡金属氧化物(TMO)的配位化合物中使形式价态稳定的技术，可以产生通过取代配体如羰基“掺杂”的可控制的特别限定的区域；并且金属/绝缘体转变中的转换和存储现象可以在纳米级水平上受控制，而不需要现有技术的电阻存储器的当前的“细丝(filament)”典范。当被隔离到远离金属触点的特定受控区域中时，由电压(能量)驱动的这种纯粹的Mott或电荷转移(Charge Transfer)量子相转变产生了存储转换功能，该功能可以被纯粹视为是被Mott在理论上预测的类型的电荷歧化反应的结果。
本文描述的结构、系统和方法的实施方案产生了有价值的新现象区域，其立即有用的并且在技术上意义重大。由于本发明人减小了这些器件的规模，发生了已经在介观传输文献中理论化的几件事情。例如能带的能级离散化、带宽调制以及通过相互作用的电子区域传输的现象，虽然在理论上预期，但从未成为行业工具，原因是使用这些现象的器件不可得。与现有技术的半导体器件相比，了解这些新型器件中的像Mott样转变区域的关系是有用的。至于现有技术半导体工业，活性区的隔离对于可靠的器件操作是基本的。许多体相区域的隔离是电阻存储器中的基本物理步骤，正如在半导体(或金属/半导体和MOS结)的第一p-n结中它是重要的一样。简单来说，在具有像Mott样现象的可逆区附近具有掺杂材料的永久导电区域的能力提供了新的技术解决方案，同时提供了可以进行许多计算值实验的实验室。
本文所述的系统的实施方案提供了过渡金属单氧化物NiO，其易于通过Ni(CO)4掺杂的技术上重要的步骤来控制。通过在碱性NiO中引入该配体制备的器件可以使其完全导电或能够维持金属/绝缘体转变。NiO区厚度为30nm/5nm/30nm的金属/导电NiO/活性转换区(导电或非导电NiO)/导电NiO/金属的简单“三明治”显示出能量窗口的极好控制(0.6eV/1.2eV)，引起金属至绝缘体侧的电子密度相转变(0.6eV)以及绝缘体至金属侧的弹道介观传输(ballistic mesoscopic transport)。此外，缺少与金属的直接相互作用减少甚至似乎完全屏蔽了氧化物/金属界面中的空间电荷区域；即，这些区域被导电NiO屏蔽。实验证据清楚地表明，这些界面是欧姆性的，并且当活性区被设置在绝缘体状态时，电荷波动被消除，从而允许活性区自由地经历相转变。
相转变的触发机制的基础可以是从导电NiO区向活性区中的热离子注入。当隔热层可靠时，会发生电子波函数的较高相干性。因此，当克服1.2eV屏障时，通过活性区中密度驱动的相转变所产生的普遍存在的栅效应(gating effect)来引起弹道传输。由于相转变比从阴极侧注入的电荷的漂移速度快得多，所以阳极局部电子密度引发每个3D轨道中的获得排斥性Hubbard U(库仑排斥)的临界占有(occupation)数。通过这种内部库仑排斥，带隙打开，在NiO的情况下，作为Mott绝缘体的电荷转移类型，小于U的电荷间隙成为主要屏障，该屏障涉及3D(NiO)-2p(氧)相互作用。因此实现了具有巨大技术价值的可逆且可靠的飞秒级存储器件。
物理学价值对于NiO不是唯一的。事实上，在过渡金属氧化物、钙钛矿和超导体中旋转、旋转/轨道耦合和其他现象可以在介观和纳米尺度上使用这种人为的空间隔离相来理解。所有固态电子器件都是基于亚稳定的转换和应当在至少两个状态下稳定和可逆的存储器来工作的。一般来说，对抗温度波动在零偏压下完全稳定时，滞后现象是所有非易失性存储器的基础。在当前闪存存储器情况下，已经发现由于电荷捕获而造成的人造滞后现象和捕获有其限制，因为电荷存储变得非常小并且浮动栅极中的电子数目将低于100。
对这个问题的答案包括基于铁电和铁磁迟滞的存储器。材料的不相容性和加工温度现在已经推动了该行业在其电阻滞后中利用这些过渡金属氧化物。在我们特别且独特的本申请中，由于绝缘体的软击穿，滞后并非来自细丝形成。这是对像Mott样相转变有目的的物理驱动的的控制。已经示出了从4K到150℃的这种相转变的证明。此外，在零偏压下的存储状态下，已经确定了在300℃下的保留(retention)。
我们已经表明，外在配体如羰基配体的作用可能对所有过渡金属是共同的。其他配体也是有效的。稍后本申请在表1中公开了一百多种配体的列表。
这里主要讨论的过渡金属是镍和钒。其他过渡金属及其配体包括在刚刚提到的列表中。然而，可以使用任何过渡金属。此外，上述专利还公开了，金属向绝缘体的相转变也可以发生在通过将过渡金属与例如硫化物、碘化物和碲化物的材料体系组合而制备的化合物中。广义来讲，这也适用于将过渡金属与硒的化合物结合，硒位于碲和硫之间并具有相似的性质。这些材料的实例是包括与含碳配体组合的过渡金属的硫属化物。作为一个实例，单硫属化物具有式TME[其中TM是过渡金属，E是硫(S)、碘(I)、碲(Te)和硒(Se)]，与CO组合，其可以写为TME:CO。这可以通过将单硫属化物前体与过渡金属羰基前体组合，即TME+TMx(CO)y来合成。另一个实例是具有式TME2的二硫属化物，其可以通过将TME2与相关的金属羰基化物结合形成，例如在NiS2+Ni(CO)4中。羰基化物在材料中的包含将与任何包含过渡金属的硫属化物一起起作用。差不多存在数以百计、甚至千计这样的材料以及如上所述的数百种可能的配体，并且根据以下详细说明将本公开扩展到超出本文的预期范围。现在足以说这里公开的缓冲层概念应该适用于它们中的全部。
包括过渡金属的硫属化物可以通过在其生产中简单包含外在配体(如碳或羰基)而转化为CeRAM材料，该公开内容将对相变存储器(PCM)研究产生重大影响。PCM的某些性质可能导致这项研究转向有意思但非生产性的方向。作为一个实例，通过生产金属细丝，对PCM施用高电场可以突然将高电阻玻璃转变成优良的导体。这可能是由于这些材料中的金属简单地沿着电场的路径熔化以形成细丝。然而，细丝形成具有元素随机性，具有高度局部性，且细丝不稳定。相比之下，加入外在配体(如碳和羰基)，产生在整个材料中均匀的稳定的歧化(disproportionation)条件。
当配位球体被稳定化并远离缺陷和空间电荷区域时，会最佳地发生导致稳定的CeRAM材料的歧化作用。本公开实现了这一目标。随着全球电阻存储器经过了十年竞争，我们现在能够将行业转移到完全CMOS兼容的NiO器件。这是重要的，因为低于65nm的所有半导体器件现在都使用可能采用仅450℃的加工温度的硅化镍。由于本文描述的NiO器件可以在400℃下合成，所以它已经与纳米尺度CMOS相容。
现在将参考以下描述的结构、系统和方法的具体实施方案。应当理解，无意对结构、系统和方法的范围进行限制。还应理解，所公开的结构、系统和方法的实施方案包括对所示例说明的实施方案的改变和修改，并且包括本文描述的原理的进一步应用，这点如本领域技术人员通常想到的那样。
图1示出了具有多个存储单元102、104和106的示例性集成电路110，其优选地布置成行(例如109)和列(例如107)。集成电路110还可以包括其他集成的架构结构112、114。架构结构例如存储单元102等和其它结构112、114优选地形成在半导体衬底120上，半导体衬底120优选为硅，但也可以是其他材料，例如锗或镓。
图2是通过图1的线2-2截取的存储单元106的截面图。存储单元106包括半导体120、底部电极124、缓冲区126、电阻转换活性区130、缓冲区134和顶部电极140。优选地，电极124和140是导电材料，例如金属或掺杂的多晶硅。可以使用的金属的实例包括铂、铝和钛。活性区130是过渡金属氧化物，例如氧化镍或氧化钇钛。优选地，活性区130是CeRAM材料，其是掺杂有一种或多种使CeRAM材料稳定化的外在配体的过渡金属氧化物。如本领域已知，过渡金属氧化物包括内在配体，即氧。外在配体是参与过渡金属离子的配位球的非氧的元素或化合物。
优选地，稳定化通过直接金属-外在配体键，虽然外在配体也可以与内在配体键合。碳是外在外在配体元素的一个实例，和氨是外在配体化合物的一个实例。外在配体的额外细节在2009年12月29日授权给Jolanta Celinska、Mathew D.Brubaker和Carlos A.Pazde Araujo的标题为“Stabilized Resistive Switching Memory”的美国专利第7,639,523号中公开。缓冲区126和134也是CeRAM材料，优选是与活性区130相同的材料，不同之处在于掺杂度更高。例如，区域130可以掺杂有0.1摩尔量的外在配体材料，例如碳，而区域126和134掺杂有0.2摩尔量的外在配体材料。区域126和134可以具有不同量的掺杂剂，或相同量的掺杂剂。在一些实施方案中，仅存在区域126和134中的一个，而在其它实施方案中，存在两者。尽管区域124、126、130、134和140被示出为具有大致相同的厚度，但优选它们各自具有不同的厚度。
图3是存储单元150的一个实施方案的图示说明。存储单元150包括半导体衬底154(优选半导体晶圆)、底部电极154、顶部电极164、电阻转换活性区160和缓冲区158。该具体实施方案意在示出具有单个缓冲区、以及区域160和158的相对厚度的的存储单元的一个示例性实施方案。在该实施方案中，区域158是高配体摩尔浓度材料的相对较厚的区域，在这种情况下为富碳材料，该材料优选是导电的。在该讨论中，“富”是指相对于区域160。区域160示出了低配体摩尔浓度材料的区域，在这种情况下为低碳。这里，“低”是指与区域158的关系。在该具体实施方案中，配体是碳。优选地，区域160与区域158相比相对较薄。优选地，电极164和156是导电材料，例如金属或掺杂的多晶硅。可以使用的金属的实例包括铂、铝和钛。应当认识到，这里的图1至图3和图8没有描述实际的集成电路或集成电路元件，且不是按比例绘制，而是如专利附图领域公知，仅仅是理想化的图示以更好地解释结构、系统和方法的要素。虽然这些区域表示为垂直堆叠，但是这些区域也可以是水平层，或者在其他构架上。下面将讨论在实际存储单元150上进行的电测量。
为了简洁地描述电阻开关式存储单元，例如150，将使用如下所述的描述性符号。形成存储单元，做法是，使用NiO加配体前体的旋涂沉积，随后烘烤，然后通过快速热退火(RTA)，优选在450℃以100℃/秒的速率进行。烘烤每个旋涂层，随后形成下一个区域。本文使用的NiO加配体前体使得在退火之后0.2摩尔浓度的前体的一个旋涂层通常为10nm厚并且0.1摩尔浓度的前体的一个旋涂层为5nm厚。因此，如果例如沉积三层0.2摩尔浓度的旋涂前体，则将产生总厚度为30nm的区域；并且如果沉积两层0.1摩尔浓度的旋涂前体，则将产生总厚度为10nm的区域。参考图2，已经开发的符号指定底部缓冲区126的层数，其后是活性区130的层数，其后是顶部缓冲区134的层数。数字用“+”号分开。缓冲区可以用0.2摩尔浓度的前体制成，而活性区可以用0.1摩尔浓度的前体制成。因此，符号NiO(6+2+3)表示这样的存储单元，其具有由六层0.2摩尔浓度的前体制成的底部缓冲区126，其为60nm厚，由两层0.1摩尔浓度的前体制成的活性区130，其厚度为10nm，和由三层0.2摩尔浓度的前体制成的顶部缓冲区134，其厚度为30nm。作为另一个实例，符号NiO(3+1+2)表示这样的存储单元，其具有由三层0.2摩尔浓度的前体的旋涂层制成的30nm厚的底部缓冲区126，由一层0.1摩尔浓度前体的旋涂层制成的0.5nm厚的活性区130，和由两层0.2摩尔浓度的前体的旋涂层制成的20nm厚的缓冲区134。
图4是九个不同的存储单元面积的如图3中的NiO(6+1+3)存储单元的最初扫描的电流(以安培为单位)与偏压(以伏特为单位)的函数关系图。该存储单元与图5中测量的相同，不同之处在于活性转换区仅为一个在退火后为5nm厚的旋涂区。曲线280是面积为222×222μm2的存储单元的曲线，曲线284是面积为133×133μm2的存储单元的曲线，曲线286是面积为89×89μm2的存储单元的曲线，曲线288是面积为44×44μm2的存储单元的曲线，曲线292是面积为20×20μm2的存储单元的曲线，曲线289是面积为15×15μm2的存储单元的曲线，曲线290是面积为10×10μm2的存储单元的曲线，曲线296是面积为7.5×7.5μm2的存储单元的曲线，曲线294是面积为5×5μm2的存储单元的曲线。对于活性区较厚的器件，结果是类似的，不同之处在于电流略高且边缘效应较小。
图5示出了在两个不同的偏压频率下面积为10微米×10微米的NiO(6+2+3)存储单元的首次扫描的电荷(以库仑为单位)与偏压的关系图。电极是铂。曲线300和302在10千赫(kHz)下测量，曲线304和306在1兆赫兹(MHz)下测量。这些曲线表明，对于正电压和负电压两者，电荷与电压的关系都是双稳态的并且是线性的，这是存储器的例外反应。
图6示出了在两个不同的偏压频率下对于面积为10×10平方微米的NiO(6+1+3)存储单元的电荷(以库仑为单位)与偏压(以伏特为单位)的关系图。电极是铂。曲线310、314、316和318在10千赫(kHz)下测量，曲线322和324在1兆赫兹(MHz)下测量。1MHz测量结果与图5的结果相似，但10kHz测量结果是非线性的。这是由于在10kHz下测量装置表现出界面效果。
图7是在没有缓冲区和铂电极的情况下YTiOx 10×10μm2存储单元的首次八次扫描的电流(以安培为单位)与偏压(以伏特为单位)的关系图。纵坐标为对数坐标。
本文讨论的薄膜或CeRAM材料通过液体沉积工艺沉积，优选其中将碳引入到材料中的工艺。这些工艺包括MOCVD(金属有机蒸气相外延)、旋涂、浸渍、液体源雾化沉积、原子区沉积(ALD)、其他CSD(化学溶液沉积)方法，或通过沉积金属然后用存在于大气中的碳供体化合物将其氧化。在优选的方法中，金属有机前体被沉积并反应以形成所需的材料。辛烷是过渡氧化物前体的优选溶剂。根据本发明的存储单元如下制成。衬底120可以是具有氧化硅涂层的硅晶圆。可以烘烤衬底以除去任何水分。同时，可以准备好CeRAM前体。前体包含适于在沉积和加热时形成可变电阻材料的金属部分。例如，如果氧化镍是所需的可变电阻材料，则前体将包含镍。前体可以是包含碳的液体，并且可以是金属有机前体。这可能是从化学公司(例如日本东京的Kojundo Chemical Co.)购买的现成的前体；或者可以在临沉积之前准备前体。沉积底部电极124，所述电极可以包括本领域已知的粘附区域和/或阻挡区域。所述电极可以是铂。然后，可以形成区域124、126和134。为了形成这些区域中的每一个，可以沉积前体，可以通过旋涂沉积前体；但可以以上述其他方式沉积。沉积之后，可以加热前体以形成结晶材料。在一个实施方案中，加热过程包括烘烤过程和退火过程。然而，可以使用各种各样的加热过程，包括在热板上烘烤、炉退火、快速热处理(RTP)[有时称作快速热退火(RTA)]或使膜结晶的任何其它过程。晶圆上沉积的前体可以例如在热板上被烘烤，并且可以在100℃和300℃之间的温度下进行1分钟至10分钟的时间。可以在不同的温度下使用两次烘烤；第二次烘烤可能处于较高的温度。沉积和烘烤步骤可以根据需要重复多次以获得所需的膜厚度。在沉积和干燥所有层之后，将干燥的层退火以形成结晶膜，例如126、130或134。退火可以在450℃至650℃的温度下，例如，较低温度下，时间为20分钟至1小时。退火可以在氧气或包含所需配体的气体中进行。然后，在形成所有的CeRAM区域之后，可以沉积顶部电极140。这可能是铂。然后，将顶部电极和CeRAM材料图案化，例如通过干蚀刻，例如通过用氩离子研磨。然后可以进行回复退火(recovery anneal)，该退火可以在450℃至650℃的温度下进行，并且可以持续30分钟至1.5小时的时间，并且可以在氧气中进行。然后可以完成集成电路以将CeRAM材料130作为活性元件包括在集成电路中。这里，“活性元件(active element)”是指响应于电流或电压的施加而变化的元件，与钝化绝缘体相反。
这里描述的实施方案的原理也可以应用于其它电阻转换材料，例如钙钛矿型结构例如RAOx的电阻开关式元件，其中A包括Ni、Ti......和其它过渡金属；且R包括La、Y、Pr、Nd、Y和其他稀土元素。电阻开关式元件还可以包括例如CO和羰基的配体，该配体稳定过渡金属的配位化合物中的价态。电阻开关式元件还可以包括不同厚度和不同过渡金属络合物和CO配体的多个层。本文描述的实施方案的原理可以进一步应用于包括具有各种导电层与活性层厚度比的同质结或异质结的电阻开关式元件。同质结可以包括夹在过饱和或导电NiO的第一区域和过饱和或导电NiO的第二区域之间的YTiOx的活性区。异质结可以包括夹在过饱和NiO的第一区域和过饱和NiO的第二区域之间的YTiOx的活性区。这里，过饱和NiO是指高掺杂的NiO或其它过渡金属氧化物，其中掺杂剂是外在配体CO、羰基(carbonylradical)或氧化物中的过渡金属的碳状态(carbon states)。配体可以是其它配体，例如氨、硫化物、氟化物、亚硝酰基(nitosyl)络合物、硒络合物和类似的络合物。
可用于解释一个CeRAM器件400的一些特征的结构在图8中示出。在该实例中，CeRAM器件400包括在两个外部金属导体406和420之间的Ni(CO)4掺杂的NiO氧化镍的三层薄膜，即402、414和418。活性材料414夹在NiO的两个膜402和418之间，用作缓冲电极或阻挡层。这两个缓冲膜406、418被掺杂以使其具有非常高的导电性并且用于匹配电极，而中心芯活性膜414是具有不同的较低水平的类似掺杂的氧化镍。在一个实施方案中，缓冲层402的厚度为约20纳米(nm)，活性层414(其包括区域410)为约10至20nm厚，缓冲层418为约20nm厚，电极406和420之间的器件总厚度约为60nm厚。阻挡层402和422发挥许多重要的作用。它们向活性材料提供欧姆接触，更重要的是，移开由外部电极引起的任何像肖特基(Shottky)阻挡状的效应和任何不需要的表面状态远离活性材料电极界面；表面状态可能会妨碍器件的作用。掺杂的NiO阻挡层402和418总是从活性层414传导任何屏蔽电极效应。操作中，正是中心区域414经历在导电和绝缘状态之间的可逆金属绝缘体转变(MIT)，该量子相转变可以在接近阳极的区域410中开始。在区域408中发生局部的单一位置氧化还原事件。一旦转变，活性区414能够保持在任何状态长达所需要的时间长度，该能力是其作为非易失性(NV)存储器的潜在用途的基础。在本段落和其他地方，术语“掺杂”可以在通俗意义上用于描述一种可以改变NiO结构的机制，应当理解，浓度水平可能高于与常规单晶硅中的供体或受体掺杂相关的浓度水平。
图9示出了转移掺杂的实例。转移掺杂是指通过具有配体例如羰基单元(CO)的另一种过渡金属化合物来添加配体例如(CO)n，该配体具有大于或等于主体(host)过渡金属氧化物的外在配体例如羰基化合物的n。如图9的第一行所示，在这种情况下与(CO)n组合的过渡金属X可用于为过渡金属氧化物(TMO)提供外在配体材料(外在配体为CO)。由于外在配体具有一个氧，提供转移掺杂的过渡金属可以具有大于1的n。提供额外的外在配体的过渡金属可以是铅、钽、铌、钨或大多数任何其它过渡金属。例如，我们知道NiO是内在配体是氧的主体化合物。镍的羰基化合物是Ni(CO)4。因此，在这种情况下，期望在可以使用的溶液转移掺杂中具有更多的CO。这里，“溶液”是指初始液体溶液或在热处理或退火之后的固溶体。
图9的第3行示出了转移掺杂的一种用途。由于化合物Ni(CO)4是非常有毒的，为了得到更多的CO，优选使用基于碳的金属有机溶液或升华将六羰基钨[W(CO)6]添加到NiO中。这使用W(CO)6NiO的缓冲层、NiO的转换层(具有外在配体CO)和W(CO)6NiO的另一缓冲层来实现。结果是，退火后的固体主体的内部有一些碳或羰基(CO)，并且现在具有来自六羰基钨的更多的羰基。虽然钨本身可能增加或可能不增加样品的导电性，但是通过转移掺杂，六羰基钨产生导电性。换句话说，添加到主体中的带羰基的过渡金属相对于导电性的变化几乎是惰性的，然而，由于CO通过直接连接金属的σ键向Ni贡献一个或多个电子的反馈机制(backdonation mechanism)，六个单元的CO通过金属和能量低于镍金属的氧轨道之间的2-p键接收回两个电子。在该过程中，费米能级，即整个系统的最高占用电子能级朝向“价带”降低，更准确地说，朝向“下部Hubbard价带”降低，这使得NiO更加p型和空穴导体。因此，转移掺杂是使主体更加p型的方式，可用于CeRAM的复位操作。
这可以扩展到在相同主体中的具有不同部分或量的多种类型的基于羰基的化合物，因此几乎独立于σ掺杂来调节费米能级，σ掺杂负责所需的歧化反应，该歧化反应导致响应周围电子密度的屏蔽效果的Mott转换的发生。当然，这种电子密度在“SET”电压下增加，在“RESET”电压下降低。作为另一个实例，图9的第四行示出了用于CeRAM器件的制剂，其类似于第三行的用于CeRAM器件的制剂，在缓冲层中YTiO3替代了NiO。在图9的第五行示出了另一种变体，其中缓冲层与第三行的实例相同，但是活性层是YTiO3而不是NiO。
图9所示的实例示出了NiO和YTiOx作为主体氧化物。然而，任何过渡金属氧化物(TMO)和钙钛矿(例如SrTiO3等)可以将(CO)x作为配体。因此，我们可能具有包括非均相层和均相层的不同层。例如，我们可以使用NiO/YTiO3(含碳)/NiO，我们也可以放置中性的TMO如富含(CO)并因此富含碳的W(CO)6来制得如NiO(W(CO)6)/YTiO3(含碳)/NiO(W(CO)6)的多个层。
类似地，我们已经发现稀土(Re)材料可以用在例如图9的第1行的制剂中，其中n大于1；即，已经制备了例如ReTiO3/ReTiO3/ReTiO3、ReNiO3/ReNiO3/ReNiO3或ReNiO3/ReTiO3/ReNiO3和其他这类变体的器件，其中每个层具有不同的摩尔浓度并且每个层包括(CO)x配体例如(CO)6。已经制备了使用ReTiO3和ReNiO3的器件，其中Re可以是Y、Sc、La、Pr、Yb、Eu和其他稀土元素。在这里，我们理解，Y、Yb和Eu在技术上不是稀土元素；但是这些材料通常包括在稀土列表中，原因是这些材料通常发现与稀土元素一起存在于天然存在的矿藏中。我们还发现PbNiOx中的转换不属于任何现有的文献，它是一种真正的新材料。因此，所述材料可以假设为A(+2)NiO，也可以假定为A(+2)TiO。
图10比较了具有NI:W(CO)6的数种可能的多层器件结构，其中冒号后面的材料表示用来掺杂Ni的材料，在这种情况下是具有六个羰基的钨；这个符号也将在下文使用。图10首先示出了两个不同但相关的结构，NiO/NiO:W/NiO(其编号为结构1)和NiO:W/NiO/NiO:W(其编号为结构2)。在该图中，我们使包括六羰基钨的层变为粗体以提请注意这么一个事实，在结构1中，六羰基钨在转换层中；而在结构2中，六羰基钨在缓冲层中。应当理解，每个W包括(CO)6作为外在配体。活性层(中间层)和缓冲层二者均由三个旋涂层制成，如符号3/3/3所示。应当理解，如上所述，中间层具有较低的摩尔浓度。1号器件的厚度为750埃，2号器件的厚度小于750埃。1号和2号器件在A、B、C和D条件下制成，其中A表示回复退火，B表示在450℃下炉快速退火，C表示在450℃下的快速热退火(RTA)；且D表示650℃的RTA。对1号和2号器件进行测试以显示通过使用NiO:W(CO)6的导电机制控制。在晶圆1A的中心活性层为掺有W(CO)6且未回复退火的NiO，晶圆1A最初为ON并且在面积小于15×15平方微米的情况下表现出低电阻短路。对于5×5平方微米的器件在1毫安的限制电流下，它还显示为OFF。它具有约1.4伏特的Vset pf，具有低分散和稳定的循环。在晶圆2A的中心活性层为NiO并且缓冲层均为掺有W(CO)6且未回复退火的NiO，晶片2A被证明是更导电的，对于面积大于7.5平方微米的器件其具有低电阻的短路。对于5×5平方微米的器件，该器件表现出70毫安的初始电流。对于5×5平方微米的器件，它具有较高的OFF，其限制电流为2毫安。Vset约为1.6伏特，具有较高的Vset和Vreset分散。总体而言，2号器件比1号器件更为导电；A型器件比B、C和D型器件更为导电。
图11至图18示出了根据本发明的集成电路器件的测量结果，以说明CeRAM器件的性质。在这些图中，符号W代表六羰基钨。
图11示出了不同面积的NiO/NiO:W/NiO结构的电流(以安培为单位)与偏压(以伏特为单位)的测量结果，其中活性层和缓冲层中的每个由三个旋涂层形成且未回复退火。所有器件最初都ON，对于大于或等于15×15平方微米的面积，具有低电阻短路。换句话说，不可能使器件复位，因为它们太导电。这是由于测试器件的0.1安培限制。如果测试器件可以在更高的电流下运行，则可以使器件复位。
图12示出了未回复退火的NiO:W/NiO/NiO:W结构的电流(以安培为单位)与偏压(以伏特为单位)的测量结果，其中活性层和缓冲层中每个由三个旋涂层形成。所有器件最初都为ON，对于大于或等于7.5×7.5平方微米的面积，具有低电阻短路。将图11的曲线与图12的曲线相比，可以看出，在缓冲层中具有六羰基钨的器件通常更具导电性。
图13示出了在不同快速退火条件下NiO/NiO:W/NiO器件的初始电流(以毫安为单位)与器件面积(以平方微米为单位)的测量结果。在该图中，RA表示回复退火，F RA表示炉回复退火，RTA表示快速热退火。如前所述，W代表六羰基钨。图14示出了在上述同样的不同快速退火条件下NiO:W/NiO/NiO:W器件结构的初始电流(以毫安为单位)与器件面积(以平方微米为单位)的测量结果。比较图13和图14，我们发现结果是相似的，不同之处在于缓冲层中具有六羰基钨的器件再次更具导电性。
图15和16示出了具有不同面积的各种三层结构的电流(以安培为单位)与偏压(以伏特为单位)的测量结果；已经阅读本公开的本领域技术人员在遵循上述附图的同时，应当理解这些结果，因为所使用的符号类似于用于上述附图的符号；但是，一个新符号是在YTiOx/a/YTiOx/YTiOx中的两条斜线之间的“a”，该符号表示在沉积“a”两侧的两个层之间进行退火。每个层由具有羰基掺杂的YTiOx形成，尽管中间层的羰基摩尔浓度较低，即，与缓冲层的0.16摩尔浓度相比为0.1摩尔浓度。最后也将器件退火。退火在450℃的炉中进行30分钟。器件的厚度为500埃。在图15中，纵坐标是线性坐标，但在图16中，纵坐标是对数坐标。在这些实例中，除了大于或等于44平方微米的器件之外，所有器件都初始为ON并可复位。
图17和18示出了具有不同面积的各种三层结构的电流(以安培为单位)与偏压(以伏特为单位)的测量结果。每个层由具有羰基掺杂的YTiOx形成，尽管中间层的摩尔浓度较低，即，与缓冲层的0.16摩尔浓度相比，为0.1摩尔浓度。在每种情况下，器件最初都是ON。大于或等于7.5平方微米的器件具有低电阻短路。在图17中，纵坐标是线性坐标，但在图18中，纵坐标是对数坐标。
另一个发现是，材料可以是p型材料，使得空穴产生了金属向绝缘体转换的条件，相比较而言，绝缘体向金属的转换通过隧穿效应实现。一般来说，所有碱性氧化物在其天然状态可以是p型的(这对于所有的钙钛矿，甚至SBT、PZT和其它铁磁材料也是如此)。NiO是p型的，而Ta2O5和HFO2不是。因此，在这些后述材料中未发现该效果。用空穴或电子对带填充在根本上是在两个状态之间的“摇椅”。这表明我们可以通过掺杂使得为n型的TMO成为p型TMO；这可以是可以提供CeRAM转换的p型材料。
各种金属的一些有用配体如表1所示。在该表中，感兴趣的金属以粗体表示，随后是金属与感兴趣配体形成的络合物的式子。
表1
铝
[AI(OH)4]-
[AIF6]3-
镉
[Cd(CN)4]2-
顺-Cd(NH3)4Cl2
反-Cd(NH3)4Cl2
铬
Cr(acac)3
[Cr(CN)6]4-
[Cr(en)3]3+
[CrF6]4-
[Cr(NH3)6]3+
[Cr(OH2)6]3+
[CrO4]2-
顺-Cr(acac)2(OH2)2
反-Cr(acac)2(OH2)2
顺-[Cr(NH3)4Cl2]+
反-[Cr(NH3)4Cl2]+
[Cr(NH3)5Br]2+
[Cr(NH3)5CI]2+
[Cr(NH3)5(OSO3)]+
顺-[Cr(OH2)4Cl2]+
反-[Cr(OH2)4Cl2]+
[Cr(OH2)5Br]2+
[Cr(OH2)5CI]2+
[Cr2O7]2-
钴
[CoBr4]2-
[CoBr6]4-
[CoCI4]2-
[Co(CN)6]3-
[Co(en)3]3+
[CoF6]3-
[Co(NH3)6]2+
[Co(NH3)6]3+
[Co(OH2)6]2+
[Co(O3C)3]3-
cis[Co(en)2Cl2]+
反-[Co(en)2Cl2]+
顺-[Co(OH2)4(SCN)2]+
反-[Co(OH2)4(SCN)2]+
顺-[Co(NH3)4Cl2]+
反-[Co(NH3)4Cl2]+
顺-Co(NH3)4(NO2)2
反-Co(NH3)4(NO2)2
顺-Co(NH3)4(ONO)2
反-Co(NH3)4(ONO)2
顺-[Co(ox)2(OH2)2]-
反-[Co(ox)2(OH2)2]-
顺-[Co(en)2(NO2)CI]+
反-[Co(en)2(NO2)CI]+
[Co(NH3)5CI]2+
[Co(NH3)5(NO2)]2+
顺-[Co(NH3)Br(en)2]2+
反-[Co(NH3)Br(en)2]2+
铜
[Cu(CN)2]-
[Cu(NH3)4]2+
[Cu(OH2)6]2+
顺-[Cu(en)2(OH2)2]2+
反-[Cu(en)2(OH2)2]2+
金
[Au(CN)2]-
铁
[Fe(CI4)-
[Fe(CN)6]3-
[Fe(CN)6]4-
Fe(CO)5
[Fe(EDTA]2-
[Fe(en)3]3+
[Fe(OH2)6]2+
[Fe(OH2)6]3+
[fe(ox)3]3-
[Fe(SCN)6]3-
顺-[Fe(en)2(NO2)2]+
反-[Fe(en)2(NO2)2]+
[Fe(OH)(OH2)5]2+
锰
[MnCI6]4-
[Mn(CN)6]3-
[MN(CN)6]4-
[Mn(en)3]2+
[Mn(OH2)6]2+
[MnO4]-
汞
[HgS2]2-
[HgCI3]-
[Hgl4]2-
钼
[MoO4]2-
镍
[NiBr4]2-
[Ni(CN)4]2-
Ni(CO)4
[Ni(en)3]2+
[Ni(NH3)4]2+
[Ni(NH3)6]2+
[Ni(OH2)6]2+
[Ni(ox)2]2-
[Ni(penten)]2+
顺-Ni(en)2CI2
反-Ni(en)2CI2
钯
[PdCI4]2-
铂
[PtCI4]2-
[PtCl6]2-
[PtCI6]4-
[Ptl4]2-
[Ptl6]2-
[Pt(NH3)4]2+
Pt(en)CI2
顺-Pt(NH3)2Cl2
反-Pt(NH3)2Cl2
顺-Pt(NH3)2CI4
反-Pt(NH3)2CI4
Pt(NH3)2(ox)
[Pt(NH3)3Br]+
反-[Pt(NH3)4Cl2]2+
顺-[Pt(NH3)4Cl2]2+
顺-[Pt(NH3)4I2]2+
反-[Pt(NH3)4I2]2+
铼
[ReO4]-
铑
[RhCl6]3-
[RhI2(CO)2]-
cis[Rh(phen)2CI2]+
钌
[Ru(NH3)6]2+
[Ru(phen)3]2+
[Ru(NH3)5Cl]2+
银
[Ag(S2O3)2]3-
[Ag(NH3)2]+
锡
[SnCI6]2-
[Sn(OH)6]2-
[Sn(OH)3]-
钛
[TiO]2+
钒
[V(en)3]3+
[VO]2+
[VO2]+
[VOCI4]2-
锌
[Zn(CN)4]2-
[Zn(NH3)4]2+
已经描述了具有大存储窗并且与CMOS加工兼容的电阻开关式存储器。应当理解，在附图中示出并在本说明书中描述的具体实施方案是出于示例的目的，不应当解释为不必要地限制下面的权利要求。此外，显而易见的是，在不脱离本发明构思的情况下，本领域技术人员现在可以对所描述的具体实施方案进行众多使用和修改。同样很明显，在许多情况下所记载的方法可以不同的顺序执行；或等同结构和方法可以代替所描述的各种结构和方法。应当理解，本文所述的每个特征和要素可以与任何其它特征和要素组合。

Claims (28)

1.一种电阻开关式存储器，包括：
第一电极和第二电极；
在所述第一电极和所述第二电极之间的活性电阻转换区，所述电阻转换区包含过渡金属氧化物和包含配体的掺杂剂，所述掺杂剂具有第一浓度；和
在所述第一电极和所述电阻转换材料之间的第一缓冲区，所述第一缓冲区包含所述过渡金属氧化物和所述掺杂剂，其中所述掺杂剂具有大于所述第一浓度的第二浓度。
2.根据权利要求1所述的电阻开关式存储器，其中所述第二浓度是所述第一浓度的两倍。
3.根据权利要求1所述的电阻开关式存储器，其中所述第一缓冲区比所述活性电阻转换区厚。
4.根据权利要求3所述的电阻开关式存储器，其中所述第一缓冲区是所述活性电阻转换区的至少1.5倍厚。
5.根据权利要求1所述的电阻开关式存储器，还包括在所述第二电极和所述电阻转换区之间的第二缓冲区。
6.根据权利要求1所述的电阻开关式存储器，其中所述掺杂剂包括碳或碳化合物。
7.根据权利要求1所述的电阻开关式存储器，其中所述活性电阻转换区不超过40纳米厚。
8.根据权利要求1所述的电阻开关式存储器，其中所述活性电阻转换区不超过30纳米厚。
9.根据权利要求1所述的电阻开关式存储器，其中所述活性电阻转换区不超过20纳米厚。
10.根据权利要求1所述的电阻开关式存储器，其中所述活性电阻转换区不超过10纳米厚。
11.一种制造电阻开关式存储器的方法，所述方法包括：
形成第一电极和第二电极；
在所述第一电极和所述第二电极之间形成活性电阻转换区，所述电阻转换区包含过渡金属氧化物和包含配体的掺杂剂，所述掺杂剂具有第一浓度；和
在所述第一电极和电阻转换材料之间形成第一缓冲区，所述第一缓冲区包含所述过渡金属氧化物和所述掺杂剂，其中所述掺杂剂具有大于所述第一浓度的第二浓度。
12.根据权利要求11所述的方法，其中所述形成第一缓冲区包括沉积包含所述过渡金属和所述掺杂剂的前体。
13.根据权利要求12所述的方法，其中所述前体选自液体前体和固体前体。
14.根据权利要求12所述的方法，其中所述沉积选自MOCVD、旋涂、浸渍、液体源雾化沉积和原子区沉积(ALD)。
15.根据权利要求12所述的方法，其中所述前体包括不超过0.2mol的所述掺杂剂。
16.根据权利要求12所述的方法，其中所述前体包括不超过0.1mol的所述掺杂剂。
17.根据权利要求11所述的方法，还包括在所述第二电极和所述电阻转换区之间形成第二缓冲区。
18.根据权利要求11所述的方法，其中所述方法在互补金属氧化物半导体(CMOS)工艺中。
19.一种电阻开关式元件，包括：
具有式RAOx的钙钛矿型结构，其中A选自Ni、Ti、其它过渡金属及其任意组合；且R选自La、Y、Pr、Nd、Y和其他稀土元素；且Ox是含氧配体。
20.根据权利要求19所述的电阻开关式元件，还包括稳定过渡金属在配位化合物中的价态的外在配体。
21.根据权利要求20所述的电阻开关式元件，其中所述外在配体选自碳、CO、羰基和其它碳化合物。
22.根据权利要求21所述的电阻开关式元件，包括具有不同厚度和不同的具有所述外在配体的过渡金属络合物的多个层。
23.一种电阻开关式元件，包括具有导电层与活性层的各种厚度比的同质结或异质结。
24.根据权利要求23所述的电阻开关式元件，其中所述同质结包括夹在过饱和导电NiO的第一区域和过饱和导电NiO的第二区域之间的YTiOx的活性区。
25.根据权利要求24所述的电阻开关式元件，其中所述异质结包括夹在过饱和NiO的第一区域和过饱和NiO的第二区域之间的YTiOx的活性区。
26.一种电阻开关式存储器，包括第一电极、第二电极和在所述第一电极和所述第二电极之间的活性电阻转换区，所述电阻转换区包含p型材料。
27.一种钙钛矿型结构例如RAOx的电阻开关式元件，其中A包括Ni、Ti和其它过渡金属；R包括La、Y、Pr、Nd、Y和其他稀土元素；且Ox是含氧配体。
28.一种电阻开关式存储器，包括：
第一电极和第二电极；
在所述第一电极和所述第二电极之间的活性电阻转换区，所述电阻转换区包含具有式ReTiO3或ReNiO3的稀土氧化物化合物和包含羰基配体的掺杂剂，其中Re是稀土元素、Yb或Eu，所述掺杂剂具有第一浓度；和
在所述第一电极和所述电阻转换材料之间的第一缓冲区，所述第一缓冲区包含所述稀土氧化物化合物和所述掺杂剂，其中所述掺杂剂具有大于所述第一浓度的第二浓度。
CN201580074267.8A 2014-12-09 2015-11-10 具有掺杂的缓冲区的过渡金属氧化物电阻开关式器件 Active CN107210361B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910061455.7A CN110165048B (zh) 2014-12-09 2015-11-10 具有掺杂的缓冲区的过渡金属氧化物电阻开关式器件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462089518P 2014-12-09 2014-12-09
US62/089,518 2014-12-09
PCT/US2015/059994 WO2016094010A1 (en) 2014-12-09 2015-11-10 Transition metal oxide resistive switching device with doped buffer region

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910061455.7A Division CN110165048B (zh) 2014-12-09 2015-11-10 具有掺杂的缓冲区的过渡金属氧化物电阻开关式器件

Publications (2)

Publication Number Publication Date
CN107210361A true CN107210361A (zh) 2017-09-26
CN107210361B CN107210361B (zh) 2019-08-16

Family

ID=56095104

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201580074267.8A Active CN107210361B (zh) 2014-12-09 2015-11-10 具有掺杂的缓冲区的过渡金属氧化物电阻开关式器件
CN201910061455.7A Active CN110165048B (zh) 2014-12-09 2015-11-10 具有掺杂的缓冲区的过渡金属氧化物电阻开关式器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910061455.7A Active CN110165048B (zh) 2014-12-09 2015-11-10 具有掺杂的缓冲区的过渡金属氧化物电阻开关式器件

Country Status (6)

Country Link
US (1) US9722179B2 (zh)
EP (2) EP3373352A1 (zh)
JP (1) JP6297754B2 (zh)
KR (1) KR101868305B1 (zh)
CN (2) CN107210361B (zh)
WO (1) WO2016094010A1 (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9851738B2 (en) * 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9735360B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch
US9734895B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Latching device and method
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10170700B2 (en) 2016-02-19 2019-01-01 Arm Ltd. Fabrication of correlated electron material devices method to control carbon
US9786370B2 (en) 2016-02-23 2017-10-10 Arm Ltd. CES-based latching circuits
US9805777B2 (en) 2016-02-24 2017-10-31 Arm Ltd. Sense amplifier
US9660189B1 (en) 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material
US10084015B2 (en) * 2016-04-28 2018-09-25 Sandisk Technologies Llc Resistive memory element employing electron density modulation and structural relaxation
US10134986B2 (en) 2016-07-05 2018-11-20 Arm Ltd. Correlated electron material devices using dopant species diffused from nearby structures
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US9997702B2 (en) * 2016-08-11 2018-06-12 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
US10276795B2 (en) * 2016-08-15 2019-04-30 Arm Ltd. Fabrication of correlated electron material film via exposure to ultraviolet energy
US10586924B2 (en) * 2016-08-22 2020-03-10 Arm Ltd. CEM switching device
US9978942B2 (en) 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US9972388B2 (en) 2016-10-12 2018-05-15 Arm Ltd. Method, system and device for power-up operation
US10193063B2 (en) 2016-12-01 2019-01-29 Arm Ltd. Switching device formed from correlated electron material
US10454026B2 (en) 2016-12-06 2019-10-22 Arm Ltd. Controlling dopant concentration in correlated electron materials
US10217935B2 (en) 2016-12-07 2019-02-26 Arm Ltd. Correlated electron device formed via conversion of conductive substrate to a correlated electron region
US20180175290A1 (en) * 2016-12-19 2018-06-21 Arm Ltd. Forming nucleation layers in correlated electron material devices
US10141504B2 (en) 2017-01-24 2018-11-27 Arm Ltd. Methods and processes for forming devices from correlated electron material (CEM)
US9947402B1 (en) 2017-02-27 2018-04-17 Arm Ltd. Method, system and device for non-volatile memory device operation
US10002665B1 (en) 2017-04-05 2018-06-19 Arm Ltd. Memory devices formed from correlated electron materials
US10115473B1 (en) 2017-04-06 2018-10-30 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10002669B1 (en) 2017-05-10 2018-06-19 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10340453B2 (en) 2017-05-31 2019-07-02 Arm Ltd. Forming and operating memory devices that utilize correlated electron material (CEM)
US10521338B2 (en) * 2017-06-05 2019-12-31 Arm Ltd. Method, system and device for memory device operation
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US11137919B2 (en) 2017-10-30 2021-10-05 Arm Ltd. Initialisation of a storage device
US10854811B2 (en) 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10418553B1 (en) * 2018-03-28 2019-09-17 Arm Ltd. Formation of correlated electron material (CEM) device via dopant deposition and anneal
US10580489B2 (en) 2018-04-23 2020-03-03 Arm Ltd. Method, system and device for complementary impedance states in memory bitcells
US10971229B2 (en) 2018-04-23 2021-04-06 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10607659B2 (en) 2018-04-23 2020-03-31 Arm Limited Method, system and device for integration of bitcells in a volatile memory array and bitcells in a non-volatile memory array
US10741246B2 (en) 2018-04-23 2020-08-11 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US11011227B2 (en) 2018-06-15 2021-05-18 Arm Ltd. Method, system and device for non-volatile memory device operation
US10580981B1 (en) 2018-08-07 2020-03-03 Arm Limited Method for manufacture of a CEM device
US10672982B1 (en) 2018-11-30 2020-06-02 Arm Limited Fabrication of correlated electron material (CEM) devices
US20210066593A1 (en) * 2019-08-28 2021-03-04 Cerfe Labs, Inc. Dopant activation anneal for correlated electron device
US11258010B2 (en) 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)
US11133466B1 (en) 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080107801A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US20080106925A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Correlated electron memory
US20090026434A1 (en) * 2007-07-25 2009-01-29 Malhotra Sandra G Nonvolatile memory elements
CN101711431A (zh) * 2007-05-09 2010-05-19 分子间公司 阻变型非易失性存储元件
US20100258781A1 (en) * 2009-04-10 2010-10-14 Prashant Phatak Resistive switching memory element including doped silicon electrode
US20130028003A1 (en) * 2011-07-29 2013-01-31 Intermolecular, Inc. Nonvolatile memory device having a current limiting element
US20130207105A1 (en) * 2009-03-31 2013-08-15 Intermolecular, Inc. Controlled Localized Defect Paths for Resistive Memories
US20130334484A1 (en) * 2011-09-19 2013-12-19 Intermolecular Inc. Atomic Layer Deposition of Hafnium and Zirconium Oxides for Memory Applications
US20140225053A1 (en) * 2012-02-20 2014-08-14 Panasonic Corporation Nonvolatile memory device and method for manufacturing the same
US20140264223A1 (en) * 2013-03-15 2014-09-18 Intermolecular Inc. Metal Aluminum Nitride Embedded Resistors for Resistive Random Memory Access Cells
EP2793279A1 (en) * 2013-04-19 2014-10-22 ETH Zurich Strained multilayer resistive-switching memory elements

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE349426B (zh) * 1968-07-01 1972-09-25 Ericsson Telefon Ab L M
CN1358326A (zh) * 1999-06-10 2002-07-10 塞姆特里克斯公司 高介电常数的金属氧化物薄膜
KR100433623B1 (ko) 2001-09-17 2004-05-31 한국전자통신연구원 급격한 금속-절연체 상전이를 이용한 전계 효과 트랜지스터
US7038935B2 (en) 2002-08-02 2006-05-02 Unity Semiconductor Corporation 2-terminal trapped charge memory device with voltage switchable multi-level resistance
US6583003B1 (en) 2002-09-26 2003-06-24 Sharp Laboratories Of America, Inc. Method of fabricating 1T1R resistive memory array
US6903361B2 (en) 2003-09-17 2005-06-07 Micron Technology, Inc. Non-volatile memory structure
US7297975B2 (en) * 2005-07-28 2007-11-20 Infineon Technologies Ag Non-volatile, resistive memory cell based on metal oxide nanoparticles, process for manufacturing the same and memory cell arrangement of the same
US7834338B2 (en) 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
JP5156023B2 (ja) * 2006-11-08 2013-03-06 シメトリックス・コーポレーション 相関電子メモリ
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
JP2008244018A (ja) * 2007-03-26 2008-10-09 Ulvac Japan Ltd 半導体装置の製造方法
EP2311094B1 (en) * 2008-07-31 2014-01-01 Hewlett-Packard Development Company, L.P. Multi-layer reconfigurable switches
WO2010118380A2 (en) * 2009-04-10 2010-10-14 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
DE102010026098A1 (de) * 2010-07-05 2012-01-05 Forschungszentrum Jülich GmbH Ionisch gesteuertes Dreitorbauelement

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080107801A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US20080106925A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Correlated electron memory
CN101711431A (zh) * 2007-05-09 2010-05-19 分子间公司 阻变型非易失性存储元件
US20090026434A1 (en) * 2007-07-25 2009-01-29 Malhotra Sandra G Nonvolatile memory elements
US20130207105A1 (en) * 2009-03-31 2013-08-15 Intermolecular, Inc. Controlled Localized Defect Paths for Resistive Memories
US20100258781A1 (en) * 2009-04-10 2010-10-14 Prashant Phatak Resistive switching memory element including doped silicon electrode
US20130028003A1 (en) * 2011-07-29 2013-01-31 Intermolecular, Inc. Nonvolatile memory device having a current limiting element
US20130334484A1 (en) * 2011-09-19 2013-12-19 Intermolecular Inc. Atomic Layer Deposition of Hafnium and Zirconium Oxides for Memory Applications
US20140225053A1 (en) * 2012-02-20 2014-08-14 Panasonic Corporation Nonvolatile memory device and method for manufacturing the same
US20140264223A1 (en) * 2013-03-15 2014-09-18 Intermolecular Inc. Metal Aluminum Nitride Embedded Resistors for Resistive Random Memory Access Cells
EP2793279A1 (en) * 2013-04-19 2014-10-22 ETH Zurich Strained multilayer resistive-switching memory elements

Also Published As

Publication number Publication date
US9722179B2 (en) 2017-08-01
EP3373352A1 (en) 2018-09-12
WO2016094010A1 (en) 2016-06-16
JP2018503253A (ja) 2018-02-01
JP6297754B2 (ja) 2018-03-20
CN110165048A (zh) 2019-08-23
KR101868305B1 (ko) 2018-06-15
KR20170093232A (ko) 2017-08-14
EP3231021B1 (en) 2020-02-19
US20160163978A1 (en) 2016-06-09
EP3231021A1 (en) 2017-10-18
EP3231021A4 (en) 2018-06-13
CN110165048B (zh) 2022-11-01
CN107210361B (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
CN107210361B (zh) 具有掺杂的缓冲区的过渡金属氧化物电阻开关式器件
Ye et al. Enhanced resistive switching performance for bilayer HfO2/TiO2 resistive random access memory
CN101681911B (zh) 关联电子存储器
Ismail et al. Improved endurance and resistive switching stability in ceria thin films due to charge transfer ability of Al dopant
Laurenti et al. Zinc oxide thin films for memristive devices: a review
US7872900B2 (en) Correlated electron memory
WO2009140305A1 (en) Correlated electron material and process for making
Shekhawat et al. Data retention and low voltage operation of Al2O3/Hf0. 5Zr0. 5O2 based ferroelectric tunnel junctions
Xiang et al. Applications of Ion Beam Irradiation in multifunctional oxide thin films: A Review
Kim et al. Power-and low-resistance-state-dependent, bipolar reset-switching transitions in sin-based resistive random-access memory
Wang et al. Reliable resistive switching of epitaxial single crystalline cubic Y-HfO2 RRAMs with Si as bottom electrodes
Mitra et al. Study of anti-clockwise bipolar resistive switching in Ag/NiO/ITO heterojunction assembly
Su et al. Oxygen ion migration induced polarity switchable SrFeOx memristor for high-precision handwriting recognition
CN112640139A (zh) 制造cem器件的方法
Lee et al. Effects of Ni in strontium titanate nickelate thin films for flexible nonvolatile memory applications
Zhu et al. Bipolar Resistive Switching Characteristic of Epitaxial NiO Thin Film on Nb‐Doped SrTiO3 Substrate
Sun et al. ZnO/NiO diode-based charge-trapping layer for flash memory featuring low-voltage operation
Luo et al. Improvement of ferroelectric properties in undoped hafnium oxide thin films using thermal atomic layer deposition
JP6367035B2 (ja) 不揮発性メモリ素子とその製造方法
Zhu et al. Fabrication and mechanism of high performance bipolar resistive switching device based on SrTiO3/NiO stacked heterostructure
TW202114259A (zh) 相關電子材料（cem）的形成
Pan et al. High-k Nd2O3 and NdTiO3 charge trapping layers for nonvolatile memory metal-SiO2-high-k-SiO2-silicon devices
Hu Yttrium and Scandium in Solution-processed Oxide Electronic Materials.
CN109585647A (zh) 氧化镍/氧化钛/氧化镍多层异质结忆阻器的制备方法
US20230082400A1 (en) Electronic device including channel layer including variable resistance and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant