CN101681911B - 关联电子存储器 - Google Patents

关联电子存储器 Download PDF

Info

Publication number
CN101681911B
CN101681911B CN200780041664.0A CN200780041664A CN101681911B CN 101681911 B CN101681911 B CN 101681911B CN 200780041664 A CN200780041664 A CN 200780041664A CN 101681911 B CN101681911 B CN 101681911B
Authority
CN
China
Prior art keywords
memory
cem
resistance
voltage
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200780041664.0A
Other languages
English (en)
Other versions
CN101681911A (zh
Inventor
卡洛斯·A·帕斯德阿劳若
马修·D·布鲁贝克
约兰塔·切林斯卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fancy memory Ltd
Original Assignee
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Symetrix Corp filed Critical Symetrix Corp
Publication of CN101681911A publication Critical patent/CN101681911A/zh
Application granted granted Critical
Publication of CN101681911B publication Critical patent/CN101681911B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种非易失性电阻转换存储器，由于电子之间的关联性，尤其是经由Mott转变，而导致在绝缘和导电状态之间变化的材料。所述材料结晶成为导电状态并且不需要进行电成型。

Description

关联电子存储器
技术领域
本发明一般性涉及集成电路存储器，更具体涉及包含表现出电阻变化的材料的非易失性集成电路存储器的形成。 
背景技术
非易失性存储器是其中存储单元或元件在供给至器件的电源关闭后不丢失其状态的一类集成电路。采用可在两个方向上被磁化的铁氧体环制成的最早的计算机存储器是非易失性的。随着半导体技术发展至更高的微型化水平，对于公知的易失性存储器如DRAM(动态随机存取存储器)和SRAM(静态RAM)而言，铁氧体器件被舍弃。 
对于非易失性存储器的需求始终存在。因此，在近四十年中，创造了许多器件以满足该需求。在20世纪70年代晚期，采用连接或者不连接电池(Cell)的金属化层来制造器件。因此，在工厂中，人们可以以非易失性的方法来设定值。一旦这些器件出厂，它们就不能被重新写入。这种器件被称为ROM(只读存储器)。在1967年，贝尔实验室的Khang和SZE提出使用场效应晶体管(FET)制造的器件，所述场效应晶体管在栅极中具有内部材料层，能够俘获电荷。在20世纪70年代晚期和20世纪80年代早期，可由使用者写入和经由紫外光(UV)通过使电子去俘获来擦除的器件非常成功。UV需要将器件从电路板上移除并且置于UV灯下方15分钟以上。这些非易失性存储器被称作PROM或可编程-ROM。写入方法涉及强制电流从下方的衬底到达这些俘获位点。这种使电子穿过具有相反势能垒的材料层的方法已知为量子隧道效应，一种仅由于电子的波粒二象性而发生的现象。对用于这些FET的栅极堆叠的许多类型的夹层材料进行了尝试，并且该技术得到许多名称，如MNOS(金属-氮化物-氧化物-半导体)、SNOS([多晶]硅-栅极+MNOS)、SONOS(硅-氧化物+MNOS)和PS/O/PS/S(在硅衬底顶上的多晶硅控制栅极-二氧化硅-多晶硅浮置栅极和薄的隧道氧化物)。这种可擦除并因此为读/写非易失性器件已知为EEPROM，即电可擦除的PROM，这是令人遗憾的误称，因为它们不仅 仅是只读的。典型的EEPROM具有大的单元面积并需要栅极上大电压(12-21伏)以写入/擦除。而且，擦除或写入时间为数十微秒量级。然而，更糟糕的限制因素是有限的擦除/写入循环的次数，仅为稍高于600,000次或为105-106的量级。半导体工业通过扇区化存储阵列使得“页”(亚阵列)可在存储器中被一次擦除，从而使得在EEPROM非易失性晶体管之间不需要通过-栅极(pass-gate)开关晶体管，这种EEPROM称为快闪存储器。在快闪存储器中，为了速度和更高的比特密度，牺牲了保持随机存取(擦除/写入单比特)的能力。 
对于具有低功率、高速度、高密度和不可破坏性的期望已经使研究者对非易失性存储器进行了最近四十年的工作。FeRAM(铁电RAM)提供低功率、高写入/读取速度和超过100亿次的读写周期的寿命。磁存储器(MRAM)提供高写入/读取速度和长寿命，但是具有高成本和较高的功率消耗。这些技术均未达到快闪存储器的密度，所以快闪存储器仍然是非易失性存储器的选择。然而，普遍认为快闪存储器不容易缩微至65纳米以下；因此，正在积极寻求可缩微至较小尺寸的新的非易失性存储器。 
为此，在过去的十至二十年中，对基于表现出与材料相变相关的电阻变化的某些材料的存储器已有许多研究。在称为PCM(相变存储器)的一种可变电阻存储器中，当存储器元件短暂熔化并然后冷却至导电结晶态或不导电非晶态时，电阻发生变化。典型的材料有所不同并包括GeSbTe，其中Sb和Te可与周期表上相同性质的其它元素互换。这些材料通常称为硫族化物。参见，例如Stephan Lai，“Current Status of the phase changememory and Its Future”，Intel Corporation，Research note RN2-05(2005)；2006年5月2日授予Darrell Rinerson等人的美国专利No.7,038,935；2005年6月7日授予Terry L.Gilton的美国专利No.6,903,361；和2005年1月11日授予Sheng Teng Hsu等人的美国专利No.6,841,833。然而，由于这些基于电阻的存储器从导电状态到绝缘状态的转换取决于物理结构现象，即熔融(最高600℃)和恢复为固态，该现象不能被充分控制以用于有用的存储器，所以它们还没有被证明是商业上有用的。 
近来，已经公开了电阻转换场效应晶体管使用Mott-Bhnkman-Rice绝缘体，如LaTiO3。在该材料中，根据所提出的理论，通过与Ba(1-x)SrxTiO3层的界面加入空穴以使得材料从绝缘体变为导体。参见2003年9月23日 授予Hyun Tak Kim等人的美国专利No.6,624,463。该FET使用Mott-Brinkman-Rice绝缘体作为FET中的沟道。然而，并未给出实际器件的制造实例。 
另一种可变电阻存储器类型包括需要初始高“形成”电压和电流以激活可变电阻功能的材料。这些材料包括PrxCayMnzOε，x、y、z和ε是变化的化学计量比，过渡金属氧化物如CuO、CoO、VOx、NiO、TiO2、Ta2O5和某些钙钛矿如Cr；SrTiO3。参见，例如，“Resistive Switching Mechanismsof TiO2 Thin Films Grown By Atomic-Layer Deposition”，B.J.Choi et al.，Journal of Applied Physics 98，033715(2005)；“Reproducible ResistiveSwitching In Nonstoichiometric Nickel Oxide Films Grown By RF ReactiveSputtering For Resistive Random Access Memory Applications”，Jae-WanPark et al.，J.Vac.Sci.Technol.A23(5)，Sept/Oct，2005；“Influence ofOxygen Content On Electrical Properties of NiO Films Grown By RFReactive Sputtering”，Jae-Wan Park et al.，J.Vac.Sci.Technol.B24(5)，Sept/Oct，2006；“Nonpolar Resistance Switching of Metal/Binary-Transition-Metal Oxides/Metal Sandwiches：Homogeneous/inhomogeneousTransition of Current Distribution”，I.H.lnone et al.，arXiv：Cond-mat/0702564 v.1，2007年2月26日；和Brad Herner申请的美国专利申请公开No.2007/0114509A1，Memory Cell Comprising Nickel-CobaltOxide Switching ElementS。这些存储器被称为ReRAM，以将它们和硫族化物型存储器区分。这些论文假定电阻转换是由于通过电成型方法形成连接顶电极和底电极的窄导电途径或纤丝所致，尽管这种导电纤丝的存在仍然是实际物理机理方面争论的问题。申请人相信当使用电成型时，非纤丝区域的本体未提供正确的存储转换而是介稳态的电子存储，该介稳态的电子存储是由于在氧晶格空位中的电荷的俘获和去俘获所致。这些论文均未说明在商业存储器应用的必要温度范围内稳定的导电和绝缘状态的事实进一步证实了这点。此外，电阻转换在多个存储周期后趋于疲劳。此外，基于迄今的ReRAM技术，利用这种材料必被认为是推测的，这是由于高电压-大电流电成型步骤完全不与致密的芯片结构相容。事实上，Herner的专利申请涉及仅仅推测镍和钴的氧化物的组合可不需要高振幅脉冲，而没有提供一个实际的实施例来说明这点。 
总括地说，在最近10年中，关于电阻存储器已有文字记载的数百篇(如 果不是数千的话)的论文和专利申请，其大部分是推测的。然而，由于没有人知道如何制造随着时间和温度保持稳定的薄膜电阻转换材料，所以从来没有制成可工作的电阻转换存储器。此外，由于大电流、电成型、在合理的温度和电压范围内没有可测量的存储窗口以及许多其它的问题，所以到目前为止提出的所有电阻转换机理本身不适合于存储器。因此，现有技术中仍然需要具有低功率、高速度、高密度和稳定性的非易失性存储器，特别是能够缩微至特征尺寸远远低于65纳米的这种存储器。 
发明内容
本发明通过在存储器中，优选非易失性存储器中，引入关联电子材料(Correlated Electron Material，CEM)来解决上述及其它问题。CEM是由于电子关联而不是固态结构相变(即晶态/非晶态或者纤丝状相变(filamentary phase change))而表现出导体/绝缘体突变的材料。由于这些材料以前不曾用于存储器，所以存储器领域技术人员通常不熟悉它们。因此，在以下的发明详述中将给出这些材料的更完整的说明。 
本发明的一个特征是CEM材料形成为导电状态，而不需要形成电压或电流来使它们改变为可变电阻材料。 
本发明的优选实施方案的另一个特征是本发明的关联电子材料是实质上均匀的。“实质上均匀”表示材料本体的晶体结构是均一的，尽管可能存在在表面上产生与本体内不同的结构的表面效应。 
本发明的另一个特征是：导体/绝缘体转变可简单地通过对所述材料施加小的电压或者电流来产生，即施加于DRAM的电压的电压量级不超过五伏，并且更优选不超过几伏。 
与经典物理现象的熔融/凝固或成丝相反，在根据本发明的存储器中的导体/绝缘体转变是纯量子力学现象。所述量子力学转变可以以几种方法理解。一种方法是根据能带结构。当材料形成时，相关电子轨道(即在元素周期表中每个后续元素中增加的电子所填充的能带)发生重叠。在过渡金属氧化物中，这些是d-轨道。这产生了部分填充的双能带，其导电方式与金属导电方式相同。当施加小的电压或电流时，流动电子被加入能带。当能带变得足够充满时，即库仑斥力变得足够大时，所述部分填充的能带分 裂，它们之间具有填充的p-轨道。这产生由显著能量所分隔的满带和空带，其是Mott-电荷转移绝缘体的能带结构(见图14)。当施加于材料的电场变得足够大以引起分裂轨道之间的转变时，电子开始从低能带跃迁到高能带，这减小了库仑斥力，导致关联电子系统坍塌回到轨道重叠的初始状态。也可以根据Mott转变来理解该量子力学转变。在Mott转变中，当达到Mott转变条件(nc)1/3a＝0.26时(其中nc是电子密度，“a”是玻尔半径)，材料从顺磁性的导电状态转变为反铁磁性的绝缘状态。这有时解释为“拥挤电梯(crowded elevator)”现象：当电梯中只有少数几个人时，人们可以容易地四处移动，这类似于导电状态，但是当电梯达到一定的人群密度时，人们不再能够移动，这类似于绝缘状态。然而，应理解：和量子现象的所有经典解释一样，该经典解释仅仅是不完全的类比。在Mott转变中，电子自旋也具有重要的作用。在顺磁态中，自旋是无序的，而在反铁磁态中，自旋是反向排列的；即电子的自旋以相邻的自旋方向相反的规律方式排列。 
根据本发明的优选的CEM材料的特征在于空位配位钝化(vacancycoordination passivation)特别是氧空位配位钝化。如本领域已知的，氧化物特别是过渡金属氧化物具有密集的空位。空位配位球是围绕离子或电子的区域，其中空位可影响该离子或电子。该空位配位球内部的空位可热去俘获(detrap)，并且电子可移动至空位位点。这使得高电阻态不稳定。这是现有技术的可变电阻材料不稳定性的主要原因。在根据本发明的材料中，优选通过根据本发明的CeRAM材料的新的配体结构，消除了氧空位的作用。 
如上所述，本发明的优选实施方案的一个特征是使CeRAM材料稳定的外来配体的存在。如本领域已知的，过渡金属氧化物包括固有配体，即氧。外来配体是参与过渡金属离子配位球的除氧以外的元素或化合物。优选地，稳定作用是经由直接的金属-外来配体的键合实现的，尽管外来配体也可与固有配体键合。碳是外来配体元素的一个例子，氨是外来配体化合物的一个例子。碳是优选的外来配体。发明人所制得的所有最好的存储器转换膜，包括所有在导通(ON)状态结晶的那些，均包含外来配体。 
本申请公开了制造CEM和利用CEM制造集成电路的优选方法。特别地，公开了化学溶液沉积(CSD)方法，该方法优选利用有机金属前体， 并且最优选辛烷。优选地，化学溶液提供元素碳。这些方法优选包括：在含有使CEM稳定的外来配体元素的气体中或者在含有配体键合的阴离子的气体中或者二者中的反应。该反应可以在含有配体、阴离子或者二者的气体中以退火工艺来进行。或者，该反应可以在含有配体、阴离子或者二者的气体中以反应性溅射来进行。 
所述公开还包括用于CEM存储器的新的优选结构，该结构也可以应用于其它的可变电阻材料(VRM)，包括硫族化物，RRAM材料及其它材料。还公开了优选的存储器结构和方法。这些存储器结构和方法包括其中存储元件包括可变电阻材料和串联二极管的存储器，在一个实施方案中，通过测量其电容来读取所述存储元件。存储器结构还包括可变电阻JFET，其中可变电阻材料控制流入的电流和/或穿过JFET沟道的电压。 
本发明提供一种电阻转换集成电路存储器，包括：包含关联电子材料(CEM)的电阻转换存储单元；写入电路，用于使电阻转换存储单元根据输入存储器中的信息而成为第一电阻状态或第二电阻状态，其中CEM的电阻在第二电阻状态中比在第一电阻状态中更高；和读取电路，用于感测存储单元的状态和提供对应于存储单元感测状态的电信号。优选地，CEM是实质上均匀的。优选地，存储器能够被读取108次而同时疲劳小于50％。优选地，存储器具有在-50℃至75℃温度范围内变化小于50％的存储窗口。优选地，第二存储单元状态中CEM的电阻是第一存储单元状态中CEM的电阻的200倍以上。优选地，由于在CEM的大部分体积中的Mott-转变导致CEM转换电阻状态。优选地，CEM包括选自以下的材料：铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、钌、银、锡、钛、钒、锌、及其组合，其优选连接至阳离子如氧或者其它类型的配体。优选地，存储器是非易失性存储器。优选地，存储器是随机存取存储器。优选地，存储器是交叉连接存储器(cross-tie memory)。优选地，存储器包括以行和列布置的多个存储单元。优选地，存储单元包括在半导体上形成的金属/CEM/金属(M/CEM/M)堆叠体。优选地，在二极管上形成M/CEM/M堆叠体。优选地，二极管选自结型二极管和肖特基二极管。 
本发明还提供一种形成电阻转换存储器的方法，所述方法包括：提供衬底；通过使过渡金属氧化物结晶直接成为导电状态而不采用电成型工艺，从而在衬底上形成过渡金属氧化物；和完成电阻转换存储器，以在存 储器中的有源元件中包含过渡金属氧化物。优选地，所述形成包括液相沉积工艺。优选地，所述形成包括退火。 
在另一个方面中，本发明提供一种对电阻转换薄膜存储元件进行写入的方法，所述方法包括：对薄膜施加电场或电压，以使得在材料的大部分体积中的能带中的电子密度nc增加到或者大于由(nc)1/3a＝0.26所给定的值，其中“a”是玻尔半径。 
在另一个方面中，本发明提供一种制造非易失性集成电路存储器的方法，所述方法包括：沉积关联电子材料(CEM)；和完成存储器以在存储器的有源元件中包含CEM。优选地，所述CEM是实质上均匀的。优选地，所述沉积包括选自以下的工艺：化学溶液沉积(CSD)工艺、金属沉积及其氧化、和溅射。 
此外，本发明提供一种对非易失性的电阻转换薄膜存储元件进行写入的方法，所述方法包括：提供包含关联电子材料(CEM)薄膜的存储单元；和对薄膜施加电场或电压，以使得在材料的大部分体积的能带中的电子密度nc增加到或者大于由(nc)1/3a＝0.26所给定的值，其中“a”是玻尔半径。 
本发明还提供一种电阻转换集成电路存储器，包括：包含电阻转换材料的电阻转换存储单元，所述电阻转换材料包括含有外来配体的过渡金属化合物；写入电路，用于使电阻转换存储单元根据输入存储器中的信息而成为第一电阻状态或第二电阻状态，其中所述电阻转换材料的电阻在第二电阻状态中比在第一电阻状态中更高；以及读取电路，用于感测存储单元的状态和提供对应于存储单元感测状态的电信号。优选地，过渡金属化合物是过渡金属氧化物。优选地，所述外来配体包括碳或氨。 
在又一个方面中，本发明提供一种制造非易失性的电阻转换集成电路存储器的方法，所述方法包括：提供集成电路衬底；在所述衬底上形成电阻转换材料，所述电阻转换材料包括过渡金属氧化物和外来配体，所述外来配体能够使得在围绕过渡金属的每个原子的至少配位区域中的过渡金属氧化物中的氧空位钝化；和完成集成电路以在集成电路中的有源元件中包含电阻转换材料。优选地，所述外来配体选自碳和氨。 
在再一个方面中，本发明提供一种制造非易失性的电阻转换集成电路 存储器的方法，所述方法包括：提供集成电路衬底；在衬底上形成电阻转换材料，所述电阻转换材料包括能够在导电状态和绝缘状态之间转换的过渡金属化合物；使过渡金属化合物中的空位稳定化；和完成集成电路以在集成电路中的有源元件中包含电阻转换材料。优选地，所述稳定化包括利用选自碳和氨的外来配体。 
在另一个方面中，本发明提供一种用于制造能够在导电状态和绝缘状态之间转换的电阻转换材料的前体，所述前体包括过渡金属和配体，所述配体能够稳定所述绝缘状态，使得所述材料在-50℃～75℃的温度范围内具有变化小于50％的存储窗口。优选地，所述过渡金属选自铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、钌、银、锡、钛、钒、锌及其组合。优选地，所述配体选自碳、碳化合物和氨。优选地，所述配体包括选自以下的一种或多种元素：氧、氢、氟、碳、氮、氯、溴、硫和碘。 
在又一个方面中，本发明提供一种电阻转换集成电路存储器，包括：包含电阻转换材料的电阻转换存储单元，所述电阻转换材料包括过渡金属和碳；写入电路，用于使电阻转换存储单元根据输入存储器中的信息而成为第一电阻状态或第二电阻状态，其中电阻转换材料的电阻在第二电阻状态中比在第一电阻状态中更高；和读取电路，用于感测存储单元的状态和提供对应于存储单元感测状态的电信号。优选地，所述电阻转换材料包括含碳的过渡金属化合物。 
在再一个方面中，本发明提供一种制造电阻转换集成电路存储器的方法，所述方法包括：提供衬底和有机金属前体，所述前体包含适合于形成期望的可变电阻材料(VRM)的金属部分；将前体施加于衬底以形成前体薄膜；加热衬底上的前体以形成VRM；和完成集成电路以在集成电路中包含VRM作为有源元件。优选地，所述前体包括辛烷。优选地，所述施加包括选自以下的工艺：旋涂、浸渍、液源雾化沉积、化学气相沉积和原子层沉积。优选地，所述加热包括在氧中退火。优选地，所述金属部分包括镍。优选地，所述方法还利用蚀刻来图案化电阻转换材料。优选地，所述蚀刻包括离子研磨(ion milling)。 
本发明还提供一种制造可变电阻材料的方法，所述方法包括：提供有机金属前体，所述有机金属前体包含适合于形成期望的可变电阻材料(VRM)的金属部分；将所述前体施加于所述衬底以形成前体薄膜；和加 热衬底上的前体以形成VRM。 
本发明还提供一种用于制造可变电阻材料(VRM)的前体，所述前体包括有机金属溶剂和一种或多种金属。优选地，所述有机金属溶剂包括辛烷。优选地，所述金属包括过渡金属。优选地，所述过渡金属包括镍。 
在另一个方面中，本发明提供一种具有存储单元的集成电路存储器，包括：具有第一有源区域、第二有源区域和在所述有源区域之间的沟道的半导体；和在所述沟道正上方的可变电阻材料(VRM)层。优选地，所述可变电阻材料包括关联电子材料(CEM)。优选地，所述存储单元还包含在VRM和沟道之间的第一导电层。优选地，所述第一导电层包括多个导电层。优选地，所述存储单元还包括在VRM和沟道之间的绝缘材料层。优选地，所述存储单元包括场效应晶体管(FET)，如JFET结构、MESFET结构或MOSFET结构。 
在另一个方面中，本发明提供一种电阻转换存储器，包括：以行和列布置的多个存储单元，每个存储单元为电阻转换存储单元，所述电阻转换存储单元包含电阻转换材料，每个存储单元包括在半导体中的沟道上形成的导体/可变电阻材料/导体(M/VRM/M)堆叠体；写入电路，用于使选定的电阻转换存储单元根据输入存储器中的信息而成为第一存储单元电阻状态或第二存储单元电阻状态，其中所述材料的电阻在第二电阻状态中比在第一电阻状态中更高；和读取电路，用于感测存储单元状态和提供对应于存储单元感测状态的电信号。优选地，每个单元包括场效应晶体管(FET)。优选地，每个单元包括JFET。 
本发明还提供一种操作集成电路存储器的方法，所述方法包括：提供包含半导体的存储单元，所述半导体具有第一有源区域、第二有源区域和在所述有源区域之间的沟道；和利用可变电阻材料来控制沟道的电导。优选地，所述控制包括利用可变电阻材料来控制穿过沟道的电压或者沟道中的电流。优选地，所述方法还包括读取穿过沟道的电压、沟道中的电流或沟道中的电阻。 
本发明还提供一种读取非易失性的可变电阻存储单元的方法，所述方法包括：测量所述存储单元的电容；和利用所测得的电容来确定存储单元的逻辑状态。 
本发明还提供一种制造非易失性集成电路存储器的方法，所述方法包括：在半导体中的沟道正上方的半导体上沉积可变电阻材料(VRM)；和完成存储器以在存储器中的有源元件中包含VRM。优选地，所述沉积包括形成导体/VRM/导体堆叠体。优选地，所述形成包括在JFET沟道上形成堆叠体。优选地，所述沉积包括沉积关联电子材料(CEM)。 
本发明提供更密集的存储阵列和更快速的编程和擦除周期，例如通过如在常规快闪存储器中那样从硅衬底中消除Fowler-Nordheim隧道效应和对热载流子注入的依赖。此外，本发明提供比现有技术存储器如快闪存储器具有更低的电压编程和擦除周期的非易失性存储器，由此使得能够以较低的功率操作。本发明还提供编程和擦除周期的更高寿命，例如通过消除在快闪存储器中用作隧道氧化物的栅极氧化物的击穿(breakdown)。本发明还提供存储元件的继续缩放，例如通过消除经由来自衬底的隧道效应的编程和受沟道长度缩小的不利方面的影响。当通过结合附图阅读以下说明时，本发明的很多其它特征、目的和优点将变得显而易见。 
附图说明
图1显示对于根据本发明的NiO电阻器的电流安培数-偏压伏特数曲线。 
除了在较小的电流值处显示较高分辨率的对数标度以外，图2是与图1所示的相同的曲线； 
图3说明具有包括在两个电极之间夹有根据本发明的CEM材料的CEM“元件”的硅晶片； 
图4显示沿着图3的线4-4截取的图3的“元件”之一的截面图； 
图5是说明对于直径为50微米的NiO元件的设定和复位功能的电压-电流的图； 
图6是说明对于具有掺杂有5％钴的CEM材料和直径为50微米的NiO元件的设定和复位功能的电压-电流的图； 
图7显示说明对于三个具有不同直径的NiO元件的设定和复位功能的电压-电流的图，以说明存储窗口如何随着元件直径而改变； 
图8显示对于具有不同直径的四个NiO夹层在高电阻状态中电压-电流的图； 
图9显示对于图8的四个元件在高电阻状态中电压-电流密度的图； 
图10显示在将NiO CEM在150℃下保持五分钟之后，对于导通和断开状态的电流安培数-偏压伏特数的图； 
图11显示对于导通和断开状态的电阻欧姆数-温度摄氏度数的图，以说明这些状态在较高温度下的稳定性； 
图12显示对于具有单极转换的电阻转换膜的理想化的电流-电压的曲线，以说明导通、断开、复位和设定模式； 
图13是选自Uichiro Mizutani的Introduction to the Electron Theoryof Metals中的Mott-Hubbard绝缘体的能带的示图； 
图14说明选自Uichiro Mizutani的Introduction to the ElectronTheory of Metals中的电荷转移型绝缘体的能带的示图； 
图15是M/CEM/M n-p二极管转换单元的截面图； 
图16是图15的M/CEM/M p-n二极管转换单元的等效电路图； 
图17是根据本发明的M/CEM/M-金属/半导体或肖特基二极管转换单元的截面图； 
图18是根据本发明的M/CEM/M-MESFET转换单元的截面图； 
图19是根据本发明的M/CEM/M-JFET转换单元的截面图； 
图20是图19的M/CEM/M-JFET的等效电路图； 
图21是根据本发明的M/VRM/M-MOSFET转换单元的截面图； 
图22是根据本发明的1晶体管/1电阻器CEM转换单元的截面图； 
图23是图22的1晶体管/1电阻器CEM转换单元的等效电路图； 
图24是根据本发明的M/VRM-MESFET转换晶体管的截面图，其中 VRM形成具有半导体沟道的肖特基势垒； 
图25说明交叉连接(cross-tie)结构的CEM存储器的截面等效电路图； 
图26说明交叉连接(cross-tie)结构的CEM存储器一个替代实施方案的截面等效电路图； 
图27说明根据本发明的CEM存储器的链单元结构； 
图28说明显示图27的存储器的存储单元的一个实施方案的结构的截面图； 
图29说明利用本文中公开的任意存储单元的一个示例性存储器； 
图30是对于图15的二极管部分和图15的具有氧化镍作为CEM的转换单元的设定和复位功能，比较电压-电流曲线的图； 
图31是对于图30的转换单元，比较在导通和断开状态中的电压-电流的图； 
图32是对于图15的结构的仅二极管部分和图15的具有氧化镍CEM的M/CEM/M-二极管转换单元，比较电容-电压的图； 
图33是对于图15的转换单元和仅二极管结构的导通和断开状态，比较耗散-电压曲线的图； 
图34是对于图19的结构的仅JFET部分和图19的具有氧化镍作为CEM的转换单元的设定和复位功能，比较电压-电流曲线的图； 
图35是显示对于施加于图19的具有氧化镍作为CEM的转换单元的栅极和源极的电压脉冲的时间-电压的图； 
图36是显示在图19的转换单元的漏极上测量的电压对如图35所示施加的电压脉冲的相应的图； 
图37是对于显示高寄生电阻将产生不稳定条件的设定和复位状态，CEM的电阻和串联互连的寄生电阻-偏压的图； 
图38是显示制造图3和4的CEM“电容器”的方法的流程图； 
图39是对于现有技术的溅射NiO(没有碳)的log 1/Tau-1/T(1/K)的阿累尼乌斯(Arrhenius)曲线，说明从高电阻状态至低电阻状态的转变是由于电子从溅射NiO中的氧空位去俘获所引起的； 
图40显示对于根据本发明的CEM薄膜和现有技术薄膜的导通和断开状态的开尔文温度-电阻欧姆数的图，其中现有技术薄膜在断开状态中结晶并需要在显示出可变电阻之前形成；和 
图41是对于根据本发明的CEM薄膜的导通和断开状态，读取周期数-电阻欧姆数的图，说明几乎没有疲劳。 
具体实施方式
本公开提供过渡金属氧化物作为示例性的关联电子材料(CEM)，但是本发明也适用于其它CEM材料。公开了氧化镍(NiO)作为示例性的过渡金属氧化物。本文讨论的示例性的NiO材料掺杂有使可变电阻性能稳定化的外来配体。通常，这可以写作NiO(Lx)，其中Lx是配体元素或者化合物，x表示对于一个单位的NiO的配体的单位数目。对于任意具体的配体和配体与NiO或任意其它的过渡金属的任意具体组合，本领域技术人员简单地通过价态配平即可确定x的值。本文公开的优选的NiO可变电阻材料至少包括含有碳的配体，其可由NiO(Cx)表示。 
本文讨论的优选的可变电阻材料是关联电子材料。关联电子材料(CEM)是从第一电阻状态转换为第二电阻状态的材料，第二电阻状态的电阻是第一电阻状态的电阻的至少一百倍，电阻的变化主要是由于电子之间的关联所致。优选地，当达到Mott转变条件(nc)1/3a＝0.26时(其中nc是电子浓度，“a”是波尔半径)，CEM材料从顺磁导电状态转变为反铁磁绝缘状态。更优选地，第二状态的电阻为第一状态的电阻的至少二百倍，最优选为五百倍。通常，这些材料包括任意过渡金属氧化物，如电荷交换绝缘体。代表转换材料的几个实施方案是氧化镍、氧化钴、氧化铁、氧化钇和钙钛矿如Cr掺杂的钛酸锶、钛酸镧，以及包括praesydium calcium manganate和praesydium lanthanum manganate的锰酸盐族。通常，具有不完全的d和f轨道壳的氧化物引入元素(oxide incorporating element)表现出CEM电阻转换性质。优选地，通过设定为一个电压和重新设定为 第二电压来改变电阻。优选地，无需电成型来制备CEM。本发明认为许多其它的过渡金属化合物可用于本发明。例如，{M(chxn)2Br}Br2，其中M可以是Pt、Pd或者Ni，chxn是1R，2R-环己烷二胺，也可使用其它这样的金属配位化合物。 
本发明的一个特征是CEM材料的导电性与面积无关。这是由于导电性是量子力学现象并与穿膜迁移概率有关。该导电性G由下式给出： 
G＝(q2ρmρNiO/hm)T， 
其中q是电子电荷，ρm是电极中的态密度，ρNiO是氧化镍中的态密度，m是电荷载流子的质量，T是穿膜迁移概率。 
图1显示对于根据本发明的NiO(Cx)CEM的电流的安培数(amps)-偏压的伏特数的曲线图。图2显示相同的曲线，除了对电流的绝对值进行对数制图以更详细地显示低电流值以外。作为现有技术中的术语，CEM的电阻从导体改变为绝缘体的点被称为复位点(RESET point)，而电阻从绝缘体改变为导体的点被称为设定点(SET point)。和其它的可变电阻材料不同，CEM在导电状态下是结晶的。我们将其称为导通状态，将绝缘状态称为断开状态。实线40是对于正电压的导通状态曲线，实线60是对于负电压的导通状态。虚线54是对于正电压的断开状态，而虚线62是对于负电压的断开状态。随着电压增加，电流在47处升高，直至达到复位电压，其为约0.65伏特，这也是达到临界电子密度的点，然后，在点48处，材料突然变成绝缘的并且电流沿着曲线49锐减。随着电压升高，电流沿着线52保持低位，直至在约1.65伏特处达到设定电压，其对应于这些材料的奈尔温度(Neel temperature)，材料在该点再次变成导电的并且电流沿着线54升高。如果当CEM为绝缘状态时电压回到零并然后再次提高，则电流沿着线44变化，而如果材料变得导电之后(即在V设定点之后)电压回到零，则电流沿着线47变化。由图1和2明显可见，写入存储窗口存在于V 复位和V设定之间，而读取存储窗口存在于导通和断开状态的电流水平之间。由图1和2还明显可见，这些存储窗口易于足够大以用于商业可行的存储器。因此，可见CEM是优选的VRM，虽然可采用任意可变电阻转换材料用于本文所公开的结构。 
现在转向图3和4，显示的是其上形成有CEM集成电路元件如77和80的硅晶片1。图4显示沿着图3的线4-4截取的穿过元件80的截面。元件80形成在具有二氧化硅涂层84的硅衬底82上。任选地，在氧化物层84上可形成钛或者二氧化钛的薄层86，尽管本文所记载的元件不具有这种层。优选为铂的层88形成在层86上或者直接形成在氧化物层84上。层86是粘附层，以辅助使铂粘合至二氧化硅层84。优选通过液相沉积方法如旋涂、雾化沉积、CVD或原子层沉积，将CEM材料90形成在铂底电极88上。然后在CEM层90上形成优选为铂的顶电极92。然后通过向下蚀刻至底电极88来图案化元件77、80等。然后可通过将一个探针附着至铂表面88并且使微探针接触待测试元件如80的顶电极如92，来测试各种元件77、88。以下讨论的各种曲线是通过此方法产生的。 
应理解诸如显示集成电路器件的图3、4、15、17-19、22和24的图并非是指实际集成电路器件的任何特定部分实际的平面图或者截面图。在实际器件中，所述层可以不是规则的，并且厚度可具有不同的比例。实际器件中的各种层经常是弯曲的并且具有重叠边缘。相反地，附图示出理想化模式，其用于比其它可能的方式更加清晰和完全地解释本发明的方法。而且，附图所示的是使用本发明的设计和方法可制造的器件的无数变化方案中的仅仅之一。如现有技术中常用的，当指的是电极或者其它的配线层时，术语“金属”通常表示导体。如本领域所已知的，这种“金属”电极和/或配线层可由多晶硅或其它的导电材料制成，而并非必须由金属制成。 
图5是说明直径为50微米的NiO电阻器的设定和复位功能的电压-电流图，图6是说明对于掺杂有5％钴和直径为50微米的NiO电容器的设定和复位功能的电压-电流图。图5类似于以上讨论的图1的曲线并且表示为有利于与图6的对比。导通曲线110和122以及114和130的一般形状保持基本相同，断开曲线112和127的形状也基本相同。当比较图31和32的曲线时，观察到NiO(Cx)CEM的复位点115在约0.8伏特处，而掺杂有钴的CEM的复位点125在约1.15伏特处。此外，NiO(Cx)CEM的设定点116在约2.5伏特处，而掺杂有钴的CEM的设定点129在约3伏特处。此外，窗口120的宽度W为约1.75伏特，而窗口132的宽度W为约1.85伏特。因此，绝缘状态的起始点已经偏移，使得总的窗口W加宽。这些图表明：采用选择性的掺杂，可以调节状态的起始点和电压窗口的宽度。 
图7显示说明直径分别为50微米、150微米和250微米的三个NiO夹 层元件的设定和复位功能的电压-电流图136、137和138，以说明存储窗口如何随元件直径而改变。图8显示直径分别为250微米、150微米、100微米和50微米的四个NiO夹层元件在高电阻状态中的电压-电流图140、142、144和146，图9显示图8的四个元件分别在高电阻状态中的电压-电流密度的图148、150、152和154。 
图10显示在将NiO关联电子材料在150℃下保持五分钟之后，电流安培数-偏压伏特数的图。该图显示导通状态156或者断开状态158没有劣化，表明根据本发明的电阻变化现象的温度稳定性。图11显示电阻欧姆数-热板温度摄氏度数的图。为了产生该曲线，将CEM元件置于热板上并加热到所示温度。该图显示断开状态160在高于150℃时劣化，如下降曲线164所示，但是导通状态162没有劣化。高于410℃时，转换能力对于断开状态而言没有恢复，而对于导通状态而言则仅仅是恢复有困难。该图表明采用根据本发明的CEM材料制成的存储器应该在所有合理的温度下是稳定的。 
图12显示对于具有单极转换的电阻转换膜的理想化电流-电压曲线，以更好地说明导通、断开、复位和设定模式。材料在导通状态下结晶，并且随着电压增大直至V复位，电流沿着导通曲线升高。然后，电流下降至断开曲线并沿着断开曲线逐渐地增大直至达到V设定，在其该点处电流朝向导通曲线增大。然而，在器件中，电流是受限的，虚线I设定来防止过电流。读写容限如图所示。如图6和7所示，根据本发明的NiO(Cx)膜比任何现有技术材料都更好地符合这些理想化曲线。 
CEM是由在周期表中具有部分填充的3d能带的元素和具有部分填充的3f能带的材料形成的典型氧化物。这些氧化物中最众所周知的是氧化钒和氧化镍。具有部分填充的3d能带或者部分填充的3f能带的材料有时也被描述为金属/绝缘体相变材料。然而，这种金属至绝缘体的转变也可以在过渡金属与诸如硫化物、碘、碲化物及其它不涉及氧的其它体系材料的组合中出现。在所有这样的材料中，其包括IIIB族直至并且包括IIB族(从穿过周期表第三列至第十二列-半填充的3d材料)，以及半填充3f能带的元素57～71和89～103，由于电子之间强库伦关联性，所以仍然缺乏电子能带的清晰描述。然而，窄的3d和窄的3f轨道引起强电子关联，并且这种关联性导致可电压活化的转换机理。为了理解本发明，重要的是将通过临界电子布居数触发的本转换过程和其它的转换过程如固态相变进行区 分。本文中，我们将采用上述转换过程的材料称为“关联电子材料”(CEM)，而电极/CEM/电极的基本单位称为“Mott-Bardeen开关”(MBS)。这种材料的最容易的概念描述是：在绝缘状态中，电子之间的相互作用能如此之强以致电子气相中的有效质量(m*)远重于电子质量，这已知为Rice-Bhckman描述。因此，在一定的操作电压组下，质量之间的转换(由在3d-次能带(或者3f次能带)中电子波函数的重叠所导致)通过增加或者减小相对于能隙的相互作用能，从而将材料的状态从绝缘体设定至金属(反之亦然)。过去，电子质量的这种改变主要是通过温度改变来获得，对这些材料的热力学性质进行研究，意味着物理结构的改变。然而，如本文中所说明的，在室温下或在器件操作的有用的温度范围内并且在外加电压的两极中产生由于关联电子所导致的电子跃迁。因此，当术语“相变”在本文中相对于CEM使用时，其涉及电子相的改变。并且，跃迁导致电流-电压特性的滞后，产生两个电阻状态，其对于产生非易失性存储性能的未确定时间段而言是稳定的。这种存储器是相当有希望的，这是由于它们不仅是非易失性的，而且电子相变可抗辐射损伤，因此存储器可非常致密地制造。 
具有单个导电电极和接触绝缘体或者另一个CEM的其它表面的CEM将被称为“金属/CEM Bardeen势垒”或者“MCB势垒”，通过在文献中已知为“Bardeen传输哈密顿函数”对其进行了更好的描述，当与穿过金属至CEM势垒的不同有效质量张量一起使用时，在有或者没有空位的协助下，其很好地描述了由于电子从公共金属电极进入CEM而产生的具有有效质量转换的金属至CEM隧道效应，因此引起产生转换效应的电子相变；并且当这样的MCB势垒接触半导体材料(如作为常用的浮置栅极材料的多晶硅)时，这应该称为“MCB至浮置栅极转换”。随着以下对本发明的许多实施方案的复杂性的描述，这些定义将变得有用。无论理论描述称为有效质量的转换或者CEM的态密度中的次能带的打开和关闭，或者到达临界电子密度，转换效应的应用和最终状态(金属或者绝缘的)的稳定性以及这种效应的控制是用于非易失性存储器应用的本发明的中心点。 
在本文中描述的优选的CEM中，将形成外来配体的掺杂剂加入过渡金属化合物。外来配体使化合物中的金属稳定化成为稳定的价态。由于这种稳定性，所以不再需要电成型。本文中，稳定化意味着相对于时间和温度两者。特别地，这是指对于可靠的存储操作至为关键的电性能，包括复 位电压、设定电压、以及存储窗口(即非导电和导电状态之间电压差或电容差)，在操作时间段和温度范围内(即在三年、更优选五年和最优选十年的时间段内，以及在0～60℃、更优选-20～80℃和最优选-50～100℃的温度范围内)改变不超过30％。更优选地，这些电子参数的改变不超过25％，并且最优选改变不超过20％。 
某些配体由于不是在所有的情况下都稳定化，所以可能不如其它配体有用。优选地，本发明利用稳定轨道价态尤其是3d轨道状态的的配体。例如，配合物[Ti(H2O)6]3+对于常规的CMOS加工不稳定，这是由于当其退火时，水蒸发留下可具有许多不同价态的未补偿(uncompensated)的钛。这种材料将需要电成型。然而其在其它的工艺中可以是稳定的。 
优选的配体包括选自以下的一种或多种元素：氧、氢、氟、碳、氮、氯、溴、硫和碘。用于不同金属的某些有用的配体如表1所示。在该表中，关注的金属以粗体标出，随后为金属与所关注的配体形成的配合物的化学式。 
铝 
[Al(OH)4]-
[AlF6]3-
镉 
[Cd(CN)4]2-
cis-Cd(NH3)4Cl2
trans-Cd(NH3)4Cl2
铬 
Cr(acac)3
[Cr(CN)6]4-
[Cr(en)3]3+
[CrF6]4-
[Cr(NH3)6]3+
[Cr(OH2)6]3+
[CrO4]2-
cis-Cr(acac)2(OH2)2
trans-Cr(acac)2(OH2)2
cis-[Cr(NH3)4Cl2]+
trans-[Cr(NH3)4Cl2]+
[Cr(NH3)5Br]2+
[Cr(NH3)5Cl]2+
[Cr(NH3)5(OSO3)]+
cis-[Cr(OH2)4Cl2]+
trans-[Cr(OH2)4Cl2]+
[Cr(OH2)5Br]2+
[Cr(OH2)5Cl]2+
[Cr2O7]2-
钴 
[CoBr4]2-
[CoBr6]4-
[CoCl4]2-
[Co(CN)6]3-
[Co(en)3]3+
[CoF6]3-
[Co(NH3)6]2+
[Co(NH3)6]3+
[Co(OH2)6]2+
[Co(O3C)3]3-
Cis[Co(en)2Cl2]+
trans-[Co(en)2Cl2]+
cis-[Co(OH2)4(SCN)2]+
trans-[Co(OH2)4(SCN)2]+
cis-[Co(NH3)4Cl2]+
trans-[Co(NH3)4Cl2]+
cis-Co(NH3)4(NO2)2
trans-Co(NH3)4(NO2)2
cis-Co(NH3)4(ONO)2
trans-Co(NH3)4(ONO)2
cis-[Co(ox)2(OH2)2]-
trans-[Co(ox)2(OH2)2]-
cis-[Co(en)2(NO2)Cl]+
trans-[Co(en)2(NO2)Cl]+
[Co(NH3)5Cl]2+
[Co(NH3)5(NO2)]2+
cis-[Co(NH3)Br(en)2]2+
trans-[Co(NH3)Br(en)2]2+
铜 
[Cu(CN)2]-
[Cu(NH3)4]2+
[Cu(OH2)6]2+
cis-[Cu(en)2(OH2)2]2+
trans-[Cu(en)2(OH2)2]2+
金 
[Au(CN)2]-
铁 
[Fe(Cl4)-
[Fe(CN)6]3-
[Fe(CN)6]4-
Fe(CO)5
[Fe(EDTA]2-
[Fe(en)3]3+
[Fe(OH2)6]2+
[Fe(OH2)6]3+
[fe(ox)3]3-
[Fe(SCN)6]3-
cis-[Fe(en)2(NO2)2]+
trans-[Fe(en)2(NO2)2]+
[Fe(OH)(OH2)5]2+
锰 
[MnCl6]4-
[Mn(CN)6]3-
[MN(CN)6]4-
[Mn(en)3]2+
[Mn(OH2)6]2+
[MnO4]-
汞 
[HgS2]2-
[HgCl3]-
[Hgl4]2-
钼 
[MoO4]2-
镍 
[NiBr4]2-
[Ni(CN)4]2-
Ni(CO)4
[Ni(en)3]2+
[Ni(NH3)4]2+
[Ni(NH3)6]2+
[Ni(OH2)6]2+
[Ni(ox)2]2-
[Ni(penten)]2+
cis-Ni(en)2Cl2
trans-Ni(en)2Cl2
钯 
[PdCl4]2-
铂 
[PtCl4]2-
[PtCl6]2-
[PtCl6]4-
[Ptl4]2-
[Ptl6]2-
[Pt(NH3)4]2+
Pt(en)Cl2
cis-Pt(NH3)2Cl2
trans-Pt(NH3)2Cl2
cis-Pt(NH3)2Cl4
trans-Pt(NH3)2Cl4
Pt(NH3)2(ox) 
[Pt(NH3)3Br]+
trans-[Pt(NH3)4Cl2]2+
cis-[Pt(NH3)4Cl2]2+
cis-[Pt(NH3)4l2]2+
trans-[Pt(NH3)4l2]2+
铼 
[ReO4]-
铑 
[RhCl6]3-
[Rhl2(CO)2]-
cis[Rh(phen)2Cl2]+
钌 
[Ru(NH3)6]2+
[Ru(phen)3]2+
[Ru(NH3)5Cl]2+
银 
[Ag(S2O3)2]3-
[Ag(NH3)2]+    
锡 
[SnCl6]2-
[Sn(OH)6]2-
[Sn(OH)3]- 
钛 
[TiO]2+
钒 
[V(en)3]3+
[VO]2+
[VO2]+
[VOCl4]2-
锌 
[Zn(CN)4]2-
[Zn(NH3)4]2+
表1 
基于以上发现，本申请人第一次将配位场理论应用于过渡金属化合物的电阻转换机理的理解。配位场理论提出于20世纪30和40年代，作为晶体场理论的延伸。参见例如免费百科全书Wikepedia中的“Ligand FieldTheory”，http://en.wikipedia.org/wik/Ligand_field theory，通过引用将其并入本文至和本文中完全公开相同的程度。如本文所说明的，特定分子轨道(MO′s)之间的能差称为Δo，其中“o”代表八面体。该能差Δo的大小确定d轨道的电子结构。我们已经发现，在用于制造根据本发明的器件的薄 膜状态下，断开状态和导通状态之间的存储窗口的稳定性基本正比于Δo的稳定性。因此，优选的掺杂剂配体是产生大且稳定的Δo的那些。某些有用的掺杂剂配体以它们产生的Δo的大小的递减顺序排列为：CO、CN-、PPh3、NO2 -、phen(1，10-菲咯啉)、biby(2，2′-双吡啶)、en(乙二胺)、NH3、py(吡啶)、CH3CN、NCS-、H2O、C2O4 2-、OH-、F-、N3 -、NO3 -、Cl-、SCN-、S2-、Br-和I-。理论上，晶体场分裂能(Δo)不直接与Mott-电荷转移势垒或Rice-Bhckman质量相关。但是，由于键合和晶体结构的细微差别设定在适当的位置，所以金属-本生配体配位球的稳定性使得诱导这些转变的电子-电子关联出现在特定的材料中。在任何情况下，技术相关作用是控制或者稳定化氧化数(或者配位球)，使得局部化学计量比是“标称的”，或以其它方式适于引起必要的电子关联条件。 
“外来配体”或“掺杂剂配体”在本文中限定为加入过渡金属配合物以稳定过渡金属多个价态的配体材料。配体分裂d-轨道。我们使用术语“外来的”或“掺杂剂”，是由于配体配合物是加入晶格的外来材料，而不是过渡金属化合物晶格结构所固有的。例如，在NiO中，氧是固有配体，而在形成Ni(CO)4中，(CO)4是外来配体。类似地，其它的变化方案如Ni5(CO)12(碳酸镍)包括一种对于基本NiO晶格作为外来配体的CO形式。这类似于半导体技术中术语掺杂剂的使用。即，在半导体技术中，例如将掺杂剂加入硅对于硅的改变并不足以使我们将其称为另一种化合物。同样地，加入掺杂剂配体至例如氧化镍并不改变材料是氧化镍的事实。但是，利用配体获得了Ni的许多可能的氧化数(价态)的局部校正，如改变标称的“+2”价态值的Ni空位、填隙原子和氧空位，所述配体与固有配体一起调节从而产生稳定的净氧化数并消除诱导电荷状态变化的缺陷。 
根据本发明的关联电子材料的能带结构是复杂的，并且不仅依赖于过渡金属的d-轨道而且依赖于相邻氧原子的p轨道。在Introduction to TheElectron Theory of Metals，Uichiro Mizutani，Cambridge University Press，Cambridge，UK，2001，444-447页中对此有详细的说明。在本文中在图13和14处复制了该书的446页的图14.9(a)和14.9(b)。用于本节的Δ不同于以上讨论的，所以我们将其表示为Δt，这是由于其是电荷转移能量，即3d电子转移至氧原子的能量。在这些图中，U是d轨道库伦能，有时称为关联能，EF是过渡金属的费米能级。 
在图13的Mott-Hubbard绝缘体和图14的电荷转移型绝缘体两者中， 当电子密度小时，U小，并且d-轨道183、192和184、193重叠，形成几乎没有电子的宽d能带，同时填满的p-轨道182、191从d-能带分裂并低于d-能带。d-轨道因此表现得很像金属，并且该材料是导电的。由于电子密度变大，所以产生差异。当Δt变大时，则U变大，如图13所示，d-轨道分裂成一对分离的能带189和190，p-轨道188保持低于d-轨道能带。 
当Δt小于U时，固有配体的p-轨道分裂d-轨道，这趋于稳定d-轨道价态，产生零的净氧化态，例如Ni+2O-2。在这种条件下，绝缘体是电荷-转移绝缘体，其导致较低的操作电压。因此，其中Δt＜U的关联电子系统是优选的系统。利用图14，可最容易地看到理解CEM材料的电阻改变的一种方法。如上所指出，当电子密度小时，两个d-轨道能带192和193重叠并且产生导体。随着电子密度增加，会达到库仑斥力如此高以使得d-轨道194和195分裂的点，此时在它们之间具有填满的p-轨道价带。一个d轨道194是基本填满的，而另一个196是空的。需要大量的能量使电子从低能带194跃迁进入高能带196。并且，即使d-d跃迁可借助于p-轨道能带中的空穴而发生，但这仍然需要较高的电压，这在绝缘体至金属的转变中是有用的，但是在金属至绝缘体的转变中是无用的。因此，当纯粹由于电子局部密度增加导致较低的电压引起金属至绝缘体的转变时，该材料将是具有高电阻的绝缘体。然而，当由外加电压产生的电场变得足够大时，某些电子会开始跃迁到较高能带196上。这产生较高的空带和较低的d满带的重叠，具有小的库仑斥力的高度导电状态的条件，并且系统塌陷回到图14中左侧显示的状态。由图14，也很清楚可产生由p-轨道至d-轨道的跃迁，这产生“空穴”，其可被来自d-满带的电子填充。d-d轨道跃迁的相互作用高度依赖于这些CEM化合物中p-轨道的存在。晶格中氧原子的缺失引起a+2电荷，即带2个电荷的空位，如果氧返回其-2价态，那么其将会发生中和。由于一旦缺陷在原位那么这就不会发生，所以Ni或其它的过渡金属通常不再与氧配位或键合，因此，放出最多两个电子进入该正电位，使得Ni变为+4，结果就是其对于Mott或电荷转移条件不再有用。在此，缺陷和外来配体之间的调节再度建立镍的氧化态。没有所述配体，则失衡且不稳定的绝缘状态是被破坏氧空位的配体所重度饱和的或者是同等有害的，并且相关过量的镍阴离子在晶格中的填隙位置中。 
在某些实施方案中，使关联电子材料稳定化的金属-配体-阴离子(MLA)键可以采取很多方法来形成。例如，其可以在退火或者其它的反 应过程中形成。例如，CEM可在包含配体化学元素、阴离子元素并且优选还包含配体元素和阴离子两者的气体中退火。可使用引入任意上述配体的任何气体。所述气体可通过常规的前体蒸发工艺诸如加热和起泡来形成。作为另一个例子，在包含配体化学元素、阴离子或者两者的气体中，可反应性溅射CEM。同样地，可使用任意上述配体。作为一个例子，对于NiO，具有碳配体和氧阴离子，CO和CO2是可能的退火气体。可采用这些气体中的一种或多种来实施退火，或者可在不活泼气体如氩或氮与包含配体元素、阴离子元素或者两者的气体的混合物中来实施。 
为了进一步理解配位场理论和相关配体化学，参见An Introduction toTransition-Metal chemistry：ligand-Field Theory，Leslie E.Orgal，MethuenCo.Ltd.，Landon，1960。 
由Mott绝缘体理论可获得电阻转变现象的一个替代理解，如在例如Metal-Insulator Transitions，Sir Nevill Mott，Second Edition，TaylorFrancis，Landon，1990中所说明的那样，和例如在Hubbard Model，Arianna Montorsi Ed.，World Scientific，Singapore，1992中所说明的Hubbard模型。通过考虑显示随着电压增加，电阻转变对电流的影响的基本电压-电流曲线，如例如在图5中所示，可简要总结该理解。在零电压处，NiO是顺磁性相，具有零电流。随着电压增加，电流在区域110中升高，这是由于电场赋予电子足够能量以向上跃迁进入导带的事实所导致。电子的数目继续增加直至在点115处达到Mott转变状态(nc)1/3a＝0.26，其中nc是电子密度，a是玻尔半径。如Mott所述，在该点处，电子气凝聚并且材料变为反铁磁的绝缘体。这是复位状态。随着电压沿着线112继续提高，电流存在微小的增加直至点116处，在此处电场能变得等于材料在奈尔温度下的热能，对于NiO而言，奈尔温度是约550K。在该点处，存在材料回到顺磁性状态的电子相变，即使电压减小回到曲线的低电压范围部分，该状态仍然得到保持。这是设定状态。在对该相变的某些现代理论研究方法中，术语“电子液体”指的是重质量状态和这种“电子冷凝”现象，而电子气指的是非关联电子。电子液体，诸如在“费米液体”的朗道理论中仍然是凝聚态物理的非常不成熟的领域，此处使用该术语仅仅描述如在液态中那样的高度关联的电子，相对于如在电子气中那样的不互相作用的电子。 
图15-28说明根据本发明的某些非易失性存储器。在此处，措词“衬底”可表示下方的半导体材料82(图4)331、351等，其上形成集成电路 以及任意对象如图4中的层88或图15中的层342，其上分别沉积薄膜层如90或344。在本公开中，“衬底”通常表示对其施加所关注的层的对象。例如，当我们谈论图4的薄膜90时，其上初始沉积薄膜的衬底可包括各种元件，尤其是底电极88。 
衬底82、331、351等的长水平尺寸限定本文中认为是“水平”平面的平面，垂直于该平面的方向被认为是“垂直的”。术语“横向的”或“横向地”表示半导体衬底平坦平面的方向，即平行于水平方向。本文中的方位术语如“上方”、“顶部”、“上部”、“下方”、“底部”和“下部”是指相对于衬底82、331、351等，即如果第二元件在第一元件“上方”，则表示其远离半导体衬底82、331、351等；如果其在另一个元件“下方”，那么其更比另一个元件接近于半导体衬底82、331、351等。术语如“上方”、“下方”或者“在...上”本身不表示直接接触。然而，术语如“直接在...上”或“到...上”则的确表示一层与下层的直接接触。然而“正上方”不需要直接接触，而是指如果垂直于下方衬底画线并且该线穿过第一元件，则其还会穿过第二元件。应理解根据本发明制造的CEM的薄膜具有各种形状和符合集成电路衬底的各种形貌和特征。因此，根据本发明的CEM的薄膜形成在平面衬底上、沟槽和通孔中、在垂直侧壁上，并且形成为其它的各种非水平的和三维的形状。 
术语“薄膜”在本文中和其在集成电路技术中的使用相同。通常，其表示厚度小于1微米的膜。本文公开的薄膜的厚度通常小于500纳米(nm)。通过根据本发明的方法制造的关联电子材料的薄膜通常最终厚度为约20～300nm，优选为约25～150nm。厚度为约60nm或以下的薄膜在本说明书中具体指定为“超薄膜”。 
图15是M/CEM/M n-p二极管转换单元330的截面图。图16是图15的M/CEM/M p-n二极管转换单元的等效电路图。单元330形成在半导体晶片上，所述半导体晶片优选为硅，但是也可以是砷化镓、锗、绝缘体上硅(SOI)或其它任何合适的半导体衬底。晶片331优选包括隔离层332、n-型区域334、p+有源区336以及在有源区336上形成的金属/CEM/金属电子相变器件340。N-型区域334和p+有源区336形成n-p结二极管335。器件340包括：底电极342、CEM层344和顶电极348。电子相变器件340优选为交叉连接(cross-tie)结构的一部分。 
图17是根据本发明的M/CEM/M-金属/半导体或者肖特基二极管转换单元350的截面图。单元350包括在半导体晶片351上制造的金属/CEM/ 金属转换元件352。晶片351包括隔离层354和n-型掺杂区域355。可变电阻元件352包括：下电极357、CEM层355和顶电极359。肖特基二极管形成在n-型区域355和电极357的界面处。可变电阻器件352优选为交叉连接结构的一部分。 
图18是根据本发明的M/CEM/M-MESFET 370的截面图。单元370本质上是MESFET，其中CEM可变电阻元件380是MESFET 370的栅极。单元370包括在半导体晶片371上制造的金属/CEM/金属转换元件380，所述半导体晶片371优选为砷化镓，但是也可以是锗、硅或者任何其它合适的半导体。晶片371包括：隔离层374、包含沟道378的n-型掺杂区域375、以及p+型有源区376和377。可变电阻转换元件380包括：下电极381、CEM层382和顶电极383。可变电阻器件380优选为交叉连接结构的一部分。 
图19是根据本发明的M/CEM/M-JFET存储器转换单元400的截面图，图20是图19的M/CEM/M-JFET 400的等效电路图。该结构本质上是JEFET，其中可变电阻转换元件404形成JFET栅极的一侧。在半导体晶片401上形成M/CEM/M-JFET 400，所述半导体晶片401包括：背侧栅极接触层410、p+衬底和n-型区域414，其优选为外延层。在n-型区域414中形成N+有源区417和418以及p+区域419。在有源区417和418上分别形成金属化接触422和422。在p+区域419上形成金属层426、CEM 427和金属层425。 
图21是根据本发明的M/VRM/M-MNOSFET存储器转换单元430的截面图。器件430包括：在隔离层432上的p-型半导体433、n+有源区439和栅极堆叠体434。栅极堆叠体434包括：优选为二氧化硅的绝缘体435、导电栅极436、VRM层437和顶电极438。 
图22是根据本发明的1晶体管/1电阻CEM转换单元440的截面图，图23是图22的1晶体管/1电阻CEM转换单元的等效电路图。单元440形成在半导体晶片444上，所述半导体晶片444优选为p-型硅，但是也可以是任何其它的半导体。如在常规的CMOS结构中那样，在晶片444中形成N-型有源区452和453，在有源区之间的沟道区域455上形成栅极绝缘体456和栅极458。在一个有源区453上形成CEM器件446，并且在其它的有源区上形成金属化接触层466。CEM器件包括：底电极460、CEM层462和顶电极464。虽然该结构类似于1T/1C DRAM和铁电存储器结构， 但是CEM层462不存储电荷，而是转换电阻状态。通过穿过CEM器件446的电压降可确定电阻状态。 
图24是根据本发明的M/I/S转换晶体管530的截面图，其中绝缘体是CEM，即是金属/VRM/半导体开关。M/CEM/S开关530形成在半导体晶片532上，所述半导体晶片532优选为硅，但是也可以是任何其它合适的半导体。在晶片的底部处形成隔离层540，并且p-型或者n-型区域534形成沟道区555，在其任一侧上是形成有源区的注入物542和544。在沟道555上形成CEM层552，然后在CEM层552上形成金属层560。 
图25中显示了基本的CEM交叉连接阵列。图25说明对于交叉连接结构的CEM存储器的截面等效电路图。在交叉连接结构中，以第一方向行进的第一导线616与以第二方向行进的第二导线615形成交叉连接，所述第二方向优选垂直于所述第一方向。在其中线交叉的每个点处，形成存储器单元。在图25所示的最简单的交叉连接存储器中，在导体615和616之间夹入CEM层如617。优选通过设定所有单元为导电状态来操作该存储器，它们写入选定的单元至绝缘状态。例如，如果复位电压是1伏特，则可通过在线616上施加1/2伏特和在线615上施加1/2伏特而复位CEM元件617为绝缘状态。其它的线保持为零伏特。由于施加于它们上的电压将总是小于复位电压，所以非选定的CEM元件如617将不会复位。通过穿过对应于该单元的线施加小的读取电压和保持所有其它的线为打开状态，可读取各个单元。如果选定的单元是导电的，那么穿过其的电压降将比其绝缘时的电压降小得多。因此，单元的状态可通过本领域已知的传感放大器来读取。虽然该简单的单元结构优选使用块擦除来操作，但是使用对于写入和读取均为真正的随机存取存储器CEM的其它交叉连接单元结构将在以下进行讨论。 
图26说明根据本发明的在交叉连接电极102和107之间具有CEM层105的另一个交叉连接存储器100。除了肖特基二极管109在CEM层105和顶电极102的交叉处形成以外，这和图25的存储器600相同。 
图27说明根据本发明的原理的链单元CEM存储器阵列650。存储器阵列650由包含与开关621并联的CEM存储元件629的存储单元如120构成。在一个实施方案中，开关621可以是MOS晶体管。或者，可使用其它类型的晶体管。通过形成存储单元620的串或链638可配置存储器阵 列650。如图所示，存储单元620的链可沿着位线BL1-BL4进行连接。字线WL1-WL4如630可经由开关的栅极端子如626而沿着存储单元620的行636连接至存储单元。每个位线可具有选择开关如640和感测开关如644，对其进行连接以用于沿着相应的位线BL1-BL4来控制对存储单元620的存取。例如，为了存取具有开关621的存储单元620，可选择性地打开选择开关640和控制开关644。在每个控制开关如644下方，可以是感测放大器SL1-SL4，用于沿着相应的位线读取在存储单元中存储的数据，如在现有技术中所理解的那样。 
图28是显示图27的链单元存储器阵列650的存储单元620的优选物理结构的截面图。该物理结构也可用于具有包括晶体管和电阻器的存储单元的其它存储器。存储单元620包括晶体管621和相变电阻器629。晶体管629包括半导体770(优选为硅)，具有掺杂的源极有源区624和掺杂的漏极有源区622、二氧化硅层772和栅极626(优选多晶硅)。层间电介质776覆盖晶体管621。通孔778和779形成在层间氧化物776中并填充金属以形成用作电极的柱782和786。沉积薄的CEM层629以连接柱782和786。如现有技术中已知的，元件629的电阻R是R＝ρl/A，其中ρ是电阻率，l是图28所示的CEM元件的长度，A是垂直于电流流动的CEM元件的面积。如图28所示，A很小，等于层629的厚度乘以其进入纸张的宽度。由于厚度可以极小并且相当精确地控制，所以可容易地使得该结构的电阻大并受控。图28的结构还使得其易于和图27的链单元连接到一起，一个晶体管621的漏极和下一个晶体管639的源极共享相同的掺杂区域，柱782和786也具有作为用于相邻单元的柱的双重用途。优选地，元件629是CEM，但是也可以是具有可变电阻的任何材料。 
如前所述，开关如分别在位线BL1-BL4的顶部和底部的640和644分别是行/列选择开关和感测开关。选择开关640和感测开关644用于选择特定的位和使存储器阵列650和外部电路隔离。例如，如果要选择存储单元620，那么打开选择开关640和感测开关644并且关闭另外的选择和感测开关。此外，字线630接地，即信号WL1归零，并且将每个其它的字线信号WL2、WL3和WL4调高。通过施加低电压到字线WL1上，保留或关闭开关621，使得电流强制通过与开关621并联的元件629。由于字线信号WL2、WL3、和WL4是高的，所以打开每个相应的开关639、640和641使得电流通过开关和绕过分别并联的每个其它的电阻元件。所述方 法能够沿着位线选定一个存储单元，使得能够随机存取、写入和读取。当不写入或者从存储器阵列650读取时，可关闭选择开关如640和感测开关如644，使得存储器阵列650与外部电路隔离，由此使得存储器阵列650免受电噪声影响。应理解存储器阵列650显示为4×4链阵列，并且可以根据期望来调整尺寸，如128×128或更大。 
图29是包括连接至写入和读取电路的根据本发明的原理的示例性电子相变存储器阵列902的存储电路900的框图。相变存储器阵列902中的存储单元可以是任意上述存储单元。在一个实施方案中，相变存储器阵列902由128×128个存储单元形成。然而，可变电阻存储器阵列902(优选电子相变存储器阵列)可具有现有技术中所理解的任何有效尺寸。可变电阻存储器阵列902可经由字线906连接至7-位解码器字线驱动电路904。存储器阵列902可进一步经由位线912连接到3-至-1位复用器908和感测放大器/输入-输出晶体管910。控制逻辑电路914可(i)经由控制线916与解码器904，(ii)经由控制线918与复用器908，和(iii)经由控制线920与感测放大器910，进行连接。外部输入线可包括寻址输入线922和控制线924。数据输出线926可用于从存储器电路900经由感测放大器/收发器910来输出数据。 
在操作中，外部处理器可用于驱动控制逻辑914。控制逻辑电路914与解码器904、复用器908和感测放大器910通讯，其组合用于写数据进入相变存储器阵列902和读取在相变存储器阵列902中存储的数据。控制逻辑914和解码器904包括写入电路928，用于使电阻转换存储单元根据输入存储器的信息成为第一电阻状态或第二电阻状态，并且控制逻辑914、复用器908和感测放大器910包括读取电路929，用于感测存储单元的状态和提供对应于存储单元感测状态的电信号。如现有技术已知的，第一电阻状态可对应于逻辑“0”状态，第二电阻状态可对应于逻辑“1 ”状态，或反之亦然。本文中，为方便起见，我们将第一电阻状态称为导通或者低电阻状态，将第二电阻状态称为断开或者高电阻状态。 
关联电子电阻转换材料尤其是适用于存储器，优选非易失性存储器。广泛类型的这种存储器是可能的，其中有一些前面已经进行了讨论。 
由于CEM在不对其施加电压或电场的前提下可无限期地保持其被给予的电阻状态，所以本文中描述的全部CEM器件是固有的非易失开关器件。如现有技术所已知的，非易失性开关器件可用作或用于非易失性存 储器。因此，上述全部器件还包括非易失性存储器单元，或在显示多个CEM元件的结构的情况下的单元。因此，应理解无论所述器件是否称作CEM层，上述的开关、开关单元、存储单元或存储器已经通过上下文进行确定，并且在所有情况下，还可应用其它的术语。 
通过在底电极和顶电极之间施加设定或复位电压，或在图16的器件情况下，穿过电极682和686，或在图12的器件530情况下，或在上电极560与源极542、漏极544和半导体534中的一个或多个之间，可对以上全部单元进行写入。具有位于沟道上方的VRM堆叠体的器件通过控制具有VRM材料状态的沟道的导电性来读取。例如，在图6的370中，如果对上电极383施加读取电压，那么如果VRM382是导电的，则下电极381上的电压将较高，而如果VRM382是高电阻的，那么下电极381上的电压将较低。底电极381上的该电压差将导致沟道378的不同的导电性，其可通过穿过源极377和漏极376施加电压来读取，并且读取电阻、电压或电流。使用选择晶体管454来选定待读取或者写入的单元，图10的CEM开关单元440可类似于铁电或DRAM存储器来读取。使得电压或电流穿过单元，并且通过感测放大器910，使CEM的电阻状态确定穿过单元所产生的电压或电荷。显然如果CEM是导电的，那么穿过CEM的电压降将远远小于当CEM绝缘时的电压降。显然该读取可以根据读取电阻、电压或电流来进行描述。即，参考图1，如果穿过单元施加约0.3伏的读取电压，则将在处于曲线47所表示的状态中的单元和处于曲线44所表示的状态中的单元之间存在大的电阻、电压或电流差。在任何描述中，显然读取是固有的、非破坏性的，这是由于读取电压远远低于V复位和V设定。 
如图15所示的可变电阻-二极管结构和如图19所示的可变电阻-JFET结构提供用于存储操作的重要优点。在可变电阻器-二极管结构中，二极管的单向电流流动效应引入I-V滞后的不对称。在反向偏压下，二极管仅仅允许小的反向饱和电流(在约μAmp范围内)流动。电流小并且几乎所有的电势穿过二极管而降低，这是防止可变电阻转换的另一个特征。因此，反向偏压滞后迹线是平坦的。在正向偏压条件下，在二极管导通电压下二极管开始电流流动。高于该导通电压，二极管或多或少表现为短路，因此通常发生可变电阻的转换。正向偏压下的滞后曲线中的主要结果是它们为二极管的内建电势所抵销。该结构的重要性是我们现在可以在用于写入存储器状态的正向偏压下正常地开关可变电阻元件。我们也可以施加反 向偏压而不用担心干扰存储器状态。该反向偏压条件对实施非破坏性读取(NDRO)是有用的。这可通过测量反向偏压二极管的耗尽电容来实现。在得到可变电阻-二极管结构的NDRO之前，首先回顾单独的二极管的电容-电压特性是有帮助的。在反向偏压条件下，在pn结的界面处存在耗尽自由载流子的层。将其称为耗尽层。耗尽层在较大的偏压下变得较宽，而在较小的偏压下变得较薄。耗尽层可被认为是平行板电容器，耗尽层的宽度为板之间的间隙。因此，二极管的电容在大的反向偏压下将较小，而在小的反向偏压下将较大。通过在静止反向偏压上重叠高频AC信号可测量该电容。现在考虑可变电阻器与二极管串联。当可变电阻器为导通(低电阻)状态时，由于可变电阻仅仅引入小的串联电阻，所以对于C-V曲线没有很大效果。然而，当可变电阻为断开(高电阻)状态时，存在显著的串联电阻和电容。这些串联组件减小了总的测量的耗尽层电容。这样，由测量的电容可确定可变电阻元件的电阻状态。由于测量的是电容而不是电压或电流，所以读取过程与存储器的通常的读取过程显著不同。然而，应理解如以上讨论的包括电阻、电压或电流的测量的读取过程是优选的读取方法。 
如图19所示的CeRAM-JFET的写入操作类似于CeRAM-二极管的写入操作。相对于漏极(或源极)线对栅极施加正向偏压。CeRAM-JFET的栅极堆叠体具有和CeRAM-二极管结构相同的结构和等效电路。和其中栅极氧化物防止任何电流流动的MOSFET不同，可对JFET的栅极施加正向偏压以使得电流流动，用于写入电阻状态。 
对于读取操作，由JFET栅极堆叠体产生的耗尽区直接负责调整源极和漏极之间的电导率。随着栅极反向偏压增加，耗尽区延伸进入沟道区并减小源极-漏极电导率。在极限情况下，沟道变得完全“断开”，因此JFET断开。在一定意义上，CeRAM-JFET类似于快闪(FLASH)结构。FLASH是使用能够存储静电荷由此改变沟道电导的栅极堆叠体的单个晶体管。CeRAM-JFET也是在作为可编程电压分配器的栅极堆叠体中使用可变电阻器的单个晶体管。通过使可变电阻器断开，部分栅极偏压在可变电阻器上下降，这减小了施加于JFET栅极的偏压水平。这进而增加了源极-漏极电导率。FLASH和CeRAM-JFET器件之间主要的差异是FLASH栅极上的控制电荷是静态的，而CeRAM-JFET的电压分配性能是动态的并且由栅极堆叠体的RC常数所确定。由此通过电压脉冲的瞬态响应来实现 CeRAM-JFET的读取操作。同时对栅极和源极施加脉冲。这些脉冲需要具有相反的极性以保持对栅极施加反向偏压。漏极线上测量的电压产生可变电阻器的存储状态。对于可变电阻器导通状态，整个栅极脉冲在JFET栅极上降低，因此使得JFET沟道被断开。这导致较低的沟道电导率和较低的漏极线上电压。对于可变电阻断开状态，只有栅极偏压脉冲的一部分在JFET栅极上降低。所得的源极-漏极电导较高，并且测量到较大的漏极电压。 
利用合适的设计，图9所示的栅极器件430上具有VRM的MOSFET可用于替代上述JFET-VRM方案。同时，如上所述，MOSFET栅极氧化物435防止DC电流流过VRM437，VRM/MOS栅极堆叠体434的RC特性使得瞬态电流/电压响应足以在脉冲期间转换VRM。通过对VRM和栅极氧化物的厚度和面积进行合适的缩放，可改变MOS电容和VRM电阻以准许转换VRM材料437的写入功能。因此，即使没有直流电流可流过栅极堆叠体，也可实现对VRM的写入。通过和上述JFET-VRM读取功能相同的方法，实施MOSFET-VRM电路的读取。 
本领域技术人员可认识到在利用n和/或p掺杂的上述存储器结构中，n和p掺杂可互换。 
图30是比较图15的二极管部分的电压-电流曲线和图15的具有氧化镍作为CEM的M/CEM/M-二极管转换单元330的设定和复位功能的图。二极管曲线在210处，引起复位功能的导通曲线在212处，引起设置功能的断开曲线在214处。如现有技术所已知的，当对二极管施加正向偏压时，器件不导电直至达到阈值然后电流呈指数性升高。采用在二极管上方形成的CEM器件，由于二极管的作用，使得电流基本上是零直至阈值电压，然后升高，但由于CEM层的电阻而不是十分快速地升高。该二极管阈值电压是约1.7伏。由于电阻显著增大，使得在约2.3伏处电流开始减小并在约2.6伏处基本变为零。然后，在约3.1伏处，电流再次增大，表明CEM材料已转换回到低电阻状态。如果电压降低，那么电流将遵循导通曲线。M/CEM/M-二极管器件330的特征是电阻转换仅在对二极管施加正向偏压时才发生。反向偏压阻止转换。由于该特征防止交叉连接存储器中的干扰，所以这是对现有技术的重要改进。 
图31是比较图15的具有氧化镍-碳CEM的M/CEM/M-二极管转换单元在断开和导通状态中的电压-电流的图。图32比较对于导通和断开状 态和对于只是二极管的电容-电压曲线，图33比较对于导通和断开状态的耗散-电压。由图31可看出，断开状态中的电阻率是11k欧姆，而在导通状态中是仅58欧姆。结果，采用指示很小的施加电压如0.5伏，即可容易地将导通状态中的电流与断开状态中电流进行区分。因此，存储窗口非常大。由图32可看出，读取容限超过300皮法。在导通或者低电阻状态中，电压主要是穿过反偏压二极管而降低。这是耗尽电容状态。图32所示的电容和图33所示的耗散类似于在只是二极管中的相同的量。在断开或者高电阻状态中，穿过CEM电阻器电压部分降低，耗散根据tan(d)＝ωRC而增加。由于可利用远远低于复位或设定电压的电压来读取开关或存储器的状态，因此除非达到复位或设定电压，否则系统始终保持相同状态，M/CEM/M-二极管转换单元使得能够制造无干扰且非破坏性读取的存储器。 
图34是对于图19的具有氧化镍作为CEM的M/CEM/M-JFET转换单元400的JFET设定和复位功能，比较电压-电流曲线的图，并且还将这些曲线与JEFET的电压-电流曲线进行了比较。已知的JFET曲线在250处，引起复位功能的导通曲线在254处，引起设定功能的断开曲线在256处。由图可看出，当对JFET栅极/漏极结施加反向偏压时，不可能进行转换。施加正向偏压时，器件直至达到阈值才导电，然后电流呈指数性升高。采用在二极管上方形成的CEM器件时，由于二极管的作用，使得电流基本上是零直至阈值电压，然后升高，但是由于CEM层的电阻而不会十分快。对于该二极管，阈值电压是约0.8伏。由于电阻显著增加，导致在约1.4伏处电流开始下降并且在约1.6伏处基本变为零。然后，在约3.1伏处，电流再次增加，表明CEM材料转换回到低电阻状态。如果电压降低，那么电流将遵循导通曲线。M/CEM/M-JFET器件400的特征是电阻转换只在对JFET施加正向偏压时才发生。反向偏压阻止转换。由于该特征防止交叉连接存储器中的干扰，所以这是优于现有技术存储器的重要改进。 
图35是显示对于施加于图19的具有氧化镍作为CEM的转换单元400的栅极和源极的电压脉冲的时间-电压的图，图36是显示在图19的转换单元400的漏极上测量的响应于如图34所示施加的电压脉冲的电压的图。在图34中，栅极电压是约-1伏曲线274，源极电压是约6伏曲线272。由于栅极电压对M/CEM/M堆叠体404施加反向偏压，所以没有发生转换。当CEM层导通时，在CEM电阻器上基本上没有栅极电压降，因此栅极 偏压是所施加的约-1伏偏压。当CEM层断开时，穿过CEM层产生显著的栅极电压降，因此栅极具有较小的偏压电压。因此，当CEM开关导通时的栅极电压大于当CEM开关断开时的栅极电压，在导通状态中，JFET沟道将很小，即更接近于断开，因此测量的漏极电压在导通状态的288处低于在导通状态的280处。因此，通过调节JFET跨导，开关CEM元件404的状态有效地控制了漏极电压。漏极电压之间的差异大于0.5伏，因此容易测量。因此，提供的M/CEM/M-JFET 19进一步确保当对器件的源极和栅极存储器施加脉冲时，存储器读取将是无干扰、非破坏性的存储器读取。 
图37是CEM的电阻和串联互连的寄生电阻相对于设定偏压和相对于复位电压的图；显示高寄生电阻将产生不稳定条件。寄生电阻和CEM电阻作为电压分配器，在各自上方的电压降大致正比于电阻。由于寄生电阻与断开状态的电阻相比是可忽略的，所以设定电压曲线290是平坦的。随着串联电阻上升，复位CEM所需要的电压上升。在点294处，复位电压变得大于设定电压。在该条件下，当达到复位电压时，CEM将突然变得绝缘，系统将下降至线290，然后系统将要设定或者转换为导电状态。因此，所述材料将在导电和绝缘状态之间来回振荡。为了避免这种情况，应该保持寄生电阻低于约50欧姆。为此，如某些现有技术论文所提出的，原阵列型存储器除非再分成较小阵列，否则不能工作。 
根据本发明的一个方面，通过液相沉积方法，优选在材料中引入碳的方法，来沉积电阻关联电子材料如氧化镍的薄膜。这些工艺包括MOCVD、旋涂、浸渍、液源雾化沉积、原子层沉积(ALD)、其它的CSD(化学溶液沉积)方法，或通过沉积金属然后采用存在于气氛中的碳施主化合物将其氧化。在优选的CSD方法中，使有机金属前体沉积并反应，以形成期望的材料。辛烷是用于过渡金属氧化物前体的优选的溶剂。单层膜显示出破裂，但是多层膜具有电子器件品质。这些表示“初试”的结果，申请人的经验表明采用任意液源沉积工艺，包括MOCVD，和采用沉积金属然后将其氧化的工艺，得到极其良好的薄膜是可能的。450℃炉管退火的结果显示：在Pt上，这些膜是平滑的和微细晶粒化的。我们已经示出：在550～650℃的范围内退火，可保持良好结果。而且，如在别处更完整讨论的，发现在材料中包含碳配体掺杂是有利的。此外，已经发现在包含配体材料的气体中退火是有利的。此外，所述气体优选还包含配体键合于金属 的阴离子。例如，氧化镍在一氧化碳(CO)或二氧化碳(CO2)中的退火，提供在稳定氧化镍的金属-配体-阴离子键中的碳配体和氧阴离子。或者，可溅射CEM材料然后在包含配体的气体中退火，或可在包含配体的气体中进行反应性溅射。例如，镍可以在CO或CO2中进行反应性溅射。 
图38是显示制造图3和4的CEM夹层元件的优选方法930的流程图。在过程932中，准备衬底。衬底优选是具有二氧化硅涂层的硅晶片。可烘烤衬底以移除任何污染物。同时，在931处，准备CEM前体。前体包含在沉积和加热时适合于形成期望的CEM或其它可变电阻材料的金属部分。例如，如果氧化镍是期望的可变电阻材料，那么前体将包含镍。前体优选是含碳的液体，优选是有机金属前体。这可以是从诸如日本东京的Kojundo Chemical Co.的化学公司购买的市售的前体。或者可仅仅在沉积之前制备前体。 
在934处，沉积底电极。如本领域已知的，该电极可包括粘附层和/或势垒层。优选地，电极是铂。然后，在过程936中沉积前体。这可以是上述工艺中的任意一种。沉积之后，加热前体以形成结晶的CEM或者其它的可变电阻材料。在优选实施方案中，加热过程包括烘烤过程938和退火过程942。然而，可使用各种加热工艺，包括热板上烘烤、炉管退火、快速热处理(RTP)(有时称为快速热退火(RTA))，或者可使膜结晶的任何其它的工艺。在过程938中，将晶片上沉积的前体进行烘烤，如在热板上烘烤，并且优选在100～300℃的温度下进行1～10分钟时间。优选地，在不同温度下进行两次烘烤，更优选在较高的温度下进行第二烘烤。在940处，根据需要，重复沉积和烘烤步骤多次以获得期望的膜厚度。达到期望厚度之后，在942处，使干燥的层退火以形成结晶膜。优选地，在450～650℃下退火，最优选较低的温度，并且进行20分钟～1小时时间。退火可在氧气或者在包含期望配体的气体中实施。在944处，沉积顶电极。其优选为铂。 
然后优选通过干蚀刻并最优选通过采用氩的离子研磨来图案化顶电极和CEM材料。该蚀刻被认为有助于获得稳定的材料。然后进行恢复退火，优选在450～650℃下，优选进行30分钟～1.5小时，并优选在氧气中进行。然后在954处完成集成电路，以在集成电路中包含CEM材料或其它的可变电阻材料作为有源元件。此处“有源元件”表示响应于电流或电压的施加而改变的元件，即，与钝化绝缘体相反。 
实施例1 
在具有二氧化硅涂层的晶片上沉积 
Figure G2007800416640D00381
(埃)的铂层。然后通过在3000rpm(转/分)下旋涂铂层来沉积辛烷溶液中的0.2摩尔的氧化镍前体。氧化镍前体得自日本东京的Kojundo Chemical Company。在150℃下烘烤前体1分钟，然后在260℃下烘烤4分钟，以制备约 
Figure G2007800416640D00382
的干层。重复旋涂沉积和焙烤工艺六次，得到 
Figure G2007800416640D00383
的总厚度。然后，在氧气氛中，在450℃的炉管中实施结晶退火40分钟，以制备 的根据本发明的CEM氧化镍层。电子显微镜表明所述材料中存在显著量的碳，其中碳来自于辛烷前体。沉积 
Figure G2007800416640D00385
的铂的顶电极。然后，通过干蚀刻优选离子研磨来图案化顶电极和CEM层，向下直至底电极铂层。最后，在450℃的炉管中在氧气氛中实施恢复退火约一个小时，以制备相对于以上的图9-12所讨论的膜。 
实施例Il 
除了在前体中加入5％的氨以外，以与以上实施例1相同的方法来实施本实施例。所制备的膜产生类似的结果。 
本发明包括用于CEM的退火工艺。所述CEM可在包含用于形成使CEM的电子性能稳定化的配体的至少一种化学元素的气体中进行退火。优选地，CEM是过渡金属，化学元素包括碳。优选地，气体包括选自CO和CO2的气体。优选地，CEM是镍。 
本发明还提供制造CEM的溅射方法。所述材料可进行溅射然后如上所述进行退火。或者可采用CEM在包含用于形成使CEM的电子性能稳定化的配体的至少一种化学元素的气体中进行反应性溅射。优选地，CEM是过渡金属，化学元素包括碳。优选地，气体包括选自CO和CO2的气体。优选地，CEM是氧化镍。 
图39是对于现有技术溅射的NiO(没有碳)的log 1/Tau-1/T(1/K)阿累尼乌斯(Arrhenius)曲线，说明从高电阻状态至低电阻状态的转换是由于电子从溅射的NiO中的氧空位去俘获所引起的。为产生该阿累尼乌斯曲线，对于通过溅射制得并不包含任何碳配体的NiO膜，在提出的可变电阻存储器的工作范围内的大量温度(低于70℃)下，测量材料在设定之后恢复到绝缘状态的弛豫时间Tau。由现有技术已知，阿累尼乌斯曲线960的斜率与导致弛豫的机理的活化能成正比。曲线960的斜率产生约0.47eV 的活化能。这基本上是用于在NiO中使电子从氧空位中去俘获的活化能。参见“Surface Metallic Nature Caused By an in-Gap state of ReducedNiO：a Photoemission Study”，N.Nakajima et al.，Journal of ElectronSpectroscopy and Related Phenomena，144 147(2005)pp.873-875。因此，现有技术NiO器件的可变电阻现象由电子在氧空位中的俘获和去俘获所支配。 
图40显示对于根据本发明的CEM薄膜和现有技术薄膜的导通和断开状态的开尔文温度-电阻欧姆数的图，现有技术薄膜在断开状态中结晶并需要在显示出可变电阻之前形成。如该图所示，对于CEM材料而言，在这种情况下为NiO(Cx)，在整个400°K的温度范围内导通和断开状态改变很小。在较高的温度下，两个曲线稍有上升。对于导通和断开状态，上升是基本均一的，所以电阻窗口保持基本相同。显然，采用CEM材料制得的存储器在存储器应该稳定的任何温度范围内都将是稳定的。然而，对于现有技术的无碳NiO膜，断开状态随着温度线性地改变，而导通状态是基本平坦的。电阻窗口改变超过500％。只要超过存储器必须工作的合理范围，从约250～约350°K，存储窗口改变约100％以上。该现有技术材料显然不能用于存储器。 
图41是对于根据本发明的CEM薄膜的导通和断开的状态的读取周期数-电阻欧姆数的图。在25℃和85℃下进行测量。读取疲劳测量电阻欧姆数-读取周期数，其中读取周期包括跨电阻元件施加1伏的读取电压足够长时间，以与参比电压达到平衡，随后除去电压足够长时间，以在零电压处达到平衡。对于导通状态和断开状态，在85℃和25℃下进行读取疲劳的测量。导通状态测量1010个周期，由于时间限制，断开状态仅仅测量108个周期。两个曲线均是平坦的，即，对于25℃的测量显示测量的电阻值基本上无变化，对于85℃的测量显示约2％的较小的变化。该图表明CEM材料有很小的疲劳或者没有疲劳。因此，由CEM材料制成的存储器在任何可能的读取周期内都将是稳定的。由于时间限制，尚未测量写入疲劳，尽管所有的指示是其还将基本上是零。 
本发明的特征在于：在根据本发明的CEM中消除了氧空位的影响。原样沉积的CEM为低电阻状态或者导通状态的事实表明该空位配位钝化效应。空位配位球是围绕离子或电子的区域，其中空位可影响该离子或电子。如图39所示，该空位配位球内的空位俘获电子，该电子随后进行热去 俘获。这使得高电阻状态不稳定。这是现有技术可变电阻材料不稳定性的主要原因。在根据本发明的材料中，通过根据本发明的CeRAM材料的配体结构，氧空位的影响得到消除。如图10、11和40所示，根据本发明的CEM的电阻状态是热稳定的。这还表明空位配位钝化。 
本文中描述的特定的系统、存储器设计和方法意图是说明本发明的功能性和通用性，但是本发明不应被解释为限于那些特定的实施方案。显然本领域技术人员可对所描述的具体实施方案作出大量的应用和改变，或者等同结构和工艺可替代所描述的结构和过程。例如，存储器显示具有电子相变元件，并且其相关的晶体管以列进行布置。所述相变元件也可仅仅以行进行布置。因此，本文中，所述布置称为行/列布置。此外，虽然在有些情况下，已经指定了优选类型的半导体晶片，但是应理解在描述的任意器件中，可使用任意半导体。此外，在许多情况下，半导体的具体类型已经指定，例如n-型、p-型、n+、p+等，本领域技术人员将会认识到可使用其它的类型。例如，如果用p-型替换n-型和用n-型替换p-型，那么多数器件工作基本上相同。作为另一个实施例，虽然已经给出铂电极作为实施例，但是本领域技术人员可认识到这样的电极优选形成具有薄的钛粘附层，而且可应用全部的铂/钛电极上的氧化物结构的文献和涉及铂、钛、钨及其它材料的顶电极文献。在任何位置提到半导体时，本领域技术人员可认识到砷化镓、锗、锗/硅及其它半导体技术可进行替代。如上所述，本文中使用的术语“金属”或者“M”表示任何适合的导体，包括金属如铂和钨，或者多晶硅或者本领域中已知的其它常规的导体。由于在上述系统和方法中可做出特定改变而不脱离本发明的范围，所以意图是使包含于上述说明中的或者显示于附图中的所有主题可被认为是说明性的而不是限制性的。 

Claims (12)

1.一种电阻转换集成电路存储器，包括：
电阻转换存储单元；
写入电路，用于使所述电阻转换存储单元根据输入所述存储器中的信息而成为第一电阻状态或第二电阻状态，其中所述电阻转换存储单元的电阻在所述第二电阻状态中比在所述第一电阻状态中更高；和
读取电路，用于感测所述存储单元的状态和提供对应于所述存储单元的感测状态的电信号；
所述电阻转换存储器的特征在于：所述电阻转换存储单元包括包含过渡金属氧化物和外来配体的关联电子材料(CEM)。
2.根据权利要求1所述的电阻转换存储器，其中所述存储器能够被读取108次，同时具有小于50％的疲劳。
3.根据权利要求1所述的电阻转换存储器，其中所述存储器具有在-50℃～75℃的温度范围内变化小于50％的存储窗口。
4.根据权利要求1所述的电阻转换存储器，其中所述CEM包括选自以下的材料：铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、钌、银、锡、钛、钒、锌、及其组合。
5.根据权利要求1所述的电阻转换存储器，其中所述CEM是实质上均匀的。
6.根据权利要求1所述的电阻转换存储器，其中所述外来配体包括碳或氨。
7.根据权利要求6所述的电阻转换存储器，其中所述外来配体包括CO的形式。
8.一种电阻转换存储器，包括：
以行和列布置的多个存储单元，每个所述存储单元是电阻转换存储单元，所述电阻转换存储单元包含电阻转换材料，并且每个所述存储单元包括在半导体中的沟道上形成的导体/可变电阻材料/导体(M/VRM/M)堆叠体；
写入电路，用于使选定的所述电阻转换存储单元根据输入所述存储器中的信息而成为第一存储单元电阻状态或第二存储单元电阻状态，其中所述材料的电阻在所述第二电阻状态中比在所述第一电阻状态中更高；和
读取电路，用于感测所述存储单元的状态和提供对应于所述存储单元的感测状态的电信号；
所述电阻转换存储器的特征在于：所述电阻转换存储单元包括包含过渡金属氧化物和外来配体的关联电子材料(CEM)。
9.根据权利要求8所述的存储器，其中每个所述单元均包括场效应晶体管(FET)。
10.根据权利要求8所述的存储器，其中每个所述单元均包括JFET。
11.根据权利要求8所述的电阻转换存储器，其中所述外来配体包括碳或氨。
12.根据权利要求11所述的电阻转换存储器，其中所述外来配体包括CO的形式。
CN200780041664.0A 2006-11-08 2007-11-08 关联电子存储器 Active CN101681911B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US85821806P 2006-11-08 2006-11-08
US60/858,218 2006-11-08
US90476807P 2007-03-02 2007-03-02
US60/904,768 2007-03-02
US90615807P 2007-03-09 2007-03-09
US60/906,158 2007-03-09
US93124507P 2007-05-21 2007-05-21
US60/931,245 2007-05-21
PCT/US2007/084183 WO2008058264A2 (en) 2006-11-08 2007-11-08 Correlated electron memory

Publications (2)

Publication Number Publication Date
CN101681911A CN101681911A (zh) 2010-03-24
CN101681911B true CN101681911B (zh) 2011-09-28

Family

ID=39247753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780041664.0A Active CN101681911B (zh) 2006-11-08 2007-11-08 关联电子存储器

Country Status (6)

Country Link
EP (1) EP2082426B1 (zh)
JP (1) JP5156023B2 (zh)
KR (1) KR101133832B1 (zh)
CN (1) CN101681911B (zh)
BR (1) BRPI0719055A2 (zh)
WO (1) WO2008058264A2 (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010042732A2 (en) * 2008-10-08 2010-04-15 The Regents Of The University Of Michigan Silicon-based nanoscale resistive device with adjustable resistance
KR101031420B1 (ko) 2009-12-23 2011-04-26 주식회사 하이닉스반도체 Ｒｆｉｄ 장치
WO2011086871A1 (en) * 2010-01-15 2011-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012070238A1 (ja) 2010-11-24 2012-05-31 パナソニック株式会社 不揮発性記憶素子、その製造方法、不揮発性記憶装置及び不揮発性記憶素子の設計支援方法
CN103460383B (zh) 2011-04-14 2016-01-06 松下电器产业株式会社 非易失性存储元件及其制造方法
FR2989212B1 (fr) * 2012-04-10 2014-05-02 Centre Nat Rech Scient Utilisation d'isolants de mott centrosymetriques dans une memoire de stockage de donnees a commutation resistive
KR101345588B1 (ko) * 2012-07-17 2013-12-31 한양대학교 에리카산학협력단 인 또는 붕소가 도핑된 Ａｕ－ＮｉＯ－Ａｕ 구조의 다층형 나노 와이어 및 이의 제조방법
US9378821B1 (en) 2013-01-18 2016-06-28 Cypress Semiconductor Corporation Endurance of silicon-oxide-nitride-oxide-silicon (SONOS) memory cells
US9312306B2 (en) 2013-09-03 2016-04-12 Kabushiki Kaisha Toshiba Nonvolatile memory device and method of manufacturing the same
JP6297754B2 (ja) * 2014-12-09 2018-03-20 シメトリックス・メモリー・エルエルシー ドープされたバッファ領域を有する遷移金属酸化物抵抗スイッチングデバイス
US9817254B2 (en) 2015-02-23 2017-11-14 Honeywell International Inc. Stabilization gas environments in a proton-exchanged lithium niobate optical chip
US9735766B2 (en) * 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9748943B2 (en) * 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9558819B1 (en) * 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US10056143B2 (en) * 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9755146B2 (en) * 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US9589636B1 (en) * 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9548118B1 (en) 2015-09-22 2017-01-17 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US10147879B2 (en) 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US9979385B2 (en) 2015-10-05 2018-05-22 Arm Ltd. Circuit and method for monitoring correlated electron switches
US10719236B2 (en) * 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
GB2545264B (en) * 2015-12-11 2020-01-15 Advanced Risc Mach Ltd A storage array
US9773550B2 (en) * 2015-12-22 2017-09-26 Arm Ltd. Circuit and method for configurable impedance array
US9734895B2 (en) * 2015-12-22 2017-08-15 Arm Ltd. Latching device and method
US9735360B2 (en) * 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch
US20170237001A1 (en) * 2016-02-17 2017-08-17 Arm Ltd. Fabrication of correlated electron material devices comprising nitrogen
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US9627615B1 (en) * 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US20170213960A1 (en) * 2016-01-26 2017-07-27 Arm Ltd. Fabrication and operation of correlated electron material devices
US10170700B2 (en) * 2016-02-19 2019-01-01 Arm Ltd. Fabrication of correlated electron material devices method to control carbon
US20170244027A1 (en) * 2016-02-19 2017-08-24 Arm Ltd. Method providing for a storage element
US9786370B2 (en) * 2016-02-23 2017-10-10 Arm Ltd. CES-based latching circuits
US9660189B1 (en) * 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material
US10236888B2 (en) * 2016-03-29 2019-03-19 Arm Ltd. Correlated electron switch device
US10134986B2 (en) * 2016-07-05 2018-11-20 Arm Ltd. Correlated electron material devices using dopant species diffused from nearby structures
US9997702B2 (en) * 2016-08-11 2018-06-12 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
US10276795B2 (en) * 2016-08-15 2019-04-30 Arm Ltd. Fabrication of correlated electron material film via exposure to ultraviolet energy
US10586924B2 (en) * 2016-08-22 2020-03-10 Arm Ltd. CEM switching device
US10128438B2 (en) * 2016-09-09 2018-11-13 Arm Limited CEM switching device
US9978942B2 (en) * 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US10352971B2 (en) 2016-09-30 2019-07-16 Arm Ltd. Voltage detection with correlated electron switch
US11283021B2 (en) 2016-10-24 2022-03-22 Mitsubishi Electric Corporation Compound semiconductor device including MOTT insulator for preventing device damage due to high-energy particles
US10454026B2 (en) * 2016-12-06 2019-10-22 Arm Ltd. Controlling dopant concentration in correlated electron materials
US10217935B2 (en) * 2016-12-07 2019-02-26 Arm Ltd. Correlated electron device formed via conversion of conductive substrate to a correlated electron region
US10115473B1 (en) * 2017-04-06 2018-10-30 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10340453B2 (en) * 2017-05-31 2019-07-02 Arm Ltd. Forming and operating memory devices that utilize correlated electron material (CEM)
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US10734640B2 (en) * 2018-03-16 2020-08-04 Polymorph Quantum Energy Non-chemical electric battery using two-phase working material
CN109449286B (zh) * 2018-10-10 2020-04-24 清华大学 一种相变纳米颗粒镶嵌的氮化物忆阻器及其制备方法
CN109704760B (zh) * 2019-01-07 2022-07-01 陕西科技大学 一种具有奥里维里斯结构非化学计量比的单相多铁性陶瓷及其制备方法
CN114171086A (zh) * 2019-08-02 2022-03-11 北京大学 阻变式存储器的操作电路及操作方法
US11258010B2 (en) 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040124407A1 (en) * 2000-02-11 2004-07-01 Kozicki Michael N. Scalable programmable structure, an array including the structure, and methods of forming the same
KR100433623B1 (ko) * 2001-09-17 2004-05-31 한국전자통신연구원 급격한 금속-절연체 상전이를 이용한 전계 효과 트랜지스터
CN100355724C (zh) * 2002-03-15 2007-12-19 富士通株式会社 多齿配位体、多核金属络合物、金属络合物链、金属络合物聚集结构物及其制造方法
DE10212926A1 (de) * 2002-03-22 2003-10-16 Infineon Technologies Ag Halbleiterspeicherzelle und Halbleiterspeichereinrichtung
US6887523B2 (en) * 2002-12-20 2005-05-03 Sharp Laboratories Of America, Inc. Method for metal oxide thin film deposition via MOCVD
JP4541651B2 (ja) * 2003-03-13 2010-09-08 シャープ株式会社 抵抗変化機能体、メモリおよびその製造方法並びに半導体装置および電子機器
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
KR100609699B1 (ko) * 2004-07-15 2006-08-08 한국전자통신연구원 급격한 금속-절연체 전이 반도체 물질을 이용한 2단자반도체 소자 및 그 제조 방법
JP4189395B2 (ja) * 2004-07-28 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置及び読み出し方法
WO2006013819A1 (ja) * 2004-08-02 2006-02-09 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とそれを用いた抵抗変化型メモリ
JP4581068B2 (ja) * 2004-09-15 2010-11-17 独立行政法人科学技術振興機構 抵抗スイッチング素子及び界面抵抗型不揮発性メモリ素子
KR100639990B1 (ko) * 2004-12-08 2006-10-31 한국전자통신연구원 급격한 금속-절연체 전이 소자 및 그 제조방법
US7492635B2 (en) * 2005-01-06 2009-02-17 Samsung Electronics Co., Ltd. NOR-type hybrid multi-bit non-volatile memory device and method of operating the same
KR100682913B1 (ko) * 2005-01-06 2007-02-15 삼성전자주식회사 하이브리드 멀티비트 비휘발성 메모리 소자 및 그 동작 방법
KR100697282B1 (ko) * 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
JP4843259B2 (ja) * 2005-06-10 2011-12-21 シャープ株式会社 可変抵抗素子の製造方法
WO2007026509A1 (ja) * 2005-08-29 2007-03-08 Sharp Kabushiki Kaisha 可変抵抗素子及びその製造方法
JPWO2007138646A1 (ja) * 2006-05-25 2009-10-01 株式会社日立製作所 不揮発性メモリ素子およびその製造方法ならびに不揮発性メモリ素子を用いた半導体装置
JP4868513B2 (ja) * 2006-07-28 2012-02-01 シャープ株式会社 抵抗変化型不揮発性メモリ素子及び不揮発性半導体記憶装置

Also Published As

Publication number Publication date
KR20090078370A (ko) 2009-07-17
WO2008058264A2 (en) 2008-05-15
JP2010522424A (ja) 2010-07-01
BRPI0719055A2 (pt) 2013-11-26
WO2008058264A3 (en) 2008-09-04
JP5156023B2 (ja) 2013-03-06
EP2082426A2 (en) 2009-07-29
EP2082426B1 (en) 2012-12-26
CN101681911A (zh) 2010-03-24
KR101133832B1 (ko) 2012-04-06

Similar Documents

Publication Publication Date Title
CN101681911B (zh) 关联电子存储器
US7872900B2 (en) Correlated electron memory
US7778063B2 (en) Non-volatile resistance switching memories and methods of making same
US7639523B2 (en) Stabilized resistive switching memory
WO2009114796A1 (en) Correlated electron material with morphological formations
US6856536B2 (en) Non-volatile memory with a single transistor and resistive memory element
US20230012093A1 (en) Non-volatile storage device, non-volatile storage element, and manufacturing method for their production
US7149108B2 (en) Memory array of a non-volatile RAM
CN102132408B (zh) 存储元件及存储装置
US8445881B2 (en) Nonvolatile variable resistive element and nonvolatile semiconductor memory device
US8987696B2 (en) Resistance change memory and method of manufacturing the same
US20150262663A1 (en) Methods of Manufacturing Embedded Bipolar Switching Resistive Memory
US9177998B2 (en) Method of forming an asymmetric MIMCAP or a Schottky device as a selector element for a cross-bar memory array
CN102986048A (zh) 具有电阻开关层以及侧向布置的存储单元
WO2009140305A1 (en) Correlated electron material and process for making
CN101006517A (zh) 电气器件及其制造方法
US8399874B2 (en) Vertical nonvolatile memory device including a selective diode
JP2010287789A (ja) 抵抗変化メモリ
CN117729780A (zh) 存储结构、存储器、差分放大电路、芯片及电子设备
Puthenthermadam Characterization of Copper-doped Silicon Dioxide Programmable Metallization Cells
KR20080042463A (ko) 비휘발성 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SYMMETRIX STORAGE INC.

Free format text: FORMER OWNER: SYMETRIX CORP.

Effective date: 20150710

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150710

Address after: American Colorado

Patentee after: Fancy memory Ltd

Address before: American Colorado

Patentee before: Symetrix Corp.