KR100639990B1 - 급격한 금속-절연체 전이 소자 및 그 제조방법 - Google Patents
급격한 금속-절연체 전이 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100639990B1 KR100639990B1 KR1020050039098A KR20050039098A KR100639990B1 KR 100639990 B1 KR100639990 B1 KR 100639990B1 KR 1020050039098 A KR1020050039098 A KR 1020050039098A KR 20050039098 A KR20050039098 A KR 20050039098A KR 100639990 B1 KR100639990 B1 KR 100639990B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- insulator transition
- metal
- electrode
- abrupt metal
- Prior art date
Links
- 239000012212 insulator Substances 0.000 title claims abstract description 169
- 230000007704 transition Effects 0.000 title claims abstract description 168
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 101
- 230000008569 process Effects 0.000 claims abstract description 11
- 229910052738 indium Inorganic materials 0.000 claims abstract description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 40
- 229910052759 nickel Inorganic materials 0.000 claims description 16
- 229910052750 molybdenum Inorganic materials 0.000 claims description 12
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 229910052804 chromium Inorganic materials 0.000 claims description 10
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 5
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 5
- 238000002109 crystal growth method Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000001704 evaporation Methods 0.000 claims description 2
- 230000008020 evaporation Effects 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 abstract description 11
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 238000005036 potential barrier Methods 0.000 abstract description 6
- 150000001875 compounds Chemical class 0.000 abstract description 5
- 229910052737 gold Inorganic materials 0.000 abstract description 3
- 238000010406 interfacial reaction Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 90
- 239000000758 substrate Substances 0.000 description 26
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 14
- 230000006866 deterioration Effects 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 9
- 230000008859 change Effects 0.000 description 7
- 238000005259 measurement Methods 0.000 description 7
- 230000001965 increasing effect Effects 0.000 description 5
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012782 phase change material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910002826 PrBa Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N99/00—Subject matter not provided for in other groups of this subclass
- H10N99/03—Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
Abstract
급격한 금속-절연체 전이 소자 및 그 제조방법에 관한 것이다. 본 발명에서는 급격한 금속-절연체 전이 소자의 전극을 Ni(또는 Cr)/In/Mo(또는 W)/Au의 적층막으로 구성한다. Ni(또는 Cr)/In은 저저항 콘택을 위한 것으로, 열처리 과정시 계면 반응에 의해 형성되는 화합물을 이용하여 급격한 금속-절연체 전이 물질막과 전극 사이의 포텐셜 배리어(potential barrier)를 낮추어 전류 유입 효율을 증가시킨다. 그리고, 고출력 소자 동작시 고온 동작시에도 열적으로 안정되게 하는 역할을 수행한다. Mo(또는 W)는 In과 Au 사이에 도입되어 소자 고온 동작 과정에서 Au의 열 확산에 의한 오믹 특성 저항을 방지한다. 본 발명에 따르면 전극 파탄이 없고 신뢰성이 우수한 급격한 금속-절연체 전이 소자를 제공할 수 있다.
Description
도 1은 급격한 금속-절연체 전이 소자의 전류-전압(I-V) 특성 곡선이다.
도 2는 급격한 금속-절연체 전이 소자에서 열화에 의한 소스-드레인 전극 파탄을 보여주는 SEM(Scanning Electron Microscope) 사진이다.
도 3은 본 발명의 제1 실시예에 따른 급격한 금속-절연체 전이 소자의 단면도이다.
도 4는 도 3의 A 부분을 확대 도시한 것이다.
도 5 내지 도 7은 본 발명의 제1 실시예에 따른 급격한 금속-절연체 전이 소자의 제조방법을 설명하기 위한 공정 단계별 사시도들이다.
도 8은 본 발명의 제2 실시예에 따른 급격한 금속-절연체 전이 소자의 단면도이다.
도 9는 본 발명의 제3 실시예에 따른 급격한 금속-절연체 전이 소자의 레이아웃이다.
도 10은 도 9의 Ⅹ-Ⅹ'선의 절단선에 대응하여 나타낸 단면도이다.
도 11은 다양한 구동 전류에 따른 급격한 금속-절연체 전이 소자의 전류-전압 특성 곡선이다.
도 12는 본 발명과 비교예에 따른 급격한 금속-절연체 전이 소자의 콘택 저항 측정을 위한 TLM(Transmission Line Measurement) 패턴이다.
도 13과 도 14는 각각 본 발명과 비교예에 따른 급격한 금속-절연체 전이 소자에 대해 두 개의 전극 사이를 흐르는 전류량을 측정한 그래프들이다.
도 15와 도 16은 각각 본 발명과 비교예에 따른 급격한 금속-절연체 전이 소자에 대해 신뢰성을 평가한 그래프들이다.
도 17은 본 발명에 따른 급격한 금속-절연체 전이 소자를 도 15에서와 같이 5회 연속 측정한 후 촬영한 전극 패턴의 SEM 사진으로, 열화에 의한 전극 파괴 없음을 나타낸다.
도 18과 도 19는 각각 본 발명과 비교예에 따른 급격한 금속-절연체 전이 소자에 대해 동작 특성을 보이는 그래프들이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 110, 210...기판
20, 120, 220...급격한 금속-절연체 전이 물질막
30, 130, 230...소오스 전극
40, 140, 240...드레인 전극
250...게이트 절연막
260...게이트 전극
100, 200, 300...급격한 금속-절연체 전이 소자
본 발명은 급격한 금속-절연체 전이(Metal-Insulator Transition) 물질막을 이용한 소자 및 그 제조방법에 관한 것으로, 특히 개선된 전극을 가진 급격한 금속-절연체 전이 소자 및 그 제조방법에 관한 것이다.
최근 상전이 물질을 이용한 메모리 소자에 대한 관심 및 그에 따른 연구와 개발이 활발하게 진행되고 있다. 상전이 물질을 이용한 메모리 소자 중에 고온에서 일어나는 결정상(crystalline phase)과 비정질상(amorphous phase)의 구조적인 상변화(structural phase change)를 이용한 상변화 메모리(phase change memory : PCM) 소자가 있다. 이와 같은 상변화 메모리 소자는 구조적인 상변화에 따른 상태 변화를 이용할 수 있으므로 메모리 소자로서 이용될 수는 있지만, 다른 분야, 예컨대 스위칭 소자로서 이용하기에는 적절치 않다. 그 이유는 구조적 상변화에 따른 원자의 위치 변화로 인하여 빠른 스위칭 속도를 구현할 수 없기 때문이다.
상전이를 이용한 스위칭 소자의 예로, 연속적 금속-절연체 전이를 하는 모트-허바드(Mott-Hubbard) 절연체를 채널층으로 사용하는 모트-허바드 전계 효과 트랜지스터(Field Effect Transistor : FET)가 제안된 바 있다. 모트-허바드 FET는 D. M. Newns 등의 논문[Appl. Phys. Lett. 73 (1998) 780]에 소개되어 있다. 모트-허바드 FET는 금속-절연체 전이에 따라 온/오프(on/off) 동작을 수행하며, 일반적인 MOSFET과는 달리 공핍층이 존재하지 않으므로 소자의 집적도를 크게 향상시킬 수 있을 뿐만 아니라, MOSFET보다 고속의 스위칭 특성을 나타내는 것으로 알려져 있다. 그러나 모트-허바드 FET는, 연속적으로 발생되는 금속-절연체 전이를 이용하므로, 금속적 특성을 가장 잘 나타낼 때까지 연속적으로 운반자(carrier)로 이용될 전하를 첨가하여야 한다. 따라서 첨가하는 전하가 고농도이어야 하는데, 그에 따라 게이트 절연막의 유전율이 크거나, 게이트 절연막의 두께가 얇거나, 또는 인가되는 게이트 전압이 커져야 한다. 그러나 유전율이 너무 커지면, 고속 스위칭 동작에서 유전체의 피로 특성이 급격하게 나빠져서 트랜지스터의 수명이 단축된다. 그리고 게이트 절연막의 두께를 얇게 하는 것은 공정상의 한계로 인하여 어려운 점이 있다. 또한 게이트 전압이 커지는 경우 전력 소모가 증가하여 저전력용으로 사용하기가 어렵다는 문제가 있다.
이와 같은 문제를 해결하기 위하여 연속적이 아닌 급격한 금속-절연체 전이 물질을 이용한 급격한 금속-절연체 전이 소자가 미국 특허 제6,624,463호에 개시되어 있다. 급격한 금속-절연체 전이 물질은, 모트-브링크만-라이스 절연체에 저농도의 정공(hole)을 첨가함으로써 절연체로부터 금속으로의 전이가 연속적이 아닌 급격하게 일어나는 특성을 갖는 물질이다. 저농도의 정공 첨가에 의한 정공 유도 금속-절연체 이론(Hole-driven metal-insulator transition theory)은 Hyun-Tak Kim의 논문 "New Trends in Superconductivity"[NATO Science Series Vol II/67 (Kluwer, 2002) p137] 혹은 http://xxx.lanl.gow/abs/cond-mat/0110112에 제시되어 있다. 첨가하는 정공의 농도가 매우 저농도이므로, 연속적인 금속-절연체 전이 물질을 이용한 FET가 갖고 있던 문제점들이 해결된다.
그런데, 급격한 금속-절연체 전이 소자에서 금속-절연체 상전이가 일어날 때 갑자기 큰 전류가 소오스 전극 및 드레인 전극 사이로 흐른다(current-jump). 한꺼번에 많은 전류가 미세한 크기를 가지는 소자 내부를 흐르게 되면 고온 발열 작용을 일으켜 문제가 된다.
도 1은 급격한 금속-절연체 전이 소자의 전류-전압(I-V) 특성 곡선이다. 도 1을 참조하면, 약 27V의 드레인 전압에서 갑자기 큰 드레인 전류가 흐르는 것을 볼 수 있다. 이 때 소오스 전극 및 드레인 전극의 간격이 약 5㎛이고 게이트 전극의 선폭이 25㎛라고 하면, 소오스 전극 및 드레인 전극 사이에 흐르는 전류 밀도는 약 5 x 105 A/cm2 이 된다. 따라서, 매우 큰 전류가 소오스 전극 및 드레인 전극 사이에 흐르는 것을 알 수 있다. 전류는 줄 히팅(Joule heating)에 의해 소자를 가열한다.
현재 급격한 금속-절연체 전이 소자에는 Cr/Au를 소오스 전극 및 드레인 전극으로 사용하고 있다. 그런데, Cr/Au는 이러한 높은 전류 밀도를 견디지 못하고 열적 열화(thermal degradation)되어 도 2에서와 같이 채널 위의 소오스 전극과 드레인 전극이 전극 파탄되고 만다. 이렇게 전극이 손상되면 소자 특성이 저하되며 심한 경우에는 아예 소자로서 사용할 수 없게 된다.
본 발명이 이루고자 하는 기술적 과제는 고출력 동작시 열화에 의한 전극 파탄 및 이로 인한 소자 특성 저하를 방지할 수 있는 전극을 가진 급격한 금속-절연체 전이 소자를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 이러한 급격한 금속-절연체 전이 소자를 제조하는 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 급격한 금속-절연체 전이 소자는, 0eV 초과 2eV 이하의 에너지 갭(energy gap)과 정공 준위(hole level) 내의 정공을 갖는 급격한 금속-절연체 전이 물질막, 및 상기 급격한 금속-절연체 전이 물질막에 콘택하는 두 개의 전극을 포함한다. 상기 전극은 상기 급격한 금속-절연체 전이 물질막 상에 형성되며 Ni 또는 Cr을 포함하는 제1층과, 상기 제1층 상에 형성되며 In을 포함하는 제2층과, 상기 제2층 상에 형성되며 Mo 또는 W을 포함하는 제3층과, 상기 제3층 상에 형성되며 Au를 포함하는 제4층으로 이루어진 적층막을 열처리하여 형성한 것이다.
이와 같은 본 발명의 급격한 금속-절연체 전이 소자는 2단자 스위칭 소자로 구현될 수 있다. 이 때, 상기 두 개의 전극 중 제1 전극은 상기 급격한 금속-절연체 전이 물질막 하면에 배치되고, 상기 두 개의 전극 중 제2 전극은 상기 급격한 금속-절연체 전이 물질막 상면에 배치되어, 전류가 기판에 수직으로 흐르는 구조(이하, 수직 구조)가 된다. 대신, 상기 두 개의 전극이 상기 급격한 금속-절연체 전이 물질막 위에서 상호 대향하면서 이격되도록 배치되어, 전류가 기판에 수평으로 흐르는 구조(이하, 수평 구조)가 될 수도 있다.
본 발명의 급격한 금속-절연체 전이 소자는 3단자 스위칭 소자로 구현될 수도 있다. 이 때, 상기 두 개의 전극 위에 게이트 절연막 및 또 하나의 전극을 더 포함한다. 상기 또 하나의 전극은 상기 게이트 절연막 위에 형성되며 상기 두 개의 전극 사이의 상기 급격한 금속-절연체 전이 물질막 위에 배치된다. 상기 또 하나의 전극도 Ni 또는 Cr을 포함하는 제1층과, 상기 제1층 상에 형성되며 In을 포함하는 제2층과, 상기 제2층 상에 형성되며 Mo 또는 W을 포함하는 제3층과, 상기 제3층 상에 형성되며 Au을 포함하는 제4층으로 이루어진 적층막을 열처리하여 형성한 것일 수 있다.
바람직한 실시예에서는 급격한 금속-절연체 전이 물질막으로서 GaAs층을 이용한 수평 구조의 2단자 스위칭 소자를 제시한다. 이 소자의 전극은 바람직하게는 Ni/In/Mo/Au의 적층막을 열처리하여 형성한 것이다. 그리고, 전극과 GaAs층 사이에 InGaAs로 이루어진 중간층을 더 포함한다. 이 중간층은 열처리에 의한 경계면 반응(interfacial reaction)에 의해 형성된다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 급격한 금속-절연체 전이 소자의 제조방법은, 0eV 초과 2eV 이하의 에너지 갭과 정공 준위 내의 정공을 갖는 급격한 금속-절연체 전이 물질막을 형성하는 단계와, 상기 급격한 금속-절연체 전이 물질막에 콘택하는 두 개의 전극을 형성하는 단계를 포함한다. 여기서, 상기 전극은, 상기 급격한 금속-절연체 전이 물질막 상에 Ni 또는 Cr으로 구성되는 제1층과, 상기 제1층 상에 형성되며 In으로 구성되는 제2층과, 상기 제2층 상에 형성되며 Mo 또는 W으로 구성되는 제3층과, 상기 제3층 상에 형성되며 Au으로 구성되는 제4층을 구비하는 적층막을 형성하는 단계, 및 상기 적층막을 열처리하는 단계를 수행하여 형성하는 것이 특징이다.
상기 열처리 단계에서, 또는 그 이후의 고온 과정에서, 상기 적층막의 상기 제1층과 상기 급격한 금속-절연체 전이 물질막 사이의 경계면 반응을 일으키는 단계를 더 포함하는 것이 바람직하다. 그리고, 상기 적층막의 상기 제2층과 상기 급격한 금속-절연체 전이 물질막을 반응시켜 상기 전극과 상기 급격한 금속-절연체 전이 물질막 사이에 상기 급격한 금속-절연체 전이 물질막보다 작은 밴드갭을 가지는 중간층을 형성하는 단계를 더 포함하는 것이 바람직하다.
상기 적층막의 상기 제1층 내지 제4층 각각은 전자-빔 증착(e-beam evaporation)으로 형성할 수 있다. 그리고, 원하는 전극 패턴을 얻기 위하여, 상기 적층막을 리프트-오프(lift-off) 공정으로 패터닝하는 단계를 더 포함할 수 있다. 상기 급격한 금속-절연체 전이 물질막은 GaAs층으로 형성함이 바람직한데, 이 GaAs층은 MBE(Molecular Beam Epitaxy) 결정 성장 방법으로 형성할 수 있다.
이와 같이, 본 발명에 따른 급격한 금속-절연체 전이 소자는 Ni(또는 Cr)/In/Mo(또는 W)/Au의 적층막으로 된 전극을 구비하게 된다. 이 전극은 콘택 저항이 낮으며, 전류 유입 효율을 높일 수 있고, 고출력 소자 구동시 고온 발열 반응에 의한 전극의 열적 열화를 방지할 수 있다. 따라서, 이러한 전극을 가진 급격한 금속-절연체 전이 소자는 전극 파탄의 문제가 없고 이로 인한 특성 저하의 문제가 없으며 신뢰성이 우수하다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형 태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
(제1 실시예)
도 3은 본 발명의 제1 실시예에 따른 급격한 금속-절연체 전이 소자(100)의 단면도로서, 수평 구조의 2단자 스위칭 소자로 구현된 예를 도시한다.
도 3을 참조하면, 기판(10) 위에 급격한 금속-절연체 전이 물질막(20)이 형성되어 있다. 도시한 바와 같이, 급격한 금속-절연체 전이 물질막(20)은 기판(10)의 일부 표면 위에만 배치된 것일 수 있다. 기판(10)과 급격한 금속-절연체 전이 물질막(20) 사이에 버퍼층(미도시)이 더 배치되어 있을 수 있다. 이 버퍼층은 기판(10) 전면에 배치되어 있을 수 있다.
급격한 금속-절연체 전이 물질막(20)은 0eV 초과 2eV 이하의 에너지 갭을 가지며 정공 준위 내의 정공을 갖는 물질로 이루어진다. 급격한 금속-절연체 전이 물질막(20)은 바람직하기로는 GaAs층, 즉 p형 GaAs층으로 이루어진다. 이 때의 기판(10)은 p형 GaAs 기판과 같은 반절연성 기판일 수 있다.
본 명세서에서 급격한 금속-절연체 전이 물질막(20)은, 저농도의 정공이 첨가될 때 급격한 금속-절연체 전이를 일으키는 물질로 된 박막을 의미한다. 예를 들어, 저농도의 정공이 첨가된 p형 반도체, 저농도의 정공이 첨가된 p형 산화물 반도체, 반도체 원소(Ⅲ-Ⅴ족, Ⅱ-Ⅵ족), 전이금속 원소, 희토류 원소, 란탄계 원소 들을 포함하는 저농도의 정공이 첨가된 p형 무기물 화합물 반도체 또는 저농도의 정공이 첨가된 p형 유기물 반도체 및 절연체 등일 수 있다. 여기서 저농도라는 것은 모트의 기준(criterion)에서 생각하는데, 정공 농도(n)는 대략(0.2/aH)3(여기서 aH는 그 물질에서 보어 반지름)으로 주어진다. 예로서 에너지 갭이 0.6eV이면서 정공 준위를 갖는 VO2에 대해서 정공 농도는 대략 n=0.0018% 정도로서 약 n=3 x 1018 cm-3 이다. 또 다른 예는 에너지 갭이 1.45eV 정도이고 정공 준위를 갖는 p형 GaAs에 대해서 정공 농도는 약 n=0.001% 정도로서 약 n=1 x 1014 cm-3이다.
이러한 급격한 금속-절연체 전이 물질막(20)을 형성할 수 있는 기판(10)으로는 특별한 제한이 없으나, 예를 들어, Si, SiO2, GaAs, Al2O3, 플라스틱, 유리, V2O5, PrBa2Cu3O7, YBa2Cu3O7, MgO, SrTiO3, Nb가 도핑된 SrTiO3, 또는 절연막 위의 실리콘(Silicon On Insulator : SOI) 기판을 사용할 수 있다. 버퍼층은 기판(10) 위에 급격한 금속-절연체 전이 물질막(20)이 잘 성장할 수 있도록 배치되는 것으로서, 도시한 바와 같이 생략될 수도 있다. 잘 알려진 의미와 같이, 버퍼층은 기판(10) 및 급격한 금속-절연체 전이 물질막(20) 사이의 격자정합을 이룰 수 있는 물질, 예컨대 SiO2, Si3N4막 등으로 이루어진다.
급격한 금속-절연체 전이 물질막(20)에는 두 개의 전극, 이를테면 제1 전극과 제2 전극, 즉 소오스 전극(30)과 드레인 전극(40)이 콘택되어 있다. 소오스 전 극(30)과 드레인 전극(40)은 급격한 금속-절연체 전이 물질막(20) 위에서 일정 간격, 즉 채널 길이 만큼 상호 이격되도록 배치되어 있다.
소오스 전극(30)과 드레인 전극(40) 각각은 도 3의 A 부분을 도 4에 확대 도시한 바와 같은 적층막을 열처리하여 형성한 것이다. 도 4는 소오스 전극(30) 쪽을 확대 도시한 것이지만 드레인 전극(40)도 마찬가지의 구성을 가진다.
도 4를 참조하면, 소오스 전극(30)은 기판(10)과 급격한 금속-절연체 전이 물질막(도 3의 20) 상에 형성되며 Ni 또는 Cr을 포함하는 제1층(22)과, 제1층(22) 상에 형성되며 In을 포함하는 제2층(24)과, 제2층(24) 상에 형성되며 Mo 또는 W을 포함하는 제3층(26)과, 제3층(26) 상에 형성되며 Au을 포함하는 제4층(28)으로 이루어진 적층막을 열처리하여 형성한 것이다. 가장 바람직한 적층막의 예는 Ni/In/Mo/Au이다.
여기서, 소오스 전극(30)과 드레인 전극(40)을 구성하는 Ni(또는 Cr)/In/Mo(또는 W)/Au의 금속층의 각 역할에 대해 설명한다.
콘택 저항을 낮추기 위하여 도입된 Ni(또는 Cr)을 포함하는 제1층(22)은 바람직하게는 GaAs로 이루어진 급격한 금속-절연체 전이 물질막(20)과 콘택되는 첫 번째 금속층으로서 오믹(Ohmic) 콘택용 금속층이다. 뿐만 아니라, 금속 증착 후 오믹 콘택을 얻기 위한 고온 열처리 과정에서 금속과 GaAs층 사이의 경계면 반응을 유도할 수 있는 반응성 물질층이다. Ni(또는 Cr)을 포함하는 제1층(22)을 증착하면, 소오스 전극(30) 및 드레인 전극(40)과 바람직하게는 GaAs로 이루어진 급격한 금속-절연체 전이 물질막(20) 표면 사이의 열 확산(thermal diffusion)이 가능해진 다. 이렇게 경계면 반응을 통하여 고온의 열적 반응 온도(즉 고융점)를 가지는 NiGa 화합물을 형성함으로써 소자 고온 동작시에도 열적으로 안정되게 하는 역할을 수행한다.
In을 포함하는 제2층(24)은 바람직하게는 GaAs로 이루어진 급격한 금속-절연체 전이 물질막(20)과 콘택되는 두 번째 금속층으로서, 오믹 콘택을 위한 금속층이다. 또한, In은 고온 열처리 과정에서 제1층(22) 아래의 GaAs로 이루어진 급격한 금속-절연체 전이 물질막(20) 쪽으로 확산하여, 큰 밴드갭을 가지는 GaAs층과 경계면 반응을 일으켜, GaAs층보다 작은 밴드갭을 가지는 InGaAs층을 금속-절연체 전이 물질막(20)과 전극 사이에 형성한다. 이로써, GaAs층과 소오스 및 드레인 전극(30, 40) 사이의 포텐셜 배리어(potential barrier)를 낮추어서 소자 특성을 극대화하는 역할을 수행할 수 있다. 즉, In은 금속층과 GaAs층 중간의 밴드갭을 가지는 새로운 화합물을 생성시켜 포텐셜 배리어를 낮춤으로써 전류 유입 효율을 높인다. 일반적으로, GaAs와 같은 화합물 반도체를 이용한 소자 제작에 있어서, 큰 밴드갭 물질인 GaAs층과 전류 유입을 위하여 조성되는 전극 사이에는 서로 다른 밴드갭 크기에서 오는 밴드갭 오프셋(offset), 즉 포텐셜 배리어가 존재한다. 소자 동작을 위하여 전류를 유입시킬 경우, 이 포텐셜 배리어로 인하여 원활한 전류 유입이 이루어지지 못하고 GaAs층과 전극 사이에 큰 전압소모(voltage-drop)가 일어난다. 이는 결국 소자의 구동전압을 높여 GaAs와 같은 화합물 반도체를 이용한 소자의 동작 효율을 낮추는 문제점을 가지고 있다. 그러나, 본 발명에서와 같이 In을 포함하는 제2층(24)을 이용하면 GaAs층보다 작은 밴드갭을 가지는 InGaAs층을 형성하여 포텐 셜 배리어를 낮추므로 소자 전류 유입이 원활히 이루어진다. 따라서, 바람직하게는 GaAs로 이루어진 급격한 금속-절연체 전이 물질막(20)과 소오스 및 드레인 전극(30, 40) 사이에 큰 전압소모가 없다. 이와 같이, 본 발명에 따른 급격한 금속-절연체 전이 소자의 소오스 및 드레인 전극(30, 40)에는 In을 포함하는 제2층(24)이 포함되므로, 소오스 및 드레인 전극(30, 40)과 급격한 금속-절연체 전이 물질막(20) 사이에 급격한 금속-절연체 전이 물질막(20)보다 작은 밴드갭을 가지는 중간층(미도시)을 더 포함하게 될 수 있다.
Mo(또는 W)을 포함하는 제3층(26)은 바람직하게는 GaAs로 이루어진 급격한 금속-절연체 전이 물질막(20)과 콘택되는 세 번째 금속층이다. Mo(또는 W)는 제2층(24)의 In과 제4층(28)의 Au 사이에 도입되어 고출력 소자 구동시 고온 동작 과정에서 Au의 열 확산에 의한 오믹 특성 저항을 방지하는 역할을 수행한다. 또한, 고융점을 가지기 때문에 고출력 소자 구동시 열적 열화에 의한 전극 파탄을 방지할 수 있다.
Au를 포함하는 제4층(28)은 바람직하게는 GaAs로 이루어진 급격한 금속-절연체 전이 물질막(20)과 콘택되는 네 번째 금속층이다. Au는 와이어 본딩(wire bonding)을 위하여 전극 재료 가장 상부층에 증착된다. Au는 기본적으로 GaAs층에 대하여 전류 유입 효율이 낮은 쇼트키(schottky) 특성을 가진다. 그런데, Au가 고온 열처리 과정시 하부의 오믹 특성을 가지는 Ni 및 In 쪽으로 열 확산에 의하여 유입될 경우 저저항 특성 저하를 일으켜 오믹 특성의 저하를 가져온다. 앞에서 언급한 바와 같이, 제3층(26)은 이러한 열 확산을 방지한다.
이와 같이, 본 발명에서는 밴드갭 리엔지니어링(re-engineering)에 의하여 저저항 오믹 콘택을 얻을 수 있으며, 고온에서의 동작시에도 열적 열화에 의한 전극 재료 변형이 없는 안정된 오믹 전극 형성이 가능해진다.
다시 도 3을 참조하여, 이와 같은 구조의 급격한 금속-절연체 전이 소자(100)의 동작을 설명하면, 소오스 전극(30)과 드레인 전극(40)에 일정 크기의 바이어스를 인가하면, 소오스 전극(30)과 드레인 전극(40) 사이의 급격한 금속-절연체 전이 물질막(20) 양단에 일정 크기의 전계가 형성된다. 이 전계에 의해 급격한 금속-절연체 전이 물질막(20) 내의 정공 준위에 있는 정공들이 가전자대(valence band)로 주입되는 정공 도핑(hole doping) 현상이 발생한다. 정공 도핑 현상이 발생함에 따라 급격한 금속-절연체 전이 물질막(20)이 절연체에서 금속으로 전이하며, 그 결과 소오스 전극(30)과 드레인 전극(40) 사이로 많은 전류가 흐르게 된다.
그런데, 본 발명에 따른 급격한 금속-절연체 전이 소자(100)의 소오스 전극(30)과 드레인 전극(40)은 전극 파탄을 방지하기 위해 고융점을 가지는 Mo(또는 W)을 포함하는 제3층(26)을 오믹 콘택을 위한 Ni(또는 Cr)을 포함하는 제1층(22)과 In을 포함하는 제2층(24) 및 와이어 본딩을 위한 Au를 포함하는 제4층(28) 사이에 도입한 것이므로, 고전류, 고출력 동작시에도 Au의 열 확산에 의하여 Ni, In 등의 하부층의 저저항 특성이 저하되는 문제 및 열화 발생의 문제가 없다.
다음으로 도 5 내지 도 7을 참조하여, 수평 구조의 2단자 스위칭 소자인 급격한 금속-절연체 전이 소자(100) 제조방법을 설명한다.
먼저 도 5에서와 같이 기판(10), 바람직하게는 p형 GaAs 기판을 준비한다.
다음, 도 6에서와 같이 기판(10) 상에 급격한 금속-절연체 전이 반도체 물질, 바람직하게는 p형 GaAs층을 증착하고 패터닝하여 급격한 금속-절연체 전이 물질막(20)을 형성한다. GaAs층은 MBE 결정 성장 방법으로 증착할 수 있다. GaAs층 위에 포토레지스트막을 스핀 코터(spin-coater)로 도포하고 Cr 마스크를 이용한 포토리소그라피 공정을 수행하여 패터닝한다. 식각 방법으로는 RF-이온 밀링(ion milling)법을 사용할 수 있으며, 이러한 패터닝 공정을 거치면 도 6에서와 같이 아이솔레이션된 급격한 금속-절연체 전이 물질막(20)을 형성할 수 있다. 여기서, 기판(10) 상에 급격한 금속-절연체 전이 반도체 물질을 증착하기 전에 버퍼층을 형성하는 단계를 더 수행할 수도 있다.
다음에, 도 7에서와 같이 금속-절연체 전이 물질막(20) 위에 상호 대향하면서 이격되도록 배치되게 소오스 전극(30)과 드레인 전극(40)을 형성한다. 이를 위해, 도 4를 참조하여 설명한 바와 같이, Ni 또는 Cr을 포함하는 제1층, In을 포함하는 제2층, Mo 또는 W을 포함하는 제3층 및 Au를 포함하는 제4층으로 이루어진 적층막을 형성한다. 제1층 내지 제4층 각각은 전자-빔 증착법을 이용하여 증착한다. 그런 다음, 리프트-오프 공정을 이용하여 패터닝하여, 채널 영역으로 사용되는 급격한 금속-절연체 전이 물질막(20)의 일부 표면을 노출시키고, 이 노출 부분 양쪽으로 상호 대향하면서 이격되도록 배치되게 소오스 전극(30)과 드레인 전극(40) 모양을 형성한다. 이후, 오믹 콘택을 위한 고온 열처리를 진행하여 필요한 경계면 반응을 유도한다.
(제2 실시예)
도 8은 본 발명의 제2 실시예에 따른 급격한 금속-절연체 전이 소자(200)의 단면도로서, 수직 구조의 2단자 스위칭 소자로 구현된 예를 도시한다.
도 8을 참조하면, 기판(110) 위에 제1 전극(130), 급격한 금속-절연체 전이 물질막(120) 및 제2 전극(140)이 순차적으로 적층되는 구조를 갖는다. 즉, 두 개의 전극 중 제1 전극, 예컨대 소오스 전극(130)은 급격한 금속-절연체 전이 물질막(120) 하면에 배치되어 있고, 두 개의 전극 중 제2 전극, 예컨대 드레인 전극(140)은 급격한 금속-절연체 전이 물질막(120) 상면에 배치되어 있다.
이와 같은 금속-절연체 전이 소자(200)의 동작은, 급격한 금속-절연체 전이 물질막(130)이 금속으로 전이되어 흐르는 전류의 방향이 기판(110)에 수직 방향이라는 점을 제외하고는, 도 3 내지 도 7을 참조하여 설명한 수평 구조의 2단자 스위칭 소자인 급격한 금속-절연체 전이 소자(100)와 동일하다. 제1 전극(130), 급격한 금속-절연체 전이 물질막(120) 및 제2 전극(140)의 적층 순서를 제외하고는, 그 제조방법도 앞에서 설명한 급격한 금속-절연체 전이 소자(100)의 제조방법과 동일하다.
(제3 실시예)
도 9는 본 발명의 제3 실시예에 따른 급격한 금속-절연체 전이 소자(300)의 레이아웃이며, 도 10은 도 9의 Ⅹ-Ⅹ'선의 절단선에 대응하여 나타낸 단면도이다. 본 실시예에서 급격한 금속-절연체 전이 소자(300)는 3단자 스위칭 소자이다.
도 9 및 도 10을 참조하면, 기판(210) 위에 급격한 금속-절연체 전이 물질막(220)이 형성되어 있다. 도 9에서와 같이 급격한 금속-절연체 전이 물질막(220)은 기판(210)의 일부 표면 위에만 사각형 모양으로 배치될 수 있다. 급격한 금속-절연체 전이 물질막(220)에는 두 개의 전극, 이를테면 제1 전극과 제2 전극, 즉 소오스 전극(230)과 드레인 전극(240)이 콘택되어 있다. 소오스 전극(230)과 드레인 전극(240)은 급격한 금속-절연체 전이 물질막(220) 위에서 일정 간격, 즉 채널 길이 만큼 상호 이격되도록 배치되어 있다.
소오스 전극(230)은 급격한 금속-절연체 전이 물질막(220)의 왼쪽 측면과 일부 표면에 접착된다. 드레인 전극(240)은 급격한 금속-절연체 전이 물질막(220)의 오른쪽 측면과 일부 표면에 접착된다.
이상과 같은 급격한 금속-절연체 전이 물질막(220), 소오스 전극(230)과 드레인 전극(240)의 구조 및 형성방법은 앞에서 설명한 급격한 금속-절연체 전이 소자(100)와 동일 내지 유사하다.
이렇게 형성된 소오스 전극(230)과 드레인 전극(240), 급격한 금속-절연체 전이 물질막(220), 그리고 기판(210)의 일부의 표면 위에 도 10과 같이 게이트 절연막(250)이 형성된다. 게이트 절연막(250)으로는 유전율이 대략 43인 Ba0.5Sr0.5TiO3(BST) 유전체막을 사용할 수 있지만 이에 한정되지는 않는다. 게이트 절연막(250)으로서 BST 유전체막 대신에 다른 유전체막, 예컨대 Ta2O5와 같은 고유전율 유전체막, 또는 Si3N4, SiO2 유전체막과 같은 일반적인 절연 특성을 갖는 게이트 절연막을 사용할 수도 있다. 게이트 절연막(250) 위에는 또 다른 전극, 즉 게이트 전극(260)이 형성된다. 게이트 전극(260)도 Ni(또는 Cr)을 포함하는 제1층 /In을 포함하는 제2층/Mo(또는 W)을 포함하는 제3층/Au을 포함하는 제4층으로 이루어진 적층막을 열처리하여 형성함이 바람직하다. 이러한 게이트 전극(260)의 형성방법은 소오스 전극(230)과 드레인 전극(240)의 형성방법과 동일하다. 즉, 제1 실시예에서의 소오스 전극(30)과 드레인 전극(40) 형성방법을 그대로 이용할 수 있다.
이와 같이, 본 발명에 따른 급격한 금속-절연체 전이 소자는 수평 구조의 2단자 스위칭 소자, 수직 구조의 2 단자 스위칭 소자 및 3 단자 스위칭 소자로 다양하게 구현될 수 있으며, Ni(또는 Cr)/In/Mo(또는 W)/Au의 적층막으로 된 전극을 적어도 두 개 구비하게 된다. 이 전극은 콘택 저항이 낮으며, 전류 유입 효율을 높일 수 있고, 고출력 소자 구동시 고온 발열 반응에 의한 전극의 열적 열화를 방지할 수 있다. 따라서, 전극 파탄의 문제가 없고, 이로 인한 특성 저하가 없으며, 신뢰성이 우수하다.
본 발명에 관한 보다 상세한 내용은 다음의 구체적인 실험예들을 통하여 설명하며, 여기에 기재되지 않은 내용은 이 기술 분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 설명을 생략한다. 또한, 다음 실험예들이 본 발명을 제한하려는 것은 아니다.
(실험예)
도 3 내지 도 7을 참조하여 앞의 제1 실시예에서 설명한 것과 같은 수평 구조의 2단자 스위칭 소자를 제작하였다.
우선, 기판(10)으로서 p형 GaAs 기판을 준비하고, 그 위에 급격한 금속-절연 체 전이 물질막(20)으로서 p형 GaAs층을 두께 350nm가 되도록 MBE 결정 성장 방법으로 성장시켰다. 그런 다음, RF-이온 밀링법으로 식각하여 소자 아이솔레이션 영역을 제작하였다. 그런 다음, 전극 형성을 위한 적층막의 제1층(22)/제2층(24)/제3층(26)/제4층(28)으로서 두께가 각각 25nm, 20nm, 50nm 및 200nm인 Ni/In/Mo/Au 박막을 전자-빔 증착법을 이용하여 증착한 후, 리프트-오프 공정을 이용하여 소오스 전극과 드레인 전극 패턴으로 형성하였다. 이때 채널의 길이와 폭은 각각 5㎛, 10㎛로 하였다.
상기의 공정을 거쳐 제작한 소자에서 채널층인 GaAs층에 전압 인가에 의한 전류 유입이 이루어짐에 따라 GaAs층 내부에 정공의 유기가 일어나고, 그 때, GaAs층은 급격한 금속-절연체 전이 현상이 일어나서 GaAs층이 금속이 되어 막대한 양의 전류가 흐르는 전도성 채널이 형성되었다.
모든 조건은 상기와 동일하게 하고, 소오스 및 드레인 전극만 종래의 Cr/Au로 이루어진 수평 구조의 2단자 스위칭 소자도 비교예로서 제작하였다.
도 11은 다양한 구동 전류에 따른 급격한 금속-절연체 전이 소자의 전류-전압 특성 곡선이다. 도면에서 -△-, -○-, -□-는 구동 전류가 각각 3, 10, 15mA인 경우를 나타낸다. 도 11을 참조하면, 비교예의 경우 3mA 정도의 구동 전류에서도 전극 파탄이 일어나 쓸 수 없게 되지만, 본 발명의 경우에는 15mA의 높은 구동 전류에도 전극 파탄이 일어나지 않고 "B"로 표시한 바와 같이 Current-jump가 일어난다. 따라서, 본 발명에서와 같이 Ni/In/Mo/Au의 적층막으로 된 전극을 구비할 경우에 높은 구동 전류를 사용해도 문제가 없는 고출력 급격한 금속-절연체 전이 소 자로 구현됨을 알 수 있다.
도 12는 본 발명과 비교예에 따른 급격한 금속-절연체 전이 소자의 콘택 저항 측정을 위한 TLM(Transmission Line Measurement) 패턴이다. 도 12에서와 같이, 콘택 저항 측정을 위한 TLM 패턴(P)은 두 패턴 사이의 간격을 각기 10, 15, 20, 25㎛로 하였고 패턴 폭은 100㎛로 하여 제작하였다.
도 13과 도 14는 각각 본 발명과 비교예에 따른 급격한 금속-절연체 전이 소자에 대해 두 개의 전극 사이를 흐르는 전류량을 측정한 그래프들이다. 각 그래프에서 -□-, -○-, -△-, -▽-는 TLM 패턴 간격이 각각 10, 15, 20, 25㎛인 경우를 나타낸다.
도 13을 보면, 본 발명의 경우, TLM 패턴 간격이 10㎛일 때(-□-)에 25V의 드레인 전압에서 150㎂의 드레인 전류를 얻을 수 있다. 그런데, 도 14를 보면, 비교예의 경우, TLM 패턴 간격이 10㎛일 때(-□-)에 동일한 25V의 드레인 전압에서 50㎂의 드레인 전류를 얻을 수 있다. 따라서, 동일한 전압을 인가하더라도 본 발명의 경우가 비교예보다 세 배 이상 전류가 증가하는 효과가 있음을 확인할 수 있다. 이는 본 발명에서 채널층인 GaAs층에 접하는 첫 번째 금속으로서 Ni과 In을 사용함에 따라 기존의 Cr/Au를 사용할 경우보다 전극과 GaAs층 표면 사이의 콘택 저항이 낮아졌기 때문이다.
도 15와 도 16은 각각 본 발명과 비교예에 따른 급격한 금속-절연체 전이 소자에 대해 신뢰성을 평가한 그래프들이다. 본 발명의 경우 전류 유입량을 약 5 x 105 A/cm2 정도로 하여 수십 차례 이상 반복 측정하여도 전극 파탄이 되지 않았다. 도 15는 5회 연속 측정 결과를 도시한다. 그래프에서 -◇-, -▽-, -△-, -○-, -□-는 각각 1회, 2회, 3회, 4회, 5회째의 측정 결과를 나타낸다. 그리고, 도 17은 본 발명에 따른 급격한 금속-절연체 전이 소자를 도 15에서와 같이 5회 연속 측정한 후 촬영한 전극 패턴의 SEM 사진으로, 열화에 의한 전극 파괴 없음을 나타낸다. 그런데, 비교예의 경우에는 도 16에서와 같이 2회 측정시 열화에 의한 전극 파탄이 발생되어 단락되었다. 이와 같이, 본 발명의 경우 신뢰성이 더 우수한 것을 확인할 수 있는데, 이는 본 발명에 이용된 전극에 고융점을 가지는 Mo, W 등을 사용했기 때문이다.
다음으로, 도 18과 도 19는 각각 본 발명과 비교예에 따른 급격한 금속-절연체 전이 소자에 대해 동작 특성을 보이는 그래프들이다. 도 18에서 볼 수 있는 바와 같이, 본 발명의 경우 콘택 저항을 낮춤으로써 구동 개시 전압(Turn-On Voltage : Vt)이 10.2V 정도로 낮아졌다. 그런데, 비교예의 경우는 도 19에서 볼 수 있는 바와 같이 Vt가 23.5V 정도이다. 따라서, 본 발명의 경우에 Vt를 10V 이상 낮출 수 있다는 것을 알 수 있다. 이는 전력소비가 작으면서도 고출력을 가지는 고효율의 스위칭 소자 구현이 가능하다는 것을 의미한다.
이상, 본 발명을 바람직한 실시예들을 들어 상세하게 설명하였으나, 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다.
본 발명에 따른 급격한 금속-절연체 전이 소자는 Ni(또는 Cr)/In/Mo(또는 W)/Au의 적층막으로 된 전극을 구비하게 된다. 이 전극은 저저항 고내압이라는 특성을 가진다.
즉, 이러한 전극은 콘택 저항이 낮아 전류 유입 효율을 높일 수 있으므로 이를 구비한 급격한 금속-절연체 전이 소자의 전류 이득이 좋다. 그리고, 고출력 소자 구동시 고온 발열 반응에 의한 전극의 열적 열화를 방지할 수 있어, 이러한 전극을 구비한 급격한 금속-절연체 전이 소자는 열적으로 안정하다.
따라서, 본 발명에 따른 급격한 금속-절연체 전이 소자는 전극 파탄의 문제가 없고 이로 인한 소자 특성 저하를 방지할 수 있으므로 신뢰성이 우수하다.
Claims (20)
- 0eV 초과 2eV 이하의 에너지 갭과 정공 준위 내의 정공을 갖는 급격한 금속-절연체 전이 물질막; 및상기 급격한 금속-절연체 전이 물질막에 콘택하는 두 개의 전극을 포함하고,상기 전극은 상기 급격한 금속-절연체 전이 물질막 상에 형성되며 Ni 또는 Cr을 포함하는 제1층과, 상기 제1층 상에 형성되며 In을 포함하는 제2층과, 상기 제2층 상에 형성되며 Mo 또는 W을 포함하는 제3층과, 상기 제3층 상에 형성되며 Au을 포함하는 제4층으로 이루어진 적층막을 열처리하여 형성한 것을 특징으로 하는 급격한 금속-절연체 전이 소자.
- 제1항에 있어서, 상기 전극과 상기 급격한 금속-절연체 전이 물질막 사이에 상기 급격한 금속-절연체 전이 물질막보다 작은 밴드갭을 가지는 중간층을 더 포함하는 것을 특징으로 하는 급격한 금속-절연체 전이 소자.
- 제1항에 있어서, 상기 두 개의 전극 중 제1 전극은 상기 급격한 금속-절연체 전이 물질막 하면에 배치되어 있고, 상기 두 개의 전극 중 제2 전극은 상기 급격한 금속-절연체 전이 물질막 상면에 배치되어 있는 것을 특징으로 하는 급격한 금속-절연체 전이 소자.
- 제1항에 있어서, 상기 두 개의 전극은 상기 급격한 금속-절연체 전이 물질막 위에서 상호 대향하면서 이격되도록 배치되어 있는 것을 특징으로 하는 급격한 금속-절연체 전이 소자.
- 제4항에 있어서, 상기 두 개의 전극 위에게이트 절연막; 및상기 게이트 절연막 위에 형성되며 상기 두 개의 전극 사이의 상기 급격한 금속-절연체 전이 물질막 위에 배치되어 있는 또 하나의 전극을 더 포함하는 것을 특징으로 하는 급격한 금속-절연체 전이 소자.
- 제5항에 있어서, 상기 또 하나의 전극은 상기 게이트 절연막 상에 형성되며 Ni 또는 Cr을 포함하는 제1층과, 상기 제1층 상에 형성되며 In을 포함하는 제2층과, 상기 제2층 상에 형성되며 Mo 또는 W을 포함하는 제3층과, 상기 제3층 상에 형성되며 Au을 포함하는 제4층으로 이루어진 적층막을 열처리하여 형성한 것을 특징으로 하는 급격한 금속-절연체 전이 소자.
- GaAs로 이루어진 급격한 금속-절연체 전이 물질막; 및상기 급격한 금속-절연체 전이 물질막 위에서 상호 대향하면서 이격되도록 배치되어 있는 두 개의 전극을 포함하고,상기 전극은 상기 급격한 금속-절연체 전이 물질막 상에 형성되며 Ni 또는 Cr을 포함하는 제1층과, 상기 제1층 상에 형성되며 In을 포함하는 제2층과, 상기 제2층 상에 형성되며 Mo 또는 W을 포함하는 제3층과, 상기 제3층 상에 형성되며 Au을 포함하는 제4층으로 이루어진 적층막을 열처리하여 형성한 것을 특징으로 하는 급격한 금속-절연체 전이 소자.
- 제7항에 있어서, 상기 전극과 상기 급격한 금속-절연체 전이 물질막 사이에 InGaAs로 이루어진 중간층을 더 포함하는 것을 특징으로 하는 급격한 금속-절연체 전이 소자.
- 0eV 초과 2eV 이하의 에너지 갭과 정공 준위 내의 정공을 갖는 급격한 금속-절연체 전이 물질막을 형성하는 단계; 및상기 급격한 금속-절연체 전이 물질막에 콘택하는 두 개의 전극을 형성하는 단계를 포함하고,상기 전극을 형성하는 단계는,상기 급격한 금속-절연체 전이 물질막 상에 Ni 또는 Cr으로 구성되는 제1층과, 상기 제1층 상에 형성되며 In으로 구성되는 제2층과, 상기 제2층 상에 형성되며 Mo 또는 W으로 구성되는 제3층과, 상기 제3층 상에 형성되며 Au으로 구성되는 제4층을 구비하는 적층막을 형성하는 단계; 및상기 적층막을 열처리하는 단계를 포함하는 것을 특징으로 하는 급격한 금속-절연체 전이 소자의 제조방법.
- 제9항에 있어서, 상기 적층막의 상기 제1층 내지 제4층 각각은 전자-빔 증착(e-beam evaporation)으로 형성하는 것을 특징으로 하는 급격한 금속-절연체 전이 소자의 제조방법.
- 제9항에 있어서, 상기 적층막을 리프트-오프 공정으로 패터닝하는 단계를 더 포함하는 것을 특징으로 하는 급격한 금속-절연체 전이 소자의 제조방법.
- 제9항에 있어서, 상기 급격한 금속-절연체 전이 물질막은 GaAs층으로 형성하는 것을 특징으로 하는 급격한 금속-절연체 전이 소자의 제조방법.
- 제12항에 있어서, 상기 GaAs층은 MBE(Molecular Beam Epitaxy) 결정 성장 방법으로 형성하는 것을 특징으로 하는 급격한 금속-절연체 전이 소자의 제조방법.
- 제12항에 있어서, 상기 적층막의 상기 제2층과 상기 급격한 금속-절연체 전이 물질막을 반응시켜 상기 전극과 상기 급격한 금속-절연체 전이 물질막 사이에 InGaAs로 이루어진 중간층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 급격한 금속-절연체 전이 소자의 제조방법.
- 제9항에 있어서, 상기 적층막의 상기 제1층과 상기 급격한 금속-절연체 전이 물질막 사이의 경계면 반응을 일으키는 단계를 더 포함하는 것을 특징으로 하는 급격한 금속-절연체 전이 소자의 제조방법.
- 제9항에 있어서, 상기 적층막의 상기 제2층과 상기 급격한 금속-절연체 전이 물질막을 반응시켜 상기 전극과 상기 급격한 금속-절연체 전이 물질막 사이에 상기 급격한 금속-절연체 전이 물질막보다 작은 밴드갭을 가지는 중간층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 급격한 금속-절연체 전이 소자의 제조방법.
- 제9항에 있어서, 상기 두 개의 전극 중 제1 전극은 상기 급격한 금속-절연체 전이 물질막 하면에 배치되게 형성하고, 상기 두 개의 전극 중 제2 전극은 상기 급격한 금속-절연체 전이 물질막 상면에 배치되게 형성하는 것을 특징으로 하는 급격한 금속-절연체 전이 소자의 제조방법.
- 제9항에 있어서, 상기 두 개의 전극은 상기 급격한 금속-절연체 전이 물질막 위에서 상호 대향하면서 이격되도록 배치되게 형성하는 것을 특징으로 하는 급격한 금속-절연체 전이 소자의 제조방법.
- 제18항에 있어서, 상기 두 개의 전극 위에 게이트 절연막을 형성하는 단계; 및상기 게이트 절연막 위에 상기 두 개의 전극 사이의 상기 급격한 금속-절연 체 전이 물질막 위에 배치되어 있는 또 하나의 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 급격한 금속-절연체 전이 소자의 제조방법.
- 제18항에 있어서,상기 또 하나의 전극을 형성하는 단계는,상기 게이트 절연막 상에 Ni 또는 Cr으로 구성되는 제1층과, 상기 제1층 상에 형성되며 In으로 구성되는 제2층과, 상기 제2층 상에 형성되며 Mo 또는 W으로 구성되는 제3층과, 상기 제3층 상에 형성되며 Au으로 구성되는 제4층을 구비하는 적층막을 형성하는 단계; 및상기 적층막을 열처리하는 단계를 포함하는 것을 특징으로 하는 급격한 금속-절연체 전이 소자의 제조방법.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050039098A KR100639990B1 (ko) | 2004-12-08 | 2005-05-11 | 급격한 금속-절연체 전이 소자 및 그 제조방법 |
| JP2007544274A JP4920596B2 (ja) | 2004-12-08 | 2005-12-05 | 急激な金属−絶縁体転移素子及びその製造方法 |
| EP05821307A EP1825519A4 (en) | 2004-12-08 | 2005-12-05 | DEVICE USING METAL-INSULATION TRANSITION LAYER AND DEVICE MANUFACTURING METHOD |
| CN200580042261A CN100585874C (zh) | 2004-12-08 | 2005-12-05 | 采用突变金属-绝缘体转变层的装置及其制造方法 |
| US11/721,069 US7767501B2 (en) | 2004-12-08 | 2005-12-05 | Devices using abrupt metal-insulator transition layer and method of fabricating the device |
| PCT/KR2005/004116 WO2006062317A1 (en) | 2004-12-08 | 2005-12-05 | Device using abrupt metal-insulator transition layer and method of fabricating the device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040103063 | 2004-12-08 | ||
| KR20040103063 | 2004-12-08 | ||
| KR1020050039098A KR100639990B1 (ko) | 2004-12-08 | 2005-05-11 | 급격한 금속-절연체 전이 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060064461A KR20060064461A (ko) | 2006-06-13 |
| KR100639990B1 true KR100639990B1 (ko) | 2006-10-31 |
Family
ID=36578108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050039098A KR100639990B1 (ko) | 2004-12-08 | 2005-05-11 | 급격한 금속-절연체 전이 소자 및 그 제조방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7767501B2 (ko) |
| EP (1) | EP1825519A4 (ko) |
| JP (1) | JP4920596B2 (ko) |
| KR (1) | KR100639990B1 (ko) |
| CN (1) | CN100585874C (ko) |
| WO (1) | WO2006062317A1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100609699B1 (ko) * | 2004-07-15 | 2006-08-08 | 한국전자통신연구원 | 급격한 금속-절연체 전이 반도체 물질을 이용한 2단자반도체 소자 및 그 제조 방법 |
| KR100687760B1 (ko) * | 2005-10-19 | 2007-02-27 | 한국전자통신연구원 | 급격한 금속-절연체 전이를 하는 절연체 및 그 제조방법,이를 이용한 소자 |
| KR100825760B1 (ko) | 2006-06-02 | 2008-04-29 | 한국전자통신연구원 | 급격한 ｍｉｔ 소자, 그 소자를 이용한 ｍｉｔ 센서 및 그ｍｉｔ 센서를 포함한 경보기 및 이차전지 폭발 방지 회로 |
| JP5156023B2 (ja) * | 2006-11-08 | 2013-03-06 | シメトリックス・コーポレーション | 相関電子メモリ |
| KR101109667B1 (ko) * | 2008-12-22 | 2012-01-31 | 한국전자통신연구원 | 방열 성능이 향상된 전력 소자 패키지 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4796082A (en) * | 1987-03-16 | 1989-01-03 | International Business Machines Corporation | Thermally stable ohmic contact for gallium-arsenide |
| US5019530A (en) * | 1990-04-20 | 1991-05-28 | International Business Machines Corporation | Method of making metal-insulator-metal junction structures with adjustable barrier heights |
| US5045502A (en) * | 1990-05-10 | 1991-09-03 | Bell Communications Research, Inc. | PdIn ohmic contact to GaAs |
| JP3462720B2 (ja) | 1997-07-16 | 2003-11-05 | 三洋電機株式会社 | ｎ型窒化物半導体の電極及び前記電極を有する半導体素子並びにその製造方法 |
| US6121642A (en) | 1998-07-20 | 2000-09-19 | International Business Machines Corporation | Junction mott transition field effect transistor (JMTFET) and switch for logic and memory applications |
| US6392262B1 (en) * | 1999-01-28 | 2002-05-21 | Nec Corporation | Compound semiconductor device having low-resistive ohmic contact electrode and process for producing ohmic electrode |
| US20030020114A1 (en) * | 2001-07-25 | 2003-01-30 | Motorola, Inc. | Metal-insulator-transition field-effect transistor utilizing a compliant substrate and method for fabricating same |
| KR100433623B1 (ko) | 2001-09-17 | 2004-05-31 | 한국전자통신연구원 | 급격한 금속-절연체 상전이를 이용한 전계 효과 트랜지스터 |
| KR100484486B1 (ko) * | 2002-10-18 | 2005-04-20 | 한국전자통신연구원 | 질화물 반도체 전계 효과 트랜지스터 및 그 제조방법 |
| KR200324156Y1 (ko) | 2003-05-16 | 2003-08-21 | 김희중 | 팬티에 부착되는 남성생식기의 고환걸이대 |
| KR100576703B1 (ko) | 2003-10-23 | 2006-05-03 | 한국전자통신연구원 | 금속-절연체 상전이 고속 스위칭 소자 및 그 제조 방법 |
| KR100609699B1 (ko) * | 2004-07-15 | 2006-08-08 | 한국전자통신연구원 | 급격한 금속-절연체 전이 반도체 물질을 이용한 2단자반도체 소자 및 그 제조 방법 |
-
2005
- 2005-05-11 KR KR1020050039098A patent/KR100639990B1/ko not_active IP Right Cessation
- 2005-12-05 JP JP2007544274A patent/JP4920596B2/ja not_active Expired - Fee Related
- 2005-12-05 EP EP05821307A patent/EP1825519A4/en not_active Withdrawn
- 2005-12-05 CN CN200580042261A patent/CN100585874C/zh not_active Expired - Fee Related
- 2005-12-05 US US11/721,069 patent/US7767501B2/en not_active Expired - Fee Related
- 2005-12-05 WO PCT/KR2005/004116 patent/WO2006062317A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| EP1825519A4 (en) | 2011-01-05 |
| KR20060064461A (ko) | 2006-06-13 |
| US7767501B2 (en) | 2010-08-03 |
| WO2006062317A1 (en) | 2006-06-15 |
| CN100585874C (zh) | 2010-01-27 |
| US20090230428A1 (en) | 2009-09-17 |
| JP4920596B2 (ja) | 2012-04-18 |
| CN101073156A (zh) | 2007-11-14 |
| JP2008523587A (ja) | 2008-07-03 |
| EP1825519A1 (en) | 2007-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Pai et al. | One-dimensional nature of superconductivity at the LaAlO 3/SrTiO 3 interface | |
| KR100576703B1 (ko) | 금속-절연체 상전이 고속 스위칭 소자 및 그 제조 방법 | |
| US11532709B2 (en) | Field effect transistor including channel formed of 2D material | |
| CN106169502A (zh) | 包括金属-二维材料-半导体接触的半导体器件 | |
| KR20150008770A (ko) | 터널링 소자 및 그 제조방법 | |
| KR100639990B1 (ko) | 급격한 금속-절연체 전이 소자 및 그 제조방법 | |
| EP3181516A1 (en) | Multilayer graphene, method of forming the same, device including the multilayer graphene, and method of manufacturing the device | |
| KR960002292B1 (ko) | 초전도 전계-효과 트랜지스터 및 그의 제조 방법 | |
| JP5409626B2 (ja) | Ｇｅ基盤の金属・絶縁体転移薄膜、その金属・絶縁体転移薄膜を含むＭＩＴ素子、及びそのＭＩＴ素子の製造方法 | |
| JP5089020B2 (ja) | 基板上に作製された半導体電子デバイス | |
| KR100434534B1 (ko) | 쇼트키 터널 장벽을 이용한 단일 전자 트랜지스터 및 그 제조방법 | |
| Kleinsasser et al. | n‐InAs/GaAs heterostructure superconducting weak links with Nb electrodes | |
| EP0698926B1 (en) | Normally off-static induction thyristor | |
| CA1305260C (en) | Semiconductor device having array of conductive rods | |
| CN114566544A (zh) | 一种高迁移率自旋场效应晶体管及其制备方法 | |
| JP7182177B2 (ja) | 薄膜形成方法 | |
| JP2005005359A (ja) | 半導体を用いた電子デバイス | |
| KR102418302B1 (ko) | 다중 영미분 전달전도 특성을 갖는 반도체 소자 및 그 제조 방법 | |
| JP2651143B2 (ja) | 超伝導トランジスタ | |
| JP4056575B2 (ja) | 超伝導素子及びその製造方法 | |
| JP2740166B2 (ja) | 半導体積層構造 | |
| JP2006100632A (ja) | 有機半導体装置 | |
| JP2597743B2 (ja) | 超電導素子の作製方法 | |
| JP3249370B2 (ja) | 超電導デバイス | |
| JP2002050741A (ja) | 半導体抵抗素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111007 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |