JP5089020B2 - 基板上に作製された半導体電子デバイス - Google Patents

基板上に作製された半導体電子デバイス Download PDF

Info

Publication number
JP5089020B2
JP5089020B2 JP2005011248A JP2005011248A JP5089020B2 JP 5089020 B2 JP5089020 B2 JP 5089020B2 JP 2005011248 A JP2005011248 A JP 2005011248A JP 2005011248 A JP2005011248 A JP 2005011248A JP 5089020 B2 JP5089020 B2 JP 5089020B2
Authority
JP
Japan
Prior art keywords
electronic device
molybdenum oxide
semiconductor electronic
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005011248A
Other languages
English (en)
Other versions
JP2006202872A (ja
Inventor
隆 河東田
Original Assignee
創世理工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創世理工株式会社 filed Critical 創世理工株式会社
Priority to JP2005011248A priority Critical patent/JP5089020B2/ja
Priority to DE06000614T priority patent/DE06000614T1/de
Priority to US11/330,153 priority patent/US7557385B2/en
Priority to EP06000614A priority patent/EP1684355A3/en
Priority to TW095101470A priority patent/TWI413250B/zh
Priority to KR1020060004788A priority patent/KR101240700B1/ko
Priority to CNA2006100049723A priority patent/CN1828930A/zh
Publication of JP2006202872A publication Critical patent/JP2006202872A/ja
Application granted granted Critical
Publication of JP5089020B2 publication Critical patent/JP5089020B2/ja
Priority to KR1020120151998A priority patent/KR20130006584A/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、高耐圧電子デバイス及び耐環境電子デバイスに関し、より具体的には、窒化ガリウム（ＧａＮ）やシリコン・カーバイド（ＳｉＣ）等の広禁制帯幅をもつ既存の半導体を用いて高い降伏電圧を有する電子デバイスや耐環境電子デバイスを作製しようとすることに伴う諸問題が解決できる既存の半導体電子デバイスに用いられている材料から成る基板上に作製された新しい半導体を用いた電界効果トランジスタ、バイポーラトランジスタ、サイリスタ等の高耐圧電子デバイス及び耐環境電子デバイスに関する。
近年、バイポーラトランジスタ、電界効果トランジスタ、サイリスタ等のいわゆるパワー・デバイスと呼ばれる電子デバイスは、家電製品、自動車、工作機械、照明等きわめて広い範囲で使われるようになっている。それとともに、パワー・デバイスには高効率かつ高速に電力の変換・制御ができる特性が要求されるようになってきた。パワー・デバイスは、永年に渡り、シリコン（Ｓｉ）を用いて作製されてきたが、Ｓｉを用いることの限界が予測されるようになってきた。その限界はＳｉの禁制帯幅が約１電子ボルト（ｅＶ）と小さいことから生じることが明らかにされている。そこで、その限界を克服するために、禁制帯幅の広いいわゆるワイドギャップ半導体を用いて、パワー・デバイスを実現する研究が広く行われるようになった。具体的には、約３．４３ｅＶの禁制帯幅をもつ窒化ガリウム（ＧａＮ）や約３．２ｅＶの禁制帯幅をもつシリコン・カーバイド（ＳｉＣ）等の半導体を用いたパワー・デバイスの開発である。
一方、宇宙線や自動車のエンジンで発生する雑音、熱等々によって起こる電子デバイスの誤動作、故障も問題になってきた。雑音や熱などの厳しい環境に対して耐性を有する、いわゆる耐環境デバイスも、広い禁制帯幅をもつ半導体で形成するのが適切であることが明らかになっている。従って、この観点からもＧａＮやＳｉＣを用いた電子デバイスの開発が進められている。しかし、ＧａＮやＳｉＣを用いた電子デバイスを実用化するには、解決すべき多くの問題がある。
最も重要な問題は、適切な基板がないことである。ＧａＮに関しては、窒素の平衡蒸気圧が高いために、実用にかなうバルク結晶の成長が今だ実現しておらず、従ってＧａＮの基板は存在せず、サファイア又はシリコン・カーバイド（ＳｉＣ）が用いられている。しかし、サファイアとＧａＮの間には約１６％の格子不整があるため、ＧａＮを直接サファイア上に形成することはできない。そのため、窒化アルミニウム（ＡｌＮ）をバッファ層として、まずサファイア基板上に形成した後、ＧａＮを形成する方法がとられている。ところが、ＡｌＮはドーピングが困難な材料であり、かつ絶縁体である。従って、サファイア基板を用いることは、バイポーラトランジスタやサイリスタなど半導体の多層構造をとるデバイスの場合には、デバイス構造の設計及びデバイス作製プロセス上、きわめて不利である。一方、ＳｉＣもバルク結晶は２２００〜２４００℃の高温でなければ成長できず、それから作られる基板はきわめて高価になっている。従って、ＳｉＣを基板としたＧａＮを用いたデバイスおよびＳｉＣを用いたデバイスはいずれも、基板が、ひいてはデバイス全体がきわめて高価なものになってしまう。
次に重要な問題は、デバイスの形成が高温のプロセスによらなければならないことである。ＧａＮ又はＳｉＣの結晶層を形成するには、１０００℃以上の高温を必要とし、デバイス作製上、大きなエネルギーを必要とするだけでなく、異なる性質の結晶層が接する界面においては、原子の移動により組成が乱れたり、ドーパントの分布に変化が生じてしまう。
このような状況下、従来技術における上述の問題を解決するために、本件出願人は、先に、酸化モリブデンを用いた電子デバイスを発明し、特許出願（下記特許文献）を行った。高純度でかつ良質の結晶を作製することにより、従来の報告とは異なり、酸化モリブデンが３．４５〜３．８５ｅＶの禁制帯を有することを発見したためである。
特願２００３−１６４８５４号
特許文献１において説明されているように、従来技術における上述の問題は、電子デバイス中で電子が走行する領域に、酸化モリブデンを用いることにより解決される、ということが本願の発明者によりはじめて見出された。酸化モリブデンは従来触媒用材料として研究されているが、電界効果トランジスタ、バイポーラトランジスタ、サイリスタ等の電子デバイスへの応用は提案されていない。
一般に、電子デバイスに用いる場合の半導体材料は、高純度の結晶性のものであり、そのような材料について禁制帯幅等の物性値を測定する必要がある。しかし、従来の研究においては、触媒を用途としているため、真空蒸着で作製した試料についての測定結果が示されているものと考えられる。真空蒸着で作製した材料は、通常非晶質で、構造的に乱れたものであることは、当業者にはよく知られている。更に、真空蒸着で作製される薄膜の厚さは、一般に１００ｎｍ程度以下と薄く、１μｍの厚さの薄膜を形成することは通常ありえない。そのような薄い材料の場合は、基板の影響を受け、禁制帯幅のような物性値も、薄膜の厚さや基板によって変化することとなる。上述の禁制帯幅の値は、そのような薄い材料を測定して得られたもので、酸化モリブデンの本質的な物性値とは限らない。１００ｎｍ以上に厚く、かつ高純度の酸化モリブデンについて検討が行われなかったのは、酸化モリブデンを各種トランジスタやサイリスタのような電子デバイスに用いる意図が全くなかったためと考えられる。
先の出願（特許文献１）の明細書には、本願発明者によりなされた実験および分析により得られた知見が詳述されているが、それをまとめると次のようになる。
（ｉ）純度９９．９９％のモリブデン板を、純度９９．９９９５％の酸素中で酸化し、その物性を評価するために、５５０℃で１２０分間酸化することにより作製された酸化モリブデンの光反射特性を実測した。この試料の酸化形成された酸化モリブデン層の厚さは１０．２μｍである。結果として、光の吸収は３３８ｎｍ以下の波長で起り、３．６６ｅＶという大きな禁制帯幅の値を得た。試料の厚さが１０．２μｍと厚いことから、基板の影響はなく、この禁制帯幅は酸化モリブデン固有の値と考えられる。
（ii）酸化温度を４５０〜６５０℃と変化させて、酸化モリブデンを作製し、光反射特性から禁制帯幅を求めると、３．４５〜３．８５ｅＶの実測値を得た。一般的に、禁制帯幅特性は、材料の化学組成（酸化モリブデン）のみならず、その結晶構造に依存して決まるものであり、この測定結果は、用いた材料が比較的純粋な結晶であったことを示している。なお、より結晶性を高めることにより、さらに大きな禁制帯幅が実現される可能性がある。
（iii）上記光反射特性を示す酸化モリブデンの温度に対する電気抵抗を実測した。それによると、温度上昇とともに抵抗が減少することが示され、これは温度上昇とともにキャリヤが増加したことを意味し、そのような現象は半導体のみで起こることである（すなわち、電気抵抗の逆数である導電率を決めるキャリヤ密度以外の要因であるキャリヤ移動度は、格子振動によるキャリヤの散乱が温度上昇とともに激しくなるため減少し、金属や絶縁体のようにキャリヤの増加がなければ、導電率は減少し、抵抗は温度上昇とともに増加するため）ことから、試験に供された酸化モリブデンが明らかに半導体であることが判明した。
（iv）酸化モリブデンの結晶は、６５０℃以下の温度でモリブデン板を酸化することにより得られる。さらに、この層の上にたとえば気相成長法により、酸化モリブデンのバッファ層を形成すれば、それより上には良質の酸化モリブデンの結晶層が気相成長法にて形成できる。従って、酸化モリブデンを用いた発光デバイスは、基本的にモリブデンを基板とし、６５０℃以下の温度で作製することが可能である。
上述のように、本件出願人による先の特許出願（特許文献１）に係る発明の酸化モリブデンを用いることにより、高耐圧特性および高耐環境特性を有する電子デバイスが実現できた。
しかしながら、先の出願においては、デバイスの基板として、モリブデンを用いることとしたが、モリブデン基板は従来、電子デバイスには用いられていないため、既存の電子デバイス製造プロセスにおいて互換性がなく、加えて一般に入手できるモリブデン板は結晶でないため、チップへの加工に新たな技術の開発を必要とする。また、モリブデン板が結晶でないため、その一部を酸化して形成される酸化モリブデンの結晶の質は悪く、電子デバイスの主要部を構成する良質の酸化モリブデン結晶層の形成前に少なくとも一層のバッファ層を形成する必要がある。
従って、既存の電子デバイス作製プロセスと互換性があり、安価な基板上に形成された良質の結晶の酸化モリブデンを用いた電子デバイスを実現する必要がある。
本発明は、少なくともシリコン・カーバイド（ＳｉＣ）の禁制帯幅３．２ｅＶより大きな禁制帯幅をもち、既知の半導体では解決困難な上述の問題を解決するとともに、高耐圧性を有する電子デバイスあるいは耐環境性を有する電子デバイスを実現することを目的とする。同時に、これら電子デバイスを構成する良質の結晶層が形成できる安価な基板を提供することを目的とする。さらに、高温を必要とすることなしに、これらの電子デバイスを構成する結晶層を形成することを目的とする。
上述の課題は、本発明に従い、電子デバイス中で、電子又は正孔が走行する領域に、既存の電子デバイスに用いられている材料から成る基板上に作製された高純度の酸化モリブデンを用いることにより、解決される。
本発明において、酸化モリブデンはIV族元素半導体、III−Ｖ族化合物半導体、II−VI族化合物半導体、IV族化合物半導体、有機半導体、金属結晶もしくはそれらの誘導体又はガラスから成る基板上に、基板温度７００℃以下、多くの場合６５０℃以下で作製することができる。
本発明においては、電子デバイスを構成する半導体材料のうち、少なくとも基板上に直接形成する第１層を、新しく開発された方法により形成する。第１の材料層を形成する方法は、基本的に以下の工程から成る。
（半導体もしくはガラス等から成る）ターゲット基板およびソース金属板を準備する工程と、前記ターゲット基板およびソース金属板を洗浄する工程と、前記ターゲット基板およびソース金属板を堆積装置に設置する工程と、不活性ガス雰囲気下で、前記ターゲット基板を３５０℃以上６５０℃未満の所定の温度に、前記ソース金属板を５００℃以上８５０℃未満の所定の温度に、それぞれ加熱する工程と、堆積装置内を酸化雰囲気に置換し、堆積装置内の状態を、所望の膜厚を形成するように所定の時間維持することによって金属酸化物を形成する工程とからなる。
本発明による電子デバイスは、上記の方法によりターゲット基板上に作製した酸化モリブデンの第１の層の上に、具体的な電子デバイスを構成するのに必要な数の半導体層を、それぞれの層が有するべき特性を持つように形成することにより、実現される。
第２層以後の酸化モリブデンの層は、上述の第１層を形成するのと同様に、気相成長により形成することができる。その際、各層の厚さは堆積速度やターゲット基板およびソース金属板の温度、酸素流量等によって制御できる。また、各層の電気的特性はドーピングを行ったり、ターゲット基板またはソース金属板の温度を変えることにより、制御することができる。更に、ソース金属の種類を増すことにより、三元以上の混晶半導体層を形成することも可能である。酸化モリブデン又は酸化モリブデンを含む混晶半導体の層は、上述の気相成長の方法により、基板温度７００℃以下、多くの場合６５０℃以下で作製することができる。
ターゲット基板は、シリコン、ゲルマニウム等のIV族元素半導体、ガリウム砒素、ガリウム燐、インジウム燐、ガリウム窒化物等のIII−Ｖ族化合物半導体、酸化亜鉛、硫化カドミウム、セレン化亜鉛、セレン化テルル等のII−VI族化合物半導体、炭化ケイ素等のIV族化合物半導体、有機半導体、金属結晶もしくはそれらの誘導体又はガラスから成るものでよい。
上述したような主たる構成要素である酸化モリブデンの作製方法および基板材料の選択等を踏まえ、本発明の電子デバイスの基本構造、およびその好適な実施態様をまとめると、次のようになる。
（ｉ）本発明の半導体電子デバイスは、基本的に、IV族元素半導体、III−Ｖ族化合物半導体、IV族化合物半導体、有機半導体、金属結晶もしくはそれらの誘導体又はガラスから成る基板上に形成された酸化モリブデンから成る層を有する。
（ii）本発明の電子デバイスは、抵抗素子、ダイオード、トランジスタ、ホール素子、サーミスタ、サイリスタまたはメモリ素子として用いることができる。
（iii）本発明の電子デバイスにおいて、好適には、前記酸化モリブデンの禁制帯幅は、３．４５ｅＶ以上であり、酸化モリブデンは気相成長法によって形成されるものであり、およびデバイス層はシリコン基板上に形成されるものである。
（iv）本発明の半導体電子デバイスがサイリスタとして用いられる場合は、前記酸化モリブデンから成る層が、次のいずれかの積層構造を有する。
・第１のｐ形酸化モリブデン層、第１のｎ形酸化モリブデン層、第２のｐ形酸化モリブデン層及び第２のｎ形酸化モリブデン層を、この順序で前記基板上に積層した構造。
・酸化モリブデンのバッファ層、第１のｐ形酸化モリブデン層、第１のｎ形酸化モリブデン層、第２のｐ形酸化モリブデン層及び第２のｎ形酸化モリブデン層をこの順序で前記基板上に積層した構造。
・第１のｎ形酸化モリブデン層、第１のｐ形酸化モリブデン層、第２のｎ形酸化モリブデン層及び第２のｐ形酸化モリブデン層を、この順序で前記基板上に積層した構造。
・酸化モリブデンのバッファ層、第１のｎ形酸化モリブデン層、第１のｐ形酸化モリブデン層、第２のｎ形酸化モリブデン層及び第２のｐ形酸化モリブデン層を、この順序で前記基板上に積層した構造。
（ｖ）本発明の半導体電子デバイスが、電界効果トランジスタとして用いられる場合は、次のような構造となる。
・前記酸化モリブデンの層が、少なくとも前記電界効果トランジスタのチャンネル層として用いられる。
・デバイス特性の向上が望まれる場合は、少なくとも１つの酸化モリブデンから成るバッファ層が、前記チャネル層と前記基板との間に含まれる。
（vi）本発明の半導体電子デバイスがバイポーラトランジスタとして用いられる場合は、次のような構造となる。
・前記酸化モリブデンの層が、前記バイポーラトランジスタのエミッタ、ベースおよびコレクタの少なくとも１つの領域において用いられる。
・デバイス特性の向上が望まれる場合は、少なくとも１つの酸化モリブデンから成るバッファ層が、前記コレクタと基板との間又は前記エミッタと基板との間に含まれる。
本発明の高耐圧、高耐環境電界効果トランジスタにより、たとえば高性能の自動車のエンジン制御装置が、また高耐圧、高耐環境バイポーラトランジスタあるいはサイリスタにより、高性能の電車のモータ制御装置、原子力設備における電気機器をはじめとする多くの高電圧電気機器や厳しい環境下で使用される電気機器が実現可能となり、本発明においては特に、従来各種の半導体電子デバイスに用いられている材料から成る基板上に作製された酸化モリブデンを用いることから、従来用いられてきた半導体電子デバイスの作製技術が適用でき、デバイス構造の複雑さが無く、かつ８５０℃以下の低温での作製が可能であるため、応用可能性は著しく拡大し、産業上の利点は計り知れないものとなる。
以下、図面を参照して、本発明の好適な実施例について、具体的に説明する。
図１は、本発明の第１の実施例である電界効果トランジスタ（ＦＥＴ）（１００）の概略を示す図である。図１において、基板（１０１）はシリコンから成るが、材料としてはシリコンには限定されない。基板（１０１）の上には酸化モリブデンの層（１０２）がある。層（１０２）は以下のような工程で形成した。先ず、ターゲット基板（１０１）としてシリコン基板を、またソース金属板としてモリブデン板を準備した。次に、ターゲット基板（１０１）とソース金属板を洗浄し、乾燥させた後、堆積装置内に設置した。次に、窒素ガス雰囲気下で、前記ターゲット基板（１０１）が５３０℃に、またソース金属板が６３０℃となるように、堆積装置内を加熱した。次の工程では、前記ターゲット基板（１０１）およびソース金属板が所定の温度に達した後、堆積装置内に高純度酸素を流し、６時間保った。次の工程では雰囲気を再び窒素に変え、室温まで冷却した。層（１０２）の厚さは６．０μｍである。層（１０２）には意図的にはドーピングを行っていないが、キャリヤ密度１．０×１０16ｃｍ-3のｎ形を示す。酸素空孔がドナとして働くためと考えられる。層（１０２）はシリコン基板（１０１）と酸化モリブデンが異なる格子定数をもつことから生じる層（１０２）内の構造的乱れを、後に形成する上の層に受け継がないよう機能するバッファ層の役割を持つ。層（１０２）はデバイスの動作原理上は必ずしも必要なものではなく、デバイス特性を向上させるために形成したもので、省いてもよい。
層（１０２）上にはより良質のｎ形酸化モリブデン層（１０３）がある。酸化モリブデン層（１０３）はたとえばターゲット基板温度６００℃、ソース金属板温度６７０℃において、層（１０２）を形成したのと同様の気相成長法で形成したもので、電子密度６．０×１０16ｃｍ-3のｎ形である。層（１０３）の厚さは０．２μｍである。層（１０３）は電界効果トランジスタのチャネル層である。
層（１０３）上には白金／金の二重層から成るショットキー電極（１１０）が形成され、これは電界効果トランジスタのゲートとして働く。層（１０３）上にはまた、電極（１１０）をはさんでソース電極（１１１）およびドレイン電極（１１２）が形成され、いずれも金／チタン／金の三層構造をもつ。
ゲート長２．５μｍ、ゲート幅１００μｍとしてシミュレーションした結果、相互コンダクタンスは最大３０ｍＳ／ｍｍとなり、優れたＦＥＴ特性が得られた。図２にシミュレーションにより得られた５００℃における電流−電圧特性を示す。また、耐圧はソース・ゲート間の電流−電圧測定において、１００Ｖ以上で変化がないことが明らかになった。これらのシミュレーションにおいて、酸化モリブデンの禁制帯幅は３．７５ｅＶとした。以上の結果から、酸化モリブデンを用いれば、優れた耐環境電界効果トランジスタが、高価格な基板や高温プロセスを必要とせず、実現できることが明らかとなった。
図３は、本発明の第２の実施例であるバイポーラトランジスタ（２００）の概略を示す。図３において、基板（２０１）はシリコンから成るが、材料としてはシリコンには限定されない。基板（２０１）の上には、酸化モリブデンの層（２０２）がある。層（２０２）は以下のような工程で形成した。先ず、ターゲット基板（２０１）としてシリコン基板を、またソース金属板としてモリブデン板を準備した。次に、ターゲット基板（２０１）及びソース金属板を洗浄し、乾燥させた後、堆積装置内に設置した。次に、窒素ガス雰囲気下で、前記ターゲット基板（２０１）が５３０℃に、またソース金属板が６３０℃となるように、堆積装置内を加熱した。次の工程では、前記ターゲット基板（２０１）およびソース金属板が所定の温度に達した後、堆積装置内に高純度酸素を流し、６時間保った。次の工程では雰囲気を再び窒素に変え、室温まで冷却した。層（２０２）の厚さは６．０μｍである。層（２０２）には意図的にはドーピングを行っていないが、キャリヤ密度１．０×１０16ｃｍ-3のｎ形を示す。酸素空孔がドナとして働くためと考えられる。層（２０２）はシリコン基板（２０１）と酸化モリブデンが異なる格子定数をもつことから生じる層（２０２）内の構造的乱れを、後に形成する上の層に受け継がないよう機能するバッファ層の役割を持つ。層（２０２）はデバイスの動作原理上は必ずしも必要なものではなく、デバイス特性を向上させるために形成したもので、省いてもよい。
層（２０２）上にはより良質のｎ形酸化モリブデン層（２０３）がある。酸化モリブデン層（２０３）はたとえばターゲット基板温度６００℃、ソース金属板温度６７０℃において、層（２０２）を形成したのと同様の気相成長法で形成したもので、電子密度６．０×１０16ｃｍ-3のｎ形である。層（２０３）の厚さは４５０ｎｍで、バイポーラトランジスタ（２００）のコレクタとして働く。層（２０３）の上には亜鉛をドープしたｐ形酸化モリブデンの層（２０４）がある。層（２０４）は、ターゲット基板温度を５５０℃、ソース金属板温度を６５０℃とし、ソース金属板とターゲット基板間の６４０℃の位置にドーパント源の酸化亜鉛（ＺｎＯ）の粉末を置いて、層（２０２）を形成したのと同様の工程で作製した。層（２０４）は厚さ３５０ｎｍ、正孔密度２．０×１０17ｃｍ-3のｐ形で、バイポーラトランジスタ（２００）のベースとして働く。層（２０４）の上には、バイポーラトランジスタ（２００）のエミッタとして働くｎ形の酸化モリブデン層（２０５）がある。層（２０５）はターゲット基板（２０１）の温度を６３０℃、ソース金属板の温度を７００℃とし、層（２０２）を形成したのと同様の気相成長法で形成した。層（２０５）の厚さは４００ｎｍ、電子密度３．０×１０17ｃｍ-3のｎ形である。図３に示されるように、エミッタ層（２０５）はベース層（２０４）上にベース電極（２１１）が形成できるよう、層（２０４）の周辺部以外の部分に形成される。エミッタ層（２０５）上には、エミッタ電極（２１２）が形成される。エミッタ電極（２１２）はアルミニウム／チタン二重層で、ベース電極（２１１）はニッケル／チタン／金の三層構造で形成されている。コレクタ電極（２１０）は金から成り、層（２０２）およびシリコン基板（２０１）がともに導電性であることから、シリコン基板（２０１）の裏面に形成されている。
図４は、図３に示したバイポーラトランジスタ（２００）についてシミュレーションした５００℃における電流−電圧特性を示す図である。図４は、酸化モリブデンを用いたバイポーラトランジスタが、５００℃の高温でも、安定に動作することを示している。ＧａＮを用いたバイポーラトランジスタでは、３００℃で動作することがこれまでに確認されているが、酸化モリブデンを用いることにより、更に高温で動作するバイポーラトランジスタが実現されることになる。しかも、高価な基板を必要とせず、デバイス作製プロセスにおいても１０００℃を超えるような高温の加熱処理を必要としない。
図５は、第３の実施例であるサイリスタ（３００）の構造の概念図である。図５には動作原理上主要な要素のみが示されている。図５において、サイリスタ（３００）はシリコンの基板（３０１）を含むが、基板材料はシリコンには限定されない。基板（３０１）上にはバッファ層（３０２）、ｐ形酸化モリブデンの層（３０３）、ｎ形酸化モリブデンの層（３０４）、ｐ形酸化モリブデンの層（３０５）及びｎ形酸化モリブデンの層（３０６）を含むが、これらの層はいずれも第１及び第２の実施例で述べたのと同様の気相成長法で作製した。バッファ層（３０２）はターゲット基板温度及びドーパント源である酸化亜鉛の温度をともに６００℃とし、ソース金属板温度を６８０℃として形成した。厚さは６．０μｍで、ｐ形である。層（３０３）はターゲット基板温度を６００℃、酸化亜鉛の温度を６５０℃、およびソース金属板温度を６７０℃として形成した。厚さは５０ｎｍ、正孔密度は７．０×１０17ｃｍ-3である。層（３０３）の上にはｎ形酸化モリブデンの層（３０４）がある。層（３０４）はターゲット基板温度５４０℃、ソース金属板温度６４０℃で形成され、電子密度２．０×１０16ｃｍ-3、厚さ１６０ｎｍである。層（３０４）の上にはｐ形酸化モリブデンの層（３０５）がある。層（３０５）はターゲット基板温度５３０℃、酸化亜鉛温度６１０℃、ソース金属板温度６３０℃で形成され、厚さ８０ｎｍ、正孔密度７．０×１０16ｃｍ-3である。層（３０５）の上にはその周辺部以外の部分に、ｎ形酸化モリブデンの層（３０６）が形成されている。層（３０６）はターゲット基板温度６３０℃、ソース金属板温度７００℃で形成され、厚さ６０ｎｍ、電子密度は３．０×１０17ｃｍ-3である。層（３０６）の上にはカソード電極（３１１）が、層（３０５）の露出した周辺部にはゲート電極（３１２）が、またシリコン基板裏面にはアノード電極（３１３）が形成されている。カソード電極（３１１）はアルミニウム／チタンの二重層で、ゲート電極（３１２）はニッケル／チタン／金の三重層で、アノード電極（３１３）は金で形成されている。
図５にその構造が示されたサイリスタについて、酸化モリブデンの禁制帯幅を３．７５ｅＶとして動作のシミュレーションを行った結果、繰り返しオフ電圧は５２００Ｖ、可制御オン電流は５０００Ａであった。ＳｉＣを用いた同型のサイリスタでは、繰り返しオフ電圧は４５００Ｖ、可制御オン電流は４０００Ａであることが知られており、これと比較すると、酸化モリブデンを用いて作製したサイリスタは、ＳｉＣを用いたサイリスタよりも著しく優れた特性をもつことがわかる。なお、ＧａＮを用いたサイリスタについては報告がなされていない。
図６は、シミュレーションにより得られた耐圧とオン抵抗の関係を示す図である。図中の直線（１００１）は禁制帯幅３．７５ｅＶをもつ酸化モリブデンを用いたサイリスタの場合であり、また直線（１００２）はＳｉＣを、直線（１００３）はＳｉを用いた場合についての結果である。この図からも酸化モリブデンを用いることにより、ＳｉやＳｉＣを用いたサイリスタに比べ、きわめて優れたサイリスタが実現できることがわかる。
以上のように、酸化モリブデンを用いることによって、高価な基板を必要とすることなく、しかも高温下での作製プロセスによらず、既存のサイリスタに比べ優れた特性を有するサイリスタが実現できることが明らかである。
なお、図５にはカソード電極が形成された最も上の層から、下に向かって各層の伝導形がｎｐｎｐとなる構造が示されているが、サイリスタとしては原理的にはｐｎｐｎでもさしつかえない。
また、バイポーラトランジスタは２つのｐｎ接合を含むが、バイポーラトランジスタが形成できるということは、当然にｐｎ接合１個を含むダイオードが形成できることは、当業者には明らかである。従って、ｐｎ接合ダイオードも本発明の技術的範囲に含まれる。
また、本発明の方法において、酸化モリブデンの層は、基板温度７００℃以下、多くの場合６５０度以下で作製することができるが、電子デバイスの構造又はその製造プロセス上、特に制約がなければ、これ以上の温度で作製することは可能である。
以上のように、主としてトランジスタおよびサイリスタに本発明に係る従来各種の半導体電子デバイスに用いられている材料から成る基板上に作製された高純度酸化モリブデンを応用する例を詳細に説明してきたが、本発明の技術的範囲はこれらに限定されるものではない。本発明の高純度酸化モリブデンは、その大きい禁制帯幅、および／又は製造の容易さを利する。加えて、ＧａＮを用いた電子デバイスやＳｉＣを用いた電子デバイスで問題となっている基板に関する諸問題、特にサファイア基板を用いた場合、絶縁性であるため、その上に電極が形成できず、デバイス構造及び作製プロセスが複雑になることや、基板が高価であったり、大口径化が困難であるといった問題が本発明により解決される。これらの点は、当業者には周知のデバイスおよび今後開発されるデバイスにも広く適用することが可能である。これらも本発明の技術的範囲に含まれるものである。
本発明の第１の実施例である電界効果トランジスタの構造を概念的に示す図である。 図１にその構造が示された電界効果トランジスタについて、シミュレーションにより得られた５００℃における電流−電圧特性を示す図である。 本発明の第２の実施例であるバイポーラトランジスタの構造を概念的に示す図である。 図３にその構造が示されたバイポーラトランジスタについて、シミュレーションにより得られた５００℃における電流−電圧特性を示す図である。 本発明の第３の実施例であるサイリスタの構造を概念的に示す図である。 酸化モリブデンを用いたサイリスタについて、シミュレーションにより得られた耐圧とオン抵抗の関係を示す図である。
符号の説明
１００ 電界効果トランジスタ
１０１ 基板
１０２ 層
１０３ 酸化モリブデン層
１１０ ショットキー電極
１１１ ソース電極
１１２ ドレイン電極
２００ バイポーラトランジスタ
２０１ 基板
２０２ 層
２０３ ｎ形酸化モリブデン層、層
２０４ ｐ形酸化モリブデン層、層
２０５ ｎ形酸化モリブデン層、層
２１０ コレクタ電極
２１１ ベース電極
２１２ エミッタ電極
３００ サイリスタ
３０１ 基板
３０２ 層
３０３ ｐ形酸化モリブデン層、層
３０４ ｎ形酸化モリブデン層、層
３０５ ｐ形酸化モリブデン層、層
３０６ ｎ形酸化モリブデン層、層
３１１ カソード電極
３１２ ゲート電極
３１３ アノード電極
１００１，１００２，１００３ 直線

Claims (15)

  1. 半導体電子デバイスであって、前記半導体電子デバイスが、ダイオード、トランジスタ又はサイリスタであり、
    IV族元素半導体、III−Ｖ族化合物半導体、IV族化合物半導体、有機半導体、金属結晶もしくはそれらの誘導体又はガラスから成る、半導体電子デバイスの動作原理上は必要としない基板上に形成された、半導体電子デバイスの動作原理上不可欠な酸化モリブデンから成る結晶層を有することを特徴とする半導体電子デバイス。
  2. 請求項１に記載の半導体電子デバイスにおいて、
    前記酸化モリブデンの禁制帯幅が、３．４５ｅＶ以上３．７０ｅＶ未満である半導体電子デバイス。
  3. 請求項１に記載の半導体電子デバイスにおいて、
    前記酸化モリブデンから成る結晶層が、気相成長法によって形成されるものである半導体電子デバイス。
  4. 請求項１に記載の半導体電子デバイスにおいて、
    酸化モリブデンから成る結晶層がシリコン基板上に形成されている半導体電子デバイス。
  5. 請求項１に記載の半導体電子デバイスにおいて、
    前記半導体電子デバイスがサイリスタであり、および
    前記酸化モリブデンから成る結晶層が、第１のｐ形酸化モリブデン層、第１のｎ形酸化モリブデン層、第２のｐ形酸化モリブデン層及び第２のｎ形酸化モリブデン層を、この順序で前記基板上に積層した構造を有する半導体電子デバイス。
  6. 請求項１に記載の半導体電子デバイスにおいて、
    前記半導体電子デバイスがサイリスタであり、及び
    前記酸化モリブデンから成る結晶層が、酸化モリブデンのバッファ層、第１のｐ形酸化モリブデン層、第１のｎ形酸化モリブデン層、第２のｐ形酸化モリブデン層及び第２のｎ形酸化モリブデン層をこの順序で前記基板上に積層した構造を有する半導体電子デバイス。
  7. 請求項１に記載の半導体電子デバイスにおいて、
    前記半導体電子デバイスがサイリスタであり、及び
    前記酸化モリブデンから成る結晶層が、第１のｎ形酸化モリブデン層、第１のｐ形酸化モリブデン層、第２のｎ形酸化モリブデン層及び第２のｐ形酸化モリブデン層を、この順序で前記基板上に積層した構造を有する半導体電子デバイス。
  8. 請求項１に記載の半導体電子デバイスにおいて、
    前記半導体デバイスがサイリスタであり、及び
    前記酸化モリブデンから成る結晶層が、酸化モリブデンのバッファ層、第１のｎ形酸化モリブデン層、第１のｐ形酸化モリブデン層、第２のｎ形酸化モリブデン層及び第２のｐ形酸化モリブデン層を、この順序で前記基板上に積層した構造を有する半導体電子デバイス。
  9. 請求項５ないし８のうちのいずれかに記載の半導体電子デバイスにおいて、
    前記基板が、シリコンから成るものである半導体電子デバイス。
  10. 請求項１に記載の半導体電子デバイスにおいて、
    前記半導体電子デバイスが電界効果トランジスタであり、および
    前記酸化モリブデンから成る結晶層は、少なくとも該電界効果トランジスタのチャンネル層として用いられるものである半導体電子デバイス。
  11. 請求項１に記載の半導体電子デバイスにおいて、
    前記半導体電子デバイスが電界効果トランジスタであり、および
    前記酸化モリブデン層がシリコン基板上に形成されるものである半導体電子デバイス。
  12. 請求項１に記載の半導体電子デバイスにおいて、
    前記半導体電子デバイスが電界効果トランジスタであり、および
    少なくとも１つの酸化モリブデンから成るバッファ層が、前記電界効果トランジスタのチャネル層と前記基板との間に含まれる半導体電子デバイス。
  13. 請求項１に記載の半導体電子デバイスにおいて、
    前記半導体電子デバイスがバイポーラトランジスタであり、及び
    前記酸化モリブデンから成る結晶層が、前記バイポーラトランジスタのエミッタ、ベースおよびコレクタを構成する半導体電子デバイス。
  14. 請求項１に記載の半導体電子デバイスにおいて、
    前記半導体電子デバイスがバイポーラトランジスタであり、および
    前記酸化モリブデンから成る結晶層がシリコン基板上に形成されるものである半導体電子デバイス。
  15. 請求項１記載の半導体電子デバイスにおいて、
    前記半導体電子デバイスがバイポーラトランジスタであり、および
    少なくとも１つの酸化モリブデンから成るバッファ層が、前記バイポーラトランジスタのコレクタと基板との間又は前記バイポーラトランジスタのエミッタと基板との間に含まれる半導体電子デバイス。
JP2005011248A 2005-01-19 2005-01-19 基板上に作製された半導体電子デバイス Expired - Fee Related JP5089020B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2005011248A JP5089020B2 (ja) 2005-01-19 2005-01-19 基板上に作製された半導体電子デバイス
US11/330,153 US7557385B2 (en) 2005-01-19 2006-01-12 Electronic devices formed on substrates and their fabrication methods
EP06000614A EP1684355A3 (en) 2005-01-19 2006-01-12 Semiconductor devices comprising molybdenum oxide and their fabrication methods
DE06000614T DE06000614T1 (de) 2005-01-19 2006-01-12 Halbleiteranordnungen mit Molybdänoxid und Verfahren zur Herstellung
TW095101470A TWI413250B (zh) 2005-01-19 2006-01-13 半導體電子裝置
KR1020060004788A KR101240700B1 (ko) 2005-01-19 2006-01-17 기판상에 형성된 전자 장치 및 그 제조 방법
CNA2006100049723A CN1828930A (zh) 2005-01-19 2006-01-18 在基片上形成的电子器件及其制造方法
KR1020120151998A KR20130006584A (ko) 2005-01-19 2012-12-24 기판상에 형성된 전자 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005011248A JP5089020B2 (ja) 2005-01-19 2005-01-19 基板上に作製された半導体電子デバイス

Publications (2)

Publication Number Publication Date
JP2006202872A JP2006202872A (ja) 2006-08-03
JP5089020B2 true JP5089020B2 (ja) 2012-12-05

Family

ID=36143331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005011248A Expired - Fee Related JP5089020B2 (ja) 2005-01-19 2005-01-19 基板上に作製された半導体電子デバイス

Country Status (7)

Country Link
US (1) US7557385B2 (ja)
EP (1) EP1684355A3 (ja)
JP (1) JP5089020B2 (ja)
KR (2) KR101240700B1 (ja)
CN (1) CN1828930A (ja)
DE (1) DE06000614T1 (ja)
TW (1) TWI413250B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4519423B2 (ja) * 2003-05-30 2010-08-04 創世理工株式会社 半導体を用いた光デバイス
JP4351869B2 (ja) * 2003-06-10 2009-10-28 隆 河東田 半導体を用いた電子デバイス
JP4603370B2 (ja) * 2005-01-18 2010-12-22 創世理工株式会社 基板上に作製された半導体光デバイスおよびその作製方法
JP5214194B2 (ja) * 2007-08-10 2013-06-19 住友化学株式会社 金属ドープモリブデン酸化物層を含む有機エレクトロルミネッセンス素子及び製造方法
EP2674992A1 (en) 2012-06-15 2013-12-18 Imec Led and method for making led
CN107946322A (zh) * 2017-12-15 2018-04-20 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
JP2020205405A (ja) 2019-06-17 2020-12-24 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． メモリスタ、及びそれを含むニューロモーフィック装置
KR20230116914A (ko) 2020-12-07 2023-08-04 오티아이 루미오닉스 인크. 핵 생성 억제 코팅 및 하부 금속 코팅을 사용한 전도성 증착 층의 패턴화

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR972330A (fr) * 1941-02-01 1951-01-29 Redresseurs statiques de courant et leur procédé de fabrication
JPS5128983B1 (ja) 1966-10-28 1976-08-23
US3728594A (en) 1971-11-17 1973-04-17 Rca Corp Electroluminescent device comprising a transition metal oxide doped with a trivalent rare earth element
JPS597719B2 (ja) 1975-10-11 1984-02-20 田辺製薬株式会社 シチジン誘導体の製法
US4373145A (en) 1979-06-18 1983-02-08 Ford Motor Company Thin film electroluminescent device
US4965594A (en) 1986-02-28 1990-10-23 Canon Kabushiki Kaisha Liquid jet recording head with laminated heat resistive layers on a support member
JPH0663799B2 (ja) 1987-10-05 1994-08-22 株式会社村田製作所 熱型流量検出装置
US5401587A (en) 1990-03-27 1995-03-28 Kabushiki Kaisha Toyota Chuo Kenkyusho Anisotropic nanophase composite material and method of producing same
DE69123422T2 (de) * 1990-04-24 1997-06-05 Ramtron Int Corp Halbleiteranordnung mit ferroelektrischem material und verfahren zu deren herstellung
US5838029A (en) 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
US6202471B1 (en) 1997-10-10 2001-03-20 Nanomaterials Research Corporation Low-cost multilaminate sensors
JP4183299B2 (ja) 1998-03-25 2008-11-19 株式会社東芝 窒化ガリウム系化合物半導体発光素子
EP1094294B1 (fr) * 1999-10-22 2002-12-04 Brown & Sharpe Tesa S.A. Dispositif de mesure de déplacement linéaire ou angulaire
JP2002055226A (ja) 2000-08-07 2002-02-20 Nippon Sheet Glass Co Ltd 偏光素子及びその製造方法
JP2002217425A (ja) 2001-01-16 2002-08-02 Sanken Electric Co Ltd 半導体装置用電極、半導体装置及びその製造方法
US6498358B1 (en) * 2001-07-20 2002-12-24 Motorola, Inc. Structure and method for fabricating an electro-optic system having an electrochromic diffraction grating
US7956349B2 (en) 2001-12-05 2011-06-07 Semiconductor Energy Laboratory Co., Ltd. Organic semiconductor element
US6627959B1 (en) 2002-04-16 2003-09-30 Boston Microsystems, Inc. P-n junction sensor
JP4519423B2 (ja) * 2003-05-30 2010-08-04 創世理工株式会社 半導体を用いた光デバイス
JP4351869B2 (ja) * 2003-06-10 2009-10-28 隆 河東田 半導体を用いた電子デバイス
US7520790B2 (en) * 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
US20050240501A1 (en) * 2004-04-23 2005-10-27 Liang-Jung Huang Global financial commodity bull/bear positioning device
US7372070B2 (en) * 2004-05-12 2008-05-13 Matsushita Electric Industrial Co., Ltd. Organic field effect transistor and method of manufacturing the same
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP4603370B2 (ja) 2005-01-18 2010-12-22 創世理工株式会社 基板上に作製された半導体光デバイスおよびその作製方法

Also Published As

Publication number Publication date
EP1684355A2 (en) 2006-07-26
JP2006202872A (ja) 2006-08-03
DE06000614T1 (de) 2007-01-18
TW200701450A (en) 2007-01-01
CN1828930A (zh) 2006-09-06
US20060157695A1 (en) 2006-07-20
KR20060084366A (ko) 2006-07-24
US7557385B2 (en) 2009-07-07
KR101240700B1 (ko) 2013-03-18
KR20130006584A (ko) 2013-01-17
EP1684355A3 (en) 2009-03-18
TWI413250B (zh) 2013-10-21

Similar Documents

Publication Publication Date Title
KR102100415B1 (ko) 터널링 소자 및 그 제조방법
JP5089020B2 (ja) 基板上に作製された半導体電子デバイス
KR101824124B1 (ko) 반도체 장치 및 그 제작 방법
JP2542448B2 (ja) 電界効果トランジスタおよびその製造方法
CN111668315B (zh) 氧化物半导体基板及肖特基势垒二极管元件
KR102526649B1 (ko) 이차원 물질을 포함하는 반도체소자 및 그 제조방법
WO2015056714A1 (ja) ｎ型窒化アルミニウム単結晶基板、および縦型窒化物半導体デバイス
JPH0422172A (ja) 半導体装置
US20070164312A1 (en) Electronic devices formed of high-purity molybdenum oxide
TWI751999B (zh) 半導體元件及使用其之電氣機器
CN111969046A (zh) 高线性度增强型氮化镓高电子迁移率晶体管及制备方法
WO2010007333A1 (en) Semiconductor material
KR101665863B1 (ko) 정류 다이오드 및 그 제조방법
TW201911421A (zh) 三族氮化物高速電子遷移率場效應電晶體元件
JP5070229B2 (ja) 半導体を用いた電子デバイス
Petrenko et al. Current state of Ga 2 O 3-based electronic and optoelectronic devices. Brief review
KR101659815B1 (ko) 탄소나노튜브 트랜지스터 어레이 및 탄소 나노튜브 트랜지스터의 제조 방법
JP2019201199A (ja) 積層体および半導体装置
JPS58212178A (ja) 薄膜電界効果トランジスタおよびその製造方法
Chen et al. Low-temperature electrical characterization of p-and n-type MoTe 2 transistors
JP2023034252A (ja) 電界効果トランジスタおよび電界効果トランジスタの製造方法
JPH0556849B2 (ja)
KR19980043739A (ko) 단 전자 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071205

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120816

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120911

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees