DE69123422T2 - Halbleiteranordnung mit ferroelektrischem material und verfahren zu deren herstellung - Google Patents
Halbleiteranordnung mit ferroelektrischem material und verfahren zu deren herstellungInfo
- Publication number
- DE69123422T2 DE69123422T2 DE69123422T DE69123422T DE69123422T2 DE 69123422 T2 DE69123422 T2 DE 69123422T2 DE 69123422 T DE69123422 T DE 69123422T DE 69123422 T DE69123422 T DE 69123422T DE 69123422 T2 DE69123422 T2 DE 69123422T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- ferroelectric
- conductive
- oxide
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 238000000034 method Methods 0.000 title claims description 13
- 239000000463 material Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title description 8
- 229910052751 metal Inorganic materials 0.000 claims description 56
- 239000002184 metal Substances 0.000 claims description 56
- 239000003990 capacitor Substances 0.000 claims description 51
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 36
- 229910021332 silicide Inorganic materials 0.000 claims description 29
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 29
- 229910052760 oxygen Inorganic materials 0.000 claims description 26
- 239000001301 oxygen Substances 0.000 claims description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 22
- 229910052702 rhenium Inorganic materials 0.000 claims description 13
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 11
- 229910052697 platinum Inorganic materials 0.000 claims description 11
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 8
- 229910052707 ruthenium Inorganic materials 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 5
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- DYIZHKNUQPHNJY-UHFFFAOYSA-N oxorhenium Chemical compound [Re]=O DYIZHKNUQPHNJY-UHFFFAOYSA-N 0.000 claims description 3
- 229910003449 rhenium oxide Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 229910000476 molybdenum oxide Inorganic materials 0.000 claims 2
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 claims 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 1
- 239000010937 tungsten Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 165
- 230000015654 memory Effects 0.000 description 18
- 238000009792 diffusion process Methods 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 7
- 229910003781 PbTiO3 Inorganic materials 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- WXBOMIKEWRRKBB-UHFFFAOYSA-N rhenium(iv) oxide Chemical compound O=[Re]=O WXBOMIKEWRRKBB-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 150000002926 oxygen Chemical class 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 229910020698 PbZrO3 Inorganic materials 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- JKQOBWVOAYFWKG-UHFFFAOYSA-N molybdenum trioxide Chemical compound O=[Mo](=O)=O JKQOBWVOAYFWKG-UHFFFAOYSA-N 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 229910008484 TiSi Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
- Die Erfindung betrifft einen ferroelektrischen Kondensator zur Verwendung in einer Halbleitervorrichtung für einen nichtflüchtigen Speicher sowie ein Verfahren zur Herstellung desselben.
- Ein nichtflüchtiger Speicher, bei dem ein ferroelektrisches Material mit einer durch eine angelegte Spannung entgegengesetzter Polarität reversiblen Polarisation verwendet wird, weist im Prinzip gleiche Einschreib- und Auslesezeiten auf. Darüberhinaus wird im Ruhezustand (während der Haltezeit) die Polarisation (verbleibende Polarisation) auch ohne angelegte Spannung aufrecht erhalten, so daß dieser nichtflüchtige Speicher ideal erscheint.
- Es wurden bisher nichtflüchtige Halbleiterspeicher mit ferroelektrischen Kondensatoren vorgeschlagen, bei denen sich der ferroelektrische Kondensator auf einem Silizium(Si)-Substrat befindet (siehe das US-Patent Nr. 4 149 302) und bei denen sich auf der Gate-Elektrode eines MIS- Transistors eine ferroelektrische Schicht befindet (siehe das US-Patent Nr. 3 832 700).
- Eine typische nichtflüchtige Speicherzelle, wie sie in der Fig. 8 gezeigt ist, weist generell einen Schaltungsaufbau auf, bei dem die Gate-Elektrode G eines N-Typ-MOS- Transistors Tr mit einer Wortleitung W verbunden ist. Die Drain-Elektrode D ist mit einer Bitleitung B verbunden und die Source-Elektrode S mit der einen Elektrode eines ferroelektrischen Kondensators C. Die andere Elektrode des ferroelektrischen Kondensators C ist mit einer Plattenleitung P verbunden. Ein Beispiel für einen Halbleiteraufbau mit einer solchen Speicherzelle ist in der Fig. 9 gezeigt. Die in der Fig. 9 gezeigte Halbleiterstruktur beinhaltet einen N-Typ- MOS-Transistor Tr. Der Transistor Tr umfaßt eine Gate-Elektrode 3 aus Polysilizium (polykristallinem Silizium), die über einer Gate-Oxidschicht 2 auf einem P-Typ-Siliziumsubstrat 1 ausgebildet ist, einen hoch konzentrierten N-Typ- Sourcebereich 4 und einen Drainbereich 5, die selbstausrichtend im Siliziumsubstrat 1 eindiffundiert und ausgeformt sind, und einen ferroelektrischen Kondensator C, der auf einer Zwischen-Isolierschicht 7 wie Phosphorglas auf einer die Elemente trennenden lokalen Oxidschicht (LOCOS) 6 ausgebildet ist. Der ferroelektrische Kondensator C auf der Zwischen- Isolierschicht 7 wird durch aufeinanderfolgendes Aufbringen einer unteren Elektrode 8 aus z.B. Platin (Pt), einer ferroelektrischen Schicht 9 aus z.B. PZT und einer oberen Elektrode 10 aus z.B. Aluminium (Al) ausgebildet. Der Sourcebereich 4 und die obere Elektrode 10 sind als hoch konzentrierte Diffusionsbereiche über ein Kontaktloch 11 mit einer Leitung 12 aus Al verbunden. Über dem Transistor Tr befindet sich eine zweite Zwischen-Isolierschicht 13 aus z.B. Phosphorglas.
- Beim Herstellen des ferroelektrischen Kondensators C mittels der Zwischen-Isolierschicht 7 auf der lokalen Oxidschicht 6 wird der ferroelektrische Kondensator C dadurch ausgebildet, daß der Platz auf der lokalen Oxidschicht 6 verwendet wird. Die Länge der Leitung 12 vom Sourcebereich 4 zur oberen Elektrode 10 ist jedoch redundant und erhöht die Größe der von der Speicherzelle eingenommenen Fläche. Während eine Speicherzelle mit diesem Aufbau eine Erhöhung der Zellenfläche ergibt, kann doch gesagt werden, daß sie aus den unten angegebenen Gründen ein realistischer Aufbau ist. Der Erfinder der vorliegenden Erfindung stellte in einem Experiment eine Speicherzelle mit eine Aufbau her, bei dem sich eine ferroelektrische Schicht 9 direkt an einem Sourcebereich 4 befindet, wie es in der Fig. 10 gezeigt ist. Auf der ferroelektrischen Schicht 9 wurde eine obere Elektrodenleitung 14 aus Polysilizium ausgebildet, und der Sourcebereich 4 diente selbst als untere Elektrode. Nach der Ausbildung der ferroelektrischen Schicht 9 war es jedoch erforderlich, eine Sauerstoff-Temperaturbehandlung auszuführen, um die Kristallisierbarkeit der Schicht zu verbessern und die spezifische Dielektrizitätskonstante εr zu erhöhen. Wegen der starken Reaktivität des Sauerstoffs im Sauerstoff-Temperaturbehandlungsschritt bildet sich zwischen dem Sourcebereich 4 und der ferroelektrischen Schicht 9 jedoch unvermeidlich eine Siliziumoxidschicht (SiO&sub2;) 15 aus. Wenn diese Schicht 15 sehr dünn ist, wie es in der Fig. 11(A) gezeigt ist, wird die Siliziumoxidschicht 15 zu einem Reihenkontaktwiderstand R&sub0;. Das Vorhandensein dieses parasitären Kontaktwiderstandes R&sub0; ergibt eine Verzögerung in der Zugriffszeit. Wenn die Schicht 15 relativ dick ist, wird sie zu einem parasitären Reihenkondensator C&sub0;, wie es in der Fig. 11(B) gezeigt ist. In diesem Fall ist die Kapazität des Speichers gleich der zusammengesetzten Kapazität des parasitären Kondensators C&sub0; und des ferroelektrischen Kondensators C in Reihe. Am parasitären Kondensator C&sub0; liegt ein Teil der Sourcespannung an. Damit die Siliziumoxidschicht 15 aufgrund dieser Teilspannung nicht dielektrisch durchbricht, ist es erforderlich, entweder eine ziemlich dicke Schicht auszubilden oder die Teilspannung zu unterdrücken. Wenn die Siliziumoxidschicht 15 ziemlich dick ist, wird auch die Teilspannung groß, so daß der Druckwiderstand nicht wesentlich verbessert wird. Darüberhinaus ist es, um die Teilspannung direkt zu unterdrücken, erforderlich, entweder die Siliziumoxidschicht 15 sehr dünn zu machen oder die ferroelektrische Schicht 9 sehr dick. Es ist jedoch wegen der oben genannten Sauerstoff-Temperaturbehandlung schwierig, die Siliziumoxidschicht sehr dünn zu machen, während eine dicke ferroelektrische Schicht 9 eine geringere Kapazität des ferroelektrischen Kondensators C zur Folge hat, so daß der ferrooelektrische Kondensator seine Funktion nicht erfüllen kann. Aus diesen Gründen ist der in der Fig. 8 gezeigte Aufbau (die Schaltung) als Aufbau für einen nichtflüchtigen Speicher brauchbar, um die Funktion des ferroelektrischen Kondensators genügend hervorzubringen. Wie oben erwähnt, weist der Aufbau jedoch den Nachteil einer großen Zellenfläche auf.
- Die EP-A-0 415 751, die einen Stand der Technik nach Art. 54(3) EPÜ bildet, beschreibt eine Halbleitervorrichtung mit einem ferroelektrischen Element mit einer ferroelektrischen Schicht, die über einer Elektrode als Komponente des Elements auf einem Halbleitersubstrat mit Sauerstoffintegrität ausgebildet ist, wobei zwischen dem Halbleitersubstrat und der Elektrode eine leitende Oxidschicht (Rheniumoxid) ausgebildet ist.
- Die Patent Abstracts of Japan 96E868 und die JP-A 1 251 760 beschreiben eine Speichervorrichtung mit Diffusionsbereichen in einem Substrat. Auf dem Substrat ist eine TiSi-Schicht ausgebildet und über der TiSi-Schicht und über der SiO&sub2;-Schicht, die an einen Diffusionsbereich angrenzt, eine PZT-Schicht. Über einem Teil der PZT-Schicht ist eine Elektrodenleitung ausgebildet.
- Die US-A-1 149 301 beschreibt eine ferroelektrische Speichervorrichtung mit Verbindungen, die aus dotiertem Polysilizium, Gold, Silber oder Aluminium hergestellt werden können, wenn die untere Elektrode über den Verbindungen angeordnet wird. Wenn die Verbindungen als untere Elektrode verwendet werden sollen, können sie aus einem leitenden Metalloxid bestehen.
- Das IBM Technical Disclosure Bulletin, Bd. 30, Nr. 8, Januar 1988, beschreibt auf den Seiten 436-437 eine Barriere zur Verhinderung der Interdiffusion von Aluminium und Silizium.
- Das IBM Technical Disclosure Bulletin, Bd. 23, Nr. 3, August 1980, Seite 1058, beschreibt die Ausbildung einer Diffusionsbarriere zwischen einem ferroelektrischen Material und einer unteren Elektrode, um die untere Elektrode zu schützen.
- Die vorliegende Erfindung hat die Ausbildung eines verbesserten ferroelektrischen Kondensators zur Verwendung in einer Halbleitervorrichtung und ein Verfahren zu dessen Her stellung zum Ziel. Diese Aufgabe wird erfindungsgemäß mit einem ferroelektrischen Kondensator, der die im Patentanspruch 1 angegebenen Merkmale aufweist, und mit einem Verfahren nach Patentanspruch 8 gelöst.
- Die vorliegende Erfindung umfaßt einen Aufbau zum Ausbilden einer ferroelektrischen Vorrichtung in einem Halbleitersubstrat oder in der Hauptebene oder im inneren Teil des Halbleitersubstrates. Als typisches Halbleitersubstrat kann zum Beispiel ein Siliziumsubstrat oder ein Verbindungshalbleiter wie Galliumarsenid auf einem Sauerstoff-Verbindungs-Substrat verwendet werden. Der Bereich, auf dem die ferroelektrische Struktur ausgebildet wird, kann ein intrinsischer Halbleiterbereich oder der N-Typ- oder P-Typ-Bereich eines Dotierstoffdiffusionsbereiches sein. Beispiele für Dotierstoffdiffusionsbereiche sind der Sourcebereich und der Drainbereich eines MIS-Transistors und der Triodendiffusionsbereich eines bipolaren Transistors. Es ist nicht nur möglich, die ferroelektrische Struktur im aktiven Bereich eines aktiven Elements auszubilden, sondern auch, sie in jedem Bereich eines passiven Elements wie einer Diffusionswiderstandsschicht und einem Stoppbereich auszubilden. Darüberhinaus ist es möglich, einen auf einem Diffusionsbereich oder in einem Trog liegenden ferroelektrischen Kondensator auszubilden. Bei der vorliegenden Erfindung wird eine Sandwichstruktur aus einer leitenden Oxidschicht zwischen dem Halbleitersubstrat und einer Elektrode des ferroelektrischen Elements verwendet. Das heißt, die vorliegende Erfindung verwendet eine Laminatstruktur aus einem Halbleitersubstrat, einer leitenden Oxidschicht, einer Elektrode und einer ferroelektrischen Schicht, in dieser Reihenfolge. Als ferroelektrische Schicht kann eine Verbindung aus PbTiO&sub2;, PZT (PbZrO&sub3;, PbTiO&sub3;) oder PLZT (La, PbZrO&sub3;, PbTiO&sub3;) verwendet werden. Eine ferroelektrische Schicht dieser Art wird durch ein Sputterverfahren gebildet und danach einer Sauerstoff-Temperaturbehandlung zur Verbesserung der Dielektrizitätskonstanten unterworfen. Die Elektrode für die ferroelektrische Schicht besteht zum Beispiel aus Pt oder Pd. Vorzugsweise wird Pt verwendet, dessen Kristallgitterkonstanten denen der ferroelektrischen Schicht ähnlich sind. Die leitende Oxidschicht kann vorzugsweise aus entweder einer Ru-Oxidschicht, einer Re-Oxidschicht, einer Mo-Oxidschicht, einer ITO-(Indium-Zinn-Oxid)- Schicht oder einer Mischschicht aus zwei oder mehr dieser Elemente bestehen. Die Struktur mit einer zwischen dem Halbleitersubstrat und der Elektrode eingefügten leitenden Oxidschicht verhindert das Entstehen einer Oxidschicht an der Grenzfläche des Halbleitersubstrates bei der Sauerstoff- Temperaturbehandlung. Damit wird der Kontaktwiderstand verringert, und es werden parasitäre Reihenkapazitäten vermieden. Es ist daher nicht erforderlich, ein ferroelektrisches Element auf der LOCOS-Schicht des Halbleitersubstrates auszubilden, die Freiheit bezüglich des Ausbildungsbereiches wird erhöht, und der Aufbau ist für eine hochdichte Integration geeignet.
- Die vorliegende Erfindung beinhaltet das Ausbilden einer leitenden Metallschicht, die ein leitendes Oxid bilden kann, zwischen dem Halbleitersubstrat und der leitenden Oxidschicht. Die leitende Metallschicht kann eine Metallschicht sein, die kein leitendes Oxid bilden kann. Wie oben angegeben, ist die leitende Oxidschicht per se leitend und eine Sauerstoffbarriere oder eine Schicht mit Dummy-Eigenschaften. Es ist jedoch vorzuziehen, ein leitendes Metall zu verwenden, das ein leitendes Oxid bilden kann. Eine solche leitende Oxidschicht kann die Sauerstoff-Dummy-Eigenschaften ausreichend sicherstellen und jede Prozeßerweiterung ausschließen. Die leitende Metallschicht ist zum Beispiel entweder eine Ru- Schicht, eine Re-Schicht oder eine Mo-Schicht oder eine Mischschicht aus zwei oder mehreren dieser Elemente. Zum Zwecke der weiteren Verringerung des Kontaktwiderstandes wird erfindungsgemäß eine Metallsilizidschicht ausgebildet, die im wesentlichen aus einem Metall wie Ti, Pt, Ru, Re, Mo, W oder Ta besteht.
- Das erfindungsgemäße Verfahren zur Herstellung eines ferroelektrischen Kondensators beinhaltet die Verwendung einer Sauerstoff-Temperaturbehandlung der ferroelektrischen Schicht. Zuerst wird eine leitende Metallschicht, die ein leitendes Oxid bilden kann, auf der Hauptebene oder der Innenseite eines Halbleitersubstrates abgeschieden. Die Abscheidung kann zum Beispiel durch ein Sputterverfahren erfolgen. Dann werden auf der leitenden Metallschicht aufeinanderfolgend die Elektrode und die ferroelektrische Schicht ausgebildet. Diese Schichten werden durch ein Sputterverfahren ausgebildet. Es erfolgt eine Sauerstoff-Temperaturbehandlung (eine Temperaturbehandlung in einer Sauerstoff enthaltenden Atmosphäre), die auf die Modifikation der Kristallisierbarkeit der ferroelektrischen Schicht gerichtet ist. Diese Sauerstoff-Temperaturbehandlung verbessert nicht nur durch eine Verbesserung der Kristallisierbarkeit der ferroelektrischen Schicht die spezifische Dielektrizitätskonstante, sondern modifiziert auch die Kristallisierbarkeit, wenn für die Elektrode Pt verwendet wird, wobei beide Aktionen gleichzeitig auf die leitende Metallschicht einwirken. In der leitenden Metallschicht auf der Elektrodenseite schreitet die Oxidation fort, um eine leitende Oxidschicht zu bilden, und an der Substrat-Grenzfläche entsteht eine Metallsilizidschicht. Die Bildung der letzteren trägt zur Verringerung des Kontaktwiderstandes bei. Als leitende Metallschicht wird vorzugsweise ein zweiseitiges Metall verwendet, entweder Ru, Re oder Mo oder eine Mischung aus zwei oder mehr Elementen davon.
- Die Fig. 1 ist eine Querschnittsansicht einer Halbleitervorrichtung mit einem ferroelektrischen Kondensator.
- Die Fig. 2 ist eine Querschnittsansicht einer Halbleitervorrichtung mit einem erfindungsgemäßen ferroelektrischen Kondensator.
- Die Fig. 3(A), (B) und (C) sind Querschnittsansichten von Schritten eines Herstellungsprozesses für die Vorrichtung der Fig. 2.
- Die Fig. 4 ist eine Querschnittsansicht einer anderen erfindungsgemäßen Halbleiterstruktur.
- Die Fig. 5 ist eine Querschnittsansicht einer weiteren Halbleitervorrichtung mit einem erfindungsgemäßen ferroelektrischen Kondensator.
- Die Fig. 6 ist eine Querschnittsansicht einer anderen erfindungsgemäßen Halbleiterstruktur.
- Die Fig. 7 ist eine Querschnittsansicht einer Modifikation.
- Die Fig. 8 ist ein Schaltungsdiagramm für eine nichtflüchtige Speicherzelle.
- Die Fig. 9 ist eine Querschnittsansicht einer Halbleitervorrichtung mit einem ferroelektrischen Kondensator nach dem Stand der Technik.
- Die Fig. 10 ist eine Querschnittsansicht eines anderen Beispiels für eine Halbleitervorrichtung mit einem ferroelektrischen Kondensator nach dem Stand der Technik.
- Die Fig. 11(A) und (B) sind Schaltungsdiagramme für eine Äquivalentschaltung der nichtflüchtigen Speicherzelle der Halbleiterstruktur nach dem gleichen Beispiel.
- Die Fig. 1 ist eine Querschnittsansicht einer Halbleitervorrichtung mit einem ferroelektrischen Kondensator.
- Die Halbleitervorrichtung der Fig. 1 ist ein nichtflüchtiger Speicher mit einer der Fig. 8 ähnlichen Schaltung. In diesem Beispiel wird von einem P-Typ-Siliziumsubstrat 20 als Wafer mit einem bestimmten Widerstand, zum Beispiel 20 Ohm-cm, Gebrauch gemacht, in dem ein N-Typ-Transistor Tr und ein ferroelektrischer Kondensator C ausgebildet sind. Die Halbleiterstruktur des N-Typ-MOS-Transistors Tr umfaßt eine phosphordotierte Polysilizium-Gate-Elektrode 22, die über einer Gate-Isolierschicht (Siliziumoxidschicht) 21 auf dem Siliziumsubstrat 20 ausgebildet ist; einen Sourcebereich 23 aus einem hoch konzentrierten N-Typ-Dotierstoffdiffusionsbereich im Substrat 20, der der durch die Ioneninjektion von Phosphor mit einer Beschleunigungsspannung von 80 keV und einer Injektionsdichte von 5 x 10¹&sup5; cm&supmin;² selbstausrichtend mit der Gate-Elektrode 22 als Maske ausgebildet wurde; und einen Drainbereich 24. Mit dem Drainbereich 24 ist eine Anschlußelektrode 25 aus Al verbunden, die durch ein Abscheidungsverfahren in einem Kontaktloch ausgebildet wurde. Eine lokale Oxidschicht (LOCOS) 26 zum Trennen der Elemente mit etwa 6000 Å Dicke ist eingeschlossen. Darüberhinaus sind auch eine erste Zwischen-Isolierschicht 27 und eine zweite Zwischen- Isolierschicht 28 zum Beispiel aus Phosphorglas mit einer Dicke von etwa 4000 Å eingeschlossen, die durch ein Gasphasenabscheidungsverfahren ausgebildet wurden.
- Im Sourcebereich 23 befindet sich zwischen der Gate- Elektrode 22 und der lokalen Oxidschicht 26 der strukturelle Körper des ferroelektrischen Kondensators C als die das ferroelektrische Element bildende Struktur. Dieser strukturelle Körper weist als Basis eine ferroelektrische Schicht 29 sowie eine obere Elektrode 30 und eine untere Elektrode 31 als Plattenschicht zum Einschließen der ferroelektrischen Schicht 29 auf, er umfaßt eine leitende Oxidschicht 32 zwischen der unteren Elektrode 31 und dem Sourcebereich 23. Die ferroelektrische Schicht 29 ist eine Verbindung, die PbTiO&sub3;, PZT (PBZO&sub3;, PbTiO&sub3;) oder PLZT (La, PbZrO&sub3;, PbTiO&sub3;) umfaßt und die durch ein Sputterverfahren gebildet wird. Die obere Elektrode 30 besteht aus Aluminium (Al) oder einer Legierung davon mit einem niedrigen spezifischen Widerstand, sie wird durch ein Abscheideverfahren ausgebildet. Die untere Elektrode 31 besteht aus Platin (Pt) oder Palladium (Pd) und wird durch ein Sputterverfahren hergestellt. Wenn für die untere Elektrode Platin (Pt) verwendet wird, und da das PbTiO&sub3;, PZT oder PLZT der ferroelektrischen Schicht 29 nahe an den Gitterkonstanten liegt, wird die Kristallisierbarkeit davon in einem Sauerstoff-Temperaturbehandlungsschritt gleichzeitig verbessert, und es werden gute elektrische Eigenschaften erhalten. Die leitende Oxidschicht 32, die zwischen dem Sourcebereich 23 und der unteren Elektrode 31 liegt, besteht aus ITO (Indium- Zinn-Oxid), Rheniumoxid (ReO&sub2;), Rutheniumoxid (RuO&sub2;) oder Molybdänoxid (MoO&sub3;) und wird durch ein Sputterverfahren ausgebildet. Die leitende Oxidschicht 32 ist in einem Kontaktloch 33 vergraben, das in der ersten Zwischen-Isolierschicht 27 aus Phosphorglas erzeugt wird, und steht mit dem hoch konzentrierten N-Typ-Sourcebereich 23 in leitendem Kontakt.
- Das Verfahren zur Herstellung des ferroelektrischen Kondensators C umfaßt zuerst das Ausbilden eines Kontaktloches in der ersten Zwischen-Isolierschicht 27, die über dem Sourcebereich 23 liegt. Durch Sputtern wird dann eine leitende Oxidschicht abgeschieden, und die leitende Oxidschicht 32 wird im Kontaktloch ausgebildet. Die untere Elektrode 31 und die ferroelektrische Schicht 29 werden jeweils durch ein Sputterverfahren aufeinander aufgebracht. Danach wird die ganze Oberfläche mit der zweiten Zwischen-Isolierschicht 28 abgedeckt. Daraufhin werden die obere Elektrode 30 und deren Zuführungen (die Plattenleitung) sowie die Drain-Elektrode 25 durch eine photolithographische Technik ausgebildet.
- Der ferroelektrische Kondensator C wird dann mittels des leitenden Oxidfilmes 32 auf dem Sourcebereich 32 aufgebracht. Dadurch kann die von der Verdrahtungsebene zwischen dem Sourcebereich 23 und der unteren Elektrode 31 belegte Fläche wirtschaftlich ausgenutzt werden, und die Zellenfläche läßt sich verringern. Darüberhinaus ist die Siliziumoxidschicht auf der Oberfläche des Sourcebereiches 23 nicht parasitär, so daß nur der Speicherkondensator des ferroelektrischen Kondensators C ausgebildet wird.
- Bei dem obigen Verfahren wird nach dem Ausbilden der ferroelektrischen Schicht 29 eine Wärmebehandlung (Sauerstoff-Wärmebehandlung) in einer Sauerstoff enthaltenden Atmosphäre ausgeführt. Dadurch wird die Kristallisierbarkeit der ferroelektrischen Schicht 29 wiederhergestellt und die spezifische Dielektrizitätskonstante εr auf mehr als 1000 zum Beispiel erhöht. Bei dieser Sauerstoff-Wärmebehandlung tritt Sauerstoff in die ferroelektrische Schicht 29 und in die Kristallkorngrenze der unteren Elektrode 31 und in einem gewissen Ausmaß auch in die leitende Oxidschicht 32 ein. Es entsteht jedoch auch dann kein Problem, wenn die leitende Oxidschicht 32 durch den bei der Wärmebehandlung eingeführten Sauerstoff weiter oxidiert wird, da die leitende Oxidschicht 32 immer leitend bleibt. Statt dessen hat die Reservation einer Oxidationsreaktion mit der leitenden Schicht 32 die Auswirkung, daß die Bildung einer Siliziumoxidschicht an der Grenzfläche des Sourcebereichs 23 verringert wird. Im Ergebnis wird die leitende Oxidschicht 32 zu einer sogenannten Oxidationsbarriere oder einer Dummy-Schicht. Deshalb wird an der Grenzfläche des Sourcebereiches 23 so gut wie keine Siliziumoxidschicht ausgebildet, so daß der Kontaktwiderstand verringert wird und parasitäre Reihen-Kapazitanzen vermieden werden. Wenn für die untere Elektrode 31 Platin (Pt) verwendet wird, wie es oben angeben ist, wird während der Sauerstoff-Wärmebehandlung der ferroelektrischen Schicht 29 auch gleich deren Kristallisierbarkeit wiederhergestellt. Wenn zum Beispiel die untere Elektrode 31 aus Platin (Pt) direkt mit dem Sourcebereich 23 verbunden ist, ist die Reaktivität des Platins mit dem Silizium (Si) zu stark, um eine Diffusion von Pt in das Substrat zu ermöglichen. Eine nach unten gerichtete Diffusion kann durch Zwischenschalten der leitenden Oxidschicht 32 verhindert werden. Bei einer bevorzugten Lösung wird ein Metallsilizid (nicht gezeigt) wie eine Titan-(Ti)- Silizidschicht zwischen der leitenden Oxidschicht 32 und dem Sourcebereich 23 ausgebildet. Bei einer anderen Lösung wird zwischen die leitende Oxidschicht 32 und die untere Elektrode 31 eine Ti-Schicht gelegt.
- Bei einem nichtflüchtigen Speicher mit dem herkömmlichen Aufbau des ferroelektrischen Kondensators, wie er in der Fig. 9 gezeigt ist, ist die Anzahl der möglichen Informations-Einschreibvorgänge in der Struktur ohne die leitende Oxidschicht 32 höchstens gleich 10&sup5;. Wenn als leitende Oxidschicht 32 jedoch Rheniumoxid (ReO&sub2;) verwendet wird wie bei der oben beschriebenen Anordnung, erreicht die Anzahl der Informations-Einschreibvorgänge 10¹&sup0;. Darüberhinaus wurde für die spezifische Dielektrizitätskonstante εr der ferroelektrischen Schicht ein Wert von rund 2000 erhalten.
- Die Vorteile des Aufbaus eines ferroelektrischen Kondensators C mit einer vertikalen Schichtstruktur auf dem Sourcebereich 23 sind im Vergleich zum Aufbau der Fig. 9 eine Verringerung der Zellenfläche und eine Verringerung der Elektrodenkontaktanteile (Kontaktwiderstandsanteile). Der Abschnitt mit den Leitungen 12 in der Fig. 9 wird nicht benötigt. Das Weglassen dieses Verdrahtungsabschnittes trägt zur Verringerung der Informations-Einschreib- und Auslesezeiten bei. Wie aus einem Vergleich der Fig. 1 und 9 hervorgeht, entspricht die obere Elektrode 10 der Fig. 9, die das PZT 9 mit der N-Source 4 verbindet, der unteren Elektrode 31 der Fig. 1, und die untere Elektrode 8 der Fig. 9 entspricht topologisch der oberen Elektrode 30 der Fig. 1. Vorzugsweise besteht die untere Elektrode 31 der Fig. 1 aus Pt, Pt hat aber einen größeren spezifischen Widerstand als Al. Da jedoch die untere Elektrode 31 dünn ist und da die Kontaktfläche größer ist als die des Kontaktloches, stellt der Widerstands wert zwischen dem Sourcebereich 23 und dem ferroelektrischen Kondensator C kein Problem dar. Außerdem kann die obere Elektrode 30, in der Fig. 8 die Plattenleitung P, und die dazu gehörende Verdrahtung aus Al ausgebildet werden. Das heißt, daß die Plattenleitung P (der Fig. 8) auf der ferroelektrischen Schicht 29 ausgebildet werden kann. Daher wird die Ausbreitung des Plattenpotentials durch jede Zelle erheblich verringert. Darüberhinaus war der ferroelektrische Kondensator C bisher auf der dicken LOCOS-Schicht vertikal geschichtet, was zu dem Problem von großen Stufen in der Abdeckung der Schichten geführt hat. Bei der Anordnung der Fig. 1 ist der ferroelektrische Kondensator C auf beiden Seiten der Gate-Elektrode 22 ausgebildet, so daß keine so große Stufen vorhanden sind.
- Die Fig. 2 ist eine Schnittansicht, die eine Haibleitervorrichtung mit dem erfindungsgemäßen ferroelektrischen Kondensator zeigt. In der Fig. 2 sind gleiche Teile wie in der Fig. 1 auch mit gleichen Bezugszeichen bezeichnet, und die Erläuterung solcher Teile wird hier weggelassen. Bei dieser Anordnung ist der ferroelektrische Kondensator C auf dem Sourcebereich 23 ausgebildet und darauf aufgeschichtet. Zwischen dem Sourcebereich 23 und der unteren Elektrode 31 sind aufeinanderfolgend eine Metallsilizidschicht 40, eine leitende Metallschicht 41 und eine leitende Oxidschicht 42 ausgebildet. Als leitende Metallschicht 41 wird ein leitfähiges Metall wie Rhenium (Re), Ruthenium (Ru) oder Molybdän (Mo) verwendet. Die untere Schicht dieser leitenden Metallschicht 41 ist die Metllsilizidschicht 40, die im wesentlichen aus dem obigen Metall besteht. Zwischen der leitenden Metallschicht 41 und der unteren Elektrode 31 ist eine leitende Oxidschicht 41 aus Rheniumoxid (ReO&sub2;), Rutheniumoxid (RuO&sub2;) oder Molybdänoxid (MoO&sub3;) ausgebildet. Die Anordnung der Fig. 2 unterscheidet sich von der der Fig. 1 darin, daß die Metallsilizidschicht 40 und die leitende Metallschicht 41 zwischen dem Sourcebereich 23 und der leitenden Oxidschicht 42 liegen.
- Der Grund für die leitende Metallschicht 41 aus Rhenium (Re), Ruthenium (Ru) oder Molybdän (Mo) ist einerseits die Ausbildung der Metallsilizidschicht 40 und andererseits die gleichzeitige Ausbildung der leitenden Oxidschicht 42 während der Sauerstoff-Wärmebehandlung der ferroelektrischen Schicht 29. Das Vorhandensein der Metallsilizidschicht 40 verringert den Kontaktwiderstand.
- Das Verfahren zur Herstellung der obigen Anordnung der Fig. 2 wird nun anhand der Fig. 3 bis 4 wie folgt erläutert.
- Zuerst wird, wie in der Fig. 3(A) gezeigt, eine Gate- Elektrode 22 ausgebildet, und dann werden selbstausrichtend in einem P-Typ-Halbleitersubstrat 20 ein hoch konzentrierter N-Typ-Sourcebereich 23 und ein Drainbereich 24 ausgebildet. Danach wird auf die ganze Oberfläche Phosphorglas aufgebracht und eine erste Zwischen-Isolierschicht 27 erzeugt. Daraufhin wird die Zwischen-Isolierschicht auf dem Sourcebereich 23 geätzt, um ein Kontaktloch 27a zu öffnen. Wie in der Fig. 3(B) gezeigt, wird dann als Metall zum Ausbilden eines leitenden Oxids durch Sputtern eine Rhenium-(Re)-Schicht 45 auf der ganzen Oberfläche mit einer Dicke von 2000 Å abgeschieden. Dadurch wird das Kontaktloch mit Rhenium (Re) gefüllt. Danach erfolgt in einer Sauerstoff enthaltenden Atmosphäre eine Wärmebehandlung. Die (obere) Oberfläche der Rhenium- (Re)-Schicht 45 wird durch diese Sauerstoff-Wärmebehandlung oxidiert, und es wird eine leitende Oxidschicht 42 aus Rheniumoxid (ReO&sub2;) ausgebildet. Darüberhinaus bildet sich auf der Seite, an der der Sourcebereich 23 und die Rhenium-(Re)- Schicht 45 in Kontakt stehen, eine Metallsilizidschicht 40 aus, die im wesentlichen aus Re besteht. Das Ergebnis dieser Sauerstoff-Wärmebehandlung ist, wie in der Fig. 4 gezeigt, die Umwandlung der (oberen) Oberfläche in Rheniumoxid (ReO&sub2;) und der unteren Seite (Rückseite) in die Metallsilizidschicht 40, wobei, wie in der Fig. 3(C) gezeigt, die leitende Metall schicht 41 aus Rhenium (Re) zum Teil bestehen bleibt. Die Bedeutung der direkten Abscheidung der Metallschicht 45 zum Ausbilden eines leitenden Oxids auf dem Sourcebereich 23 ist im Vergleich zu dem in der Fig. 1 gezeigten Verfahren zur Herstellung eines leitenden Oxids eine vorteilhafte Funktion und ein vorteilhafter Prozeß. Es wird durch die Selbstbildung der Metallsilizidschicht 40 ohne jeden weiteren Prozeß eine Verringerung des Kontaktwiderstandes und eine Verringerung der Zugriffszeit erhalten.
- Die Fig. 5 ist eine Schnittansicht, die eine andere Halbleitervorrichtung mit dem erfindungsgemäßen ferroelektrischen Kondensator zeigt. In der Fig. 5 sind gleiche Teile wie in der Fig. 1 auch mit gleichen Bezugszeichen bezeichnet, und die Erläuterung solcher Teile wird hier weggelassen. Bei diesem Beispiel ist der ferroelektrische Kondensator C auf dem Sourcebereich 23 ausgebildet und darauf aufgeschichtet. Zwischen dem Sourcebereich 23 und der unteren Elektrode 31 sind aufeinanderfolgend eine Pt-Silizidschicht 50 und eine leitende Oxidschicht 52 ausgebildet. Die leitende Oxidschicht 52 besteht aus ITO, Rheniumoxid (ReO&sub2;), Rutheniumoxid (RuO&sub2;) oder Molybdänoxid (MoO&sub3;). Zwischen dem Sourcebereich 23 und der leitenden Oxidschicht 52 befindet sich die Pt-Silizidschicht 50. Dadurch wird der Kontaktwiderstand verringert. Die Pt-Silizidschicht 50 wird durch Abscheiden von Pt in einer Dicke von 1000 Å durch Sputtern erzeugt. Es wird ein Kontaktloch ausgebildet, und danach läßt man das Pt im Kontaktloch durch eine Wärmebehandlung mit dem Si des Sourcebereiches 23 reagieren, so daß ein Pt-Silizid entsteht. Danach wird nicht reagiert habendes Pt mit Königswasser entfernt. Die leitende Oxidschicht 52 auf der Pt-Silizidschicht 50 wird durch Sputtern ausgebildet. Selbstverständlich wird dabei das leitende Oxid nicht direkt gesputtert, sondern, wie oben beschrieben, wird ein Metall zum Ausbilden eines leitenden Oxids (Re, Ru oder Mo) als Metallschicht aufgebracht, woraufhin die leitende Oxidschicht durch eine Sauerstoff-Wärmebehandlung erzeugt wird. In diesem Fall entsteht dadurch kein Problem, daß, wie in der Fig. 6 gezeigt, ein Teil der Metallschicht 41 verbleibt, da die Leitfähigkeiten in beiden Fällen im wesentlichen die gleichen sind.
- Die Fig. 7 ist eine Schnittansicht, die eine Modifikation der Halbleitervorrichtung nach dem Beispiel der Fig. 5 und 6 zeigt. Bei dem obigen Beispiel wird die Pt- Silizidschicht 50 nur im Kontaktloch ausgebildet, in dieser Modifikation wird jedoch eine Pt-Silizidschicht 60 auf dem Sourcebereich 23, dem Drainbereich 24 und der Gate-Elektrode 22 durch seibstausrichtendes Silizid (Metallsilizid) erzeugt. Auch wenn ein solcher Prozeß angewendet wird, kann der Kontaktwiderstand des Source-Kontaktabschnittes verringert werden.
- Bei jedem der obigen Beispiele wird eine Pt- Silizidschicht erzeugt. In einer anderen Ausführungsform kann eine Mischschicht aus Silizium und Titan (Ti) abgeschieden werden, um in einer wärmebehandlung eine Ti-Silizidschicht zu bilden, oder ein Metall wie Ru, Re, Mo, W, Ta und Pd wird zur Ausbildung des Metallsilizids verwendet.
- Als Struktur für die obige ferroelektrische Vorrichtung auf einem Diffusionsbereich oder einem Substrat wird beispielhaft ein nichtflüchtiger Speicher verwendet. Das ferroelektrische Element kann jedoch natürlich auch mit Hilfe der großen konstanten Dielektrizitätskonstanten und einer Schaltung, die eine hohe Kapazität erfordert, auf einen Speicher (DRAM) angewendet werden. Darüberhinaus kann die vorliegende Erfindung zur Ausbildung eines piezoelektrischen Elements, eines elastischen Wellenelements oder eines pyroelektrischen Elements auf einem Halbleitersubstrat herangezogen werden.
- Die erfindungsgemäße ferroelektrische Vorrichtung und das erfindungsgemäße Verfahren zu dessen Herstellung ergeben in der Hauptebene eines Halbleitersubstrates oder innerhalb des Halbleitersubstrates eine ferroelektrische Kondensatorstruktur. Der Bereich der ferroelektrischen Kondensatorstruktur kann ein intrinsischer Halbleiterbereich oder der N-Typoder P-Typ-Bereich eines Dotierstoffdiffusionsbereiches sein. Typische Beispiele sind der Sourcebereich oder der Drainbereich eines MIS-Transistors und der Dotierstoffdiffusionsbereich der drei Elektroden eines bipolaren Transistors. Es ist jedoch auch möglich, die ferroelektrische Kondensatorstruktur nicht nur im aktiven Bereich eines aktiven Elements auszubilden, sondern sie kann auch in jedem Bereich eines passiven Elements ausgebildet werden, etwa in einer Diffusionswiderstandsschicht oder einem Stoppbereich. Es ist auch möglich, die ferroelektrische Kondensatorstruktur auf einem Diffusionsbereich oder in einem Trog auszubilden. Die Erfindung ist auf einen nichtflüchtigen Speicher für eine hochdichte Integration anwendbar.
Claims (8)
1. Ferroelektrischer Kondensator (C) zur Verwendung in
einer Halbleitervorrichtung, mit
einem Halbleitersubstrat (20);
einer Metallsilizidschicht (40; 50; 60) auf dem
Substrat (20);
einer leitenden Metallschicht (41) auf der
Metallsilizidschicht (40; 50; 60);
einer leitenden Oxidschicht (42; 52) auf der
leitenden Metallschicht (41);
einer unteren Elektrode (31) auf der leitenden
Oxidschicht (42; 52), wobei die untere Elektrode (31) aus einem
Material besteht, das aus einer Gruppe gewählt wird, die
Platin und Palladium umfaßt;
einer Schicht (29) eines ferroelektrischen Materials
auf der unteren Elektrode (31); und mit
einer oberen Elektrode (30) auf der Schicht (29) aus
ferroelektrischem Material.
2. Kondensator nach Anspruch 1, wobei die
Metallsilizidschicht (40; 50; 60) ein Metall aufweist, das aus einer
Gruppe gewählt wird, die Titan, Platin, Ruthenium, Rhenium,
Molybdän, Wolfram, Tantal und Palladium umfaßt.
3. Kondensator nach Anspruch 1, wobei die leitende
Metallschicht (41) ein Metall aufweist, das aus einer Gruppe
gewählt wird, die Ruthenium, Rhenium und Molybdän umfaßt.
4. Kondensator nach Anspruch 1, wobei die leitende
Oxidschicht (42; 52) eine Verbindung aufweist, die aus einer
Gruppe gewählt wird, die Rutheniumoxid, Rheniumoxid,
Molybdänoxid und Indium-Zinn-Oxid umfaßt.
5. Kondensator nach Anspruch 1, wobei die leitende
Oxidschicht (42; 52) mehr als zwei Verbindungen aufweist, die aus
einer Gruppe gewählt werden, die Rutheniumoxid, Rheniumoxid,
Molybdänoxid und Indium-Zinn-Oxid umfaßt.
6. Kondensator nach Anspruch 1, wobei die Metallsilizid
schicht (40; 50; 60) über einem Source-Bereich (23) des
Substrates (20) angeordnet ist.
7. Verfahren zum Ausbilden eines ferroelektrischen
Kondensators (C) zur Verwendung in einer Halbleitervorrichtung,
mit den Schritten
des Ausbildens eines Halbleitersubstrats (20);
des Ausbildens einer leitenden Metallschicht (41) auf
dem Substrat (20);
des Ausbildens einer unteren Elektrode (31) auf der
leitenden Metallschicht (41) , wobei die untere Elektrode (31)
ein Material aufweist, das aus einer Gruppe gewählt wird, die
Platin und Palladium umfaßt;
des Ausbildens einer Schicht (29) aus einem
ferroelektrischen Material auf der unteren Elektrode (31);
des Ausführens einer Sauerstoff-Temperaturbehandlung,
wobei durch die Temperaturbehandlung die leitende
Metallschicht (41) veranlaßt wird, eine Metallsilizidschicht (40;
50; 60) zwischen der leitenden Metallschicht (41) und dem
Substrat (20) und eine leitende Oxidschicht (42; 52) zwischen
30 der leitenden Metallschicht (41) und der unteren Elektrode
(31) zu bilden; und
des Ausbildens einer oberen Elektrode (30) auf der
Schicht (29) aus ferroelektrischem Material.
8. Verfahren nach Anspruch 7, wobei die leitende
Metallschicht (41) über einem Source-Bereich (23) des Substrates
(20) angeordnet wird.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10801290 | 1990-04-24 | ||
| JP10801390 | 1990-04-24 | ||
| JP10801190 | 1990-04-24 | ||
| PCT/JP1991/000539 WO1991016731A1 (en) | 1990-04-24 | 1991-04-23 | Semiconductor device having ferroelectric material and method of producing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69123422D1 DE69123422D1 (de) | 1997-01-16 |
| DE69123422T2 true DE69123422T2 (de) | 1997-06-05 |
Family
ID=27311120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69123422T Expired - Fee Related DE69123422T2 (de) | 1990-04-24 | 1991-04-23 | Halbleiteranordnung mit ferroelektrischem material und verfahren zu deren herstellung |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5293510A (de) |
| EP (1) | EP0478799B1 (de) |
| KR (1) | KR100349999B1 (de) |
| DE (1) | DE69123422T2 (de) |
| WO (1) | WO1991016731A1 (de) |
Families Citing this family (76)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04137662A (ja) * | 1990-09-28 | 1992-05-12 | Seiko Epson Corp | 半導体装置 |
| EP0516031A1 (de) * | 1991-05-29 | 1992-12-02 | Ramtron International Corporation | Ferroelektrische Stapelspeicherzelle und Herstellungsverfahren |
| JPH0582801A (ja) * | 1991-09-20 | 1993-04-02 | Rohm Co Ltd | 半導体集積回路のキヤパシタおよびこれを用いた不揮発性メモリ |
| EP0540993A1 (de) * | 1991-11-06 | 1993-05-12 | Ramtron International Corporation | Struktur und Herstellung eines MOS-Feldeffekttransistors mit hoher Transkonduktanz unter Verwendung eines Gatedielektrikums, das aus einer übereinanderliegenden Pufferschicht/Ferroelektrikum/Pufferschicht besteht |
| US5406447A (en) * | 1992-01-06 | 1995-04-11 | Nec Corporation | Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film |
| JP2788835B2 (ja) * | 1993-03-17 | 1998-08-20 | 日本電気株式会社 | 薄膜キャパシタおよびその製造方法 |
| US5381302A (en) * | 1993-04-02 | 1995-01-10 | Micron Semiconductor, Inc. | Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same |
| US6531730B2 (en) * | 1993-08-10 | 2003-03-11 | Micron Technology, Inc. | Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same |
| US6030847A (en) * | 1993-04-02 | 2000-02-29 | Micron Technology, Inc. | Method for forming a storage cell capacitor compatible with high dielectric constant materials |
| US5478772A (en) * | 1993-04-02 | 1995-12-26 | Micron Technology, Inc. | Method for forming a storage cell capacitor compatible with high dielectric constant materials |
| US5392189A (en) * | 1993-04-02 | 1995-02-21 | Micron Semiconductor, Inc. | Capacitor compatible with high dielectric constant materials having two independent insulative layers and the method for forming same |
| US6791131B1 (en) * | 1993-04-02 | 2004-09-14 | Micron Technology, Inc. | Method for forming a storage cell capacitor compatible with high dielectric constant materials |
| US5407855A (en) * | 1993-06-07 | 1995-04-18 | Motorola, Inc. | Process for forming a semiconductor device having a reducing/oxidizing conductive material |
| US5933316A (en) * | 1993-08-02 | 1999-08-03 | Motorola Inc. | Method for forming a titanate thin film on silicon, and device formed thereby |
| US5383088A (en) * | 1993-08-09 | 1995-01-17 | International Business Machines Corporation | Storage capacitor with a conducting oxide electrode for metal-oxide dielectrics |
| JPH0793969A (ja) * | 1993-09-22 | 1995-04-07 | Olympus Optical Co Ltd | 強誘電体容量素子 |
| JP3505758B2 (ja) * | 1993-12-28 | 2004-03-15 | ローム株式会社 | 不揮発性半導体メモリ |
| US6052271A (en) | 1994-01-13 | 2000-04-18 | Rohm Co., Ltd. | Ferroelectric capacitor including an iridium oxide layer in the lower electrode |
| US5508881A (en) * | 1994-02-01 | 1996-04-16 | Quality Microcircuits Corporation | Capacitors and interconnect lines for use with integrated circuits |
| JP3309260B2 (ja) * | 1994-02-14 | 2002-07-29 | 日本テキサス・インスツルメンツ株式会社 | キャパシタ |
| CA2178091A1 (en) * | 1994-10-04 | 1996-04-11 | Robertus Adrianus Maria Wolters | Semiconductor device comprising a ferroelectric memory element with a lower electrode provided with an oxygen barrier |
| AU4365096A (en) * | 1994-11-15 | 1996-06-06 | Tate Evans Joseph Jr. | Integrated circuit capacitors utilizing low curie point ferroelectrics |
| US6335552B1 (en) * | 1995-01-31 | 2002-01-01 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
| US5668040A (en) * | 1995-03-20 | 1997-09-16 | Lg Semicon Co., Ltd. | Method for forming a semiconductor device electrode which also serves as a diffusion barrier |
| JP3113173B2 (ja) * | 1995-06-05 | 2000-11-27 | シャープ株式会社 | 不揮発性ランダムアクセスメモリ及びその製造方法 |
| US5739049A (en) * | 1995-08-21 | 1998-04-14 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating semiconductor device having a capacitor and a method of forming metal wiring on a semiconductor substrate |
| US5793076A (en) * | 1995-09-21 | 1998-08-11 | Micron Technology, Inc. | Scalable high dielectric constant capacitor |
| US5631804A (en) * | 1995-11-13 | 1997-05-20 | Micron Technology, Inc. | Contact fill capacitor having a sidewall that connects the upper and lower surfaces of the dielectric and partially surrounds an insulating layer |
| US5801916A (en) * | 1995-11-13 | 1998-09-01 | Micron Technology, Inc. | Pre-patterned contact fill capacitor for dielectric etch protection |
| KR100200299B1 (ko) * | 1995-11-30 | 1999-06-15 | 김영환 | 반도체 소자 캐패시터 형성방법 |
| KR100363068B1 (ko) * | 1995-12-26 | 2003-02-20 | 텔코디아 테크놀로지스, 인코포레이티드 | 실리콘에집적된강유전커패시터및그제조방법 |
| US5798903A (en) * | 1995-12-26 | 1998-08-25 | Bell Communications Research, Inc. | Electrode structure for ferroelectric capacitor integrated on silicon |
| US5920453A (en) * | 1996-08-20 | 1999-07-06 | Ramtron International Corporation | Completely encapsulated top electrode of a ferroelectric capacitor |
| JP3512959B2 (ja) | 1996-11-14 | 2004-03-31 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US5807774A (en) * | 1996-12-06 | 1998-09-15 | Sharp Kabushiki Kaisha | Simple method of fabricating ferroelectric capacitors |
| US6011284A (en) * | 1996-12-26 | 2000-01-04 | Sony Corporation | Electronic material, its manufacturing method, dielectric capacitor, nonvolatile memory and semiconductor device |
| JP3047850B2 (ja) * | 1997-03-31 | 2000-06-05 | 日本電気株式会社 | 半導体装置 |
| JP3201468B2 (ja) * | 1997-05-26 | 2001-08-20 | 日本電気株式会社 | 容量素子及びその製造方法 |
| US6027860A (en) * | 1997-08-13 | 2000-02-22 | Micron Technology, Inc. | Method for forming a structure using redeposition of etchable layer |
| US5910880A (en) | 1997-08-20 | 1999-06-08 | Micron Technology, Inc. | Semiconductor circuit components and capacitors |
| DE19743268C2 (de) * | 1997-09-30 | 2003-07-03 | Infineon Technologies Ag | Kondensator mit einer Barriereschicht aus einem Übergangsmetall-Phosphid, -Arsenid oder -Sulfid, Herstellungsverfahren für einen solchen Kondensator sowie Halbleiterspeicheranordnung mit einem solchen Kondensator |
| US6162744A (en) * | 1998-02-28 | 2000-12-19 | Micron Technology, Inc. | Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers |
| US6191443B1 (en) | 1998-02-28 | 2001-02-20 | Micron Technology, Inc. | Capacitors, methods of forming capacitors, and DRAM memory cells |
| US6156638A (en) | 1998-04-10 | 2000-12-05 | Micron Technology, Inc. | Integrated circuitry and method of restricting diffusion from one material to another |
| US6730559B2 (en) * | 1998-04-10 | 2004-05-04 | Micron Technology, Inc. | Capacitors and methods of forming capacitors |
| US5972722A (en) * | 1998-04-14 | 1999-10-26 | Texas Instruments Incorporated | Adhesion promoting sacrificial etch stop layer in advanced capacitor structures |
| US6165834A (en) * | 1998-05-07 | 2000-12-26 | Micron Technology, Inc. | Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell |
| US6255186B1 (en) | 1998-05-21 | 2001-07-03 | Micron Technology, Inc. | Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom |
| KR100298439B1 (ko) * | 1998-06-30 | 2001-08-07 | 김영환 | 비휘발성 강유전체 메모리 |
| US6124164A (en) | 1998-09-17 | 2000-09-26 | Micron Technology, Inc. | Method of making integrated capacitor incorporating high K dielectric |
| US6174735B1 (en) * | 1998-10-23 | 2001-01-16 | Ramtron International Corporation | Method of manufacturing ferroelectric memory device useful for preventing hydrogen line degradation |
| US6048740A (en) * | 1998-11-05 | 2000-04-11 | Sharp Laboratories Of America, Inc. | Ferroelectric nonvolatile transistor and method of making same |
| US6750500B1 (en) | 1999-01-05 | 2004-06-15 | Micron Technology, Inc. | Capacitor electrode for integrating high K materials |
| US6255157B1 (en) | 1999-01-27 | 2001-07-03 | International Business Machines Corporation | Method for forming a ferroelectric capacitor under the bit line |
| US6194754B1 (en) * | 1999-03-05 | 2001-02-27 | Telcordia Technologies, Inc. | Amorphous barrier layer in a ferroelectric memory cell |
| KR100287187B1 (ko) * | 1999-03-30 | 2001-04-16 | 윤종용 | 반도체소자의 커패시터 및 그 제조방법 |
| US6268260B1 (en) | 1999-03-31 | 2001-07-31 | Lam Research Corporation | Methods of forming memory cell capacitor plates in memory cell capacitor structures |
| US6242299B1 (en) | 1999-04-01 | 2001-06-05 | Ramtron International Corporation | Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode |
| KR100333661B1 (ko) * | 1999-06-30 | 2002-04-24 | 박종섭 | 강유전체 캐패시터의 전극 형성 방법 |
| US7005695B1 (en) | 2000-02-23 | 2006-02-28 | Micron Technology, Inc. | Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region |
| US6329234B1 (en) | 2000-07-24 | 2001-12-11 | Taiwan Semiconductor Manufactuirng Company | Copper process compatible CMOS metal-insulator-metal capacitor structure and its process flow |
| US6455424B1 (en) | 2000-08-07 | 2002-09-24 | Micron Technology, Inc. | Selective cap layers over recessed polysilicon plugs |
| JP3553535B2 (ja) * | 2001-09-28 | 2004-08-11 | ユーディナデバイス株式会社 | 容量素子及びその製造方法 |
| US6531325B1 (en) * | 2002-06-04 | 2003-03-11 | Sharp Laboratories Of America, Inc. | Memory transistor and method of fabricating same |
| JP4519423B2 (ja) * | 2003-05-30 | 2010-08-04 | 創世理工株式会社 | 半導体を用いた光デバイス |
| US7297602B2 (en) * | 2003-09-09 | 2007-11-20 | Sharp Laboratories Of America, Inc. | Conductive metal oxide gate ferroelectric memory transistor |
| KR100578221B1 (ko) * | 2004-05-06 | 2006-05-12 | 주식회사 하이닉스반도체 | 확산방지막을 구비하는 반도체소자의 제조 방법 |
| US7378286B2 (en) * | 2004-08-20 | 2008-05-27 | Sharp Laboratories Of America, Inc. | Semiconductive metal oxide thin film ferroelectric memory transistor |
| JP4603370B2 (ja) | 2005-01-18 | 2010-12-22 | 創世理工株式会社 | 基板上に作製された半導体光デバイスおよびその作製方法 |
| JP5089020B2 (ja) * | 2005-01-19 | 2012-12-05 | 創世理工株式会社 | 基板上に作製された半導体電子デバイス |
| JP5093236B2 (ja) * | 2007-06-14 | 2012-12-12 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法および半導体装置 |
| CN102117739B (zh) * | 2007-06-14 | 2012-11-14 | 富士通半导体股份有限公司 | 半导体装置的制造方法以及半导体装置 |
| US7869335B2 (en) * | 2007-10-09 | 2011-01-11 | Seagate Technology Llc | Multiple ferroelectric films |
| US8723654B2 (en) | 2010-07-09 | 2014-05-13 | Cypress Semiconductor Corporation | Interrupt generation and acknowledgment for RFID |
| US9092582B2 (en) | 2010-07-09 | 2015-07-28 | Cypress Semiconductor Corporation | Low power, low pin count interface for an RFID transponder |
| US9846664B2 (en) | 2010-07-09 | 2017-12-19 | Cypress Semiconductor Corporation | RFID interface and interrupt |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4149301A (en) * | 1977-07-25 | 1979-04-17 | Ferrosil Corporation | Monolithic semiconductor integrated circuit-ferroelectric memory drive |
| JPH01251760A (ja) * | 1988-03-31 | 1989-10-06 | Seiko Epson Corp | 強誘電体記憶装置 |
| JPH02232973A (ja) * | 1989-03-07 | 1990-09-14 | Seiko Epson Corp | 半導体装置 |
| US4982309A (en) * | 1989-07-17 | 1991-01-01 | National Semiconductor Corporation | Electrodes for electrical ceramic oxide devices |
| DE69017802T2 (de) * | 1989-08-30 | 1995-09-07 | Nippon Electric Co | Dünnfilmkondensator und dessen Herstellungsverfahren. |
-
1991
- 1991-04-23 KR KR1019910701909A patent/KR100349999B1/ko not_active IP Right Cessation
- 1991-04-23 DE DE69123422T patent/DE69123422T2/de not_active Expired - Fee Related
- 1991-04-23 WO PCT/JP1991/000539 patent/WO1991016731A1/ja active IP Right Grant
- 1991-04-23 EP EP91908469A patent/EP0478799B1/de not_active Expired - Lifetime
- 1991-12-20 US US07/778,895 patent/US5293510A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5293510A (en) | 1994-03-08 |
| EP0478799B1 (de) | 1996-12-04 |
| EP0478799A1 (de) | 1992-04-08 |
| DE69123422D1 (de) | 1997-01-16 |
| KR100349999B1 (ko) | 2002-12-11 |
| EP0478799A4 (en) | 1992-10-21 |
| WO1991016731A1 (en) | 1991-10-31 |
| KR920702797A (ko) | 1992-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69123422T2 (de) | Halbleiteranordnung mit ferroelektrischem material und verfahren zu deren herstellung | |
| DE69132627T2 (de) | Halbleiter-bauteil | |
| DE69123074T2 (de) | Elektrisch programmierbares Antischmelzsicherungselement und Verfahren zu seiner Herstellung | |
| DE69032893T2 (de) | Werkstoff für elektrische Leiter, Elektronikagerät welches diesen verwendet und Flüssig-Kristall-Anzeige | |
| DE3853046T2 (de) | Halbleiter-Speicheranordnung mit einem Metallfilm auf Aluminiumgrundlage und einem Metallfilm auf hochschmelzender Metallsilicidgrundlage. | |
| DE69513058T2 (de) | Elektronische Schaltungsanordnung | |
| DE19926711B4 (de) | Verfahren zur Herstellung eines ferroelektrischen Speicherbauelements | |
| DE69028507T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung mit einer isolierenden Schicht für Tunneleffekt | |
| DE69021419T2 (de) | Halbleiterspeicheranordnung mit einem ferroelektrischen Material. | |
| DE19630310C2 (de) | Halbleitervorrichtung mit einem Kondensator und Verfahren zu deren Herstellung | |
| DE19928280B4 (de) | Ferroelektrischer Kondensator und Verfahren zur Herstellung desselben | |
| DE69315125T2 (de) | Herstellungsverfahren für Halbleiterbauelement mit Kondensator | |
| DE69609224T2 (de) | Kondensator für eine integrierte Schaltung mit leitendem Graben | |
| DE4442358A1 (de) | SRAM-Zelle und Verfahren zum Herstellen von SRAM-Zellen | |
| DE19823464A1 (de) | Halbleitervorrichtung und zugehöriges Herstellungsverfahren | |
| DE3922456A1 (de) | Halbleiterspeichereinrichtung und verfahren zur herstellung derselben | |
| DE69123557T2 (de) | Halbleiteranordnung und ein verfahren zur herstellung einer solchen halbleiteranordnung | |
| DE4434040A1 (de) | Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben | |
| EP1145319B1 (de) | Integrierte schaltungsanordnung und verfahren zu deren herstellung | |
| DE3840559C2 (de) | ||
| DE19801854A1 (de) | Verfahren zur Herstellung einer dynamischen Speichereinrichtung mit wahlfreiem Zugriff | |
| DE3930639A1 (de) | Halbleiterspeichervorrichtung | |
| DE10207980C1 (de) | Floating-Gate-Speicherzelle, Floating-Gate-Speicheranordnung, Schaltkreis-Anordnung und Verfahren zum Herstellen einer Floating-Gate-Speicherzelle | |
| DE4016347C2 (de) | Verfahren zum Herstellen einer dynamischen RAM-Speicherzelle | |
| DE10082909B4 (de) | Nichtflüchtige ferroelektrische Speicherzelle, nichtflüchtiger ferroelektrischer Speicher und Verfahren zu seiner Herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |