KR101345588B1 - 인 또는 붕소가 도핑된 Ａｕ－ＮｉＯ－Ａｕ 구조의 다층형 나노 와이어 및 이의 제조방법 - Google Patents

인 또는 붕소가 도핑된 Ａｕ－ＮｉＯ－Ａｕ 구조의 다층형 나노 와이어 및 이의 제조방법 Download PDF

Info

Publication number
KR101345588B1
KR101345588B1 KR1020120077670A KR20120077670A KR101345588B1 KR 101345588 B1 KR101345588 B1 KR 101345588B1 KR 1020120077670 A KR1020120077670 A KR 1020120077670A KR 20120077670 A KR20120077670 A KR 20120077670A KR 101345588 B1 KR101345588 B1 KR 101345588B1
Authority
KR
South Korea
Prior art keywords
layer
nio
phosphorus
boron
doped
Prior art date
Application number
KR1020120077670A
Other languages
English (en)
Inventor
유봉영
이새은
Original Assignee
한양대학교 에리카산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 에리카산학협력단 filed Critical 한양대학교 에리카산학협력단
Priority to KR1020120077670A priority Critical patent/KR101345588B1/ko
Application granted granted Critical
Publication of KR101345588B1 publication Critical patent/KR101345588B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less

Abstract

본 발명에서는 양극 산화 알루미늄 템플레이트(AAO Template)와 전해습식증착법을 이용하고, 또한 NiO 층에 소량의 인 또는 붕소가 도핑된 Au-NiO-Au 구조의 다층형 나노 와이어 및 이의 제조방법을 제공한다. 본 발명에 따라 제조된 나노 와이어는 불순물, 즉 인 또는 붕소가 도핑됨으로써 저항 스위치 메커니즘이 유니폴라에서 바이폴라로 변화되어 ReRAM 소자에 적용 시 내구성 등의 물성 향상 효과가 있다. 또한 양극 산화 알루미늄 템플레이트와 전해습식증착법을 사용함으로써 용이하고 간단한 공정으로 다층형 나노 와이어를 대량 생산할 수 있다.

Description

인 또는 붕소가 도핑된 Ａｕ－ＮｉＯ－Ａｕ 구조의 다층형 나노 와이어 및 이의 제조방법{PHOSPHORUS OR BORON-DOPED MULTILAYER Au-NiO-Au NANOWIRE AND PREPARATION METHOD THEREOF}
본 발명은 인 또는 붕소가 도핑된 Au-NiO-Au 구조의 다층형 나노 와이어 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 나노홀을 포함하는 양극 산화 알루미늄 템플레이트와 전해습식증착법을 이용하여 제조함으로써 공정비용을 낮추고, NiO 층에 소량의 인 또는 붕소를 도핑하여 유니폴라(unipolar)에서 바이폴라(bipolar)로 저항 스위치 메커니즘을 변화시킴으로써 더 좋은 내구성을 가져 ReRAM 제작에 적용할 수 있는 Au-NiO-Au 구조의 다층형 나노 와이어 및 이의 제조방법에 관한 것이다.
최근 모바일 정보기기의 양상이 복잡해짐에 따라 문자, 음성 및 영상을 복합적으로 이용할 수 있고 많은 정보를 빠르게 처리할 수 있는 능력을 가진 반도체 메모리 소자가 필요하게 되었다. ReRAM(Resistive Random Access Memory)은 전력 소모가 낮고 범용성이 높아 차세대 비휘발성 메모리 소자 중 하나로 주목 받고 있으며, 이러한 ReRAM은 보통 스퍼터링과 같은 진공장비를 이용하여 금속-산화물-금속(Metal-Oxide-Metal) 구조의 산화물 기반 박막형태로 만들어지고 있다. 산화물 부분으로는 주로 TiO2, NiO, ZnO, CuO 등이 사용되고 있고, 전극인 금속 부분은 Ni, Au, Pt, Ti, Al 등이 사용되고 있다. 나노 와이어 구조로는 Ni-NiO 코어-쉘(Core-Shell) 구조를 갖는 나노 와이어를 만들어 크로스바(crossbar) 형태로 붙여 저항 스위칭 현상을 관찰한 연구가 있다.
이러한 ReRAM의 작동 능력을 증진시키기 위해서는 산화물 부분의 두께 조절이 중요한데, 화학기상증착법(이하, CVD)와 같은 반도체 공정기술로는 수십 나노의 사이즈 구현이 힘들다. CVD와 같은 반도체 공정기술을 이용한 나노 와이어는 사이즈 구현이 어려워 효율이 낮을 뿐만 아니라 진공 베이스 공정으로 인한 고비용 장비의 사용 때문에 비용이 높아 상용화하기에 어려운 단점이 있다.
또한, ReRAM에서 불순물 도핑은 전기적 전달을 개선하고, 성능을 향상시키는데 유용할 수 있으나, 전이 금속 산화물 구조의 저항 스위칭 특성에 있어서의 불순물 도핑은 거의 보고된 바가 없다. 기존에 저항 메모리 소자를 제조하는 방법으로서, 한국등록특허 제10-0885434호는 금속 산화물 나노 와이어로 형성된 셀 어레이를 포함하는 저항변화 메모리 소자를 제조하는 방법을 개시하고 있으나, 금속 산화물 나노 와이어에 불순물을 도핑하는 기술 관련 내용은 개시하고 있지 않다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 CVD와 같은 고비용 진공 장비를 사용하지 않음으로써 공정비용을 낮추고, 동시에 도핑을 통하여 저항 스위치 메커니즘을 변화시킨 Au-NiO-Au 구조의 다층형 나노 와이어 및 이의 제공방법을 제공하고자 한다.
상기 과제를 해결하기 위한 수단으로서, 본 발명에서는 양극 산화 알루미늄 템플레이트와 전해습식증착법을 이용하고, NiO 층에 소량의 인 또는 붕소를 도핑하는 것을 특징으로 하는 Au-NiO-Au 구조의 다층형 나노 와이어 및 이의 제조방법을 제공한다.
도 1은 본 발명에 따른 양극 산화 알루미늄 플레이트와 전해습식증착법을 이용한 Au-NiO-Au 구조의 다층형 나노 와이어 제조 공정의 개략도이다. 이하, 도 1을 참조하여, 본 발명을 상세하게 설명한다.
본 발명의 하나의 구체예에 따르면, 본 발명은 (S1) 개방형 나노홀을 포함하는 양극 산화 알루미늄 템플레이트(AAO Template)의 일면에 씨드 레이어(seed layer)를 증착하는 단계; (S2) 상기 씨드 레이어가 증착된 양극 산화 알루미늄 템플레이트를 Au 용액에 담궈 전해습식증착법으로 나노홀의 내부에 Au 층을 증착하는 단계; (S3) 상기 나노홀의 내부에 Au 층이 증착된 양극 산화 알루미늄 템플레이트를 인 화합물 또는 붕소 화합물을 포함하는 Ni 용액에 담궈 전해습식증착법으로 인 또는 붕소가 도핑된 Ni 층을 증착하는 단계; (S4) 상기 나노홀의 내부에 Au 층과 Ni 층이 차례로 증착된 양극 산화 알루미늄 템플레이트를 Au 용액에 담궈 전해습식증착법으로 Au 층을 증착하는 단계; (S5) 열처리하여 Ni 층을 NiO 층으로 산화시키는 단계; 및 (S6) 씨드 레이어와 양극 산화 알루미늄 템플레이트를 제거하는 단계를 포함하는, 인 또는 붕소가 도핑된 Au-NiO-Au 구조의 다층형 나노 와이어의 제조방법을 제공한다.
본 발명의 단계 (S1)에서는, 개방형 나노홀(101)을 포함하는 양극 산화 알루미늄 템플레이트(100)의 일면에 씨드 레이어(102)를 증착한다. 상기 씨드 레이어(102)는 본 발명의 단계 (S2)에서 증착되는 금속과 동일한 금속이어야 하며, 바람직하게는 Au이다. 상기 씨드 레이어(102)는 스퍼터링법으로 증착할 수 있다.
본 발명의 단계 (S1)에서는, 공지된 방법에 따라 제조된 양극 산화 알루미늄 템플레이트를 특별한 제한 없이 사용할 수 있으며, 바람직하게는 알루미늄 기판을 양극 산화 처리하여 나노홀(101)을 형성한 후, 알루미늄 기판과 나노홀(101)의 밑단을 형성하는 배리어층을 제거함으로써 제조된 개방형 나노홀(101)을 포함하는 양극 산화 알루미늄 템플레이트(100)를 사용할 수 있다. 본 발명에 따른 나노홀(101)의 기공 직경과 높이는 제조하고자 하는 나노 와이어의 규격에 따라 양극 산화의 전압으로 조절할 수 있다. 본 발명에서는 나노홀(101)의 사이즈에 대하여 별도로 한정하지 않으며, 나노홀을 포함하는 양극 산화 알루미늄 템플레이트라면 사용 가능하다. 양극 산화 알루미늄 템플레이트는 제작이 쉬우며, 저비용, 대면적 제작이 가능하다는 장점이 있다.
본 발명의 단계 (S2)에서는, 상기 단계 (S1)에서 얻은 씨드 레이어(102)가 증착된 양극 산화 알루미늄 템플레이트(100)를 Au 용액에 담궈 전해습식증착법으로 나노홀(101)의 내부에 Au 층(103)을 증착한다. Au 용액으로는 상업적으로 상용화되고 있는 용액을 사용할 수 있으며, 전해습식증착법은 0.1∼10 ㎃/㎠ 범위의 일정한 전류 밀도로 실온∼90℃의 온도 범위 내에서 30분∼3시간 증착하는 것이 바람직하다. 그 이유는 균일한 금 나노 와이어를 얻을 수 있기 때문이다.
본 발명의 단계 (S2)에 따른 전해습식증착법은 당 업계에서 통상적으로 실시하고 있는 방식을 사용할 수 있다. 하나의 구체예에 따르면, 도 2에 나타낸 바와 같이, 본 발명의 전해습식증착법으로 2 전극 구조(Two-electrode cell) 시스템(200)을 사용할 수 있다. 도 2는 2 전극 구조 시스템(200)의 모식도를 나타낸 것으로, 금속염 수용액을 수용할 수 있는 도금조(201), 양극의 상대 전극(202), 음극의 작업 전극(203) 및 전원(204)을 포함한다. 상기 도금조(201)에 금속염 용액을 넣고, 상대 전극(202)과 작업 전극(203)의 전위차를 일정하게 유지하면서 양극 산화 알루미늄 템플레이트(100)의 나노홀 내부에 일정 두께의 금속을 증착한다. 일 실시예로, 상대 전극(202)으로는 백금(Pt)이 코팅된 타이타늄(Ti) 전극을 사용할 수 있으며, 작업 전극(203)은 씨드 레이어가 증착된 양극 산화 알루미늄 템플레이트를 사용할 수 있다.
본 발명의 단계 (S3)에서는, 상기 S2 단계에서 얻은 Au 층(103)이 증착된 양극 산화 알루미늄 템플레이트(100)를 인 화합물 또는 붕소 화합물을 포함하는 Ni 용액에 담그고 전해습식증착법으로 인 또는 붕소가 도핑된 Ni층(104)을 증착한다. 상기 Ni 용액으로는 황산니켈, 염화니켈 및 붕산을 포함하는 용액에 불순물 도핑을 위한 인(P) 화합물 또는 붕소(B) 화합물을 포함된 용액을 사용한다. 상기 인(P) 화합물로는 인산 나트륨을 들 수 있으며, 그 농도는 바람직하게는 0.01M 이상 0.5M 미만 범위이다. 인산 나트륨의 농도는 전해습식증착법의 전류밀도, 온도 및 시간 등을 함께 고려하여 상기 범위 내에서 선택함으로써 최종 나노 와이어의 바이폴라 특성을 얻을 수 있다. 또한 상기 붕소(B) 화합물로는 다이메틸아민 보란(DMAB)를 들 수 있으나, 이에 한정되지는 않는다.
본 발명의 단계 (S3)에서 Ni 층(104)의 증착은 0.1∼50 ㎃/㎠ 범위의 일정한 전류 밀도로 실온∼90℃의 온도 범위 내에서 30초∼20분 동안 증착하는 것이 바람직하다. 그 이유는 균일한 니켈 나노 와이어를 얻을 수 있기 때문이다.
본 발명의 단계 (S4)에서는, 상기 단계 (S3)에서 얻은 Au 층(103) 및 Ni 층(104)이 차례로 증착된 양극 산화 알루미늄 템플레이트(100)를 Au 용액에 담궈 전해습식증착법으로 Au 층(105)을 증착한다. 상기 Au 용액으로는 본 발명의 단계 (S1)에서와 같이 상업용으로 상용화되고 있는 용액을 사용할 수 있다. 본 발명의 단계 (S4)에서의 Au 층(105)은 0.1∼10 ㎃/㎠ 범위의 일정한 전류 밀도로 실온에서 10분∼3시간 증착하며, 양극 산화 알루미늄 템플레이트의 표면이 덮일 만큼 충분한 두께로 증착한다. 그 이유는 생성된 나노 와이어의 전기적 측정을 용이하게 하기 위함이다.
본 발명의 단계 (S5)에서는, 나노홀(101) 내부에 Au 층 (103), Ni 층(104), Au 층(105)이 차례로 증착된 양극 산화 알루미늄 템플레이트(100)를 열처리하여 Ni 층(104)을 NiO 층으로 산화시킨다. 열처리는 200℃∼800℃의 온도로 30분∼5시간 동안 대기 분위기 하에서 수행한다. 상기 온도 및 시간 범위를 벗어나면, 균일한 산화니켈을 얻기 위한 열처리의 목적을 달성할 수 없다.
본 발명의 단계 (S6)에서는, 본 발명의 단계 (S1)에서 증착한 씨드 레이어(102)와 양극 산화 알루미늄 템플레이트(100)를 제거한다. 상기 씨드 레이어(102)와 양극 산화 알루미늄 템플레이트(100)는 당 업계의 통상적인 방법으로 제거할 수 있으며, 하나의 구체예로, 상기 씨드 레이어(102)는 기계적 러빙(rubbing)으로 제거할 수 있고, 양극 산화 알루미늄 템플레이트(100)는 0.1∼1 M 농도의 NaOH 용액으로 40∼60℃ 온도 범위에서 12∼36시간 동안 처리하여 용해 제거할 수 있다.
본 발명의 제조 방법에 따라 제조된 최종 나노 와이어에서 NiO 층의 두께는 30 ㎚ 이상 1 ㎛ 미만인 것이 바람직하다. NiO 층의 두께가 30 ㎚ 미만일 경우 나노 와이어는 불안정한 저항 특성 및 재현성을 나타내므로 바람직하지 않다. 반면, NiO 층의 두께가 1 ㎛ 이상일 경우 두께는 상대적으로 두껍지만 1V 미만의 낮은 구동 전력을 나타낸다.
본 발명의 제조 방법에 따라 최종 제조된 나노 와이어는 저항 스위치 메커니즘이 바이폴라(bipolar) 특성을 나타낸다.
또한, 본 발명은 NiO 층에 인 또는 붕소가 도핑되어 있는 것을 특징으로 하는 Au-NiO-Au 구조의 다층형 나노 와이어를 더 제공한다. 도 3은 본 발명의 일 실시예에 따라 제조된 인이 도핑된 Au-NiO-Au 나노 와이어의 주사전자현미경(SEM, Scanning Electron Miroscope) 이미지이다. 본 발명에 따른 나노 와이어는 저항 스위치 메커니즘이 바이폴라(bipolar) 특성을 나타내며, ReRAM 소자에 사용될 수 있다.
또한, 본 발명은 NiO 층에 인 또는 붕소가 도핑된 Au-NiO-Au 구조의 다층형 나노 와이어를 포함하는 ReRAM 소자를 더 제공한다.
본 발명에 따른 인 또는 붕소가 도핑된 Au-NiO-Au 구조의 다층형 나노 와이어는 불순물, 즉 인 또는 붕소가 도핑됨으로써 저항 스위치 메커니즘이 유니폴라에서 바이폴라로 변화되어 ReRAM 소자에 적용 시 다양한 메모리 구동소자를 형성할수 있는 장점이 있다. 또한 양극 산화 알루미늄 템플레이트와 전해습식증착법을 사용함으로써 용이하고 간단한 공정으로 다층형 나노 와이어를 대량 생산할 수 있다.
본 발명에 따라 제조된 나노 와이어를 이용하여 ReRAM을 제작함으로써 공정 비용을 낮출 수 있을 뿐만 아니라, 증착 물질의 조성 및 미세 구조의 조절이 가능해져 ReRAM 구성의 필수 요소인 금속 산화물의 다양한 특성을 구현할 수 있다.
그리고 반도체 진공장비로 증착된 박막구조와는 달리 나노 와이어 구조로 제작된 ReRAM은 스케일링(scailing)의 한계를 극복할 수 있으며, 집적도를 높일 수 있는 형태인 크로스바(crossbar) 형태로 제작하기에 용이하다. 집적도가 향상된다면 같은 부피에서 더 많은 데이터 저장용량을 가질 수 있기 때문에 공정 가격을 낮출 수 있고, 다른 차세대 메모리와의 가격 경쟁에서도 우위를 차지할 수 있다.
또한 소량의 도핑만으로 바이폴라 메커니즘으로 저항 스위칭 특성을 변화시킴으로써 더 좋은 내구성을 갖는 ReRAM 소자를 제작할 수 있다.
도 1은 본 발명에 따른 양극 산화 알루미늄 플레이트와 전해습식증착법을 이용한 Au-NiO-Au 구조의 다층형 나노 와이어 제조 공정의 개략도이다.
도 2는 본 발명의 전해습식증착을 위한 2 전극 구조 시스템의 모식도이다.
도 3은 본 발명의 일실시예에 따라 제조된 인이 도핑된 Au-NiO-Au 나노 와이어의 주사전자현미경(SEM, Scanning Electron Miroscope) 이미지이다.
도 4는 본 발명의 실시예에 따른 Au-NiO(P 0.01M)-Au 구조의 다층형 나노 와이어의 저항 스위치 메커니즘을 나타낸 그래프이다.
도 5는 본 발명의 비교예에 따른 Au-NiO-Au 나노 와이어의 저항 스위치 메커니즘을 나타낸 그래프이다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예를 제시하나, 하기 실시예는 본 발명을 예시하는 것일 뿐 본 발명의 범주 및 기술사상 범위 내에서 다양한 변경 및 수정할 수 있음은 통상의 기술자에게 있어 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연한 것이다.
실시예 : Au - NiO (P 0.01M)- Au 구조의 나노 와이어 제조
순수 알루미늄 필름을 0.3M 옥살산 용액에서 DC 전압(60V)으로 15℃, 4시간 동안 양극 산화하고, 알루미늄 필름과 배리어층을 제거하여 개방형 나노홀을 포함하는 양극 산화 알루미늄 템플레이트를 제조하였다. 알루미늄은 0.1M CuCl2 + 20 vol% HCl 용액에서 화학적으로 제거하였으며, 양극산화 동안에 생성된 박막의 산화 알루미늄 배리어 층은 40℃에서 120분 동안 0.3 M H3PO4 용액으로 에칭하여 제거하였다.
제조된 양극 산화 알루미늄 템플레이트에 전해습식증착을 위한 씨드 레이어로 Au를 스퍼터링법으로 증착한 다음 에탄올에서 1분 동안 세척하였다. 그리고 나서 Two-electrode system에서 10 ㎃/㎠의 전류 밀도로 10초 동안 스트라이킹을 실시한 후에, 0.5mA/㎠의 일정한 전류 밀도로 50℃에서 3시간 동안 Au 층을 증착하였다. Au 용액은 commercial bath(TECHNI-GOLD 25, USA)를 사용하였으며, 이때, 작업 전극으로는 직경 200nm인 양극 산화 알루미늄 템플레이트를 사용하였고, 상대 전극으로는 백금(Pt)이 코팅된 타이타늄(Ti) 전극을 사용하였다. 그 다음으로 동일 시스템에서 도금액을 바꿔 P가 도핑된 Ni 층을 증착하였다. P가 도핑된 Ni층을 증착하기 위한 Ni 용액으로는 1M 황산니켈(Nickel sulfate), 0.2M 염화니켈(Nickel chloride) 및 0.5M 붕산(boric acid)을 포함하는 도금액에 0.01M 농도의 인산 나트륨(sodium phosphate)을 필요 양만큼 첨가한 용액을 사용하였으며, 5 ㎃/㎠의 일정한 전류 밀도로 5분 동안 증착하였다. 그 다음으로, 양극 산화 알루미늄 플레이트의 표면이 덮일 만큼 충분히 Au를 전해습식증착하고, 450℃에서 3시간 동안 대기 분위기 하에서 열처리함으로써 Ni를 NiO로 산화하였다. 단일 나노 와이어를 얻기 위한 공정으로 Au 씨드 레이어를 기계적 러빙으로 제거하고, 양극 산화 알루미늄 플레이트를 5M NaOH 용액에서 60℃, 24시간 동안 용해 제거함으로써 Au-NiO(P 0.01M)-Au 구조의 다층형 나노 와이어를 제조하였다.
비교예 : Au - NiO - Au 구조의 나노 와이어의 제조
P를 도핑하지 않았다는 것을 제외하고는, 실시예와 동일한 방법으로 제조하였다. Ni 층을 증착하기 위한 Ni 용액으로 1M 황산니켈(Nickel sulfate), 0.2M 염화니켈(Nickel chloride) 및 0.5M 붕산(boric acid)을 포함하는 도금액을 사용하였다.
실시예 및 비교예에서 제조된 나노 와이어를 은 페이스트(silver paste)로 연결시킨 후 I-V를 측정하였다. 전극 시스템에 기반한 나노 와이어의 I-V 특성은 키슬리(Keithley 2636A) 소스미터와 VersaStat 3(Princeton Applied 111 Research)로 측정하였다. 측정 결과, 실시예에서 제조된 Au-NiO(P 0.01M)-Au 나노 와이어는 유니폴라에서 바이폴라로 스위칭 전이를 나타내었으나(도 4), 비교예에서 제조된 Au-NiO-Au 나노 와이어는 유니폴라 스위칭 특성을 나타내었다(도 5).
100: 양극 산화 알루미늄 템플레이트
101: 나노홀
102: 씨드 레이어
103, 105: Au 층
104: P 또는 B가 도핑된 Ni 층
106: Au-P 또는 B가 도핑된 NiO-Au 구조의 다층형 나노 와이어
200: 2 전극 구조 시스템
201: 도금액
202: 상대 전극
203: 작동 전극
204: 전원

Claims (16)

  1. (S1) 개방형 나노홀을 포함하는 양극 산화 알루미늄 템플레이트(AAO Template)의 일면에 씨드 레이어(seed layer)를 증착하는 단계;
    (S2) 상기 씨드 레이어가 증착된 양극 산화 알루미늄 템플레이트를 Au 용액에 담궈 전해습식증착법으로 나노홀의 내부에 Au 층을 증착하는 단계;
    (S3) 상기 나노홀의 내부에 Au 층이 증착된 양극 산화 알루미늄 템플레이트를 인 화합물 또는 붕소 화합물을 포함하는 Ni 용액에 담궈 전해습식증착법으로 인 또는 붕소가 도핑된 Ni 층을 증착하는 단계;
    (S4) 상기 나노홀의 내부에 Au 층과 Ni 층이 차례로 증착된 양극 산화 알루미늄 템플레이트를 Au 용액에 담궈 전해습식증착법으로 Au 층을 증착하는 단계;
    (S5) 열처리하여 Ni 층을 NiO 층으로 산화시키는 단계; 및
    (S6) 씨드 레이어와 양극 산화 알루미늄 템플레이트를 제거하는 단계
    를 포함하는 인 또는 붕소가 도핑된 Au-NiO-Au 구조의 다층형 나노 와이어의 제조방법.
  2. 청구항 1에 있어서,
    상기 단계 (S1)의 씨드 레이어는 스퍼터링법으로 증착되는 것을 특징으로 하는 인 또는 붕소가 도핑된 Au-NiO-Au 구조의 다층형 나노 와이어의 제조방법.
  3. 청구항 1에 있어서,
    상기 단계 (S2)의 Au 층은 0.1∼10 mA/cm2 범위의 일정한 전류 밀도로 실온∼90℃의 온도 범위 내에서 30분∼3시간 증착하는 것을 특징으로 하는 인 또는 붕소가 도핑된 Au-NiO-Au 구조의 다층형 나노 와이어의 제조방법.
  4. 청구항 1에 있어서,
    상기 단계 (S3)의 인(P) 화합물은 인산 나트륨(sodium phosphate)인 것을 특징으로 하는 인 또는 붕소가 도핑된 Au-NiO-Au 구조의 다층형 나노 와이어의 제조방법.
  5. 청구항 4에 있어서,
    상기 인산 나트륨의 농도가 0.01M 이상 0.5M 미만 범위인 것을 특징으로 하는 인 또는 붕소가 도핑된 Au-NiO-Au 구조의 다층형 나노 와이어의 제조방법.
  6. 청구항 1에 있어서,
    상기 단계 (S3)의 Ni 층은 0.1∼50 mA/cm2 범위의 일정한 전류 밀도로 실온∼90℃의 온도 범위 내에서 30초∼20분 동안 증착하는 것을 특징으로 하는 인 또는 붕소가 도핑된 Au-NiO-Au 구조의 다층형 나노 와이어의 제조방법.
  7. 청구항 1에 있어서,
    상기 단계 (S4)의 Au층은 0.1∼10 mA/cm2 범위의 일정한 전류 밀도로 실온에서 10분∼3시간 동안 증착하는 것을 특징으로 하는 인 또는 붕소가 도핑된 Au-NiO-Au 구조의 다층형 나노 와이어의 제조방법.
  8. 청구항 1에 있어서,
    상기 단계 (S5)의 열처리는 대기 분위기 하에서 200℃∼800℃의 온도로 30분∼5시간 동안 처리하는 것을 특징으로 하는 인 또는 붕소가 도핑된 Au-NiO-Au 구조의 다층형 나노 와이어의 제조방법.
  9. 청구항 1에 있어서,
    상기 단계 (S6)의 씨드 레이어는 기계적 러빙(rubbing)으로 제거하는 것을 특징으로 하는 인 또는 붕소가 도핑된 Au-NiO-Au 구조의 다층형 나노 와이어의 제조방법.
  10. 청구항 1에 있어서,
    상기 단계 (S6)의 양극 산화 알루미늄 템플레이트는 0.1∼1M 농도의 NaOH 용액으로 40∼60℃ 온도 범위에서 12∼36시간 동안 처리하여 용해 제거하는 것을 특징으로 하는 인 또는 붕소가 도핑된 Au-NiO-Au 구조의 다층형 나노 와이어의 제조방법.
  11. 청구항 1에 있어서
    제조된 나노 와이어의 NiO 층의 두께는 30 ㎚ 이상 1 ㎛ 미만인 것을 특징으로 하는 인 또는 붕소가 도핑된 Au-NiO-Au 구조의 다층형 나노 와이어의 제조방법.
  12. 청구항 1에 있어서,
    제조된 나노 와이어는 저항 스위치 메커니즘이 바이폴라(bipolar) 특성을 나타내는 것을 특징으로 하는 인 또는 붕소가 도핑된 Au-NiO-Au 구조의 다층형 나노 와이어의 제조방법.
  13. NiO 층에 인 또는 붕소가 도핑되어 있는 것을 특징으로 하는 Au-NiO-Au 구조의 다층형 나노 와이어.
  14. 청구항 13에 있어서,
    상기 나노 와이어는 저항 스위치 메커니즘이 바이폴라 특성을 나타내는 것을 특징으로 하는 Au-NiO-Au 구조의 다층형 나노 와이어.
  15. 청구항 13에 있어서,
    상기 나노 와이어는 ReRAM 소자에 사용되는 것을 특징으로 하는 Au-NiO-Au 구조의 다층형 나노 와이어.
  16. 청구항 13에 따른 나노 와이어를 포함하는 것을 특징으로 하는 ReRAM 소자.
KR1020120077670A 2012-07-17 2012-07-17 인 또는 붕소가 도핑된 Ａｕ－ＮｉＯ－Ａｕ 구조의 다층형 나노 와이어 및 이의 제조방법 KR101345588B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120077670A KR101345588B1 (ko) 2012-07-17 2012-07-17 인 또는 붕소가 도핑된 Ａｕ－ＮｉＯ－Ａｕ 구조의 다층형 나노 와이어 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120077670A KR101345588B1 (ko) 2012-07-17 2012-07-17 인 또는 붕소가 도핑된 Ａｕ－ＮｉＯ－Ａｕ 구조의 다층형 나노 와이어 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR101345588B1 true KR101345588B1 (ko) 2013-12-31

Family

ID=49989227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120077670A KR101345588B1 (ko) 2012-07-17 2012-07-17 인 또는 붕소가 도핑된 Ａｕ－ＮｉＯ－Ａｕ 구조의 다층형 나노 와이어 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101345588B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105621353B (zh) * 2015-12-31 2017-04-05 中山大学 一种基于多层阳极氧化铝模板的大面积纳米图形化方法
KR101764336B1 (ko) * 2015-04-17 2017-08-03 포항공과대학교 산학협력단 상향식 저항변화메모리 및 상향식 저항변화메모리의 제조방법
CN109860036A (zh) * 2019-01-02 2019-06-07 华中科技大学 一种非易失性3d nand存储器的纳米线栅电极及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008541452A (ja) * 2005-05-09 2008-11-20 サンディスク スリーディー，エルエルシー ダイオードおよび抵抗率切り換え材料を備える不揮発性メモリセル
JP2010522424A (ja) * 2006-11-08 2010-07-01 シメトリックス・コーポレーション 相関電子メモリ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008541452A (ja) * 2005-05-09 2008-11-20 サンディスク スリーディー，エルエルシー ダイオードおよび抵抗率切り換え材料を備える不揮発性メモリセル
JP2010522424A (ja) * 2006-11-08 2010-07-01 シメトリックス・コーポレーション 相関電子メモリ

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
논문(2005.10) *
논문(2011) *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101764336B1 (ko) * 2015-04-17 2017-08-03 포항공과대학교 산학협력단 상향식 저항변화메모리 및 상향식 저항변화메모리의 제조방법
CN105621353B (zh) * 2015-12-31 2017-04-05 中山大学 一种基于多层阳极氧化铝模板的大面积纳米图形化方法
CN109860036A (zh) * 2019-01-02 2019-06-07 华中科技大学 一种非易失性3d nand存储器的纳米线栅电极及其制备方法
CN109860036B (zh) * 2019-01-02 2020-11-24 华中科技大学 一种非易失性3d nand存储器的纳米线栅电极及其制备方法

Similar Documents

Publication Publication Date Title
US20230144037A1 (en) Transforming a Valve Metal Layer Into a Template Comprising a Plurality of Spaced (Nano)channels and Forming Spaced Structures Therein
KR100885434B1 (ko) 저항변화 메모리 소자 및 그 제조방법
JP6588250B2 (ja) ナノワイヤクラスタの製造方法
US20060270229A1 (en) Anodized aluminum oxide nanoporous template and associated method of fabrication
TW201435939A (zh) 超級電容器及其製造方法
Chen et al. Core-shell copper nanowire-TiO2 nanotube arrays with excellent bipolar resistive switching properties
CN102931344A (zh) 一种纳米线忆阻器及其制作方法
KR101345588B1 (ko) 인 또는 붕소가 도핑된 Ａｕ－ＮｉＯ－Ａｕ 구조의 다층형 나노 와이어 및 이의 제조방법
KR20200086189A (ko) 수열반응법을 이용한 수퍼커패시터용 전극재 제조방법
Drieschner et al. Uniformly coated highly porous graphene/MnO2 foams for flexible asymmetric supercapacitors
CN103400937B (zh) TiO2/SnO2复合纳米棒电阻开关的制备方法
CN108963071A (zh) 具有结构调节层的阻变式存储器及其制备方法
KR101844478B1 (ko) 지지체를 기반으로 하는 열전소자를 포함하는 열전모듈 및 이의 제조방법
KR101055406B1 (ko) 저항변화 메모리 소자 제조방법 및 이에 따라 제조된 저항변화 메모리 소자
Baber et al. Nanoconfined surfactant templated electrodeposition to porous hierarchical nanowires and nanotubes
CN102738387A (zh) 一种基于TiOx结构的忆阻器及其制备方法
KR20150123528A (ko) 수퍼캐패시터용 투명전극, 그 제조방법 및 상기 투명전극을 포함한 수퍼캐패시터
KR101598583B1 (ko) 다공성 금속전극의 제조방법, 이에 따라 제조되는 다공성 금속전극 및 이를 포함하는 슈퍼 커패시터
Li et al. Enhancing the Resistive Switching Performance in a Physically Transient Memristor by Doping Mo S 2 Quantum Dots
Fauzi et al. Dilute electrodeposition of TiO2 and ZnO thin film memristors on Cu substrate
KR101764336B1 (ko) 상향식 저항변화메모리 및 상향식 저항변화메모리의 제조방법
CN117529222B (zh) 一种导电丝形成区域可控的拓扑相变忆阻器及其制备方法
KR100970575B1 (ko) 전기화학적 증착법에 의한 중간세공 구조를 갖는이산화루테늄 박막의 제조방법 및 이를 이용하여 제조되는이산화루테늄 박막
Saraei et al. Investigation of resistive switching in anodized titanium dioxide thin films
KR101960010B1 (ko) 초고용량 커패시터용 전극 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160927

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170901

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 6