CN114171086A - 阻变式存储器的操作电路及操作方法 - Google Patents

阻变式存储器的操作电路及操作方法 Download PDF

Info

Publication number
CN114171086A
CN114171086A CN202111471751.8A CN202111471751A CN114171086A CN 114171086 A CN114171086 A CN 114171086A CN 202111471751 A CN202111471751 A CN 202111471751A CN 114171086 A CN114171086 A CN 114171086A
Authority
CN
China
Prior art keywords
random access
access memory
resistive random
bit line
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111471751.8A
Other languages
English (en)
Inventor
黄鹏
张逸舟
冯玉林
康晋锋
刘晓彦
刘力锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202111471751.8A priority Critical patent/CN114171086A/zh
Publication of CN114171086A publication Critical patent/CN114171086A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders

Landscapes

  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种阻变式存储器的操作电路及操作方法，操作电路包括至少一电容，串联于一阻变式存储器，使该阻变式存储器通过该电容接地。操作方法是串联至少一电容于一阻变式存储器，使该阻变式存储器通过该电容接地；施加成形或设定脉冲电压于该阻变式存储器，实现对该阻变式存储器的成形或设定操作。本发明通过在每个RRAM的底电极端串联一个电容，使该RRAM通过该电容接地，进而能够实现快速、低功耗的RRAM阵列的批量成形或设定过程，加速RRAM阵列成形或设定过程，减小成形或设定过程中的能耗，并提升成形或设定后的RRAM器件性能。

Description

阻变式存储器的操作电路及操作方法
本申请是分案申请，母案的申请号：201910715383.3，申请日：2019年8月2日，名称：阻变式存储器的操作电路及操作方法。
技术领域
本发明属于半导体器件及集成电路技术领域，涉及一种阻变式存储器的操作电路及操作方法，具体是一种利用电容实现阻变式存储器快速、低功耗的成形(Forming)及设定(Set)的操作电路及操作方法。
背景技术
阻变式存储器(Resistive Random Access Memory，RRAM)由于其良好的性能，如快速、低功耗地编程过程、良好的耐久性，可靠的尺寸缩小能力，可用作完成未来的存储以及神经网络加速功能的新型器件。然而，RRAM在制备完成后正常使用之前，普遍需要对RRAM进行一个成形过程，该成形过程是通过在RRAM上施加电压，将RRAM从高阻变为低阻。对RRAM进行成形之后，RRAM才能进行正常的设定或重置(Reset)操作。这一成形过程需要消耗大量的时间与能耗，并且随着RRAM阵列规模的扩大，成形过程的能耗及时间问题也将变得更为显著。同时，这一成形过程对于RRAM后续正常使用过程中的性能也有极大的影响。因此，能够快速、低功耗的完成RRAM批量成形，且对后续RRAM性能有优化的成形方法具有重要的意义。
另外，对RRAM进行设定的过程同成形过程，也需要消耗大量的时间与能耗。
发明内容
有鉴于此，本发明的主要目的在于提出一种阻变式存储器的操作电路及操作方法，以实现阻变式存储器快速、低功耗的成形及设定。
为达到上述目的，本发明提供了一种阻变式存储器的操作电路，该电路包括：至少一电容，串联于一阻变式存储器，使该阻变式存储器通过该电容接地；其中，所述阻变式存储器由一阻变存储器单元构成，所述阻变存储器单元为具有一个阻变存储器(RRAM)的1R结构、具有一个晶体管(Transistor)和一个阻变存储器(RRAM)的1T1R结构、或者具有一个选通管(Selector)和一个阻变存储器(RRAM)的1S1R结构；所述阻变式存储器为m×n的RRAM阵列结构，m和n均为大于等于1的自然数，在列方向上多个阻变存储器单元的顶电极端连接于同一条位线，在行方向上多个阻变存储器单元的底电极端连接于同一条字线，任意两个阻变存储器单元之间字线的线阻为Rwire，线容为Cwire，这些线容均为并联，线容的影响能够认为是在字线上通过一个大小为n×Cwire的电容接地；串联至少一电容于一阻变式存储器，是利用这些并联的线容作为接地电容；成形或设定脉冲电压施加于与多个阻变存储器单元的顶电极端连接的位线。
在本发明的一个实施例中，所述电容串联连接于该阻变存储器单元的底电极端。
为达到上述目的，本发明还提供了一种阻变式存储器的操作方法，该方法包括：串联至少一电容于一阻变式存储器，使该阻变式存储器通过该电容接地；施加成形或设定脉冲电压于该阻变式存储器，实现对该阻变式存储器的成形或设定操作；其中，所述阻变式存储器由一阻变存储器单元构成，所述阻变存储器单元为具有一个阻变存储器(RRAM)的1R结构、具有一个晶体管(Transistor)和一个阻变存储器(RRAM)的1T1R结构、或者具有一个选通管(Selector)和一个阻变存储器(RRAM)的1S1R结构；所述阻变式存储器为m×n的RRAM阵列结构，m和n均为大于等于1的自然数，在列方向上多个阻变存储器单元的顶电极端连接于同一条位线，在行方向上多个阻变存储器单元的底电极端连接于同一条字线，任意两个阻变存储器单元之间字线的线阻为Rwire，线容为Cwire，这些线容均为并联，线容的影响能够认为是在字线上通过一个大小为n×Cwire的电容接地；串联至少一电容于一阻变式存储器，是利用这些并联的线容作为接地电容；成形或设定脉冲电压施加于与多个阻变存储器单元的顶电极端连接的位线。
在本发明的一个实施例中，所述电容串联连接于该阻变存储器单元的底电极端，所述成形或设定脉冲电压施加于该阻变存储器单元的顶电极端。
在本发明的一个实施例中，所述成形脉冲电压施加于与多个阻变存储器单元的顶电极端连接的位线，具体包括：通过位线端MUX选择第一行位线BL1，字线端MUX悬空，使各列字线WL1、WL2、……、WLm通过电容接地；在第一行位线BL1上施加一定时长的成形脉冲，完成与第一行位线BL1连接的m个阻变存储器单元成形过程；与第一行位线BL1连接的m个阻变存储器单元成形过程完成后，打开字线端MUX并接地，将电容上的电压重置为0；随后，关闭字线端MUX，再通过位线端MUX选通第二行位线BL2，在第二行位线BL2上施加一定时长的成形电压，完成与第二行位线BL2连接的m个阻变存储器单元的成形过程；重复上述过程，直到完成与第n行位线BLn连接的m个阻变存储器单元的成形过程，使得整个阻变存储器阵列成形过程完成。
在本发明的一个实施例中，所述设定脉冲电压施加于与多个阻变存储器单元的顶电极端连接的位线，具体包括：通过位线端MUX选择第一行位线BL1，字线端MUX悬空，使各列字线WL1、WL2、……、WLm通过电容接地；在第一行位线BL1上施加一定时长的设定脉冲，完成与第一行位线BL1连接的m个阻变存储器单元设定过程；与第一行位线BL1连接的m个阻变存储器单元的设定过程完成后，打开字线端MUX并接地，将电容上的电压重置为0；随后，关闭字线端MUX，再通过位线端MUX选通第二行位线BL2，在第二行位线BL2上施加一定时长的设定电压，完成与第二行位线BL2连接的m个阻变存储器单元的设定过程；重复上述过程，直到完成与第n行位线BLn连接的m个阻变存储器单元的设定过程，使得整个阻变存储器阵列设定过程完成。
本发明提供的阻变式存储器的操作电路及操作方法，通过在每个RRAM的底电极端串联一个电容，使该RRAM通过该电容接地，进而能够实现快速、低功耗的RRAM阵列的批量成形或设定过程，加速RRAM阵列成形或设定过程，减小成形或设定过程中的能耗，并提升成形或设定后的RRAM器件性能。
图说明
图1a为依照本发明实施例的阻变式存储器由一阻变存储器单元构成时电容与阻变存储器单元连接的示意图；
图1b为依照本发明实施例的阻变式存储器由一阻变存储器单元构成时成形过程中的阻变存储器单元两端电压的变化示意图；
图1c为依照本发明实施例的阻变式存储器由一阻变存储器单元构成时成形过程中的电路中电流的变化示意图；
图2a为依照本发明实施例的阻变式存储器为m×n的RRAM阵列结构时电容与阻变存储器阵列连接的示意图；
图2b为依照本发明实施例的阻变式存储器为m×n的RRAM阵列结构时电路中总电流的变化示意图；
图3为依照本发明实施例的阻变式存储器为大规模RRAM阵列结构时将RRAM阵列中的寄生效应等效为通过电容接地的示意图；
图4a为依照本发明实施例的对RRAM阵列批量成形或设定的电路结构示意图；
图4b为依照本发明实施例的对RRAM阵列批量成形或没定的方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照图，对本发明进一步详细说明。
本发明提供的阻变式存储器的操作电路及操作方法，操作电路包括至少一电容，串联于一阻变式存储器，使该阻变式存储器通过该电容接地。操作方法是串联至少一电容于一阻变式存储器，使该阻变式存储器通过该电容接地；施加成形或设定脉冲电压于该阻变式存储器，实现对该阻变式存储器的成形或设定操作。
在施加成形或设定脉冲电压之后，当RRAM在成形或设定前处于高阻，对于电容充电慢，施加的成形或设定脉冲电压主要施加在RRAM上，因此这一电压能够支持完成RRAM的成形或设定。而在成形或设定完成后，RRAM阻值减小，对电容充电速度加快，快速降低RRAM上的电压，进而减小通过RRAM的电流，直至减小到0。
基于上述的利用电容完成成形或设定的方法，本发明还提出了能够并行、低功耗地完成RRAM阵列的成形或设定操作。由于这种操作方法下，器件成形过程中产生的较大电流的时间较短，且每个RRAM器件的成形发生的时刻也有差异，因此即使并行完成大量器件的成形，电路中的总电流仍然可以承受。因此这种方式能够完成低能耗、高效率的RRAM批量成形，显著减小RRAM阵列成形时间以及能耗。同时，由于器件经过较大电流的时间较短，Forming后达到的阻态也较高，在后续设定、重置操作过程中的低阻也较高，导致后续操作电流的减小，因此能够减小后续操作的功耗。
图1a为依照本发明实施例的阻变式存储器由一阻变存储器单元构成时电容与阻变存储器单元连接的示意图。在本实施例中，阻变式存储器由一阻变存储器单元构成，所述电容串联连接于该阻变存储器单元的底电极端，所述成形或设定脉冲电压施加于该阻变存储器单元的顶电极端。所述阻变存储器单元为具有一个阻变存储器(RRAM)的1R结构、具有一个晶体管(Transistor)和一个阻变存储器(RRAM)的1T1R结构、或者具有一个选通管(Selector)和一个阻变存储器(RRAM)的1S1R结构。
在本实施例中，RRAM器件与一个电容串联，通过电容接地。成形时的电压信号施加在RRAM的顶电极端。施加成形电压之前，电容上无电荷积累，电容两端电压为0。在施加成形电压之后，当RRAM成形之前，由于RRAM阻值极大，流过RRAM的电流很小，因此电容充电速度很慢，电容上的电压上升极慢，电压主要加在RRAM上，因此电压能够支持RRAM实现成形过程。而当RRAM成形完成之后，由于阻值降低，流经RRAM的电流增大，电容的充电速度加快，因此电容上的电压快速上升，导致电路中的电流快速衰减，最终减小到0。因此，单个器件成形过程中，电流分布集中在成形完成之后的短暂时间内。这种尖峰形态的电流，相比传统的成形方式能够极大的降低能量消耗。
图1b为依照本发明实施例的阻变式存储器由一阻变存储器单元构成时成形过程中的阻变存储器单元两端电压的变化示意图；图1c为依照本发明实施例的阻变式存储器由一阻变存储器单元构成时成形过程中的电路中电流的变化示意图。
同样的原理也可以用作RRAM的设定过程，只需将成形脉冲改为设定脉冲，即可批量实现快速、低功耗的设定过程。本发明中以成形过程为例，但同样适用于设定过程。
在另一个实施例中，如图2a所示，图2a为依照本发明实施例的阻变式存储器为m×n的RRAM阵列结构时电容与阻变存储器阵列连接的示意图。阻变式存储器为m×n的RRAM阵列结构，m和n均为大于等于1的自然数，在列方向上多个阻变存储器单元的顶电极端连接于同一条位线，在行方向上多个阻变存储器单元的底电极端连接于同一条字线，且每一条字线均串联一个所述电容并通过所述电容接地。在本实施例中，所述串联至少一电容于一阻变式存储器，是在每一条字线上均串联一个电容，使连接于同一条字线的多个阻变存储器单元的底电极端通过所述电容接地；所述成形或设定脉冲电压施加于与多个阻变存储器单元的顶电极端连接的位线。
在图2a中，一行中的每个RRAM都通过一个串联电容进行接地。在此行RRAM的顶电极端施加成形脉冲，即可同时实现一行器件的成形。由于单个器件成形时的电流为时间极短的尖峰类型，且不同器件成形发生的时间刻不同，因此整个成形过程中的总电流的最大值对于电路负担极大减小。因此，可以同时实现整行大量器件的成形而总电流不超过电路能承受的最大电流的限制。图2b示出了依照本发明实施例的阻变式存储器为m×n的RRAM阵列结构时电路中总电流的变化示意图。
图3为依照本发明实施例的阻变式存储器为大规模RRAM阵列结构时将RRAM阵列中的寄生效应等效为通过电容接地的示意图。如图3所示，本实施例利用RRAM阵列本身线容作为串联电容。阻变式存储器为m×n的RRAM阵列结构，m和n均为大于等于1的自然数，在列方向上多个阻变存储器单元的顶电极端连接于同一条位线，在行方向上多个阻变存储器单元的底电极端连接于同一条字线。在本实施例中，设任意两个阻变存储器单元之间字线的线阻为Rwire，线容为Cwire。当阵列中的线阻Rwire远小于RRAM的阻值时，该线阻可以近似被忽略，因此导线的寄生效应可以简化为仅有线容影响。这些线容均为并联，线容的影响能够认为是在字线上通过一个大小为n×Cwire的电容接地。这一形式的电容与图1中的电容能起到相同的作用。因此，当RRAM阵列达到一定规模时，例如在22nm工艺下，当n≥512时，寄生电容大小足够支持RRAM完成成形，此时即可利用导线的寄生电容效应完成成形过程，而不需要在电路中额外制备电容。在本实施例中，所述串联至少一电容于一阻变式存储器，是利用这些并联的线容作为接地电容；所述成形或设定脉冲电压施加于与多个阻变存储器单元的顶电极端连接的位线。
图4a为依照本发明实施例的对RRAM阵列批量成形或设定的电路结构示意图，图4b为依照本发明实施例的对RRAM阵列批量成形或设定的方法流程图。
参照图4a和图4b，对RRAM阵列批量成形过程具体包括：首先通过位线端MUX选择第一行位线BL1，字线端MUX悬空，使各列字线WL1、WL2、……、WLm通过电容接地；在第一行位线BL1上施加一定时长的成形脉冲，完成与第一行位线BL1连接的m个阻变存储器单元成形过程；与第一行位线BL1连接的m个阻变存储器单元成形过程完成后，打开字线端MUX并接地，将电容上的电压重置为0；随后，关闭字线端MUX，再通过位线端MUX选通第二行位线BL2，在第二行位线BL2上施加一定时长的成形电压，完成与第二行位线BL2连接的m个阻变存储器单元的成形过程；重复上述过程，直到完成与第n行位线BLn连接的m个阻变存储器单元的成形过程，使得整个阻变存储器阵列成形过程完成。
参照图4a和图4b，对RRAM阵列批量设定过程具体包括：首先通过位线端MUX选择第一行位线BL1，字线端MUX悬空，使各列字线WL1、WL2、……、WLm通过电容接地；在第一行位线BL1上施加一定时长的设定脉冲，完成与第一行位线BL1连接的m个阻变存储器单元设定过程；与第一行位线BL1连接的m个阻变存储器单元的设定过程完成后，打开字线端MUX并接地，将电容上的电压重置为0；随后，关闭字线端MUX，再通过位线端MUX选通第二行位线BL2，在第二行位线BL2上施加一定时长的设定电压，完成与第二行位线BL2连接的m个阻变存储器单元的设定过程；重复上述过程，直到完成与第n行位线BLn连接的m个阻变存储器单元的设定过程，使得整个阻变存储器阵列设定过程完成。
需要说明的是，上述实施例主要是以对RRAM进行成形(Forming)过程为例，在实际应用中，同样的原理也可以用作RRAM的设定(Set)过程，只需将成形脉冲改为设定脉冲，即可批量实现快速、低功耗的设定过程。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种阻变式存储器的操作电路，其特征在于，该电路包括：
至少一电容，直接串联于一阻变式存储器，使该阻变式存储器通过该电容接地；
其中，所述阻变式存储器由一阻变存储器单元构成，所述阻变存储器单元为具有一个阻变存储器(RRAM)的1R结构、具有一个晶体管(Transistor)和一个阻变存储器(RRAM)的1T1R结构、或者具有一个选通管(Selector)和一个阻变存储器(RRAM)的1S1R结构；
所述阻变式存储器为m×n的RRAM阵列结构，m和n均为大于等于1的自然数，在列方向上多个阻变存储器单元的顶电极端连接于同一条位线，在行方向上多个阻变存储器单元的底电极端连接于同一条字线，任意两个阻变存储器单元之间字线的线阻为Rwire，线容为Cwire，这些线容均为并联，线容的影响能够认为是在字线上通过一个大小为n×Cwire的电容接地；串联至少一电容于一阻变式存储器，是利用这些并联的线容作为接地电容；成形或设定脉冲电压施加于与多个阻变存储器单元的顶电极端连接的位线。
2.根据权利要求1所述的阻变式存储器的操作电路，其特征在于，所述电容串联连接于该阻变存储器单元的底电极端。
3.一种权利要求1至2中任一项所述的阻变式存储器的操作方法，其特征在于，该方法包括：
串联至少一电容于一阻变式存储器，使该阻变式存储器通过该电容接地；
施加成形或设定脉冲电压于该阻变式存储器，实现对该阻变式存储器的成形或设定操作；
其中，所述阻变式存储器由一阻变存储器单元构成，所述阻变存储器单元为具有一个阻变存储器(RRAM)的1R结构、具有一个晶体管(Transistor)和一个阻变存储器(RRAM)的1T1R结构、或者具有一个选通管(Selector)和一个阻变存储器(RRAM)的1S1R结构；
所述阻变式存储器为m×n的RRAM阵列结构，m和n均为大于等于1的自然数，在列方向上多个阻变存储器单元的顶电极端连接于同一条位线，在行方向上多个阻变存储器单元的底电极端连接于同一条字线，任意两个阻变存储器单元之间字线的线阻为Rwire，线容为Cwire，这些线容均为并联，线容的影响能够认为是在字线上通过一个大小为n×Cwire的电容接地；串联至少一电容于一阻变式存储器，是利用这些并联的线容作为接地电容；成形或设定脉冲电压施加于与多个阻变存储器单元的顶电极端连接的位线。
4.根据权利要求3所述的阻变式存储器的操作方法，其特征在于，所述电容串联连接于该阻变存储器单元的底电极端，所述成形或设定脉冲电压施加于该阻变存储器单元的顶电极端。
5.根据权利要求3所述的阻变式存储器的操作方法，其特征在于，所述成形脉冲电压施加于与多个阻变存储器单元的顶电极端连接的位线，具体包括：
通过位线端MUX选择第一行位线BL1，字线端MUX悬空，使各列字线WL1、WL2、……、WLm通过电容接地；在第一行位线BL1上施加一定时长的成形脉冲，完成与第一行位线BL1连接的m个阻变存储器单元成形过程；
与第一行位线BL1连接的m个阻变存储器单元成形过程完成后，打开字线端MUX并接地，将电容上的电压重置为0；随后，关闭字线端MUX，再通过位线端MUX选通第二行位线BL2，在第二行位线BL2上施加一定时长的成形电压，完成与第二行位线BL2连接的m个阻变存储器单元的成形过程；
重复上述过程，直到完成与第n行位线BLn连接的m个阻变存储器单元的成形过程，使得整个阻变存储器阵列成形过程完成。
6.根据权利要求3所述的阻变式存储器的操作方法，其特征在于，所述设定脉冲电压施加于与多个阻变存储器单元的顶电极端连接的位线，具体包括：
通过位线端MUX选择第一行位线BL1，字线端MUX悬空，使各列字线WL1、WL2、……、WLm通过电容接地；在第一行位线BL1上施加一定时长的设定脉冲，完成与第一行位线BL1连接的m个阻变存储器单元设定过程；
与第一行位线BL1连接的m个阻变存储器单元的设定过程完成后，打开字线端MUX并接地，将电容上的电压重置为0；随后，关闭字线端MUX，再通过位线端MUX选通第二行位线BL2，在第二行位线BL2上施加一定时长的设定电压，完成与第二行位线BL2连接的m个阻变存储器单元的设定过程；
重复上述过程，直到完成与第n行位线BLn连接的m个阻变存储器单元的设定过程，使得整个阻变存储器阵列设定过程完成。
CN202111471751.8A 2019-08-02 2019-08-02 阻变式存储器的操作电路及操作方法 Pending CN114171086A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111471751.8A CN114171086A (zh) 2019-08-02 2019-08-02 阻变式存储器的操作电路及操作方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111471751.8A CN114171086A (zh) 2019-08-02 2019-08-02 阻变式存储器的操作电路及操作方法
CN201910715383.3A CN110534146A (zh) 2019-08-02 2019-08-02 阻变式存储器的操作电路及操作方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201910715383.3A Division CN110534146A (zh) 2019-08-02 2019-08-02 阻变式存储器的操作电路及操作方法

Publications (1)

Publication Number Publication Date
CN114171086A true CN114171086A (zh) 2022-03-11

Family

ID=68661330

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111471751.8A Pending CN114171086A (zh) 2019-08-02 2019-08-02 阻变式存储器的操作电路及操作方法
CN201910715383.3A Pending CN110534146A (zh) 2019-08-02 2019-08-02 阻变式存储器的操作电路及操作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910715383.3A Pending CN110534146A (zh) 2019-08-02 2019-08-02 阻变式存储器的操作电路及操作方法

Country Status (1)

Country Link
CN (2) CN114171086A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111585546B (zh) * 2020-04-09 2022-06-07 北京大学 基于阻变存储器的非挥发性锁存器电路及操作方法
CN112583589B (zh) * 2020-12-14 2022-04-12 北京大学 用于产生安全密钥的单元结构、阻变存储器及方法
CN112509624B (zh) * 2020-12-14 2022-11-01 北京大学 用于设置阻变存储器的电路及其操作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW571403B (en) * 2001-06-22 2004-01-11 Matsushita Electric Ind Co Ltd Semiconductor device and the driving method
EP2082426B1 (en) * 2006-11-08 2012-12-26 Symetrix Corporation Correlated electron memory
JP5072564B2 (ja) * 2007-12-10 2012-11-14 株式会社東芝 半導体記憶装置及びメモリセル電圧印加方法
WO2010019441A1 (en) * 2008-08-14 2010-02-18 Nantero, Inc. Nonvolatile nanotube programmable logic devices and field programmable gate array
CN103597545B (zh) * 2011-06-09 2016-10-19 株式会社半导体能源研究所 高速缓冲存储器及其驱动方法
JP2013254545A (ja) * 2012-06-08 2013-12-19 Sharp Corp 不揮発性半導体記憶装置、及び、可変抵抗素子の抵抗制御方法
US9343147B2 (en) * 2013-03-08 2016-05-17 Microship Technology Incorporated Resistive random access memory (ReRAM) and conductive bridging random access memory (CBRAM) cross coupled fuse and read method and system
US9558819B1 (en) * 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
KR102368449B1 (ko) * 2017-07-21 2022-03-02 삼성전자주식회사 반도체 소자

Also Published As

Publication number Publication date
CN110534146A (zh) 2019-12-03

Similar Documents

Publication Publication Date Title
CN105431906B (zh) 存储器单元、数据存储装置以及形成存储器单元的方法
CN114171086A (zh) 阻变式存储器的操作电路及操作方法
Li et al. Variation-aware, reliability-emphasized design and optimization of RRAM using SPICE model
Chen et al. HfOx based vertical resistive random access memory for cost-effective 3D cross-point architecture without cell selector
Chen et al. Design tradeoffs of vertical RRAM-based 3-D cross-point array
CN110739012B (zh) 存储阵列块及半导体存储器
US9627060B2 (en) Memory circuit and method of programming memory circuit
US8913416B2 (en) Variable-resistance memory device and its operation method
WO2011133139A1 (en) Refreshing memristive systems
WO2004017328A1 (en) Method for reading a structural phase-change memory
Shim et al. Impact of read disturb on multilevel RRAM based inference engine: Experiments and model prediction
Yu et al. Design guidelines for 3D RRAM cross-point architecture
Zahoor et al. Low-power RRAM device based 1T1R array design with CNTFET as access device
CN102568592B (zh) 非易失性存储器及其数据读取方法
CN111146236B (zh) 一种阻变存储器单元及阵列结构
CN109660250B (zh) 一种基于阻变存储器的多态门
CN109427392A (zh) 电阻式存储装置及其写入方法
WO2021022410A1 (zh) 阻变式存储器的操作电路及操作方法
CN109903801A (zh) 相变存储器的数据读出电路及方法
CN112509624B (zh) 用于设置阻变存储器的电路及其操作方法
Feng et al. A Self‐terminated operation scheme for high‐parallel and energy‐efficient forming of RRAM array
US11164626B2 (en) Methods and systems for accessing memory cells
CN112447226A (zh) 可程式化电阻式装置存储器及用于该存储器的方法
CN112583589B (zh) 用于产生安全密钥的单元结构、阻变存储器及方法
US20240087619A1 (en) Matrix formation for performing computational operations in memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination