CN112509624B - 用于设置阻变存储器的电路及其操作方法 - Google Patents

用于设置阻变存储器的电路及其操作方法 Download PDF

Info

Publication number
CN112509624B
CN112509624B CN202011468352.1A CN202011468352A CN112509624B CN 112509624 B CN112509624 B CN 112509624B CN 202011468352 A CN202011468352 A CN 202011468352A CN 112509624 B CN112509624 B CN 112509624B
Authority
CN
China
Prior art keywords
random access
access memory
resistive random
memory unit
resistance change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011468352.1A
Other languages
English (en)
Other versions
CN112509624A (zh
Inventor
康晋锋
张逸舟
田明
刘晓彦
黄鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202011468352.1A priority Critical patent/CN112509624B/zh
Publication of CN112509624A publication Critical patent/CN112509624A/zh
Application granted granted Critical
Publication of CN112509624B publication Critical patent/CN112509624B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明公开了一种用于设置阻变存储器的电路及其操作方法，上述电路包括：阻变存储单元、第一电容以及第二电容。阻变存储单元包括：串联连接的阻变存储器和选择晶体管。阻变存储单元的输入端用于与位线连接，阻变存储单元的输出端用于与源线连接，选择晶体管的栅极用于与字线连接。第一电容并联连接于阻变存储单元的输入端。第二电容并联连接于阻变存储单元的输出端。阻变存储单元的输入端经由第一电容连接至地，阻变存储单元的输出端经由第二电容连接至地。该电路可以实现低功耗且快速的设置操作。

Description

用于设置阻变存储器的电路及其操作方法
技术领域
本公开属于半导体器件和集成电路技术领域，涉及一种用于设置阻变存储器的电路及其操作方法。
背景技术
阻变存储器(RRAM)由于其良好的性能，如快速、低功耗地编程过程、良好的耐久性，可靠的尺寸缩小能力，可用作完成未来的存储以及神经网络加速功能的新型器件。而RRAM存储阵列，能够实现并行的写入操作是十分有意义的。
然而，在规模较大的RRAM阵列中，由于并行写入时阵列中的大电流以及导线上的较大电阻，容易造成部分电压降落在阵列的导线电阻上，进而降低施加在RRAM上的电压值，造成写入操作的失败。同时，在实际应用时，减小设置(SET)操作过程的能耗也能够减小整个系统的功耗。因此，提出一种能够快速、低功耗的完成RRAM批量SET的方法具有重要的意义。
发明内容
(一)要解决的技术问题
本公开提供了一种用于设置阻变存储器的电路及其操作方法，以至少部分解决以上所提出的技术问题。
(二)技术方案
本公开的第一个方面提供了一种用于设置阻变存储器的电路。上述电路包括：阻变存储单元、第一电容以及第二电容。阻变存储单元包括：串联连接的阻变存储器和选择晶体管。阻变存储单元的输入端用于与位线连接，阻变存储单元的输出端用于与源线连接，选择晶体管的栅极用于与字线连接。第一电容并联连接于阻变存储单元的输入端。第二电容并联连接于阻变存储单元的输出端。阻变存储单元的输入端经由第一电容连接至地，阻变存储单元的输出端经由第二电容连接至地。
根据本公开的实施例，阻变存储单元被配置为：初始状态下，阻变存储单元的输入端接入第一输入信号且输出端接地，选择晶体管的栅压设置为零，使得第一电容处于充电状态。其中，阻变存储单元中的阻变存储器在初始状态下为高阻态。阻变存储单元还被配置为：在第一电容充电完成后，阻变存储单元所连接的源线和位线均处于悬空状态，选择晶体管施加的栅压使得选择晶体管开启，进而实现阻变存储器的设置。
根据本公开的实施例，第一电容与第二电容的大小满足：阻变存储单元中的阻变存储器能够被成功设置，以从高阻态转变为低阻态。
本公开的第二个方面提供了一种对上述用于设置阻变存储器的电路进行设置的操作方法。上述操作方法包括：在阻变存储单元的输入端接入一输入信号，设置阻变存储单元的输出端接地，选择晶体管的栅压设置为零，使得第一电容处于充电状态。其中，阻变存储单元的阻变存储器处于高阻态。上述操作方法还包括：在第一电容充电完成后，设置阻变存储单元所连接的源线和位线均悬空，在选择晶体管施加栅压，使得选择晶体管开启，进而实现阻变存储器的设置。
根据本公开的实施例，上述操作方法还包括：复位阻变存储单元中的阻变存储器，使得阻变存储器处于高阻态。
本公开的第三个方面提供了一种用于设置阻变存储器的电路。上述电路包括：存储单元阵列。存储单元阵列包括m行×n列的阻变存储单元和连接于阻变存储单元之间的导线。阻变存储单元包括：串联连接的阻变存储器和选择晶体管。阻变存储单元的输入端用于与位线连接，阻变存储单元的输出端用于与源线连接。选择晶体管的栅极用于与字线连接。其中，m×n≥2，且m和n的大小满足：该存储单元阵列中导线的寄生电容的大小使得存储单元阵列中用于实施写入操作的阻变存储单元中的阻变存储器能够被成功设置，以从高阻态转变为低阻态。
根据本公开的实施例，存储单元阵列还包括：m条位线、m条源线以及n条字线。m条位线用于将m行阻变存储单元中每一行阻变存储单元的输入端连接起来。m条源线用于将m行阻变存储单元中的每一行阻变存储单元的输出端连接起来。n条字线用于将n列阻变存储单元中每一列阻变存储单元的选择晶体管的栅极连接起来。
根据本公开的实施例，电路被配置为：特定阻变存储单元所连接的位线和源线被选通，特定阻变存储单元中的选择晶体管所连接的字线被选通；其中，特定阻变存储单元为一个或多个。电路还被配置为：特定阻变存储单元所连接的位线上接入第二输入信号，特定阻变存储单元所连接的源线接地，特定阻变存储单元中的选择晶体管所连接的字线接入零电压，使得存储单元阵列的导线的寄生电容处于充电状态。电路还被配置为：在存储单元阵列的导线的寄生电容充电完成后，特定阻变存储单元所连接的源线和位线均处于悬空状态，特定阻变存储单元的选择晶体管施加的栅压使得选择晶体管开启，进而实现特定阻变存储器的设置。
本公开的第四个方面提供了一种对上述用于设置阻变存储器的电路进行设置的操作方法。上述操作方法包括：选通目标阻变存储单元所连接的位线和源线，选通目标阻变存储单元中的选择晶体管所连接的字线；目标阻变存储单元用于实施写入操作。上述操作方法还包括：在目标阻变存储单元所连接的位线上接入一输入信号，设置目标阻变存储单元所连接的源线接地，在目标阻变存储单元中的选择晶体管所连接的字线接入零电压，使得存储单元阵列的导线的寄生电容处于充电状态。上述操作方法还包括：在存储单元阵列的导线的寄生电容充电完成后，设置目标阻变存储单元所连接的源线和位线均悬空，在目标阻变存储单元的选择晶体管施加栅压，使得目标阻变存储单元的选择晶体管开启，进而实现目标阻变存储器的设置。
根据本公开的实施例，当目标阻变存储单元为存储单元阵列中全部的阻变存储单元时，选通m条位线和m条源线，选通n条字线中的第i条字线实施批量设置操作，i＝1，2，……或n。批量设置操作包括：在m条位线上接入一输入信号，设置m条源线接地，在选通字线接入零电压，使得存储单元阵列的导线的寄生电容处于充电状态；以及在存储单元阵列的导线的寄生电容充电完成后，设置选通字线所连接的一列阻变存储单元对应的源线和位线均悬空，在选通字线上施加栅压，使得选通字线所连接的一列阻变存储单元的选择晶体管开启，进而实现该列阻变存储单元的批量设置。针对n条字线的所有选通字线实施批量设置操作，以完成存储单元阵列的批量设置。
(三)有益效果
从上述技术方案可以看出，本公开提供的用于设置阻变存储器的电路及其操作方法，具有以下有益效果：
(1)通过设置第一电容和第二电容，使得阻变存储器在设置过程中产生尖峰式的电流，并且该尖峰式的电流只存在很短的时间，能够极大减少设置操作的能耗，该电路可以用于实现低功耗且快速的设置操作。
(2)在设置操作过程中，先经过对第一电容进行充电的预充阶段，当第一电容充电完成后，进入设置阶段，由于在预充阶段是对第一电容进行充电，因此第一电容上能够达到的电压不会受到路径上的电阻的影响，能够达到预定的电压，因此能够避免在阵列中的导线电阻带来的电压降落的影响，从而实现快速、低功耗的设置操作，提升了编程性能。
附图说明
图1为根据本公开一实施例所示的用于设置阻变存储器的电路的结构示意图。
图2为根据本公开另一实施例所示的用于设置阻变存储器的电路的结构示意图。
图3根据本公开实施例所示的用于设置阻变存储器的电路在设置操作过程中的电压配置时序图。
图4为本公开实施例所示的用于设置阻变存储器的电路中的阻变存储器在设置操作过程中的电压和电流变化示意图。
图5为根据本公开一实施例所示的对用于设置阻变存储器的电路进行设置的操作方法的流程图。
图6为根据本公开又一实施例所示的用于设置阻变存储器的电路的结构示意图。
图7为如图6所示的电路简化之后的结构示意图。
图8为根据本公开另一实施例所示的对用于设置阻变存储器的电路进行设置的操作方法的流程图。
图9为根据本公开实施例所示的对用于设置阻变存储器的电路进行设置实施操作S41和S42的场景示意图。
图10为根据本公开实施例所示的对用于设置阻变存储器的电路进行设置实施操作S43的场景示意图。
图11为根据本公开实施例所示的用于设置阻变存储器的电路进行批量设置的实施过程示意图，其中，(a)为用于设置阻变存储器的电路的示意图，(b)为批量设置的操作流程图。
【符号说明】
1-电路；
11-阻变存储单元；
111-阻变存储器； 112-选择晶体管；
121-第一电容； 122-第二电容。
具体实施方式
本公开的实施例提供了一种用于设置阻变存储器的电路及其操作方法，通过设置第一电容和第二电容，使得阻变存储器在设置过程中产生尖峰式的电流，并且该尖峰式的电流只存在很短的时间，能够极大减少设置操作的能耗，该电路可以用于实现低功耗且快速的设置操作。
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
本公开的一个示例性实施例提供了一种用于设置阻变存储器的电路。
图1为根据本公开一实施例所示的用于设置阻变存储器的电路的结构示意图。图2为根据本公开另一实施例所示的用于设置阻变存储器的电路的结构示意图。
参照图1和图2所示，本公开实施例的用于设置阻变存储器的电路1包括：阻变存储单元11、第一电容121以及第二电容122。
阻变存储单元11包括：串联连接的阻变存储器(RRAM)111和选择晶体管112。
阻变存储单元11的输入端用于与位线BL连接，阻变存储单元11的输出端用于与源线SL连接，选择晶体管112的栅极用于与字线WL连接。
第一电容121并联连接于阻变存储单元11的输入端。
第二电容122并联连接于阻变存储单元11的输出端。
本公开中，阻变存储单元11中的阻变存储器111与选择晶体管112串联的前后顺序可以变化。例如在一实施例中，阻变存储器111的输出端与选择晶体管112的输入端串联，阻变存储器111的输入端作为阻变存储单元11的输入端，选择晶体管112的输出端作为阻变存储单元11的输出端，如图1所示。
或者，在另一实施例中，选择晶体管112的输出端与阻变存储器111的输入端串联，选择晶体管112的输入端作为阻变存储单元11的输入端，阻变存储器111的输出端作为阻变存储单元11的输出端，如图2所示。
阻变存储单元的输入端经由第一电容连接至地，阻变存储单元的输出端经由第二电容连接至地。
根据本公开的实施例，阻变存储单元11被配置为：初始状态下，阻变存储单元11的输入端接入第一输入信号且阻变存储单元11的输出端接地，选择晶体管112的栅压设置为零，使得第一电容121处于充电状态。其中，阻变存储单元11中的阻变存储器111在初始状态下为高阻态。
上述阻变存储单元11还被配置为：在第一电容121充电完成后，阻变存储单元11所连接的源线SL和位线BL均处于悬空状态，选择晶体管112施加的栅压使得选择晶体管112开启，进而实现阻变存储器111的设置。
图3根据本公开实施例所示的用于设置阻变存储器的电路在设置操作过程中的电压配置时序图。图4为本公开实施例所示的用于设置阻变存储器的电路中的阻变存储器在设置操作过程中的电压和电流变化示意图。
这里参照图1所示的结构来描述该电路实现设置操作的整个过程，需要说明的是，图2所示的结构与图1的结构实现设置操作的过程是原理是相同的。设置操作也可以称为编程操作或写入操作。参照图3所示，在进行设置操作时，包括两个阶段，前一个阶段为预充阶段，后一个阶段为设置阶段。在预充阶段，参照图1和图3所示，首先通过选通字线WL、位线BL和源线SL，并在字线WL加载零电压，在位线BL端施加第一输入信号，例如为电压信号V1，在源线SL端施加0电压，使得源线SL接地。在预充阶段中，与字线WL连接的选择晶体管112的栅压为0，该选择晶体管112处于关断状态，此时阻变存储器111所在的路径处于断路，第一电容121连接于电路中进行充电，阻变存储器111两端的电压可以参照图4中预充阶段示意的VRRAM和IRRAM所示，VRRAM和IRRAM的取值为零。当第一电容121充电完成后，例如可以通过预先测试第一电容121充电所需的时间来确定一个预定时间，在超出该预定时间之后视为第一电容充电完成。或者，可以通过测试第一电容121两端的电压值，当第一电容两端的电压值达到位线施加的电压信号值V1时，此时可以视为第一电容充电完成。在第一电容121充电完成后，可以进入设置阶段。
在设置阶段，参照图3所示，将位线BL端与源线SL端悬空，通过在字线WL上加载电压，使得选择晶体管112开启。悬空的含义是不接入输入信号，既不输入高电平，也不输入低电平。例如如图3所示，在字线WL上施加的电压为V3，该电压V3能够大于选择晶体管112的开启电压Von使得选择晶体管112能够开启。在设置阶段的初始时间段，例如图3所示例的T0～T1时间段内，阻变存储器111所在支路导通，由于阻变存储器111处于高阻状态，此时流过阻变存储器111的电流较小，因此第二电容122上的电压几乎为0，第一电容121上的电压基本维持不变，维持在充电完成之后的电压。经过一段时间(T1-T0)后，由于阻变存储器111内部的导电细丝逐步形成，在T1时刻使得阻变存储器111被成功设置，从而从高阻态转变为低阻态，此时阻变存储器111所在支路的电流会瞬间增大，产生一个电流尖峰，使得第二电容122的充电电流变大，第一电容121的放电电流变大，因此第二电容122上的电压升高，第一电容121上的电压降低，进而导致阻变存储器两端的电压降低和电路中电流的降低，直至到0，如图4中T1～T2时间段所示意的阻变存储器两端的电压VRRAM和流过的电流IRRAM所示。
基于上述过程可知，单个RRAM器件的设置过程中，电流集中在设置过程发生后的很小一段时间内，这种尖峰式的电流相比传统的设置方式产生的持续一段时间的大电流形式，能够极大减小设置过程的能耗。同时，由于在预充阶段是对于电容充电，因此电容上能够达到的电压不会受到路径上的电阻的影响，能够达到预定的电压，因此能够避免在阵列中的导线电阻带来的电压降落的影响。
综上所述，本实施例提供的通过用于设置阻变存储器的电路，通过设置第一电容和第二电容，使得阻变存储器在实现高阻态向低阻态转变时产生的电流尖峰集中在成功设置过程发生后的很小一段时间内，这种尖峰式的电流相比传统的设置方式产生的持续一段时间的大电流形式，能够极大减小设置操作的能耗；同时，在设置操作过程中，先经过对第一电容进行充电的预充阶段，当第一电容充电完成之后，进入设置阶段，由于在预充阶段是对第一电容进行充电，因此第一电容上能够达到的电压不会受到路径上的电阻的影响，能够达到预定的电压，因此能够避免在阵列中的导线电阻带来的电压降落的影响，从而实现快速、低功耗的设置操作，提升了编程性能。
本公开的第二个示例性实施例提供了一种对上述用于设置阻变存储器的电路进行设置的操作方法。
图5为根据本公开一实施例所示的对用于设置阻变存储器的电路进行设置的操作方法的流程图。
参照图5中实线框所示，本实施例的操作方法包括以下操作：S21和S22。
在操作S21，在阻变存储单元的输入端接入一输入信号，设置阻变存储单元的输出端接地，选择晶体管的栅压设置为零，使得第一电容处于充电状态。其中，阻变存储单元的阻变存储器处于高阻态。
在操作S22，在第一电容充电完成后，设置阻变存储单元所连接的源线和位线均悬空，在选择晶体管施加栅压，使得选择晶体管开启，进而实现阻变存储器的设置。
根据本公开的实施例，参照图5中虚线框所示，上述操作方法还包括操作S20：复位阻变存储单元中的阻变存储器，使得阻变存储器处于高阻态。
如果上述电路中用于进行写入/设置/编程操作的阻变存储单元中的阻变存储器原本就处于高阻态，无需执行上述操作S20。
本实施例中，上述操作S21对应于第一实施例描述的预充阶段。上述操作S22对应第一实施例描述的设置阶段。
在预充阶段，参照图1和图3所示，首先通过选通字线WL、位线BL和源线SL，并在字线WL加载零电压，在位线BL端接入一输入信号，例如示例为电压信号V1，在源线SL端施加0电压，使得源线SL接地。在预充阶段中，与字线WL连接的选择晶体管112的栅压为0，该选择晶体管112处于关断状态，此时阻变存储器111所在的路径处于断路，第一电容121连接于电路中进行充电，阻变存储器111两端的电压可以参照图4中预充阶段示意的VRRAM和IRRAM所示，VRRAM和IRRAM的取值为零。
第一电容121充电完成与否的判断可以通过以下方式：如果接入输入信号的时间超过预定时间，则视为上述第一电容充电完成；或者，如果第一电容两端的电压达到输入信号的电压最大值，视为充电完成。
例如可以通过预先测试第一电容121充电所需的时间来确定一个预定时间，在超出该预定时间之后视为第一电容充电完成。或者，可以通过测试第一电容121两端的电压值，当第一电容两端的电压值达到位线施加的电压信号值V1时，此时可以视为第一电容充电完成。在第一电容121充电完成后，可以进入设置阶段。
在设置阶段，参照图3所示，将位线BL端与源线SL端悬空，通过在字线WL上加载电压，使得选择晶体管112开启。悬空的含义是不接入输入信号，既不输入高电平，也不输入低电平。例如如图3所示，在字线WL上施加的电压为V3，该电压V3能够大于选择晶体管112的开启电压Von使得选择晶体管112能够开启。在设置阶段的初始时间段，例如图3所示例的T0～T1时间段内，阻变存储器111所在支路导通，由于阻变存储器111处于高阻状态，此时流过阻变存储器111的电流较小，因此第二电容122上的电压几乎为0，第一电容121上的电压基本维持不变，维持在充电完成之后的电压。经过一段时间(T1-T0)后，由于阻变存储器111内部的导电细丝逐步形成，在T1时刻使得阻变存储器111被成功设置，从而从高阻态转变为低阻态，此时阻变存储器111所在支路的电流会瞬间增大，产生一个电流尖峰，使得第；电容122的充电电流变大，第一电容121的放电电流变大，因此第二电容122上的电压升高，第一电容121上的电压降低，进而导致阻变存储器两端的电压降低和电路中电流的降低，直至到0，如图4中T1～T2时间段所示意的阻变存储器两端的电压VRRAM和流过的电流IRRAM所示。
本公开的第三个示例性实施例提供了一种用于设置阻变存储器的电路。本实施例的电路与第一实施例相比，本实施例的电路可以是包含多个第一实施例所示电路的阵列结构，并且本实施例中，只要阵列结构的规模达到要求，可以省略掉电容的设置，直接基于阵列结构中的导线的寄生电容实现第一实施例中电容的作用。
图6为根据本公开又一实施例所示的用于设置阻变存储器的电路的结构示意图。图7为如图6所示的电路简化之后的结构示意图。
参照图6所示，本实施例的电路包括：存储单元阵列。存储单元阵列包括m行×n列的阻变存储单元和连接于阻变存储单元之间的导线，图6中以虚线框示例阻变存储单元。
参照图6中虚线框所示，阻变存储单元包括：串联连接的阻变存储器和选择晶体管。
阻变存储单元的输入端用于与位线连接，阻变存储单元的输出端用于与源线连接。选择晶体管的栅极用于与字线连接。
其中，阻变存储单元的个数至少为2个，即，m×n≥2，且该存储单元阵列的规模，即m和n的大小满足：该存储单元阵列中导线的寄生电容的大小使得存储单元阵列中用于实施写入操作的阻变存储单元中的阻变存储器能够被成功设置，以从高阻态转变为低阻态。
根据本公开的实施例，存储单元阵列还包括：m条位线、m条源线以及n条字线。m条位线用于将m行阻变存储单元中每一行阻变存储单元的输入端连接起来。m条源线用于将m行阻变存储单元中的每一行阻变存储单元的输出端连接起来。n条字线用于将n列阻变存储单元中每一列阻变存储单元的选择晶体管的栅极连接起来。
对于一个m×n的存储单元阵列，设两个阻变存储单元之间的导线电阻为Rwire，导线电容为Cwire，参照图6所示。当存储单元阵列中的导线电阻Rwire远小于阻变存储器的阻值时，该导线电阻可以近似被忽略。因此导线的寄生效应可以简化为仅考虑导线电容的影响。这些导线电容均为并联，因此一根位线连接线上的导线电容的影响可以简化为是在位线连接线上通过一个大小为n×Cwire的电容接地，源线连接线与位线连接线的情形类似，这里不再赘述。将导线电阻忽略得到的简化电路参照图7所示，每一行的阻变存储单元中，输入端和输出端分别连接有大小为n×Cwire的电容，该电容为导线的寄生电容，这一形式的电容与第一实施例的两个电容：第一电容、第二电容的作用相同。因此，当存储单元阵列达到一定规模时，寄生电容的大小足够支持阻变存储器完成设置操作，此时便可利用导线的寄生电容效应完成设置操作，而不需要在电路中额外制备电容。
根据本公开的实施例，该包含存储单元阵列的电路被配置为：特定阻变存储单元所连接的位线和源线被选通，特定阻变存储单元中的选择晶体管所连接的字线被选通。电路还被配置为：特定阻变存储单元所连接的位线上接入第二输入信号，特定阻变存储单元所连接的源线接地，特定阻变存储单元中的选择晶体管所连接的字线接入零电压，使得存储单元阵列的导线的寄生电容处于充电状态。电路还被配置为：在存储单元阵列的导线的寄生电容充电完成后，特定阻变存储单元所连接的源线和位线均处于悬空状态，特定阻变存储单元的选择晶体管施加的栅压使得选择晶体管开启，进而实现特定阻变存储器的设置。其中，特定阻变存储单元为一个或多个。
本公开的第四个示例性实施例提供了一种对上述用于设置阻变存储器的电路进行设置的操作方法。
图8为根据本公开另一实施例所示的对用于设置阻变存储器的电路进行设置的操作方法的流程图。
参照图8中实线框所示，本实施例的操作方法包括以下操作：S41、S42和S43。
在操作S41，选通目标阻变存储单元所连接的位线和源线，选通目标阻变存储单元中的选择晶体管所连接的字线；目标阻变存储单元用于实施写入操作。
在操作S42，在目标阻变存储单元所连接的位线上接入一输入信号，设置目标阻变存储单元所连接的源线接地，在目标阻变存储单元中的选择晶体管所连接的字线接入零电压，使得存储单元阵列的导线的寄生电容处于充电状态。
在操作S43，在存储单元阵列的导线的寄生电容充电完成后，设置目标阻变存储单元所连接的源线和位线均悬空，在目标阻变存储单元的选择晶体管施加栅压，使得目标阻变存储单元的选择晶体管开启，进而实现目标阻变存储器的设置。
根据本公开的实施例，参照图8中虚线框所示，本实施例的操作方法除了包括操作：S41、S42和S43之外，还可以包括操作S40，复位目标阻变存储单元中的阻变存储器，使得阻变存储器处于高阻态。
如果上述电路中用于进行写入/设置/编程操作的目标阻变存储单元中的阻变存储器原本就处于高阻态，无需执行上述操作S40。
图9为根据本公开实施例所示的对用于设置阻变存储器的电路进行设置实施操作S41和S42的场景示意图。
下面以按照本实施例的操作方法对一个阻变存储单元进行设置/写入/编程操作进行示例。
图9中点划线方框所圈出的阻变存储单元用于实施写入操作，即，以目标阻变存储单元为位于第一行和第二列交叉点处的阻变存储单元为例，将目标阻变存储单元表示为RRAM12。实施操作S41，选通该目标阻变存储单元RRAM12所连接的位线BL1和源线SL1，选通目标阻变存储单元中的选择晶体管所连接的字线WL2，在图9中选通的状态以“√”进行示例。
接着，实施操作S42，在目标阻变存储单元RRAM12所连接的位线BL1上接入一输入信号，例如该输入信号为设置电压V11，可以是电压脉冲的形式，该电压能够保证目标存储单元RRAM12中的阻变存储器被设置，设置目标阻变存储单元RRAM12所连接的源线SL1接地，即，使得源线SL1接入的电压为V12＝0，在目标阻变存储单元RRAM12中的选择晶体管所连接的字线WL2接入零电压，使得字线WL2接入的电压为V13＝0，从而使得存储单元阵列的导线的寄生电容处于充电状态，处于充电状态的导线的寄生电容为图9中点划线圆圈所圈出的寄生电容。
图10为根据本公开实施例所示的对用于设置阻变存储器的电路进行设置实施操作S43的场景示意图。
最后，实施操作S43，参照图10所示，在存储单元阵列的导线的寄生电容充电完成后，设置目标阻变存储单元RRAM12所连接的源线SL1和位线SL1均悬空，通过设置目标阻变存储单元RRAM12中的选择晶体管所连接的字线WL2接入的电压V13＞Von，Von表示目标阻变存储单元RRAM12中的选择晶体管的开启电压Von，使得目标阻变存储单元的选择晶体管开启，进而实现目标阻变存储器的设置。具体实现过程可以参照前述第一实施例和第二实施例的描述，这里不再赘述。
上述实施例以一个目标阻变存储单元的设置作为示例，多个目标阻变存储单元的设置过程与一个目标阻变存储单元的类似，这里不再赘述。
需要特别强调的是，本公开的电路可以通过上述方法进行快速且低功耗地批量设置，下面结合图11进行介绍。
图11为根据本公开实施例所示的用于设置阻变存储器的电路进行批量设置的实施过程示意图，其中，(a)为用于设置阻变存储器的电路的示意图，(b)为批量设置的操作流程图。
根据本公开的实施例，参照图11中(a)和(b)所示，当目标阻变存储单元为存储单元阵列中全部的阻变存储单元时，选通m条位线和m条源线，选通n条字线中的第i条字线实施批量设置操作，i＝1，2，……或n。批量设置操作包括：在m条位线上接入一输入信号，设置m条源线接地，在选通字线接入零电压，使得存储单元阵列的导线的寄生电容处于充电状态；以及在存储单元阵列的导线的寄生电容充电完成后，设置选通字线所连接的一列阻变存储单元对应的源线和位线均悬空，在选通字线上施加栅压，使得选通字线所连接的一列阻变存储单元的选择晶体管开启，进而实现该列阻变存储单元的批量设置。针对n条字线的所有选通字线实施批量设置操作，以完成存储单元阵列的批量设置。
例如，通过位线选择器(BL MUX)和源线选择器(SL MUX)选择所有位线BL和源线SL端，并分别对应充电到设置电压和0。同时通过字线选择器(WL MUX)选中WL1，并在WL1上输入0电压，关断整列的晶体管。随后通过BL MUX和SL MUX将所有BL和SL端悬空，并在WL1上输入高电压，使得整列晶体管开启，完成对于整列RRAM器件的设置操作。随后选中下一列的字线WL2并重复上述过程，直到完成整个阵列的n列器件的并行SET操作。
综上所述，本公开的实施例提供了一种用于设置阻变存储器的电路及其操作方法，通过设置第一电容和第二电容，使得阻变存储器在设置过程中产生尖峰式的电流，并且该尖峰式的电流只存在很短的时间，能够极大减少设置操作的能耗，该电路可以用于实现低功耗且快速的设置操作。在设置操作过程中，先经过对第一电容进行充电的预充阶段，当第一电容充电完成后，进入设置阶段，由于在预充阶段是对第一电容进行充电，因此第一电容上能够达到的电压不会受到路径上的电阻的影响，能够达到预定的电压，因此能够避免在阵列中的导线电阻带来的电压降落的影响，从而实现快速、低功耗的设置操作，提升了编程性能。
需要说明的是，虽然结合附图对本公开进行了说明，但是附图中公开的实施例旨在对本公开优选实施方式进行示例性说明，而不能理解为对本公开的一种限制。附图中的尺寸比例仅仅是示意性的，并不能理解为对本公开的限制。实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。
并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。
说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
再者，单词“包含”或“包括”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
除非存在技术障碍或矛盾，本公开的上述各种实施方式可以自由组合以形成另外的实施例，这些另外的实施例均在本公开的保护范围中。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (8)

1.一种用于设置阻变存储器的电路，其特征在于，包括：
阻变存储单元，包括：串联连接的阻变存储器和选择晶体管；所述阻变存储单元的输入端用于与位线连接，输出端用于与源线连接，所述选择晶体管的栅极用于与字线连接；
第一电容，并联连接于所述阻变存储单元的输入端；以及
第二电容，并联连接于所述阻变存储单元的输出端；
所述阻变存储单元的输入端经由所述第一电容连接至地，所述阻变存储单元的输出端经由所述第二电容连接至地；
其中，所述阻变存储单元被配置为：
初始状态下，所述阻变存储单元的输入端接入第一输入信号且输出端接地，所述选择晶体管的栅压设置为零，使得所述第一电容处于充电状态；其中，所述阻变存储单元中的阻变存储器在初始状态下为高阻态；
在所述第一电容充电完成后，所述阻变存储单元所连接的源线和位线均处于悬空状态，所述选择晶体管施加的栅压使得所述选择晶体管开启，进而实现所述阻变存储器的设置。
2.根据权利要求1所述的电路，其特征在于，所述第一电容与所述第二电容的大小满足：所述阻变存储单元中的阻变存储器能够被成功设置，以从高阻态转变为低阻态。
3.一种对权利要求1-2中任一项所述的电路进行设置的操作方法，其特征在于，包括：
在阻变存储单元的输入端接入一输入信号，设置所述阻变存储单元的输出端接地，所述选择晶体管的栅压设置为零，使得所述第一电容处于充电状态；其中，所述阻变存储单元的阻变存储器处于高阻态；以及
在所述第一电容充电完成后，设置所述阻变存储单元所连接的源线和位线均悬空，在所述选择晶体管施加栅压，使得所述选择晶体管开启，进而实现所述阻变存储器的设置。
4.根据权利要求3所述的操作方法，其特征在于，还包括：
复位所述阻变存储单元中的阻变存储器，使得所述阻变存储器处于高阻态。
5.一种用于设置阻变存储器的电路，其特征在于，包括：
存储单元阵列，包括m行×n列的阻变存储单元和连接于阻变存储单元之间的导线；所述阻变存储单元包括：串联连接的阻变存储器和选择晶体管；所述阻变存储单元的输入端用于与位线连接，所述阻变存储单元的输出端用于与源线连接，所述选择晶体管的栅极用于与字线连接；
其中，m×n≥2，且m和n的大小满足：该存储单元阵列中导线的寄生电容的大小使得所述存储单元阵列中用于实施写入操作的阻变存储单元中的阻变存储器能够被成功设置，以从高阻态转变为低阻态；
其中，所述电路被配置为：
特定阻变存储单元所连接的位线和源线被选通，特定阻变存储单元中的选择晶体管所连接的字线被选通；其中，所述特定阻变存储单元为一个或多个；
特定阻变存储单元所连接的位线上接入第二输入信号，特定阻变存储单元所连接的源线接地，特定阻变存储单元中的选择晶体管所连接的字线接入零电压，使得存储单元阵列的导线的寄生电容处于充电状态；
在存储单元阵列的导线的寄生电容充电完成后，所述特定阻变存储单元所连接的源线和位线均处于悬空状态，所述特定阻变存储单元的选择晶体管施加的栅压使得所述选择晶体管开启，进而实现特定阻变存储器的设置。
6.根据权利要求5所述的电路，其特征在于，所述存储单元阵列还包括：
m条位线，用于将m行阻变存储单元中每一行阻变存储单元的输入端连接起来；
m条源线，用于将m行阻变存储单元中的每一行阻变存储单元的输出端连接起来；以及
n条字线，用于将n列阻变存储单元中每一列阻变存储单元的选择晶体管的栅极连接起来。
7.一种对权利要求5-6中任一项所述的电路进行设置的操作方法，其特征在于，包括：
选通目标阻变存储单元所连接的位线和源线，选通目标阻变存储单元中的选择晶体管所连接的字线；所述目标阻变存储单元用于实施写入操作；
在目标阻变存储单元所连接的位线上接入一输入信号，设置目标阻变存储单元所连接的源线接地，在目标阻变存储单元中的选择晶体管所连接的字线接入零电压，使得存储单元阵列的导线的寄生电容处于充电状态；
在存储单元阵列的导线的寄生电容充电完成后，设置所述目标阻变存储单元所连接的源线和位线均悬空，在所述目标阻变存储单元的选择晶体管施加栅压，使得所述目标阻变存储单元的选择晶体管开启，进而实现目标阻变存储器的设置。
8.根据权利要求7所述的操作方法，其特征在于，
当所述目标阻变存储单元为存储单元阵列中全部的阻变存储单元时，选通m条位线和m条源线，选通n条字线中的第i条字线实施批量设置操作，i＝1，2，……或n，所述批量设置操作包括：
在m条位线上接入一输入信号，设置m条源线接地，在选通字线接入零电压，使得存储单元阵列的导线的寄生电容处于充电状态；以及
在存储单元阵列的导线的寄生电容充电完成后，设置所述选通字线所连接的一列阻变存储单元对应的源线和位线均悬空，在所述选通字线上施加栅压，使得所述选通字线所连接的一列阻变存储单元的选择晶体管开启，进而实现该列阻变存储单元的批量设置；以及
针对n条字线的所有选通字线实施所述批量设置操作，以完成所述存储单元阵列的批量设置。
CN202011468352.1A 2020-12-14 2020-12-14 用于设置阻变存储器的电路及其操作方法 Active CN112509624B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011468352.1A CN112509624B (zh) 2020-12-14 2020-12-14 用于设置阻变存储器的电路及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011468352.1A CN112509624B (zh) 2020-12-14 2020-12-14 用于设置阻变存储器的电路及其操作方法

Publications (2)

Publication Number Publication Date
CN112509624A CN112509624A (zh) 2021-03-16
CN112509624B true CN112509624B (zh) 2022-11-01

Family

ID=74973058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011468352.1A Active CN112509624B (zh) 2020-12-14 2020-12-14 用于设置阻变存储器的电路及其操作方法

Country Status (1)

Country Link
CN (1) CN112509624B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009129471A (ja) * 2007-11-20 2009-06-11 Sharp Corp 不揮発性半導体記憶装置及びその処理方法
CN110534146A (zh) * 2019-08-02 2019-12-03 北京大学 阻变式存储器的操作电路及操作方法
CN112071345A (zh) * 2020-08-13 2020-12-11 清华大学 非电易失性组合存储器件及其操作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19832991C2 (de) * 1998-07-22 2000-06-15 Siemens Ag Speicheranordnung aus einer Vielzahl von resistiven ferroelektrischen Speicherzellen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009129471A (ja) * 2007-11-20 2009-06-11 Sharp Corp 不揮発性半導体記憶装置及びその処理方法
CN110534146A (zh) * 2019-08-02 2019-12-03 北京大学 阻变式存储器的操作电路及操作方法
CN112071345A (zh) * 2020-08-13 2020-12-11 清华大学 非电易失性组合存储器件及其操作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A SPICE Model of Resistive Random Access Memory for Large-Scale Memory Array Simulation;Haitong Li 等;《IEEE ELECTRON DEVICE LETTERS》;20140228;第35卷(第2期);第211-213页 *

Also Published As

Publication number Publication date
CN112509624A (zh) 2021-03-16

Similar Documents

Publication Publication Date Title
US9042156B2 (en) Semiconductor memory device and semiconductor device
US11817147B2 (en) Memory systems and memory programming methods
CN101789262B (zh) 可变电阻存储装置
US6590807B2 (en) Method for reading a structural phase-change memory
US10490267B2 (en) Flying and twisted bit line architecture for dual-port static random-access memory (DP SRAM)
KR100634330B1 (ko) 구조적인 위상 변화 메모리 셀의 동작 방법, 집적 회로 및장치
US8363449B2 (en) Floating source line architecture for non-volatile memory
CN109584932B (zh) 记忆体装置及其操作方法
WO2021136394A1 (zh) 阻变存储阵列及其操作方法、阻变存储器电路
US9401207B2 (en) Pseudo SRAM using resistive elements for non-volatile storage
KR20080020958A (ko) 메모리 회로
CN105264611A (zh) 存储器装置及存储器操作方法
US9443569B2 (en) Driver for a semiconductor memory and method thereof
CN114171086A (zh) 阻变式存储器的操作电路及操作方法
CN103971725A (zh) 基于电阻的随机存取存储器
CN112509624B (zh) 用于设置阻变存储器的电路及其操作方法
CN114171087A (zh) 忆阻器阵列结构及其操作方法、神经网络稀疏化装置
CN116114021A (zh) 使用非对称电流脉冲来对存储器单元进行编程
CN112583589B (zh) 用于产生安全密钥的单元结构、阻变存储器及方法
CN104425023A (zh) 具有公共源极线屏蔽电路的存储器设备
US11328770B2 (en) Semiconductor storage device
US11915752B2 (en) Resistive memory with enhanced redundancy writing
US11699479B2 (en) Nonvolatile memory apparatus for generating read reference and an operating method of the nonvolatile memory apparatus
Bazzi et al. Design of a Novel Hybrid CMOS Non-Volatile SRAM Memory in 130nm RRAM Technology
TWI760924B (zh) 用於存取記憶體單元之方法及系統

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant