CN112583589B - 用于产生安全密钥的单元结构、阻变存储器及方法 - Google Patents

用于产生安全密钥的单元结构、阻变存储器及方法 Download PDF

Info

Publication number
CN112583589B
CN112583589B CN202011468351.7A CN202011468351A CN112583589B CN 112583589 B CN112583589 B CN 112583589B CN 202011468351 A CN202011468351 A CN 202011468351A CN 112583589 B CN112583589 B CN 112583589B
Authority
CN
China
Prior art keywords
rram
cell
unit
security key
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011468351.7A
Other languages
English (en)
Other versions
CN112583589A (zh
Inventor
康晋锋
张逸舟
田明
刘晓彦
黄鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202011468351.7A priority Critical patent/CN112583589B/zh
Publication of CN112583589A publication Critical patent/CN112583589A/zh
Application granted granted Critical
Publication of CN112583589B publication Critical patent/CN112583589B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明公开了一种用于产生安全密钥的单元结构、阻变存储器及方法，上述单元结构包括：并联结构和电容。并联结构包括并联连接的第一RRAM单元和第二RRAM单元。并联结构的输入端用于接入输入信号。电容与并联结构的输出端串联连接，上述电容接地。其中，第一RRAM单元和第二RRAM单元的设置电压不同。能够利用与电容串联的两并联RRAM单元的设置过程产生随机数，产生的随机数或随机数序列可以用于实现物理不可克隆函数，进而作为安全密钥以用于硬件安全，避免以电阻形式存储随机数导致的存储数据易被攻击的问题。

Description

用于产生安全密钥的单元结构、阻变存储器及方法
技术领域
本公开属于半导体器件和集成电路技术领域，涉及一种用于产生安全密钥的单元结构、阻变存储器及方法。
背景技术
阻变存储器(RRAM)由于其本身的利用导电细丝产生的导电机制，在阻变存储器的器件之间具有天然的且随机的波动性。这种器件之间的天然且随机的波动性使得RRAM能够用来实现可靠的物理不可克隆函数(Physical Unclonable Functions，PUF)，以用于硬件安全应用。
传统RRAM用作PUF应用时，大多采用比较两个RRAM器件的电阻值差异的方式来读出数据，但这种方式容易受到器件保持特性或是器件读取干扰的影响，且由于信息直接存储在阵列的阻值中，密码信息容易被外界攻击获取。
发明内容
(一)要解决的技术问题
本公开提供了一种用于产生安全密钥的单元结构、阻变存储器及方法，以至少部分解决以上所提出的技术问题。
(二)技术方案
本公开的第一个方面提供了一种用于产生安全密钥的单元结构。上述单元结构包括：并联结构和电容。并联结构包括并联连接的第一RRAM单元和第二RRAM单元。并联结构的输入端用于接入输入信号。电容与并联结构的输出端串联连接，所述电容接地。其中，第一RRAM单元和第二RRAM单元的设置电压不同。
根据本公开的实施例，并联结构中的第一RRAM单元和第二RRAM单元被配置为：初始状态下，在第一RRAM单元和第二RRAM单元的输入端接入第一输入信号，第一RRAM单元和第二RRAM单元的初始状态为高阻态；当第一输入信号使得第一RRAM单元和第二RRAM单元中设置电压较低的一个从高阻态转变为低阻态时，根据第一RRAM单元和第二RRAM单元的阻值关系生成随机数，以作为安全密钥。
根据本公开的实施例，电容的电容值大小能够保证：第一RRAM单元和第二RRAM单元中设置电压较低的一个RRAM单元能够被成功设置，以从高阻态转变为低阻态。
本公开的第二个方面提供了一种产生安全密钥的方法。上述方法包括：在处于高阻态的并联结构的输入端接入第二输入信号。其中，并联结构包括并联连接的第一RRAM单元和第二RRAM单元，第一RRAM单元和第二RRAM单元的设置电压不同，并联结构的输出端串联连接有电容，电容接地。上述方法还包括：在第二输入信号使得第一RRAM单元和第二RRAM单元中设置电压较低的一个RRAM单元从高阻态转变为低阻态时，根据第一RRAM单元和第二RRAM单元的电阻差异生成随机数，以作为安全密钥。
根据本公开的实施例，上述方法还包括：复位并联结构中的第一RRAM单元和第二RRAM单元，使得第一RRAM单元和第二RRAM单元处于高阻态。
本公开的第三个方面提供了一种用于产生安全密钥的阻变存储器。上述阻变存储器包括：存储单元阵列。上述存储单元阵列包括m行×n列的RRAM单元和连接于RRAM单元之间的导线。存储单元阵列中任意两个并联连接的用于生成安全密钥的RRAM单元的设置电压不同。其中，m≥2，n≥1，且m和n的大小满足：存储单元阵列中导线的寄生电容的大小使得存储单元阵列中任意两个并联连接的用于生成安全密钥的RRAM单元的设置电压较低的一个RRAM单元能够被成功设置，以从高阻态转变为低阻态。
根据本公开的实施例，RRAM单元包括：阻变材料层，分别设置于阻变材料层两侧的第一电极和第二电极。存储单元阵列还包括：m条位线，用于将m行RRAM单元中的每一行RRAM单元的第一电极连接起来；以及n条源线，用于将n列RRAM单元中的每一列RRAM单元的第二电极连接起来。
根据本公开的实施例，上述阻变存储器被配置为：针对预定的处于高阻态的T个RRAM单元对中的第t个RRAM单元对RRAMt，RRAM单元对RRAMt所在的位线被选中并在所选中的位线上施加第三输入信号，RRAM单元对RRAMt连接于同一条源线且所在的源线处于悬空状态，T≥1，t＝1、2、……或T；当第三输入信号使得RRAM单元对RRAMt中设置电压较低的一个RRAM单元从高阻态转变为低阻态时，根据RRAM单元对RRAMt中两个RRAM单元的阻值关系生成随机数；以及按照T个RRAM单元对的选中顺序生成随机数序列，以作为安全密钥。
本公开的第四个方面提供了一种基于如上所述的阻变存储器产生安全密钥的方法。上述方法包括：选通处于高阻态的特定RRAM单元对RRAMS所在的位线，并使得特定RRAM单元对RRAMS所在的源线悬空，其中，特定RRAM单元对RRAMS连接于同一条源线；在特定RRAM单元对RRAMS所在的位线施加第四输入信号；当第四输入信号使得特定RRAM单元对RRAMS中设置电压较低的一个RRAM单元从高阻态转变为低阻态时，根据特定RRAM单元对RRAMS中两个RRAM单元的阻值关系生成随机数；以及按照预定的顺序选通至少一个特定RRAM单元对，基于选通顺序生成随机数序列，以作为安全密钥。
根据本公开的实施例，上述方法还包括：复位存储单元阵列，使得至少一个特定RRAM单元对处于高阻态。
(三)有益效果
从上述技术方案可以看出，本公开提供的用于产生安全密钥的单元结构、阻变存储器及方法，具有以下有益效果：
(1)基于RRAM单元的并联结构与电容的串联，由于器件间的波动性，两个并联的RRAM单元的设置(SET)电压不同，其中一个SET电压低的器件会优先发生设置过程，而当其中设置电压较低的RRAM单元发生设置之后，由于阻值迅速减小，使得该支路电流迅速增大，对于电容充电速度加快。因此电容两端电压迅速升高，使得并联结构上的电压降低，这样就使得设置电压较高的RRAM单元不会被SET而仍处于高阻状态。这样，就可以通过比较两个RRAM单元的阻值关系产生一位随机数。由于器件的SET电压是由于器件的本征属性且存在器件间的差异，因此该随机数在多次操作过程中与器件的设置电压有关且可以保持不变，从而能够利用与电容串联的两并联RRAM单元的设置(SET)过程产生随机数，产生的随机数或随机数序列可以用于实现物理不可克隆函数(PUF)，进而作为安全密钥以用于硬件安全，避免以电阻形式存储随机数导致的存储数据易被攻击的问题。
(2)基于电容的设置实现两个RRAM单元中设置电压较低的一个的优先设置过程，另一个不会被设置而处于高阻状态，无需连接分压电阻。当存储单元阵列达到一定规模时，导线的寄生电容大小足够支持用于生成安全密钥的RRAM单元中设置电压较小的一个RRAM单元完成设置操作，此时即可利用导线的寄生电容作为等效连接电容，实现随机数生成，而不需要在电路中额外制备电容，提供了一种直接使用RRAM阵列中寄生的导线电容来完成随机数生成操作的途径，实现了密钥产生电路的结构简化。
附图说明
图1为根据本公开一实施例所示的用于产生安全密钥的单元结构的示意图。
图2为根据本公开一实施例所示的(a)用于产生安全密钥的单元结构和(b)在上述单元结构产生随机数的操作过程中RRAM单元的电压变化示意图。
图3为根据本公开一实施例所示的产生安全密钥的方法的流程图。
图4为根据本公开一实施例所示的(a)用于产生安全密钥的阻变存储器的电路结构示意图和(b)导线电阻可以被忽略的情况下的等效简化电路结构示意图。
图5为根据本公开一实施例所示的基于阻变存储器产生安全密钥的方法的流程图。
图6-图8为根据本公开一实施例所示的基于阻变存储器产生安全密钥的方法实施过程示意图。
图6为根据本公开一实施例所示的存储单元阵列复位之后的状态示意图。
图7为根据本公开一实施例所示的对特定存储单元进行操作以生成一个随机数的操作过程示意图。
图8为根据本公开一实施例所示的按照预定顺序选通至少一个特定存储单元对之后生成随机数序列的操作过程示意图。
图9为根据本公开一实例所示的(a)阻变存储器的结构示意图和(b)基于该实例的阻变存储器产生安全密钥的操作流程图。
【符号说明】
1-用于产生安全密钥的单元结构；
11-并联结构；
111-第一RRAM单元；112-第二RRAM单元；
12-电容。
具体实施方式
本公开提供了一种用于产生安全密钥的单元结构、阻变存储器及方法，利用与电容串联的两个并联RRAM单元的设置过程产生随机数及随机数序列，产生的随机数或随机数序列可以用于实现物理不可克隆函数，进而用于硬件安全应用，避免以电阻形式存储随机数导致的存储数据易被攻击的问题。
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。本公开中，“第一输入信号”、“第二输入信号”、“第三输入信号”和“第四输入信号”是为了方便描述各个实施例中的输入信号，不代表各个输入信号之间具有先后顺序或重要性之分。“第一RRAM单元”和“第二RRAM单元”是为了方便描述并联结构中的两个RRAM单元，不代表各个单元之间具有先后顺序或重要性之分。
本公开的一个示例性实施例提供了一种用于产生安全密钥的单元结构。
图1为根据本公开一实施例所示的用于产生安全密钥的单元结构的示意图。
参照图1所示，本公开实施例的用于产生安全密钥的单元结构1包括：并联结构11和电容12。并联结构11包括并联连接的第一RRAM单元111和第二RRAM单元112。并联结构11的输入端用于接入输入信号。电容12与并联结构11的输出端串联连接，所述电容12接地。其中，第一RRAM单元111和第二RRAM单元112的设置电压不同。
第一RRAM单元111和第二RRAM单元112的设置电压与两个RRAM单元/器件的本征属性相关，并且由于器件间波动会导致两个RRAM单元/器件的设置电压存在差异，示例性的，其中一个RRAM单元的设置电压为1V，另一个RRAM单元的设置电压为1.2V。
图2为根据本公开一实施例所示的(a)用于产生安全密钥的单元结构和(b)在上述单元结构产生随机数的操作过程中RRAM单元的电压变化示意图。
根据本公开的实施例，并联结构中的第一RRAM单元和第二RRAM单元被配置为：初始状态下，在第一RRAM单元和第二RRAM单元的输入端接入第一输入信号，第一RRAM单元和第二RRAM单元的初始状态为高阻态；以及当第一输入信号使得第一RRAM单元和第二RRAM单元中设置电压较低的一个从高阻态转变为低阻态时，根据第一RRAM单元和第二RRAM单元的阻值关系生成随机数，以作为安全密钥。
上述单元结构在执行产生安全密钥的操作时，需要将第一RRAM单元和第二RRAM单元配置为高阻态，上述配置过程可以通过重置(RESET)操作实现。对并联结构中的两个RRAM器件配置高阻态的操作可以预先执行。然后，在处于高阻态的第一RRAM单元111和第二RRAM单元112构成的并联结构11的输入端接入第一输入信号。第一输入信号可以电压形式或电流形式的信号。例如，并联结构11中的第二RRAM单元112的设置电压为1V，第一RRAM单元111的设置电压为1.2V。参照图2中(a)和(b)所示，在并联结构11的输入端施加电压脉冲VSET，VSET具有一定的上升沿时间，该电压脉冲VSET的最大值可以是大于并联结构中最小设置电压1V的电压值，例如为1.1V，1.2V、1.3V等，对应图2中(b)所示意的平台，并联结构11的输出端通过电容12接地。
初始阶段由于并联结构11中的第一RRAM单元111和第二RRAM单元112均处于高阻状态，流过第一RRAM单元111和第二RRAM单元112的电流很小，因此电容12上的电压很小，电压主要降落在并联结构11上。由于器件间的波动性，两个RRAM器件：第一RRAM单元111和第二RRAM单元112的SET电压不同，SET电压相对较低的器件会优先发生SET过程，例如在第二RRAM单元112的设置电压为1V，第一RRAM单元111的设置电压为1.2V的情况下，第二RRAM单元112优先发生设置过程，第二RRAM单元112达到设置电压的时刻对应图2中(b)所示意的TSET时刻，此时第二RRAM单元112在设置过程下会产生导电细丝导通，从而使得阻值迅速减小。由于第二RRAM单元112的阻值迅速减小，使得第二RRAM单元112所在支路的电流迅速增大，对于电容12充电速度加快。因此电容12两端电压迅速升高，使得并联结构11上的电压降低，这样就使得设置电压相对较高的第一RRAM单元111始终不会被SET而仍处于高阻状态。这样，就可以通过比较第一RRAM单元111和第二RRAM单元112的阻值关系产生一位随机数。例如，在第一RRAM单元111阻值大于第二RRAM单元112阻值的情况下，产生随机数“0”；对应的，在第一RRAM单元111阻值小于第二RRAM单元112阻值的情况下，产生随机数“1”。或者，在第一RRAM单元111阻值大于第二RRAM单元112阻值的情况下，产生随机数“1”，对应在第一RRAM单元111阻值小于第二RRAM单元112阻值的情况下，产生随机数“0”。
由于RRAM器件的SET电压是由于器件的本征属性且存在器件间的差异，因此该随机数在多次对单元结构进行操作的过程中都会保持不变，每次总能使得设置电压相对较低的RRAM器件优先发生设置过程，从而使得电容充电速度加快，分压变大，导致设置电压相对较高的RRAM器件无法到达设置电压而始终处于高阻态。
在包含多个上述单元结构的阵列中选择多个RRAM单元对进行操作的话，便可以得到一个二进制的随机数序列。而且对于相同的阵列，多次相同的操作产生的随机数序列应是相同的，该方式产生的随机数序列可以用作物理不可克隆函数。
根据本公开的实施例，电容的电容值大小能够保证：第一RRAM单元和第二RRAM单元中设置电压较低的一个RRAM单元能够被成功设置，以从高阻态转变为低阻态。串联电容的大小需要足够大，避免RRAM处于高阻时的较小的电流仍能使得电容电压升高过快，导致并联结构中任何一个RRAM器件都不能被成功SET。
综上所述，本实施例的单元结构基于RRAM单元的并联结构与电容的串联，由于器件间的波动性，两个并联的RRAM单元的SET电压不同，其中一个SET电压低的器件会优先发生设置过程，而当其中设置电压较低的RRAM单元发生设置之后，由于阻值迅速减小，使得该支路电流迅速增大，对于电容充电速度加快。因此电容两端电压迅速升高，使得并联结构上的电压降低，这样就使得设置电压较高的RRAM单元不会被SET而仍处于高阻状态。这样，就可以通过比较两个RRAM单元的阻值关系产生一位随机数。由于器件的SET电压是由于器件的本征属性且存在器件间的差异，因此该随机数在多次操作过程中与器件的设置电压有关且可以保持不变，从而能够利用与电容串联的两并联RRAM单元的设置(SET)过程产生随机数，产生的随机数或随机数序列可以用于实现物理不可克隆函数(PUF)，进而作为安全密钥以用于硬件安全，避免以电阻形式存储随机数导致的存储数据易被攻击的问题。基于电容的设置实现两个RRAM单元中设置电压较低的一个的优先设置过程，另一个不会被设置而处于高阻状态，无需连接分压电阻。
本公开的第二个示例性实施例提供了一种产生安全密钥的方法。
图3为根据本公开一实施例所示的产生安全密钥的方法的流程图。
参照图3所示，本实施例的产生安全密钥的方法，包括以下操作：S21和S22。
在操作S21，在处于高阻态的并联结构的输入端接入第二输入信号。
其中，并联结构包括并联连接的第一RRAM单元和第二RRAM单元，第一RRAM单元和第二RRAM单元的设置电压不同，并联结构的输出端串联连接有电容，该电容接地。
在操作S22，在第二输入信号使得第一RRAM单元和第二RRAM单元中设置电压较低的一个RRAM单元从高阻态转变为低阻态时，根据第一RRAM单元和第二RRAM单元的电阻差异生成随机数，以作为安全密钥。
根据本公开的实施例，参照图3中虚线框所示，上述方法还可以包括操作S20：复位并联结构中的第一RRAM单元和第二RRAM单元，使得第一RRAM单元和第二RRAM单元处于高阻态。
当使用该单元结构1进行一位二进制随机数产生时，预先将两个RRAM器件：第一RRAM单元111和第二RRAM单元112复位(RESET)至高阻态，该复位的操作可以预先执行，可以参照图3中操作S20所示，使得第一RRAM单元111和第二RRAM单元112的初始状态为高阻态。针对第一RRAM单元111和第二RRAM单元112原本就处于高阻态的情况，上述操作S10可以省略。
在器件处于高阻态的并联结构11的输入端，例如为第一RRAM单元111和第二RRAM单元112的顶电极，施加一个具有一定上升沿时间的SET脉冲VSET。初始阶段由于两个RRAM器件均处于高阻状态，流过第一RRAM单元111和第二RRAM单元112的电流很小，因此电容12上的电压很小，电压主要降落在并联结构11上。由于器件间的波动性，两个RRAM器件：第一RRAM单元111和第二RRAM单元112的SET电压不同，SET电压相对较低的器件会优先发生SET过程。参照图2中(b)所示，经过一段时间到达TSET时刻，此时SET电压相对较低的器件到达设置电压。
而当设置电压较小的RRAM单元发生SET之后，由于阻值迅速减小，使得该支路电流迅速增大，对于电容充电速度加快。因此电容两端电压迅速升高，使得并联结构上的电压降低，这样就使得另一个设置电压相对较大的RRAM单元不会被SET而仍处于高阻状态。这样，就可以通过比较两个器件的阻值关系产生一位随机数。由于器件的SET电压是由于器件的本征属性且存在器件间的差异，因此该随机数在多次操作过程中与器件的设置电压有关且可以保持不变，从而能够利用与电容串联的两并联RRAM单元的设置(SET)过程产生随机数，产生的随机数或随机数序列可以用于实现物理不可克隆函数(PUF)，进而作为安全密钥以用于硬件安全，避免以电阻形式存储随机数导致的存储数据易被攻击的问题。
本公开的第三个示例性实施例提供了一种用于产生安全密钥的阻变存储器。
图4为根据本公开一实施例所示的(a)用于产生安全密钥的阻变存储器的电路结构示意图和(b)导线电阻可以被忽略的情况下的等效简化电路结构示意图。
参照图4中(a)所示，本实施例的用于产生安全密钥的阻变存储器包括：存储单元阵列。
上述存储单元阵列包括m行×n列的RRAM单元和连接于RRAM单元之间的导线。存储单元阵列中任意两个并联连接的用于生成安全密钥的RRAM单元的设置电压不同。其中，m≥2，n≥1，且m和n的大小满足：存储单元阵列中导线的寄生电容的大小使得存储单元阵列中任意两个并联连接的用于生成安全密钥的RRAM单元的设置电压较低的一个RRAM单元能够被成功设置，以从高阻态转变为低阻态。
根据本公开的实施例，RRAM单元包括：阻变材料层，分别设置于阻变材料层两侧的第一电极和第二电极。参照图4中(a)所示，上述存储单元阵列还包括：m条位线，用于将m行RRAM单元中的每一行RRAM单元的第一电极连接起来；以及n条源线，用于将n列RRAM单元中的每一列RRAM单元的第二电极连接起来。
对于一个m×n的存储单元阵列，设两个RRAM单元/器件之间的导线可以等效为导线电阻为Rwire和导线电容为Cwire的结构，导线电阻串联于两个RRAM单元之间，导线电容的一端与两个RRAM单元串接，且导线电容的另一端接地。
当存储单元阵列中的导线电阻Rwire远小于RRAM的阻值时，该导线电阻可以近似被忽略。因此导线的寄生效应可以简化为仅包含导线电容影响。参照图4中(b)所示，这些导线电容均为并联，因此导线电容的影响可以认为是在每个源极连接线/源线SL1～SLm上通过一个大小为m×Cwire的电容接地。本实施例中该存储单元阵列中寄生的导线电容与第一实施例描述的电容一样，也能起到相同的作用。因此，当本实施例的存储单元阵列达到一定规模时，即当寄生的导线电容的大小足够支持RRAM完成SET操作，导线的寄生电容大小足够支持用于生成安全密钥的RRAM单元中设置电压较小的一个RRAM单元完成设置操作，此时即可利用导线的寄生电容作为等效连接电容，实现随机数生成，而不需要在电路中额外制备电容，提供了一种直接使用RRAM阵列中寄生的导线电容来完成随机数生成操作的途径，实现了密钥产生电路的结构简化。
根据本公开的实施例，上述阻变存储器被配置为：针对预定的处于高阻态的T个RRAM单元对中的第t个RRAM单元对RRAMt，RRAM单元对RRAMt所在的位线被选中并在所选中的位线上施加第三输入信号，RRAM单元对RRAMt连接于同一条源线且所在的源线处于悬空状态，T≥1，t＝1、2、……或T；当第三输入信号使得RRAM单元对RRAMt中设置电压较低的一个RRAM单元从高阻态转变为低阻态时，根据RRAM单元对RRAMt中两个RRAM单元的阻值关系生成随机数；以及按照T个RRAM单元对的选中顺序生成随机数序列，以作为安全密钥。
本公开中，悬空的含义是不接入输入信号，既不输入高电平，也不输入低电平。
本公开的第四个示例性实施例提供了一种基于如上所述的阻变存储器产生安全密钥的方法。
图5为根据本公开一实施例所示的基于阻变存储器产生安全密钥的方法的流程图。
参照图5所示，本实施例的基于阻变存储器产生安全密钥的方法包括以下操作：S41、S42、S43和S44。
在操作S41，选通处于高阻态的特定RRAM单元对RRAMS所在的位线，并使得特定RRAM单元对RRAMS所在的源线悬空，其中，特定RRAM单元对RRAMS连接于同一条源线。
在操作S42，在特定RRAM单元对RRAMS所在的位线施加第四输入信号。
在操作S43，当第四输入信号使得特定RRAM单元对RRAMS中设置电压较低的一个RRAM单元从高阻态转变为低阻态时，根据特定RRAM单元对RRAMS中两个RRAM单元的阻值关系生成随机数。
在操作S44，按照预定的顺序选通至少一个特定RRAM单元对，基于选通顺序生成随机数序列，以作为安全密钥。
根据本公开的实施例，参照图5中虚线框所示，上述方法还包括操作S40：复位存储单元阵列，使得至少一个特定RRAM单元对处于高阻态。
图6-图8为根据本公开一实施例所示的基于阻变存储器产生安全密钥的方法实施过程示意图。其中，图6为根据本公开一实施例所示的存储单元阵列复位之后的状态示意图。图7为根据本公开一实施例所示的对特定存储单元进行操作以生成一个随机数的操作过程示意图。图8为根据本公开一实施例所示的按照预定顺序选通至少一个特定存储单元对之后生成随机数序列的操作过程示意图。参照
参照图6所示，在操作S40中，复位存储单元阵列，使得至少一个特定RRAM单元对处于高阻态。上述操作是为了使得用于生成安全密钥的特定RRAM单元对处于高阻态，如果该存储单元阵列中的RRAM单元在执行生成安全密钥的操作时已经处于高阻态，则无需执行操作S40。存储单元阵列复位之后的处于高阻态的结构如图6所示，忽略了寄生的导线电阻，源线上连接的所有寄生的导线电容并联，可以等效为一个电容。
参照图7所示，在操作S41中，选通处于高阻态的特定RRAM单元对RRAMS所在的位线，并使得特定RRAM单元对RRAMS所在的源线悬空，特定RRAM单元对RRAMS连接于同一条源线。其中，特定RRAM单元对RRAMS参照图7中虚线圆圈所圈出的两个RRAM单元所示，导通的位线在本实施例中示意为BL1和BL2，特定RRAM单元对RRAMS所在的源线为SL1，导通的状态以“√”进行标示，悬空的状态以“×”进行标示。经过操作S41之后，特定RRAM单元对RRAMS的输出端通过所在源线上的寄生电容接地。
参照图7所示，在操作S42中，在特定RRAM单元对RRAMS所在的位线施加第四输入信号VBL。
参照图7所示，在操作S43中，当第四输入信号VBL使得特定RRAM单元对RRAMS中设置电压较低的一个RRAM单元从高阻态转变为低阻态时，根据特定RRAM单元对RRAMS中两个RRAM单元的阻值关系生成随机数，例如通过比较特定RRAM单元对RRAMS中的两个RRAM单元的阻值R11和R21的相对大小来生成随机数，例如图7示例的在R11＞R21的情况下，生成随机数“0”，在R11＜R21的情况下，生成随机数“1”。
参照图8所示，以[1]→[2]→……→[m]示意了至少一个特定RRAM单元对的选通顺序，这里只以m个特定RRAM单元对进行示例，基于选通顺序可以生成随机数序列。实际上，按照不同的组合方式可以生成更多个特定RRAM单元对，以生成更多位的随机数序列。
图9为根据本公开一实例所示的(a)阻变存储器的结构示意图和(b)基于该实例的阻变存储器产生安全密钥的操作流程图。
参照图9中(a)所示，以规模为32×32的存储单元阵列来示例阻变存储器，参照图9中(b)所示，示例了一种沿着固定两个相邻位线，变化所在源线来逐一选择特定RRAM单元对；之后跳转至下一组相邻位线，变化所在源线来逐一选择特定RRAM单元对的方式，可以得到长度为32×16的随机数序列。
具体而言，参照图9中(b)所示，在操作之前，要保证所有RRAM单元均处于高阻状态。首先，通过位线选择器(BL MUX)选择位线BL1和BL2，通过源线选择器(SL MUX)的源线SL1端悬空，使源线SL1端通过电容接地。在BL端施加一定时长的SET脉冲，使得BL1和BL2上的器件其中一个被SET。随后读出BL1和BL2的电阻大小关系，进而确定该RRAM单元对产生的随机数为0或1。完成对该对器件的操作后，选中下一个RRAM单元对继续进行操作，直到遍历整个阵列，产生长度为16×32的0、1随机数序列。
需要说明的是，特定RRAM单元对的个数、选择顺序可以根据实际情况进行调整，不局限于上述实施例。
综上所述，本公开提供了一种用于产生安全密钥的单元结构、阻变存储器及方法，基于RRAM单元的并联结构与电容的串联，可以通过设置操作来产生一位随机数。由于器件的SET电压是由于器件的本征属性且存在器件间的差异，因此该随机数在多次操作过程中与器件的设置电压有关且可以保持不变，从而能够利用与电容串联的两并联RRAM单元的设置过程产生随机数，产生的随机数或随机数序列可以用于实现物理不可克隆函数，进而作为安全密钥以用于硬件安全，避免以电阻形式存储随机数导致的存储数据易被攻击的问题。基于电容的设置实现两个RRAM单元中设置电压较低的一个的优先设置过程，另一个不会被设置而处于高阻状态，无需连接分压电阻。当存储单元阵列达到一定规模时，导线的寄生电容大小足够支持用于生成安全密钥的RRAM单元中设置电压较小的一个RRAM单元完成设置操作，此时即可利用导线的寄生电容作为等效连接电容，实现随机数生成，而不需要在电路中额外制备电容，提供了一种直接使用RRAM阵列中寄生的导线电容来完成随机数生成操作的途径，实现了密钥产生电路的结构简化。
还需要说明的是，虽然结合附图对本公开进行了说明，但是附图中公开的实施例旨在对本公开优选实施方式进行示例性说明，而不能理解为对本公开的一种限制。附图中的尺寸比例仅仅是示意性的，并不能理解为对本公开的限制。实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。
并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。
说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
再者，单词“包含”或“包括”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
除非存在技术障碍或矛盾，本公开的上述各种实施方式可以自由组合以形成另外的实施例，这些另外的实施例均在本公开的保护范围中。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (9)

1.一种用于产生安全密钥的单元结构，其特征在于，包括：
并联结构，包括并联连接的第一RRAM单元和第二RRAM单元，所述并联结构的输入端用于接入输入信号；以及
电容，与所述并联结构的输出端串联连接，所述电容接地；
其中，所述第一RRAM单元和所述第二RRAM单元的设置电压不同；
其中，所述并联结构中的第一RRAM单元和第二RRAM单元被配置为：
初始状态下，在所述第一RRAM单元和所述第二RRAM单元的输入端接入第一输入信号，所述第一RRAM单元和第二RRAM单元的初始状态为高阻态；
当所述第一输入信号使得所述第一RRAM单元和第二RRAM单元中设置电压较低的一个从高阻态转变为低阻态时，根据所述第一RRAM单元和第二RRAM单元的阻值关系生成随机数，以作为安全密钥。
2.根据权利要求1所述的单元结构，其特征在于，所述电容的电容值大小能够保证：所述第一RRAM单元和第二RRAM单元中设置电压较低的一个RRAM单元能够被成功设置，以从高阻态转变为低阻态。
3.一种产生安全密钥的方法，其特征在于，包括：
在处于高阻态的并联结构的输入端接入第二输入信号；其中，所述并联结构包括并联连接的第一RRAM单元和第二RRAM单元，所述第一RRAM单元和第二RRAM单元的设置电压不同，所述并联结构的输出端串联连接有电容，所述电容接地；以及
在所述第二输入信号使得所述第一RRAM单元和第二RRAM单元中设置电压较低的一个从高阻态转变为低阻态时，根据所述第一RRAM单元和第二RRAM单元的电阻差异生成随机数，以作为安全密钥。
4.根据权利要求3所述的方法，其特征在于，还包括：
复位所述并联结构中的第一RRAM单元和第二RRAM单元，使得所述第一RRAM单元和第二RRAM单元处于高阻态。
5.一种用于产生安全密钥的阻变存储器，其特征在于，包括：
存储单元阵列，包括m行×n列的RRAM单元和连接于RRAM单元之间的导线，所述存储单元阵列中任意两个并联连接的用于生成安全密钥的RRAM单元的设置电压不同；
其中，m≥2，n≥1，且m和n的大小满足：该存储单元阵列中导线的寄生电容的大小使得所述存储单元阵列中任意两个并联连接的用于生成安全密钥的RRAM单元中设置电压较低的一个RRAM单元能够被成功设置，以从高阻态转变为低阻态。
6.根据权利要求5所述的阻变存储器，其特征在于，
所述RRAM单元包括：阻变材料层，分别设置于阻变材料层两侧的第一电极和第二电极；
所述存储单元阵列还包括：
m条位线，用于将m行RRAM单元中的每一行RRAM单元的第一电极连接起来；以及
n条源线，用于将n列RRAM单元中的每一列RRAM单元的第二电极连接起来。
7.根据权利要求6所述的阻变存储器，其特征在于，所述阻变存储器被配置为：
针对预定的处于高阻态的T个RRAM单元对中的第t个RRAM单元对RRAMt，所述RRAM单元对RRAMt所在的位线被选中并在所选中的位线上施加第三输入信号，RRAM单元对RRAMt连接于同一条源线且所在的源线处于悬空状态，T≥1，t＝1、2、……或T；
当所述第三输入信号使得所述RRAM单元对RRAMt中设置电压较低的一个RRAM单元从高阻态转变为低阻态时，根据所述RRAM单元对RRAMt中两个RRAM单元的阻值关系生成随机数；以及
按照T个RRAM单元对的选中顺序生成随机数序列，以作为安全密钥。
8.一种基于权利要求5或6所述的阻变存储器产生安全密钥的方法，其特征在于，包括：
选通处于高阻态的特定RRAM单元对RRAMS所在的位线，并使得特定RRAM单元对RRAMS所在的源线悬空，其中，所述特定RRAM单元对RRAMS连接于同一条源线；
在特定RRAM单元对RRAMS所在的位线施加第四输入信号；
当所述第四输入信号使得所述特定RRAM单元对RRAMS中设置电压较低的一个RRAM单元从高阻态转变为低阻态时，根据所述特定RRAM单元对RRAMS中两个RRAM单元的阻值关系生成随机数；以及
按照预定的顺序选通至少一个特定RRAM单元对，基于选通顺序生成随机数序列，以作为安全密钥。
9.根据权利要求8所述的方法，其特征在于，还包括：
复位所述存储单元阵列，使得所述至少一个特定RRAM单元对处于高阻态。
CN202011468351.7A 2020-12-14 2020-12-14 用于产生安全密钥的单元结构、阻变存储器及方法 Active CN112583589B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011468351.7A CN112583589B (zh) 2020-12-14 2020-12-14 用于产生安全密钥的单元结构、阻变存储器及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011468351.7A CN112583589B (zh) 2020-12-14 2020-12-14 用于产生安全密钥的单元结构、阻变存储器及方法

Publications (2)

Publication Number Publication Date
CN112583589A CN112583589A (zh) 2021-03-30
CN112583589B true CN112583589B (zh) 2022-04-12

Family

ID=75134979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011468351.7A Active CN112583589B (zh) 2020-12-14 2020-12-14 用于产生安全密钥的单元结构、阻变存储器及方法

Country Status (1)

Country Link
CN (1) CN112583589B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106814991A (zh) * 2017-01-23 2017-06-09 北京大学 基于rram的无偏真随机数生成方法和生成器
CN110534146A (zh) * 2019-08-02 2019-12-03 北京大学 阻变式存储器的操作电路及操作方法
CN111339579A (zh) * 2020-03-26 2020-06-26 清华大学 电子装置及其操作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011253595A (ja) * 2010-06-03 2011-12-15 Toshiba Corp 不揮発性半導体記憶装置
JP2013254545A (ja) * 2012-06-08 2013-12-19 Sharp Corp 不揮発性半導体記憶装置、及び、可変抵抗素子の抵抗制御方法
CN112071345B (zh) * 2020-08-13 2023-04-07 清华大学 非电易失性组合存储器件及其操作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106814991A (zh) * 2017-01-23 2017-06-09 北京大学 基于rram的无偏真随机数生成方法和生成器
CN110534146A (zh) * 2019-08-02 2019-12-03 北京大学 阻变式存储器的操作电路及操作方法
CN111339579A (zh) * 2020-03-26 2020-06-26 清华大学 电子装置及其操作方法

Also Published As

Publication number Publication date
CN112583589A (zh) 2021-03-30

Similar Documents

Publication Publication Date Title
US7778061B2 (en) Crossbar-memory systems and methods for writing to and reading from crossbar memory junctions of crossbar-memory systems
CN105431906B (zh) 存储器单元、数据存储装置以及形成存储器单元的方法
JP4121830B2 (ja) 混成抵抗性交点メモリセルアレイおよびその製造方法
US8159858B2 (en) Signal margin improvement for read operations in a cross-point memory array
JP5121864B2 (ja) 不揮発性半導体記憶装置
US8111572B2 (en) Disturb control circuits and methods to control memory disturbs among multiple layers of memory
Chen et al. Design tradeoffs of vertical RRAM-based 3-D cross-point array
TWI253082B (en) A memory device
US8681532B2 (en) Resistance change memory
TW201044395A (en) Multi-bit resistance-switching memory cell
WO2021136395A1 (zh) 阻变存储阵列的操作方法
WO2021136394A1 (zh) 阻变存储阵列及其操作方法、阻变存储器电路
JP5352004B2 (ja) 他の素子からの電流を使用する不揮発性記憶素子のプログラミング
US9911495B2 (en) Memory cell having resistive and capacitive storage elements
US9305607B2 (en) Logical memory architecture, in particular for MRAM, PCRAM, or RRAM
US8982602B2 (en) Memory devices, circuits and, methods that apply different electrical conditions in access operations
CN112583589B (zh) 用于产生安全密钥的单元结构、阻变存储器及方法
US20240038299A1 (en) Resistive Change Element Arrays
US20230010522A1 (en) Method of data encoding in non-volatile memories
US11164626B2 (en) Methods and systems for accessing memory cells
CN112509624B (zh) 用于设置阻变存储器的电路及其操作方法
TWI760924B (zh) 用於存取記憶體單元之方法及系統
TWI772237B (zh) 記憶體裝置及其操作方法
US11217307B2 (en) Circuit and method for programming resistive memory cells
CN117150578A (zh) 一种可重构物理不可克隆函数的实现方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant