JPWO2010095295A1 - 抵抗記憶素子およびその使用方法 - Google Patents
抵抗記憶素子およびその使用方法 Download PDFInfo
- Publication number
- JPWO2010095295A1 JPWO2010095295A1 JP2011500450A JP2011500450A JPWO2010095295A1 JP WO2010095295 A1 JPWO2010095295 A1 JP WO2010095295A1 JP 2011500450 A JP2011500450 A JP 2011500450A JP 2011500450 A JP2011500450 A JP 2011500450A JP WO2010095295 A1 JPWO2010095295 A1 JP WO2010095295A1
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- memory element
- electrodes
- voltage
- resistance state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 28
- 230000008859 change Effects 0.000 claims abstract description 69
- 230000004888 barrier function Effects 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 18
- 229910052742 iron Inorganic materials 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 14
- 229910052802 copper Inorganic materials 0.000 claims abstract description 12
- 239000000203 mixture Substances 0.000 claims abstract description 12
- 230000002829 reductive effect Effects 0.000 claims description 5
- 230000003446 memory effect Effects 0.000 abstract description 11
- 230000001747 exhibiting effect Effects 0.000 abstract description 2
- 239000000523 sample Substances 0.000 description 36
- 229910010413 TiO 2 Inorganic materials 0.000 description 22
- 239000010409 thin film Substances 0.000 description 20
- 150000003624 transition metals Chemical class 0.000 description 19
- 229910052723 transition metal Inorganic materials 0.000 description 18
- 229910002367 SrTiO Inorganic materials 0.000 description 9
- 238000011156 evaluation Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 230000002441 reversible effect Effects 0.000 description 5
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- 101000963523 Homo sapiens Magnesium transporter MRS2 homolog, mitochondrial Proteins 0.000 description 4
- 101000589392 Homo sapiens Pannexin-1 Proteins 0.000 description 4
- 102100039143 Magnesium transporter MRS2 homolog, mitochondrial Human genes 0.000 description 4
- 102100032361 Pannexin-1 Human genes 0.000 description 4
- 101100024312 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MRS3 gene Proteins 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010893 electron trap Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 229910052748 manganese Inorganic materials 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 229910020599 Co 3 O 4 Inorganic materials 0.000 description 2
- 229910004121 SrRuO Inorganic materials 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 239000004570 mortar (masonry) Substances 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000003746 solid phase reaction Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229920000144 PEDOT:PSS Polymers 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
抵抗変化率が大きく、かつ優れたメモリー効果を有する、抵抗記憶素子を提供する。素体（２）と、素体（２）の少なくとも一部を介して対向する少なくとも１対の電極（３，４）とを備える、抵抗記憶素子（１）であって、素体（２）は、一般式：Ｔｉ１−ｘＭｘＯ２（Ｍは、Ｆｅ、Ｃｏ、ＮｉおよびＣｕのうちの少なくとも１種。０．００５≦ｘ≦０．０５）で示される組成を有する、多結晶体としての酸化物半導体から構成される。第１の電極（３）は、素体（２）との界面領域において整流性と抵抗変化特性とを発現し得るショットキー障壁を形成し得る材料から構成され、第２の電極（４）は、第１の電極（３）と比較して、素体（２）に対してよりオーミックな接合が得られる材料から構成される。
Description
この発明は、抵抗記憶素子およびその使用方法に関するもので、特に、酸化物半導体からなる素体を備える抵抗記憶素子およびその使用方法に関するものである。
抵抗記憶素子は、抵抗メモリー特性を有する素体を備えており、この素体は、初期状態でたとえば比較的高い抵抗を示すが、所定値以上の電圧を印加すると、低抵抗状態に変化し、電圧を除去しても、この低抵抗状態が保持（記憶）され、他方、低抵抗状態にある素体に所定値以上の電圧を逆方向に印加すると、高抵抗状態に戻り、この電圧を除去しても、高抵抗状態が保持（記憶）されるという特性を有している。
このような抵抗記憶素子は、しきい値以上の電圧を正方向および逆方向の各々に印加することにより、低抵抗状態と高抵抗状態とにスイッチングできるものであり、スイッチングにより、抵抗変化させ、それを記憶することが可能である。このような抵抗スイッチング特性を利用することにより、抵抗記憶素子は、いわゆる抵抗メモリー素子としてだけでなく、スイッチング素子としても用いることができる。
抵抗記憶素子は、ショットキー障壁の空乏層厚の変化、あるいは、電極と半導体からなる素体との界面やバルク準位への電子のトラップまたは放出などにより障壁を超える電子の容易性が変化し、これによって、高抵抗状態と低抵抗状態とに変化していると考えられている。
抵抗記憶素子では、異なる極性の電圧で抵抗を制御する必要があり（バイポーラと言われる。）、基本的には、ショットキー障壁のフォーワード側に電圧を印加すると、高抵抗⇒低抵抗状態、リバース側に電圧を印加すると、低抵抗⇒高抵抗状態にスイッチングする。電極界面全面で特性が発現していると考えられ、安定性に優れるとされている。
しかし、課題の１つは抵抗保持特性であり、界面やバルク準位への電子のトラップまたは放出に抵抗スイッチングが由来しているためか、特に低抵抗状態の安定性が悪く、温度上昇または時間経過とともに抵抗が高抵抗状態にスイッチングしていくという課題がある。このような課題を解決し得る技術として、たとえば特開２００６−３２４４４７号公報（特許文献１）に記載されているものがある。
特許文献１では、抵抗メモリー特性の改善技術が提案されている。すなわち、特許文献１では、酸化物半導体（たとえばＮｂ：ＳｒＴｉＯ３）が、ショットキー障壁を形成できる第１の電極（たとえばＰｔ電極）ともう１つの第２の電極とで挟まれた構造を有する抵抗記憶素子において、Ｐｔ／Ｎｂ：ＳｒＴｉＯ３／絶縁膜／電極の構造を採用している。ここで、上記絶縁膜を、酸化物半導体中の界面トラップから電子が放出されるのを抑制する障壁として機能させており、それによって、界面からの電子のトラップまたは放出確率を抑制し、その結果、データ保持特性（抵抗メモリー効果）の改善を図ろうとしている。
しかし、特許文献１に記載の技術では、絶縁層を導入することにより、抵抗変化率の低下やスイッチング電圧の増大などの弊害が予想される。
そこで、上記のような絶縁層等を設けなくても、従来と同程度に抵抗変化率が大きく、優れた抵抗メモリー効果が得られる抵抗記憶素子が求められる。
そこで、この発明の目的は、上述したような要望を満たし得る抵抗記憶素子およびその使用方法を提供しようとすることである。
この発明は、第１の局面では、素体と、素体の少なくとも一部を介して対向する少なくとも１対の電極とを備え、１対の電極間に第１方向のスイッチング電圧を印加したとき、素体の、１対の電極間に位置する少なくとも一部が低抵抗化し、その後、第１方向のスイッチング電圧を除去しても、１対の電極間に位置する少なくとも一部の低抵抗状態が保持され、他方、１対の電極間に第１方向とは逆の第２方向のスイッチング電圧を印加したとき、素体の、１対の電極間に位置する少なくとも一部が高抵抗化し、その後、第２方向のスイッチング電圧を除去しても、１対の電極間に位置する少なくとも一部の高抵抗状態が保持される抵抗記憶素子にまず向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
すなわち、上記素体は、一般式：Ｔｉ１−ｘＭｘＯ２（Ｍは、Ｆｅ、Ｃｏ、ＮｉおよびＣｕのうちの少なくとも１種。０．００５≦ｘ≦０．０５）で示される組成を有する酸化物半導体からなることを特徴としている。
上記酸化物半導体は、多結晶体であることが好ましい。
この発明に係る抵抗記憶素子において、１対の電極の少なくとも一方は、素体とショットキー接合される材料からなることが好ましい。
この発明に係る抵抗記憶素子は、インピーダンス整合用に有利に用いられることができる。
この発明に係る抵抗記憶素子は、第２の局面では、素体と、素体に接触するように設けられた、第１および第２の電極とを備え、第１の電極は、素体との界面領域において整流性と抵抗変化特性とを発現し得るショットキー障壁を形成し得る材料からなり、第２の電極は、第１の電極と比較して、素体に対してよりオーミックな接合が得られる材料からなり、素体は、一般式：Ｔｉ１−ｘＭｘＯ２（Ｍは、Ｆｅ、Ｃｏ、ＮｉおよびＣｕのうちの少なくとも１種。０．００５≦ｘ≦０．０５）で示される組成を有する酸化物半導体からなることを特徴としている。
なお、上記「第２の電極は、第１の電極と比較して、素体に対してよりオーミックな接合が得られる材料からなる」とは、第２の電極の素体に対する接合の方が、第１の電極の素体に対する接合と比較して、オーミック特性により近い接合が得られるような材料から第２の電極が構成されるという意味である。
この発明は、また、上記第２の局面による抵抗記憶素子の使用方法にも向けられる。この発明に係る抵抗記憶素子使用方法は、第１および第２の電極間に第１極性の第１の電圧パルスを印加することによって、当該抵抗記憶素子の低抵抗状態を実現するステップと、第１および第２の電極間に第１極性とは逆の第２極性の第２の電圧パルスを印加することによって、当該抵抗記憶素子の高抵抗状態を実現するステップとを備えることを特徴としている。
この発明に係る抵抗記憶素子の使用方法は、第１および第２の電極間に、上記第１極性または上記第２極性であって、上記第１の電圧パルスと上記第２の電圧パルスとの間のエネルギーを有する少なくとも１つの中間電圧パルスを印加することによって、上記低抵抗状態と上記高抵抗状態との間の抵抗値を示す、少なくとも１つの中間抵抗状態を実現するステップをさらに備えることが好ましい。
上記中間電圧パルスとしては、好ましくは、パルス幅、パルス振幅およびパルス印加回数から選ばれる少なくとも１種について、上記第１の電圧パルスと上記第２の電圧パルスとの中間の値を有するパルスが用いられる。
上記のような好ましい使用方法は、抵抗記憶素子を多値化メモリーとして使用することを可能にする。
この発明によれば、抵抗変化率が大きく、かつ優れた抵抗メモリー効果を有する、抵抗記憶素子が得られる。その理由は、次のとおりと推測し得る。
本件発明者は、ショットキー障壁型の抵抗スイッチング特性から、界面やバルク準位への電子のトラップまたは放出を安定化させることが、抵抗スイッチング特性および抵抗メモリー特性の改善に重要であると推測し、ＴｉＯ２に遷移金属を添加し、それによって、ＴｉＯ２のバンドギャップ内に準位を形成すれば、特性を改善かつ安定化できると考えた。
実際に、遷移金属を添加したＴｉＯ２の拡散反射測定から、バンドギャップ内に形成された準位に起因する吸収が確認でき、形成された準位が電子のトラップまたは放出に影響し、低抵抗状態の抵抗保持特性を改善することができたと考えることができる。その結果、優れた抵抗メモリー効果が得られたと考えることができる。
この発明に係る抵抗記憶素子において、素体を構成する酸化物半導体が多結晶体であると、抵抗メモリー効果、特に低抵抗状態の抵抗保持特性をより向上させることができる。これは、多結晶体における粒界が作用していると考えられる。すなわち、粒界のような電子をトラップするような不連続な構造を設け、電子のトラップや酸素欠損などを生じやすくさせることが、低抵抗状態の抵抗が時間とともに高抵抗化することに効いているのではないかと推測される。
この発明に係る抵抗記憶素子において、１対の電極の少なくとも一方が素体とショットキー接合される材料から構成されると、上述した抵抗変化率が大きくなる効果がより顕著に現れる。
この発明に係る抵抗記憶素子がインピーダンス整合用に用いられると、大きなインピーダンス変化を低消費電力で実現することができる。
この発明に係る抵抗記憶素子の使用方法において、第１および第２の電極間に第１極性の第１の電圧パルスを印加することによって、当該抵抗記憶素子の低抵抗状態を実現するステップと、第１および第２の電極間に第１極性とは逆の第２極性の第２の電圧パルスを印加することによって、当該抵抗記憶素子の高抵抗状態を実現するステップとを実施することに加えて、第１および第２の電極間に、第１極性または第２極性であって、第１の電圧パルスと第２の電圧パルスとの間のエネルギーを有する少なくとも１つの中間電圧パルスを印加することによって、低抵抗状態と高抵抗状態との間の抵抗値を示す、少なくとも１つの中間抵抗状態を実現するステップを実施するようにすれば、優れたメモリー特性を実現しながら、当該抵抗記憶素子が与える抵抗値の多値化を図ることができる。
この場合において、この発明に係る抵抗記憶素子は、前述したように、大きな抵抗変化率を実現し、さらにメモリー特性が良好であるため、これを用いると、複数の抵抗状態（多値）を安定して実現でき、たとえば、多値化メモリーデバイス、あるいはアナログメモリーデバイスとして用いることが可能となる。
よって、この発明に係る抵抗記憶素子の使用方法において、上述のように、多値化されると、同じサイズのセルで複数の抵抗状態を保持できるため、メモリーとして使用した場合、記憶容量を同じセルサイズで大きくすることができる。また、離散的な値ではなく、印加される電圧パルスの幅や振幅等を変えることにより、連続的に抵抗値を変えることができるため、アナログ的な用途にも使用可能である。
図１を参照して、抵抗記憶素子１は、素体２と、素体２の少なくとも一部を介して対向する少なくとも１対の電極３および４とを備えている。この実施形態では、抵抗記憶素子１は、基板状の下部電極４上に、薄膜状の素体２が形成され、さらにその上に薄膜状の上部電極３が形成された、キャパシタ構造を有している。
抵抗記憶素子１は、１対の電極３および４間に第１方向のスイッチング電圧を印加したとき、素体２の、１対の電極３および４間に位置する少なくとも一部が低抵抗化し、その後、この第１方向のスイッチング電圧を除去しても、素体２の低抵抗状態が保持され、他方、１対の電極３および４間に第１方向とは逆の第２方向のスイッチング電圧を印加したとき、素体２の、１対の電極３および４間に位置する少なくとも一部が高抵抗化し、その後、この第２方向のスイッチング電圧を除去しても、素体２の高抵抗状態が保持されるものである。
素体２は、一般式：Ｔｉ１−ｘＭｘＯ２（Ｍは、Ｆｅ、Ｃｏ、ＮｉおよびＣｕのうちの少なくとも１種の遷移金属。０．００５≦ｘ≦０．０５）で示される組成を有する酸化物半導体からなる。
素体２となる薄膜は、たとえば、所定の組成を有するターゲットを用いて、ＰＬＤ（Pulse Laser Deposition）法を用いて形成することができる。ここで、レーザとしては、ＡｒＦまたはＫｒＦエキシマレーザ等を用いられるが、これらに限定されるものではない。成膜時のレーザ条件としては、エネルギーは０．１〜３Ｊ／ｃｍ２、周波数は１〜１０Ｈｚ、温度は４００〜７００℃、真空度は０．１Ｔｏｒｒ〜１×１０−５Ｔｏｒｒ（Ｏ２ flowing）が可能である。成膜法としては、その他、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法、ＲＦスパッタリング法、ＭＯＤ（Metal Organic deposition）法を適用することもできる。
また、上述のターゲットは、得ようとする素体２と同様の一般式：Ｔｉ１−ｘＭｘＯ２（Ｍは、Ｆｅ、Ｃｏ、ＮｉおよびＣｕのうちの少なくとも１種。０．００５≦ｘ≦０．０５）で示される組成を有するものであるが、たとえば固相反応法で作製される。すなわち、原料として、高純度のＴｉＯ２粉末を用いるとともに、Ｃｏ３Ｏ４、Ｆｅ２Ｏ３、ＮｉＯおよびＣｕＯの各粉末を必要に応じて用い、所定の組成になるように秤量した後、メノウ乳鉢でエタノールを加えて十分混ざるように混合する。乾燥させた後、バインダを添加し、高圧プレス機および金型を用いて焼成した後、成形する。得られた成形物を脱脂した後、１１００℃〜１２００℃の温度を適用して大気中で４時間焼成することによって、ターゲットを得ることができる。
上部電極３は、素体２との界面領域において整流性と抵抗変化特性とを発現し得るショットキー障壁を形成し得る材料から構成される。そのため、上部電極３の材料としては、素体２の主成分であるＴｉＯ２系材料より仕事関数の大きい、たとえばＰｔが有利に用いられる。なお、Ｐｔに限らず、ショットキー接合が形成され得るものであれば、Ａｕ、Ａｇ、Ｐｄなどの貴金属や、ＳｒＲｕＯ３などの金属伝導を示す酸化物、ＰＥＤＯＴ：ＰＳＳなどの有機導電体、窒化物導電体等でもよい。
下部電極４は、上部電極３と比較して、素体２に対してよりオーミックな接合が得られる材料から構成されればよいが、好ましくは、オーミック接合が得られる材料から構成される。また、好ましくは、素体２の主成分であるＴｉＯ２系材料より仕事関数の小さいものもしくは同程度のものが用いられる。一例として、下部電極４は、Ｎｂ：ＳｒＴｉＯ３から構成される。また、デバイス形成プロセスによっては、仕事関数が大きい金属を用いても、オーミック接合に近い接合を得ることが可能であるため、Ｎｂ：ＳｒＴｉＯ３以外に、たとえば、Ｔｉ、Ａｌ、Ｉｎ、Ｚｎ、ＴｉＮおよび貴金属電極等を用いることもできる。これらは、各々単体で、あるいは、たとえば、本発明の素体上にオーミック電極としてのＴｉ電極を形成し、その上にＴｉ電極の酸化を防ぐためのＰｔ電極を形成するといった構造で用いられる。
上述のように、好ましい実施形態では、上部電極３にショットキー障壁を形成し、下部電極４ではオーミック特性またはほぼオーミック特性が得られる電極を用いたが、上部電極３および下部電極４のどちらにショットキー障壁を形成してもよい。
また、抵抗記憶素子１は、図示した実施形態のようなキャパシタ構造とせずに、素体２となるＴｉＯ２系薄膜上に２つの電極３および４を並べて形成したプレーナ型の構造としてもよい。また、素体２は、薄膜ではなく、バルク体によって与えられてもよい。
また、この発明では、製膜時の酸素分圧を制御することにより、電子を制御したが、プロセス条件、手法に応じて、必要であれば、ドナーとして働く元素を添加してキャリア濃度を制御してもよい。
次に、この発明に係る抵抗記憶素子による効果を調べるために実施した実験例について説明する。
［実験例１］
一般式：Ｔｉ１−ｘＭｘＯ２（Ｍは、Ｃｒ、Ｍｎ、Ｃｏ、Ｆｅ、ＮｉおよびＣｕのいずれか)で示されるセラミックターゲット（直径：２０ｍｍ、厚み５ｍｍ）を固相反応法で作製した。原料としては、高純度のＴｉＯ２、Ｍｎ３Ｏ４、Ｃｒ２Ｏ３、Ｃｏ３Ｏ４、Ｆｅ２Ｏ３、ＮｉＯおよびＣｕＯの各粉末を用い、表１に示した所定の組成になるように秤量した後、メノウ乳鉢でエタノールを加えて十分混ざるように混合した。次に、乾燥させた後、バインダを添加し、高圧プレス機および金型を用いて焼成した後、直径が約２０ｍｍ、厚みが約５ｍｍになるように成形した。この成形体を、脱脂した後、１１００℃の温度で大気中において４時間焼成し、ターゲットを得た。
一般式：Ｔｉ１−ｘＭｘＯ２（Ｍは、Ｃｒ、Ｍｎ、Ｃｏ、Ｆｅ、ＮｉおよびＣｕのいずれか)で示されるセラミックターゲット（直径：２０ｍｍ、厚み５ｍｍ）を固相反応法で作製した。原料としては、高純度のＴｉＯ２、Ｍｎ３Ｏ４、Ｃｒ２Ｏ３、Ｃｏ３Ｏ４、Ｆｅ２Ｏ３、ＮｉＯおよびＣｕＯの各粉末を用い、表１に示した所定の組成になるように秤量した後、メノウ乳鉢でエタノールを加えて十分混ざるように混合した。次に、乾燥させた後、バインダを添加し、高圧プレス機および金型を用いて焼成した後、直径が約２０ｍｍ、厚みが約５ｍｍになるように成形した。この成形体を、脱脂した後、１１００℃の温度で大気中において４時間焼成し、ターゲットを得た。
他方、素体となるＴｉＯ２系薄膜とほぼオーミックな接合が得られる下部電極となるべきものとして、Ｎｂ０．５ａｔ％ｄｏｐｅｄ ＳｒＴｉＯ３（１００）単結晶基板（フルウチ化学製）を用意した。
次に、上記ターゲットを用いて、上記基板上に、ＰＬＤ法で素体となる膜厚が１００ｎｍ程度のＴｉ１−ｘＭｘＯ２薄膜を作製した。ここで、レーザとしては、ラムダフィジックス製「Ｃｏｍｐｅｘ１１０」ＡｒＦエキシマレーザを用い、発生させたレーザ光を集光してターゲットに入射させ、薄膜を作製した。成膜時のレーザの条件については、エネルギーを１Ｊ／ｃｍ２、周波数を１０Ｈｚ、温度を６００℃、真空度を０．１Ｔｏｒｒ（Ｏ２ flowing）とした。
なお、上記のように作製した薄膜の組成分析を蛍光Ｘ線測定などで行なったところ、すべての試料において、薄膜は、その作製に用いたターゲットと実質的に同じ組成であることを確認した。
次に、上記薄膜上に、メタルマスクを使用して、直径３００μｍのＰｔからなる上部電極をＤＣスパッタ法で形成した。
このようにして得られた試料に係る抵抗記憶素子１について、図１に示すように、下部電極４上にＩｎ−Ｇａからなる引出電極５を形成し、この引出電極５にＷプローブ６を接触させながら、引出電極５と上部電極３との間に電流電圧発生器７を接続して、電流−電圧特性を評価するとともに、室温および１００℃での抵抗保持特性を評価した。電流電圧発生器７としては、アドバンテスト社製「Ｒ６２４６Ａ」電流電圧発生器を用いた。
なお、表１において、試料３２は比較例である。試料１〜３１では、Ｐｔ／ＴｉＯ２／Ｎｂ：ＳｒＴｉＯ３／Ｉｎ−Ｇａの構造を有していたが、試料３２としては、ＴｉＯ２系薄膜が存在せず、Ｐｔ／Ｎｂ：ＳｒＴｉＯ３／Ｉｎ−Ｇａの構造を有するものを作製した。したがって、試料１〜３１では、ＰｔとＴｉＯ２との界面での特性を評価することになり、試料３２では、ＰｔとＮｂ：ＳｒＴｉＯ３との界面での特性を評価することになる。
電流−電圧特性評価では、−Ｘ（Ｖ）⇒０Ｖ⇒Ｙ（Ｖ）⇒０Ｖ⇒−Ｘ（Ｖ）（ＸおよびＹは任意の電圧値）というように、抵抗記憶素子に印加される電圧をスイープさせながら、抵抗記憶素子に流れる電流を測定した。そして、図２に示されているように、電流−電圧特性において、低抵抗状態から高抵抗状態にスイッチングする極性で一番大きな変化が得られる電圧を「見積もり電圧」とし、この「見積もり電圧」での抵抗変化率を、
抵抗変化率［％］＝（高抵抗状態の抵抗値−低抵抗状態の抵抗値）／低抵抗状態の抵抗値×１００
の式に基づいて算出した。その結果が表１の「抵抗変化率」の欄に示されている。
抵抗変化率［％］＝（高抵抗状態の抵抗値−低抵抗状態の抵抗値）／低抵抗状態の抵抗値×１００
の式に基づいて算出した。その結果が表１の「抵抗変化率」の欄に示されている。
なお、図２に示した電流−電圧特性は、表１の試料１４のものである。
また、抵抗メモリー効果の指標としての抵抗保持特性評価では、高抵抗状態および低抵抗状態の各々にスイッチさせた後に、２Ｖの電圧で１０秒毎に抵抗を１０時間測定し、抵抗の時間変化を室温および１００℃の各々で測定し、抵抗の安定性を評価した。より具体的には、試料３２について図３に例示したように、抵抗値および時間をそれぞれ対数プロット（Log vs. Log)したものから直線を引き低抵抗状態の抵抗値と高抵抗状態の抵抗値が一致する時間を抵抗保持時間と定義し、この抵抗保持時間を求めた。その結果が、表１の「抵抗保持時間」の欄に示されている
図３において、「ＬＲＳ」は低抵抗状態、「ＨＲＳ」は高抵抗状態を示し、「ＲＴ」は室温を示している。また、後述する図４において、「１００Ｃ」は１００℃を示すものである。これらのことは、他の図面および表１においても当てはまる。
図３において、「ＬＲＳ」は低抵抗状態、「ＨＲＳ」は高抵抗状態を示し、「ＲＴ」は室温を示している。また、後述する図４において、「１００Ｃ」は１００℃を示すものである。これらのことは、他の図面および表１においても当てはまる。
また、前述のようにして求められる抵抗保持時間は、あくまでも抵抗メモリー効果の傾向を見るためのものであり、実際の抵抗メモリー効果時間を示すものではないが、相対比較をする上では十分な評価ファクタであると考えられる。
なお、上記室温での抵抗保持時間については、試料１４と試料３２とについてのみ評価した。また、上記１００℃での抵抗保持時間については、前述の抵抗変化率が１０００％以上を示す試料についてのみ評価した。
表１および後掲の表２において、試料番号に＊を付したものは、この発明の範囲以外の試料である。
表１からわかるように、遷移金属を何も添加していないＴｉＯ２薄膜を有する試料１では、抵抗変化率が１００％未満と小さく、また、遷移金属であっても、ＣｒおよびＭｎをそれぞれ添加した試料２〜６および試料７〜１１においても、抵抗変化率は１００％未満と小さかった。
これらに対して、遷移金属としてのＣｏ、Ｆｅ、ＮｉおよびＣｕのいずれかを添加したＴｉＯ２薄膜を有する試料１２〜３１においては、１０００％以上の抵抗変化率を示すものが現れた。すなわち、遷移金属としてのＣｏ、Ｆｅ、ＮｉまたはＣｕの添加量ｘがｘ≦０．０５の条件を満たす試料１２〜１５、１７〜２０、２２〜２５および２７〜３０において、１０００％以上の抵抗変化率を示した。
さらに、遷移金属としてのＣｏ、Ｆｅ、ＮｉまたはＣｕの添加量ｘが０．００５≦ｘ≦０．０５の条件を満たす試料１３〜１５、１８〜２０、２３〜２５および２８〜３０では、試料３２の抵抗変化率である８５００％に匹敵する６８００％以上の抵抗変化率が得られた。特に、遷移金属として、ＣｏまたはＦｅを添加した試料１３〜１５および１８〜２０については、その添加量ｘが０．００５≦ｘ≦０．０５の条件を満たすと、１００００％を超える極めて大きな抵抗変化率を実現できた。
次に、抵抗保持時間に着目する。
比較例としての試料３２では、図４にその傾向を示すように、室温から１００℃に温度を上げると、低抵抗状態の抵抗変化の時間依存性が大きくなった。表１に示すように、１００℃においては抵抗保持時間が９１日となり、室温での抵抗保持時間である８×１０＋９日と比較して極端に短くなった。不揮発性抵抗メモリーへの応用を考えた場合、温度上昇に伴い抵抗保持時間が大きく変化すること、すなわち短くなることは大きな問題である。
これに対して、遷移金属としてのＣｏ、Ｆｅ、ＮｉおよびＣｕのいずれかを、その添加量ｘが０．００５≦ｘ≦０．０５の条件を満たす範囲で添加したＴｉＯ２薄膜を有する試料１３〜１５、１８〜２０、２３〜２５および２８〜３０では、試料１４について図５に示すように、低抵抗状態の抵抗値が時間の経過とともに変化する傾向は見られるものの、１００℃においても、上述の試料３２とは異なり、極めて長い抵抗保持時間を実現することができた。このことは、表１に示した抵抗保持時間から確認することができる。
以上の結果について、次のように考察することができる。
無添加のＴｉＯ２薄膜では、容易に酸素欠損などの欠陥が生成し、ショットキー接合となる仕事関数の大きな電極を用いても、良好なショットキー障壁が形成されず、リーク電流が大きく、小さな抵抗変化率しか示さない。一方、遷移金属を添加したＴｉＯ２薄膜では、添加した遷移金属が準位を形成したり、欠陥を補償したりするため、良好なショットキー障壁を得ることが可能となる。
しかし、遷移金属のうち、ＭｎやＣｒについては、小さな抵抗変化率しか示さない。これは、抵抗変化の起源となる界面準位や欠陥量を低下させすぎるためであると考えられるが、明確な原因は今のところよくわかっていない。一方、Ｃｏ、Ｆｅ、ＮｉおよびＣｕについては、良好なショットキー障壁が形成され、大きな抵抗変化率を実現可能である。
遷移金属としてのＣｏ、Ｆｅ、ＮｉおよびＣｕについては、その添加量ｘが０．００１であっても、１０００％以上の大きな抵抗変化率を実現可能であるが、１００℃での抵抗保持時間は、１０００日以下というように、比較例としての試料３２の場合と同じ程度である。これは、添加量が少ないため、抵抗の緩和を抑制する準位の状態密度が小さいためであると考えられる。他方、添加量ｘが０．０５より多くなると、ＴｉＯ２薄膜自体の抵抗値が上昇しすぎ、抵抗変化を示すショットキー障壁が形成されにくくなるため、小さな抵抗変化率しか示さなくなったと考えられる。
以上のように、この発明に係る抵抗記憶素子を利用すれば、表１から明らかであるように、実動作温度領域（室温以上）において、優れた抵抗保持特性を実現することが可能であり、ショットキー障壁型抵抗スイッチング素子の課題であった低抵抗状態の抵抗保持特性を著しく改善することが可能となる。
なお、メカニズムに関しては、不明な点が多く、完全には解明されていないが、低抵抗状態の抵抗値の時間依存性から、徐々に何らかの緩和（トラップまたは放出された電子の再放出または再トラップ、欠陥のマイグレーション等）が起きている可能性が考えられ、有効な遷移金属を添加したＴｉＯ２薄膜では、遷移金属や電極界面やバルクに準位を形成し、準安定状態（つまり低抵抗状態）をさらに安定化することが可能となり、抵抗保持特性、すなわち抵抗メモリー効果を著しく改善できたものと推測される。
また、前述した実験例において作製したこの発明の範囲内の試料について、有効な遷移金属を添加したＴｉＯ２薄膜をＴＥＭ観察した結果、これが多結晶体であることがわかった。そして、この多結晶体であることが抵抗メモリー効果、特に低抵抗状態の抵抗保持特性をより向上させるのに寄与していることがわかった。すなわち、電極と薄膜との界面のショットキー障壁を利用して大きな抵抗変化を生じさせることができたとしても、十分な抵抗メモリー特性が得られないことがわかった。このことから、メカニズムについては明らかではないが、粒界のような電子をトラップするような不連続な構造を設け、電子のトラップや酸素欠損などが生じやすくすることが、低抵抗状態の抵抗が時間とともに高抵抗化することを抑制することに効いているのではないかと推測される。
以上説明したように、この発明に係る抵抗記憶素子は、大きな抵抗変化率が得られるので、たとえばインピーダンススイッチング素子として有利に適用することができる。この発明に係る抵抗記憶素子を、インピーダンススイッチング素子として用いる場合の実施態様について以下に説明する。
ＲＦ信号回路のスイッチング素子としては、一般的に、ＰＩＮダイオード型のスイッチング素子、またはＦＥＴトランジスタ型のスイッチング素子が使用される。
ＰＩＮダイオード型のスイッチング素子の場合には、順方向バイアス印加時の低抵抗状態をオン状態、逆方向バイアス印加時の高抵抗状態をオフ状態とすることによって、ＲＦ信号回路のオン／オフを実現している。他方、ＦＥＴトランジスタ型のスイッチの場合には、ゲート電圧印加時の低抵抗状態をオン状態、ゲート電圧非印加時の高抵抗状態をオフ状態とすることによって、ＲＦ信号回路のオン／オフを実現している。
しかし、ＰＩＮダイオード型のスイッチング素子では、オン状態にするため、ＰＩＮダイオードの順方向に電圧が印加され、また、オン状態を維持するため、順方向に電圧を印加し続ける必要があるが、この状態では低抵抗状態となっているため、電流がかなり多く流れ、消費電力が非常に大きいという問題を抱えている。
他方、ＦＥＴトランジスタ型のスイッチング素子の場合には、ゲート電圧印加状態でもゲートにはあまり大きな電流が流れないため消費電力は小さいが、オン状態を維持するためには、ゲート電圧を印加し続ける必要があるという問題を抱えている。また、ＰＩＮダイオード型のスイッチング素子の場合と比較して、構造が複雑であるためコストが高いという問題もある。
これらに対して、この発明に係るショットキー接合デバイスとしての抵抗記憶素子を利用した場合、抵抗変化に伴い、同時にインピーダンスを変化させることが可能であり、ＰＩＮダイオードの場合と同じくインピーダンススイッチング素子として使用することができる。さらに、この発明に係る抵抗記憶素子は、抵抗メモリー機能を有しているため、低抵抗状態へのスイッチングの後は電圧を印加し続ける必要はなく、そのため消費電力を小さくすることが可能である。したがって、ＰＩＮダイオード型の欠点である消費電力の問題、ならびにＰＩＮダイオード型およびＦＥＴトランジスタ型双方の欠点であるオン状態維持のために電圧を印加し続けることが必要であるという問題を解決することができる。
なお、上記の問題を解決し得るデバイスを実現するためには、従来から知られている、たとえばＳｒＴｉＯ３／ＳｒＲｕＯ３などの接合抵抗変化素子では、抵抗変化率および抵抗メモリー特性が不十分である。
この発明に係る抵抗記憶素子のように、ＴｉＯ２に遷移金属を添加し、ＴｉＯ２のバンドギャップ内に準位を形成することにより、抵抗変化率が大きく、抵抗メモリー特性の優れたインピーダンススイッチング素子を実現することができる。このことを確認するために実施した実験例について、以下に説明する。
［実験例２］
実験例２では、前述の実験例１において作製した試料を用いて高抵抗状態と低抵抗状態におけるインピーダンスの周波数特性評価を行なった。
実験例２では、前述の実験例１において作製した試料を用いて高抵抗状態と低抵抗状態におけるインピーダンスの周波数特性評価を行なった。
この評価試験では、実験例１の場合と同じ電流電圧発生器を用い、試料に電圧パルスを印加することにより、高抵抗状態および低抵抗状態それぞれに抵抗状態をスイッチングさせた後に、ＬＣＲメーター（ヒューレットパッカード社製「ＨＰ４２８４」）を用いてインピーダンスの周波数特性の評価を、１００Ｈｚ〜１ＭＨｚの周波数帯域で行なった。そして、求めた周波数特性から、１０ｋＨｚにおける高抵抗状態のインピーダンスと低抵抗状態のインピーダンスとをそれぞれ求め、インピーダンス変化率を、
インピーダンス変化率［％］＝（高抵抗状態のインピーダンス−低抵抗状態のインピーダンス）／低抵抗状態のインピーダンス×１００
の式に基づいて算出した。その結果が表２に示されている。なお、表２では、表１に示した「添加元素」、「添加量」および「抵抗変化率」を再び掲載し、特に、抵抗変化率とインピーダンス変化率との相関が把握しやすいようにしている。また、表２において、インピーダンス変化率が０％のものは、ほぼ０％であるという意味であり、正確には、５％以下のものをいう。
インピーダンス変化率［％］＝（高抵抗状態のインピーダンス−低抵抗状態のインピーダンス）／低抵抗状態のインピーダンス×１００
の式に基づいて算出した。その結果が表２に示されている。なお、表２では、表１に示した「添加元素」、「添加量」および「抵抗変化率」を再び掲載し、特に、抵抗変化率とインピーダンス変化率との相関が把握しやすいようにしている。また、表２において、インピーダンス変化率が０％のものは、ほぼ０％であるという意味であり、正確には、５％以下のものをいう。
実験例１で示したように、比較例としての試料３２では、抵抗メモリー特性は良くないが、抵抗変化率が８５００％と比較的大きな抵抗変化特性を実現できた。この試料３２のインピーダンス特性評価結果が図６に示されている。試料３２によれば、直流抵抗では大きな抵抗変化率を実現できるが、その高抵抗状態におけるインピーダンスと低抵抗状態におけるインピーダンスとの差は小さく、また、高周波になるに伴い、その差はより小さくなった。表２に示すように、周波数１０ｋＨｚにおいて、インピーダンス変化率は５０％と非常に小さかった。
他方、この発明の範囲内にある試料１３〜１５、１８〜２０、２３〜２５および２８〜３０を代表して、試料１４のインピーダンス特性が図７に示されている。図６に示した試料３２の場合と同様、試料１４では、より高周波になるに従い、容量成分の問題でインピーダンスの差が小さくなるが、低周波領域では非常に大きな差があり、表２に示すように、周波数１０ｋＨｚにおいて、インピーダンス変化率は７７５０％と非常に大きな値を実現できた。
表２に示すように、その他のこの発明の範囲内にある試料についても同様のことが言える。
すなわち、この発明の範囲内の試料１３〜１５、１８〜２０、２３〜２５および２８〜３０については、大きな抵抗変化率を実現しながら、周波数１０ｋＨｚでのインピーダンス変化率も３０００％を超え、非常に大きなインピーダンス変化率を実現できた。
これに対して、比較例としての試料３２では、この発明の範囲内の試料１３〜１５、１８〜２０、２３〜２５および２８〜３０と比較して、ほぼ同等の大きな抵抗変化率が得られていても、前述したように、インピーダンス変化率については５０％と非常に小さかった。
これは、インピーダンス（Ｚ）は、抵抗成分（Ｒ）だけでなく、静電容量成分（Ｃ）とインダクタンス成分（Ｌ）とが合わさったものであり、この発明の範囲内の試料１３〜１５、１８〜２０、２３〜２５および２８〜３０では、抵抗変化率が大きいだけでなく、低抵抗状態の抵抗が試料３２と比較して低いなどの理由により、Ｃ成分の影響が小さくなることにより、大きなインピーダンス変化率が得られたものと推測される。また、抵抗メモリー特性も大きく寄与しており、抵抗メモリー特性が悪い場合、すぐに低抵抗状態の抵抗が上昇するため、インピーダンス変化率も小さくなってしまうものと考えられる。
以上のことから、この発明に係る抵抗記憶素子によれば、大きな抵抗変化率、優れた抵抗メモリー特性を実現できるだけでなく、大きなインピーダンス変化率も実現することが可能となり、抵抗変化を利用した抵抗メモリーデバイスとしてだけでなく、インピーダンススイッチング素子としても有利に用いることができる。
なお、この実験例において作製した抵抗記憶素子は、インピーダンスを変化させられる周波数帯が限られるが、素体を構成する酸化物半導体の微細構造化による低容量化などにより、高周波側に特性を改善できることが期待され、より幅広い周波数帯で低消費電力のインピーダンススイッチング素子として使用できると考えられる。
また、この発明に係る抵抗記憶素子を使用することにより、高抵抗状態および低抵抗状態といった２状態、すなわち「０」および「１」といった２値だけでなく、高抵抗状態と低抵抗状態との間に少なくとも１つの中間抵抗状態、好ましくは、複数の中間抵抗状態を実現できる。
この発明に係る抵抗記憶素子において、上述のような優れた多値化を可能とするメカニズムについては不明な点が多いが、電極近傍の界面準位への電子のトラップおよび再放出あるいは酸素欠陥などのマイグレーションが抵抗変化の起源の候補として考えられている。この発明に係る抵抗記憶素子に備える素体を構成する化合物半導体の場合のように、遷移金属が添加されると、これが界面やバルク準位を形成し、そのため、電子をトラップできる状態数が増加したり、価数変化を起こしたりし、このことが、マイグレーションした欠陥の作る電荷のアンバランスを解消し、その結果、優れたメモリー特性が実現されたものと考えられる。多値化は、電圧パルスの印加により、電子のトラップやマイグレーションの程度を変えることによって実現されるものと考えられる。
［実験例３］
実験例３では、実験例１において作製した試料１４に係る抵抗記憶素子を用いて多値化についての評価を行なった。
実験例３では、実験例１において作製した試料１４に係る抵抗記憶素子を用いて多値化についての評価を行なった。
より詳細には、高抵抗状態にスイッチングさせた後に、低抵抗状態にスイッチングさせるための電圧パルスを印加する際に、図８に示すように、スイッチング電圧の大きさ、すなわちパルス振幅を−５Ｖに固定し、他方、パルス幅を１００ｎｓ〜１００μｓの範囲で徐々に長くしながら、抵抗値の測定を行なった。測定時の電圧が図８に「Read voltage」として示されている。
より具体的には、図９に示すように、
（１）初期抵抗状態（ＨＲＳ）を３回測定し、
（２）次いで、パルス振幅が−５Ｖで、パルス幅が１００ｎｓのパルス電圧を１発印加した後、第１の中間抵抗状態（ＭＲＳ１）の抵抗値を３回測定し、
（３）次いで、パルス幅を１μｓとより長くしたパルス電圧を１発印加した後、第２の中間抵抗状態（ＭＲＳ２）の抵抗値を３回測定し、
（４）次いで、パルス幅を１０μｓとより長くしたパルス電圧を１発印加した後、第３の中間抵抗状態（ＭＲＳ３）の抵抗値を３回測定し、
（５）次いで、パルス幅を１００μｓとより長くしたパルス電圧を１発印加した後、低抵抗状態（ＬＲＳ）の抵抗値を３回測定した。
（１）初期抵抗状態（ＨＲＳ）を３回測定し、
（２）次いで、パルス振幅が−５Ｖで、パルス幅が１００ｎｓのパルス電圧を１発印加した後、第１の中間抵抗状態（ＭＲＳ１）の抵抗値を３回測定し、
（３）次いで、パルス幅を１μｓとより長くしたパルス電圧を１発印加した後、第２の中間抵抗状態（ＭＲＳ２）の抵抗値を３回測定し、
（４）次いで、パルス幅を１０μｓとより長くしたパルス電圧を１発印加した後、第３の中間抵抗状態（ＭＲＳ３）の抵抗値を３回測定し、
（５）次いで、パルス幅を１００μｓとより長くしたパルス電圧を１発印加した後、低抵抗状態（ＬＲＳ）の抵抗値を３回測定した。
図９からわかるように、スイッチング電圧のパルス幅を変えることにより、高抵抗状態（ＨＲＳ）から低抵抗状態（ＬＲＳ）までの間に中間値を持つ状態（ＭＲＳ）を複数設定することが可能である。
次に、上記とは逆であって、低抵抗状態にスイッチングさせた後に、高抵抗状態にスイッチングさせるための電圧パルスを印加する際に、図１０に示すように、パルス振幅を＋５Ｖに固定し、他方、パルス幅を１００ｎｓ〜１００μｓの範囲で徐々に長くしながら、抵抗値の測定を行なった。より具体的には、図１１に示すように、
（６）初期抵抗状態（ＬＲＳ）を３回測定し、
（７）次いで、パルス振幅が＋５Ｖで、パルス幅が１００ｎｓのパルス電圧を１発印加した後、第１の中間抵抗状態（ＭＲＳ１）の抵抗値を３回測定し、
（８）次いで、パルス幅を１μｓとより長くしたパルス電圧を１発印加した後、第２の中間抵抗状態（ＭＲＳ２）の抵抗値を３回測定し、
（９）次いで、パルス幅を１０μｓとより長くしたパルス電圧を１発印加した後、第３の中間抵抗状態（ＭＲＳ３）の抵抗値を３回測定し、
（１０）次いで、パルス幅を１００μｓとより長くしたパルス電圧を１発印加した後、高抵抗状態（ＨＲＳ）の抵抗値を３回測定した。
（６）初期抵抗状態（ＬＲＳ）を３回測定し、
（７）次いで、パルス振幅が＋５Ｖで、パルス幅が１００ｎｓのパルス電圧を１発印加した後、第１の中間抵抗状態（ＭＲＳ１）の抵抗値を３回測定し、
（８）次いで、パルス幅を１μｓとより長くしたパルス電圧を１発印加した後、第２の中間抵抗状態（ＭＲＳ２）の抵抗値を３回測定し、
（９）次いで、パルス幅を１０μｓとより長くしたパルス電圧を１発印加した後、第３の中間抵抗状態（ＭＲＳ３）の抵抗値を３回測定し、
（１０）次いで、パルス幅を１００μｓとより長くしたパルス電圧を１発印加した後、高抵抗状態（ＨＲＳ）の抵抗値を３回測定した。
図１１からわかるように、スイッチング電圧のパルス幅を変えることにより、低抵抗状態（ＬＲＳ）から高抵抗状態（ＨＲＳ）までの間に中間値を持つ状態（ＭＲＳ）を複数設定することが可能である。
［実験例４］
実験例４では、実験例３の場合と同様、実験例１において作製した試料１４に係る抵抗記憶素子を用いて多値化についての評価を行なった。実験例３と異なるのは、パルス電圧の印加態様である。
実験例４では、実験例３の場合と同様、実験例１において作製した試料１４に係る抵抗記憶素子を用いて多値化についての評価を行なった。実験例３と異なるのは、パルス電圧の印加態様である。
すなわち、高抵抗状態にスイッチングさせた後に、低抵抗状態にスイッチングさせるための電圧パルスを印加する際に、図１２に示すように、スイッチング電圧のパルス幅を１００μｓに固定し、他方、パルス振幅を−１Ｖ〜−５Ｖの範囲において徐々に絶対値で大きくしながら、抵抗値の測定を行なった。測定時の電圧が図１２に「Read voltage」として示されている。
より具体的には、図１３に示すように、
（１）初期抵抗状態（ＨＲＳ）を３回測定し、
（２）次いで、パルス幅が１００μｓで、パルス振幅が−１Ｖのパルス電圧を１発印加した後、第１の中間抵抗状態（ＭＲＳ１）の抵抗値を３回測定し、
（３）次いで、パルス振幅を−２Ｖと絶対値でより大きくしたパルス電圧を１発印加した後、第２の中間抵抗状態（ＭＲＳ２）の抵抗値を３回測定し、
（４）次いで、パルス振幅を−３Ｖと絶対値でより大きくしたパルス電圧を１発印加した後、第３の中間抵抗状態（ＭＲＳ３）の抵抗値を３回測定し、
（５）次いで、パルス振幅を−４Ｖと絶対値でより大きくしたパルス電圧を１発印加した後、低抵抗状態（ＬＲＳ）の抵抗値を３回測定した。
（１）初期抵抗状態（ＨＲＳ）を３回測定し、
（２）次いで、パルス幅が１００μｓで、パルス振幅が−１Ｖのパルス電圧を１発印加した後、第１の中間抵抗状態（ＭＲＳ１）の抵抗値を３回測定し、
（３）次いで、パルス振幅を−２Ｖと絶対値でより大きくしたパルス電圧を１発印加した後、第２の中間抵抗状態（ＭＲＳ２）の抵抗値を３回測定し、
（４）次いで、パルス振幅を−３Ｖと絶対値でより大きくしたパルス電圧を１発印加した後、第３の中間抵抗状態（ＭＲＳ３）の抵抗値を３回測定し、
（５）次いで、パルス振幅を−４Ｖと絶対値でより大きくしたパルス電圧を１発印加した後、低抵抗状態（ＬＲＳ）の抵抗値を３回測定した。
図１３からわかるように、スイッチング電圧のパルス振幅を変えることにより、高抵抗状態（ＨＲＳ）から低抵抗状態（ＬＲＳ）までの間に中間値を持つ状態（ＭＲＳ）を複数設定することが可能である。
次に、上記とは逆であって、低抵抗状態にスイッチングさせた後に、高抵抗状態にスイッチングさせるための電圧パルスを印加する際に、図１４に示すように、パルス幅を１００μｓに固定し、他方、パルス振幅を＋２Ｖ〜＋５Ｖの範囲で徐々に大きくしながら、抵抗値の測定を行なった。より具体的には、図１５に示すように、
（６）初期抵抗状態（ＬＲＳ）を３回測定し、
（７）次いで、パルス幅が１００μｓで、パルス振幅が＋２Ｖのパルス電圧を１発印加した後、第１の中間抵抗状態（ＭＲＳ１）の抵抗値を３回測定し、
（８）次いで、パルス振幅を＋３Ｖとより大きくしたパルス電圧を１発印加した後、第２の中間抵抗状態（ＭＲＳ２）の抵抗値を３回測定し、
（９）次いで、パルス振幅を＋４Ｖとより大きくしたパルス電圧を１発印加した後、第３の中間抵抗状態（ＭＲＳ３）の抵抗値を３回測定し、
（１０）次いで、パルス振幅を＋５Ｖとより大きくしたパルス電圧を１発印加した後、高抵抗状態（ＨＲＳ）の抵抗値を３回測定した。
（６）初期抵抗状態（ＬＲＳ）を３回測定し、
（７）次いで、パルス幅が１００μｓで、パルス振幅が＋２Ｖのパルス電圧を１発印加した後、第１の中間抵抗状態（ＭＲＳ１）の抵抗値を３回測定し、
（８）次いで、パルス振幅を＋３Ｖとより大きくしたパルス電圧を１発印加した後、第２の中間抵抗状態（ＭＲＳ２）の抵抗値を３回測定し、
（９）次いで、パルス振幅を＋４Ｖとより大きくしたパルス電圧を１発印加した後、第３の中間抵抗状態（ＭＲＳ３）の抵抗値を３回測定し、
（１０）次いで、パルス振幅を＋５Ｖとより大きくしたパルス電圧を１発印加した後、高抵抗状態（ＨＲＳ）の抵抗値を３回測定した。
図１５からわかるように、スイッチング電圧のパルス振幅を変えることにより、低抵抗状態（ＬＲＳ）から高抵抗状態（ＨＲＳ）までの間に中間値を持つ状態（ＭＲＳ）を複数設定することが可能である。
以上、実験例３および４からわかるように、この発明に係る抵抗記憶素子によれば、大きな抵抗変化を実現できるため、中間値を複数とっても認識できるだけの抵抗差を得ることができ、さらに、抵抗保持特性が優れるため、安定した多値化を実現できる。
なお、実験例３および４では、それぞれ、印加されるべき電圧パルスのパルス幅およびパルス振幅を変えることによって、複数の抵抗状態を実現したが、電圧パルスの印加回数を変えることによっても、複数の抵抗状態を実現することができる。
また、実験例３および４では、抵抗値を段階的に変えたが、段階的に抵抗値を変えるのではなく、所望の抵抗値に一挙にスイッチングするため、所定のパルス幅、パルス振幅またはパルス印加回数を有するパルス電圧を印加する使用態様も可能である。
また、印加されるべき電圧パルスを逆極性にすれば、低抵抗状態から高抵抗状態に向かう途中でも、低抵抗状態へ戻したり、その逆に、高抵抗状態から低抵抗状態に向かう途中でも、高抵抗状態へ戻したりすることもできる。
１ 抵抗記憶素子
２ 素体
３，４ 電極
２ 素体
３，４ 電極
Claims (9)
- 素体と、前記素体の少なくとも一部を介して対向する少なくとも１対の電極とを備え、前記１対の電極間に第１方向のスイッチング電圧を印加したとき、前記素体の、前記１対の電極間に位置する少なくとも一部が低抵抗化し、その後、前記第１方向のスイッチング電圧を除去しても、前記１対の電極間に位置する少なくとも一部の低抵抗状態が保持され、他方、前記１対の電極間に第１方向とは逆の第２方向のスイッチング電圧を印加したとき、前記素体の、前記１対の電極間に位置する少なくとも一部が高抵抗化し、その後、前記第２方向のスイッチング電圧を除去しても、前記１対の電極間に位置する少なくとも一部の高抵抗状態が保持される抵抗記憶素子であって、
前記素体は、一般式：Ｔｉ１−ｘＭｘＯ２（Ｍは、Ｆｅ、Ｃｏ、ＮｉおよびＣｕのうちの少なくとも１種。０．００５≦ｘ≦０．０５）で示される組成を有する酸化物半導体からなる、
抵抗記憶素子。 - 前記酸化物半導体は多結晶体である、請求項１に記載の抵抗記憶素子。
- 前記１対の電極の少なくとも一方は、前記素体とショットキー接合される材料からなる、請求項１または２に記載の抵抗記憶素子。
- インピーダンス整合用に用いられる、請求項１ないし３のいずれかに記載の抵抗記憶素子。
- 素体と、前記素体に接触するように設けられた、第１および第２の電極とを備え、
前記第１の電極は、前記素体との界面領域において整流性と抵抗変化特性とを発現し得るショットキー障壁を形成し得る材料からなり、
前記第２の電極は、前記第１の電極と比較して、前記素体に対してよりオーミックな接合が得られる材料からなり、
前記素体は、一般式：Ｔｉ１−ｘＭｘＯ２（Ｍは、Ｆｅ、Ｃｏ、ＮｉおよびＣｕのうちの少なくとも１種。０．００５≦ｘ≦０．０５）で示される組成を有する酸化物半導体からなる、
抵抗記憶素子。 - 請求項５に記載の抵抗記憶素子を使用する方法であって、
前記第１および第２の電極間に第１極性の第１の電圧パルスを印加することによって、当該抵抗記憶素子の低抵抗状態を実現するステップと、
前記第１および第２の電極間に前記第１極性とは逆の第２極性の第２の電圧パルスを印加することによって、当該抵抗記憶素子の高抵抗状態を実現するステップと
を備える、抵抗記憶素子の使用方法。 - 前記第１および第２の電極間に、前記第１極性または前記第２極性であって、前記第１の電圧パルスと前記第２の電圧パルスとの間のエネルギーを有する少なくとも１つの中間電圧パルスを印加することによって、前記低抵抗状態と前記高抵抗状態との間の抵抗値を示す、少なくとも１つの中間抵抗状態を実現するステップをさらに備える、請求項６に記載の抵抗記憶素子の使用方法。
- 前記中間電圧パルスは、パルス幅、パルス振幅およびパルス印加回数から選ばれる少なくとも１種について、前記第１の電圧パルスと前記第２の電圧パルスとの中間の値を有する、請求項７に記載の抵抗記憶素子の使用方法。
- 多値化メモリーとして使用される、請求項７または８に記載の抵抗記憶素子の使用方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011500450A JP5459515B2 (ja) | 2009-02-20 | 2009-09-08 | 抵抗記憶素子およびその使用方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009038152 | 2009-02-20 | ||
| JP2009038152 | 2009-02-20 | ||
| JP2011500450A JP5459515B2 (ja) | 2009-02-20 | 2009-09-08 | 抵抗記憶素子およびその使用方法 |
| PCT/JP2009/065633 WO2010095295A1 (ja) | 2009-02-20 | 2009-09-08 | 抵抗記憶素子およびその使用方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2010095295A1 true JPWO2010095295A1 (ja) | 2012-08-16 |
| JP5459515B2 JP5459515B2 (ja) | 2014-04-02 |
Family
ID=42633589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011500450A Expired - Fee Related JP5459515B2 (ja) | 2009-02-20 | 2009-09-08 | 抵抗記憶素子およびその使用方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8542520B2 (ja) |
| JP (1) | JP5459515B2 (ja) |
| CN (1) | CN102326253B (ja) |
| WO (1) | WO2010095295A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5603721B2 (ja) * | 2010-09-13 | 2014-10-08 | シャープ株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| JP5656229B2 (ja) * | 2011-06-27 | 2015-01-21 | 独立行政法人産業技術総合研究所 | 抵抗変化型不揮発性メモリ素子 |
| WO2013125421A1 (ja) * | 2012-02-21 | 2013-08-29 | 株式会社村田製作所 | 抵抗スイッチングデバイスおよびその製造方法 |
| US9183929B2 (en) * | 2012-08-29 | 2015-11-10 | Micron Technology, Inc. | Systems, methods and devices for programming a multilevel resistive memory cell |
| KR102127137B1 (ko) | 2013-12-03 | 2020-06-26 | 삼성전자주식회사 | 셀 트랜지스터들의 계면 상태를 제어하여 센싱 마진을 보상할 수 있는 저항성 메모리 장치 |
| FR3021151B1 (fr) * | 2014-05-15 | 2017-09-15 | Commissariat Energie Atomique | Procede de determination de parametres de programmation servant a programmer une memoire vive resistive |
| CN110556474B (zh) * | 2019-08-15 | 2021-05-18 | 华中科技大学 | 一种离子掺杂的宽禁带半导体忆阻器及其制备方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2617655B1 (fr) | 1987-06-30 | 1994-05-20 | Telecommunicat Radioelect Teleph | Dispositif d'attenuation variable destine a etre insere entre un circuit emetteur et un circuit de charge |
| US6639262B2 (en) | 1993-12-10 | 2003-10-28 | Symetrix Corporation | Metal oxide integrated circuit on silicon germanium substrate |
| JPH10135715A (ja) * | 1996-11-01 | 1998-05-22 | Matsushita Electric Ind Co Ltd | 超伝導信号処理装置 |
| US6693821B2 (en) | 2001-06-28 | 2004-02-17 | Sharp Laboratories Of America, Inc. | Low cross-talk electrically programmable resistance cross point memory |
| JP2004297072A (ja) | 2003-03-27 | 2004-10-21 | Sharp Corp | スピントランジスタ磁性ランダムアクセスメモリデバイス |
| JP2005197670A (ja) | 2003-12-10 | 2005-07-21 | Showa Denko Kk | 窒化ガリウム系化合物半導体発光素子およびその負極 |
| US7452740B2 (en) | 2003-12-10 | 2008-11-18 | Showa Denko K.K. | Gallium nitride-based compound semiconductor light-emitting device and negative electrode thereof |
| JP2005236003A (ja) | 2004-02-19 | 2005-09-02 | Sony Corp | 抵抗変化型不揮発性メモリ、抵抗変化型不揮発性メモリの製造方法、記録方法、再生方法、消去方法、抵抗変化材料微細構造体および抵抗変化材料微細構造体の製造方法 |
| WO2005117021A1 (en) * | 2004-05-03 | 2005-12-08 | Unity Semiconductor Corporation | Non-volatile programmable memory |
| JP4365737B2 (ja) * | 2004-06-30 | 2009-11-18 | シャープ株式会社 | 可変抵抗素子の駆動方法及び記憶装置 |
| US7378286B2 (en) | 2004-08-20 | 2008-05-27 | Sharp Laboratories Of America, Inc. | Semiconductive metal oxide thin film ferroelectric memory transistor |
| JP4880894B2 (ja) | 2004-11-17 | 2012-02-22 | シャープ株式会社 | 半導体記憶装置の構造及びその製造方法 |
| JP4575837B2 (ja) | 2005-05-19 | 2010-11-04 | シャープ株式会社 | 不揮発性記憶素子及びその製造方法 |
| CN101233590B (zh) | 2005-07-29 | 2012-03-28 | Tdk株式会社 | 薄膜电容器的制造方法 |
| KR100718155B1 (ko) * | 2006-02-27 | 2007-05-14 | 삼성전자주식회사 | 두 개의 산화층을 이용한 비휘발성 메모리 소자 |
| WO2007138646A1 (ja) * | 2006-05-25 | 2007-12-06 | Hitachi, Ltd. | 不揮発性メモリ素子およびその製造方法ならびに不揮発性メモリ素子を用いた半導体装置 |
| JP5251506B2 (ja) | 2006-07-14 | 2013-07-31 | 株式会社村田製作所 | 抵抗記憶素子 |
| JP5012891B2 (ja) | 2007-03-26 | 2012-08-29 | 株式会社村田製作所 | 抵抗記憶素子 |
| JP4792010B2 (ja) * | 2007-06-12 | 2011-10-12 | 株式会社東芝 | 情報記録再生装置 |
| US8345462B2 (en) * | 2007-12-05 | 2013-01-01 | Macronix International Co., Ltd. | Resistive memory and method for manufacturing the same |
| JP5170107B2 (ja) * | 2007-12-07 | 2013-03-27 | 富士通株式会社 | 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法 |
| WO2009122774A1 (ja) | 2008-03-31 | 2009-10-08 | 三井金属鉱業株式会社 | キャパシタ形成材及びキャパシタを備えたプリント配線板 |
-
2009
- 2009-09-08 WO PCT/JP2009/065633 patent/WO2010095295A1/ja active Application Filing
- 2009-09-08 CN CN200980157169.5A patent/CN102326253B/zh not_active Expired - Fee Related
- 2009-09-08 JP JP2011500450A patent/JP5459515B2/ja not_active Expired - Fee Related
-
2011
- 2011-08-18 US US13/212,229 patent/US8542520B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8542520B2 (en) | 2013-09-24 |
| JP5459515B2 (ja) | 2014-04-02 |
| CN102326253A (zh) | 2012-01-18 |
| CN102326253B (zh) | 2014-06-25 |
| WO2010095295A1 (ja) | 2010-08-26 |
| US20120092919A1 (en) | 2012-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5459515B2 (ja) | 抵抗記憶素子およびその使用方法 | |
| KR100913395B1 (ko) | 메모리 소자 및 그 제조방법 | |
| KR100790882B1 (ko) | 가변 저항 물질을 포함하는 비휘발성 메모리 소자 | |
| Lin et al. | High-speed and localized resistive switching characteristics of double-layer SrZrO3 memory devices | |
| US8872246B1 (en) | Memristor using a transition metal nitride insulator | |
| CN108831992B (zh) | 一种铪掺杂氧化锌阻变层的阻变存储器及其制备方法 | |
| US10985318B2 (en) | Memristor device and a method of fabrication thereof | |
| JP5459516B2 (ja) | 抵抗記憶素子およびその使用方法 | |
| US9035273B2 (en) | Resistive switching memory device | |
| Mohanty et al. | Interface engineering for 3-bit per cell multilevel resistive switching in AlN based memristor | |
| Lin et al. | Effect of top electrode materials on the nonvolatile resistive switching characteristics of CCTO films | |
| Hasan et al. | A materials approach to resistive switching memory oxides | |
| US11600775B2 (en) | Conductive amorphous oxide contact layers | |
| JP6813844B2 (ja) | トンネル接合素子及び不揮発性メモリ素子 | |
| Chu et al. | Interface induced transition from bipolar resistive switching to unipolar resistive switching in Au/Ti/GaO x/NiO x/ITO structures | |
| Yang et al. | Stable bipolar resistance switching behaviour induced by a soft breakdown process at the Al/La0. 7Ca0. 3MnO3 interface | |
| Zhu et al. | Fabrication and mechanism of high performance bipolar resistive switching device based on SrTiO3/NiO stacked heterostructure | |
| Lin et al. | High Device Yield of Resistive Switching Characteristics in Oxygen-Annealed $\hbox {SrZrO} _ {3} $ Memory Devices | |
| JP2009295941A (ja) | 記憶素子およびその製造方法 | |
| Xie et al. | A ZnO-based resistive device for RRAM application | |
| CN116806117B (zh) | 基于直流偏压调控的氧化物忆阻器的制备方法 | |
| Yuan et al. | THE RESISTANCE SWITCHING PROPERTIES AND MECHANISM IN Ag/ZrO2/Ta SANDWICH STRUCTURE | |
| Zhang et al. | Effects of Mg Doping Concentration on Resistive Switching Behavior and Properties of SrTi 1− y Mg y O 3 Films | |
| Seo et al. | Characteristics of ZnO thin film for the resistive random access memory | |
| Vinuesa et al. | Praseodymium Content Influence on the Resistive Switching Effect of HfO 2-Based RRAM Devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131231 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5459515 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |