CN110556474B - 一种离子掺杂的宽禁带半导体忆阻器及其制备方法 - Google Patents

一种离子掺杂的宽禁带半导体忆阻器及其制备方法 Download PDF

Info

Publication number
CN110556474B
CN110556474B CN201910751262.4A CN201910751262A CN110556474B CN 110556474 B CN110556474 B CN 110556474B CN 201910751262 A CN201910751262 A CN 201910751262A CN 110556474 B CN110556474 B CN 110556474B
Authority
CN
China
Prior art keywords
layer
barrier
modulation layer
memristor
bandgap semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910751262.4A
Other languages
English (en)
Other versions
CN110556474A (zh
Inventor
薛堪豪
李立恒
李祎
缪向水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201910751262.4A priority Critical patent/CN110556474B/zh
Publication of CN110556474A publication Critical patent/CN110556474A/zh
Application granted granted Critical
Publication of CN110556474B publication Critical patent/CN110556474B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种离子掺杂的宽禁带半导体忆阻器及其制备方法,忆阻器由上电极、势垒调制层、离子掺杂层及下电极构成,势垒调制层采用宽禁带半导体,离子掺杂层为包含碱金属或碱土金属离子的功能层,忆阻器通过调控离子掺杂层中碱金属或碱土金属离子迁移至势垒调制层的浓度,改变上电极与势垒调制层之间的肖特基势垒,实现低能耗、大范围的阻值连续调节。其本质是一种具有界面势垒调节机制的多值存储忆阻器,工作原理为:离子迁移入该层,在宽禁带半导体中引入杂质能级,降低界面的肖特基势垒和宽禁带半导体电阻率,实现忆阻器件的阻值变化;通过控制迁移至势垒调制层中的离子浓度,调节肖特基势垒逐渐变化,使器件展现出阻值连续线型变化。

Description

一种离子掺杂的宽禁带半导体忆阻器及其制备方法
技术领域
本发明属于神经形态计算器件领域,更具体地,涉及一种离子掺杂的宽禁带半导体忆阻器及其制备方法。
背景技术
神经形态系统就是指用硬件的方法(可能需结合软件)构造的以神经元和突触为基本单元的类脑计算系统。神经形态系统具有简单的运算单元、分布式存储和运算、高度互连的网络,能近似模拟生物神经网络的行为。1971年蔡少棠教授提出了忆阻器的概念,到2008年惠普实验室才声称使用二氧化钛层叠加在两个Pt电极之间实现了记忆电阻器的物理装置,而且发现该器件有极大强力用于构造突触。此外,忆阻器比传统的互补式金属氧化物半导体器件在尺寸缩小和功耗上有着不可比拟的优势。忆阻器是一种两端器件,在结构上跟生物突触相似。而且,在模拟生物突触的功能时,一般将忆阻器的电导当作突触的权值。忆阻器的电导越大,表示突触传输信号的效率(突触权值)越大,反之则越小。因此,忆阻器可以依靠外加电压激励下实现金属连续的可逆阻值变化,并且撤出电压后可以保持其阻态,实现数据的非易失存储,通过控制外加电压型号将阻值变化和突触权值对应,即可事项突触功能。
目前,忆阻器主要分为氧化物忆阻器、固体电解质忆阻器、有机聚合物忆阻器、氮化物忆阻器等。其中,氧化物忆阻器具有结构简单、材料组分容易控制、与CMOS兼容等优点,受到了广泛关注和研究。然而,金属-氧化物-金属构型忆阻器存在忆阻行为不稳定、可控性差、读/写噪声大等问题,限制了其在类脑计算器件中应用。而基于离子迁移的氧化物忆阻器具有稳定性好、离子浓度易于控制等特点,在神经形态应用方面表现出很大的潜力。杨玉超等人发明了一种线性缓变忆阻器,利用扩散调制层调节氧离子的扩散速率,实现阻值连续线性变化。黄安平等人发明了一种离子型忆阻器,基于离子迁移产生的忆阻效应和穿过隧穿层是的隧穿效应,实现忆阻器的多值存储。Ting-Chang Chang等人对双离子效应引起的硅酸锂电阻随机存取存储器(RRAM)器件复位过程进行了研究和探讨,结果表明,除氧离子外,锂离子还参与电阻开关过程。由于双重化学反应,高阻态在大范围内随机分布。
虽然上述研究实现了多值储存等要求,但神经形态系统要求突触要能存储不同的权值,突触权值能按照一定规则进行更新(可塑性),而突触数量又非常大,这就对人工突触提出了严苛的要求。目前的研究在阻值动态调节范围、连续性、线性度以及功耗等性能方面,或多或少不能满足突触苛刻的要求。
发明内容
针对现有技术忆阻器件在神经形态计算中存在的问题,本发明提出了一种离子掺杂的宽禁带半导体忆阻器及其制备方法,通过调控碱金属或碱土金属离子的迁移过程,改变上电极与半导体之间的肖特基势垒,实现低能耗、大范围的阻值连续调节,可应用于神经形态计算。
为实现上述目的,按照本发明的一个方面,提供了一种离子掺杂的宽禁带半导体忆阻器,所述忆阻器由上电极、势垒调制层、离子掺杂层及下电极构成,所述势垒调制层采用宽禁带半导体,所述离子掺杂层为包含碱金属或碱土金属离子的功能层,所述忆阻器通过调控所述离子掺杂层中碱金属或碱土金属离子迁移至所述势垒调制层的浓度,改变所述上电极与所述势垒调制层之间的肖特基势垒,实现低能耗、大范围的阻值连续调节。
本发明中离子掺杂层为包含碱金属或碱土金属离子的功能层,基于碱金属或碱土金属离子迁移产生忆阻效应。
本发明通过控制势垒调制层中离子掺杂浓度,来调节界面势垒,从而实现阻值的连续变化。
宽禁带半导体耐高温、高频,性能稳定,其与金属电极接触有较高的界面势垒,因此,本发明采用该材料作为势垒调制层,可获得更大的阻值调节范围。
具体地,通过施加正向脉冲电压,调控碱金属或碱土金属离子的迁移,每施加一次脉冲电压,部分碱金属或碱土金属离子进入势垒调制层,随着脉冲电压次数增加,势垒调制层的碱金属或碱土金属的浓度会逐渐增加,其肖特基势垒就会逐渐减低,从而实现电阻值逐渐减小,且变化连续;或者,通过施加反向脉冲电压,调控碱金属或碱土金属离子的迁移,每施加一次脉冲电压,部分碱金属或碱土金属离子移出势垒调制层,随着脉冲电压次数增加,势垒调制层的碱金属或碱土金属的浓度会逐渐减少,其肖特基势垒就会逐渐增加,从而实现电阻值逐渐变大,且变化连续。
本发明通过施加正向脉冲电压(或反向脉冲电压)调控碱金属或碱土金属离子的迁移,每施加一次脉冲电压,就有部分碱金属或碱土金属离子进入(或移出)势垒调制层,随着脉冲电压次数增加,势垒调制层的碱金属或碱土金属的浓度会逐渐增加(或减少),其肖特基势垒就会逐渐减低(或增加),从而实现电阻值逐渐减小(或变大),且变化连续。
优选地,所述势垒调制层为氧化镓、碳化硅、氮化镓、氮化铟、氮化铝、氧化锌、二氧化铪或者二氧化硅中的至少一种。
优选地,所述离子掺杂层为钴酸锂、铌酸锂、磷酸亚铁锂、亚铌酸锂、锰酸锂、硅酸锂、锰酸钠或者钴酸钠中的至少一种。
优选地,所述上电极/下电极为铂、金、铜、镍、铝、钛、银、氮化钽或氮化钛中的至少一种。
优选地,所述上电极厚度为50nm~100nm,离子掺杂层厚度为10nm~30nm,势垒调制层厚度为20nm~40nm,下电极厚度为50nm~100nm。
为实现上述目的,按照本发明的另一个方面,提供了一种离子掺杂的宽禁带半导体忆阻器的制备方法,所述方法包括如下步骤:
1)在衬底上生长下电极;
2)在所述下电极上沉积碱金属或碱土金属离子化合物,形成离子掺杂层;
3)在所述离子掺杂层上沉积宽禁带半导体材料,形成势垒调制层;
4)在退火炉中退火;
5)利用光刻在光刻胶上定义出上电极的图形;
6)在所述势垒调制层上沉积上电极,剥离形成上电极图形,并去除光刻胶。
步骤3)沉积形成的势垒调制层内部存在较高应力和缺陷,不仅影响宽禁带半导体材料的稳定性,由缺陷导致的缺陷能级还会降低宽禁带半导体的禁带宽度,从而能影响忆阻器高阻态的电阻大小。退火不仅能够释放势垒调制层内部应力,还能提高所述势垒调制层的晶化程度,减少缺陷,从而提高稳定性。另一方面,稳定性的提高,忆阻器的擦写次数会随之增加,使用寿命也会增加。
优选地,所述碱金属或碱土金属离子化合物为钴酸锂、铌酸锂、磷酸亚铁锂、亚铌酸锂、锰酸锂、硅酸锂、锰酸钠或者钴酸钠中的至少一种。
优选地,所述宽禁带半导体材料为氧化镓、碳化硅、氮化镓、氮化铟、氮化铝、氧化锌、二氧化铪或者二氧化硅中的至少一种。
优选地,退火温度为400℃~600℃。
总体而言,通过本发明所构思的以上技术方案,能够取得以下有益效果:
1、本发明提出了一种离子掺杂的宽禁带半导体忆阻器,其本质是一种具有界面势垒调节机制的多值存储忆阻器,其工作原理如下:离子迁移入该层,在宽禁带半导体中引入杂质能级,从而降低界面的肖特基势垒和宽禁带半导体电阻率,实现忆阻器件的阻值变化;通过控制迁移至势垒调制层中的离子浓度,调节肖特基势垒逐渐变化(加正向脉冲,逐渐降低,加反向脉冲,逐渐升高),使器件展现出阻值连续线型变化趋势;同时,器件的制备工艺与传统CMOS工艺兼容。
2、现有技术中碱金属/碱土金属离子的忆阻器的结构为“上电极/隧穿层/氧化物层/离子掺杂层/下电极”,其离子在电场作用下由离子掺杂层向氧化物层迁移,当离子穿过隧穿层时发生隧穿效应,电导值呈台阶上升,实现多级存储。虽然其采用离子掺杂层与HfO2、SiO2等氧化物组合成为功能层,但是在现有的碱金属/碱土金属离子的忆阻器中,氧化物层是作为绝缘层存在,用于提高其高阻态阻值,其电阻调节是通过隧穿层实现。而本发明采用宽禁带半导体的主要目的是由其金属接触的肖特基势垒高,电阻的调节范围大,且该种材料耐高温、高频,性能稳定。
3、现有技术中基于氧离子/氧空位迁移的忆阻器,其离子层为MOx(M代表金属元素),在电极和离子层的界面处插入对扩散调制层,在电场作用下,氧离子(或氧空位)迁移,在离子层中形成导电细丝,而扩散调制层能有效对氧离子(或氧空位)的扩散速率进行调制,从而使得导电细丝的形成和熔断能够被调控,实现忆阻器阻变性能的调节。虽然其扩散调制层采用氧化物,但是在现有技术中基于氧离子/氧空位迁移的忆阻器中,氧化物层是用来调制氧离子迁移速率。而本发明是利用进入势垒调制层的碱金属离子浓度来实现电阻改变,而且脉冲电压对离子浓度的控制更为容易,使得阻变更为受控。
附图说明
图1为本发明实施例提供的一种离子掺杂的宽禁带半导体忆阻器的结构示意图;
图2为本发明实施例提供的一种离子掺杂的宽禁带半导体忆阻器的原理示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明提供了一种离子掺杂的宽禁带半导体忆阻器,其结构为简单的“三明治”结构,由上电极、势垒调制层、离子掺杂层及下电极构成,所述势垒调制层采用宽禁带半导体,所述离子掺杂层为包含碱金属或碱土金属离子的功能层,所述忆阻器通过调控碱金属或碱土金属离子的迁移过程,改变电极与半导体之间的肖特基势垒,实现低能耗、大范围的阻值连续调节。
其中,所述上电极/下电极包括各种金属和金属氮化物,例如,铂(Pt)、金(Au)、铜(Cu)、镍(Ni)、铝(Al)、钛(Ti)、银(Ag)、氮化钽(TaN)或氮化钛(TiN)等中的至少一种。正向脉冲为下电极接正电压,上电极接负电压。
其中,所述势垒调制层包括各种宽禁带半导体材料,例如,氧化镓(Ga2O3)、碳化硅(SiC)、氮化镓(GaN)、氮化铟(InN)、氮化铝(AlN)、氧化锌(ZnO)、二氧化铪(HfO2)、二氧化硅(SiO2)等中的至少一种。该种材料耐高温、高频,性能稳定,且与电极界面存在较高的肖特基势垒。
其中,所述离子掺杂层为富含碱金属或碱土金属离子的功能层,所述离子种类包括各种碱金属元素或碱土金属元素,例如,锂(Li+)、钠(Na+)、钾(K+)、钙(Ca2+)等中的至少一种或两种以上的组合。所述离子掺杂层包括各种碱金属化合物,例如,钴酸锂(LiCoO2)、铌酸锂(LiNbO3)、磷酸亚铁锂(LiFePO4)、亚铌酸锂(LiNbO2)、锰酸锂(LiMn2O4)、硅酸锂(Li2SiO3)、锰酸钠(NaxMnO2)、钴酸钠(NaxCoO2)等中的至少一种。
其中,所述上电极厚度为50nm~100nm,离子掺杂层厚度为10nm~30nm,势垒调制层厚度为20nm~40nm,下电极厚度为50nm~100nm。
本发明提供了一种离子掺杂的宽禁带半导体忆阻器的制备方法,包括如下步骤:
1)采用磁控溅射、PVD或ALD等方法中的至少一种在衬底上生长下电极;
2)采用磁控溅射、PVD或者ALD等方法中的至少一种沉积离子掺杂层;
3)采用磁控溅射、PVD或者ALD等方法中的至少一种沉积势垒调制层;
4)在退火炉中退火,退火温度为400℃~600℃。
5)利用光刻在光刻胶上定义出上电极的图形;
6)采用磁控溅射、PVD或者ALD等方法中的至少一种沉积上电极,剥离形成上电极图形,并去除光刻胶。
步骤3)与步骤5)之间的退火,能够提高势垒调制层的晶化程度,使其性能更为稳定。
实施例1
本实施例中,基于“上电极/势垒调制层/离子掺杂层/下电极”结构。如图1所示,该结构从下到上依次为:下电极103、离子掺杂层102、势垒调制层101及上电极100。下电极103采用厚度为100nm的氮化钛,离子掺杂层102采用厚度为20nm的锰酸锂,势垒调制层101采用厚度为30nm的氧化镓,上电极100采用厚度为100nm的铂。
制备过程
首先,在平整干净的衬底上采用原子层沉积(ALD)制备一层氮化钛作为下电极103,然后通过磁控溅射在下电极103表面沉积一层锰酸锂作为离子掺杂层102,之后,利用原子层沉积(ALD)在离子掺杂层102上沉积一层氧化镓作为势垒调制层101,在退火炉中退火,退火温度为500℃,再利用光刻技术在势垒调制层上定义上电极100图形,采用磁控溅射沉积一层铂作为上电极100,最后剥离、出去光刻胶。
如图2所示,利用半导体器件分析仪给上述器件施加脉冲电压。在电场作用下,锂离子从碱金属掺杂层向氧化镓层迁移,在氧化镓层中引入杂质能级,降低铂电极与氧化镓层的界面势垒,器件阻态改变,表现出忆阻行为;随着脉冲次数增加,氧化镓层的锂离子浓度逐渐增加,界面势垒逐渐降低,并且锂离子掺杂后的氧化镓电导率逐渐增加,实现阻值逐渐减小。当给器件施加反向脉冲电压时,锂离子反向迁移,阻值逐渐增加。
氧化镓的直接带隙值达到4.9eV,作为势垒调制层,其可以提供很高的高阻态值,在离子迁移过程中电阻调节范围更大。而且,其物理化学稳定性好,性能稳定,在高性能器件应用中有着明显的优势。
实施例2
本实施例与实施例1的结构相同。下电极103采用厚度为100nm的铜,离子掺杂层102采用厚度为20nm的磷酸亚铁锂,势垒调制层101采用厚度为30nm的二氧化硅,上电极100采用厚度为100nm的金。
首先,在平整干净的衬底上采用原子层沉积(ALD)制备一层铜作为下电极103,然后通过磁控溅射在下电极103表面沉积一层磷酸亚铁锂作为离子掺杂层102,之后,利用原子层沉积(ALD)在离子掺杂层102上沉积一层二氧化硅作为势垒调制层101,在退火炉中退火,退火温度为500℃,再利用光刻技术在势垒调制层上定义上电极100图形,采用电子束蒸发制备一层金作为上电极100,最后剥离、出去光刻胶。完成该忆阻器制备。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种离子掺杂的宽禁带半导体忆阻器,其特征在于,所述忆阻器由上电极、势垒调制层、离子掺杂层及下电极构成,所述势垒调制层采用宽禁带半导体,所述离子掺杂层为包含碱金属或碱土金属离子的功能层,所述忆阻器通过调控所述离子掺杂层中碱金属或碱土金属离子迁移至所述势垒调制层的浓度,改变所述上电极与所述势垒调制层之间的肖特基势垒,实现低能耗、大范围的阻值连续调节。
2.如权利要求1所述的宽禁带半导体忆阻器,其特征在于,通过施加正向脉冲电压,调控碱金属或碱土金属离子的迁移,每施加一次脉冲电压,部分碱金属或碱土金属离子进入势垒调制层,随着脉冲电压次数增加,势垒调制层的碱金属或碱土金属的浓度会逐渐增加,其肖特基势垒就会逐渐减低,从而实现电阻值逐渐减小,且变化连续;或者,通过施加反向脉冲电压,调控碱金属或碱土金属离子的迁移,每施加一次脉冲电压,部分碱金属或碱土金属离子移出势垒调制层,随着脉冲电压次数增加,势垒调制层的碱金属或碱土金属的浓度会逐渐减少,其肖特基势垒就会逐渐增加,从而实现电阻值逐渐变大,且变化连续。
3.如权利要求1或2所述的宽禁带半导体忆阻器,其特征在于,所述势垒调制层为氧化镓、碳化硅、氮化镓、氮化铟、氮化铝、氧化锌中的至少一种。
4.如权利要求1或2所述的宽禁带半导体忆阻器,其特征在于,所述离子掺杂层为钴酸锂、铌酸锂、磷酸亚铁锂、亚铌酸锂、锰酸锂、硅酸锂、锰酸钠或者钴酸钠中的至少一种。
5.如权利要求1或2所述的宽禁带半导体忆阻器,其特征在于,所述上电极/下电极为铂、金、铜、镍、铝、钛、银、氮化钽或氮化钛中的至少一种。
6.如权利要求1或2所述的宽禁带半导体忆阻器,其特征在于,所述上电极厚度为50nm~100nm,离子掺杂层厚度为10nm~30nm,势垒调制层厚度为20nm~40nm,下电极厚度为50nm~100nm。
7.一种离子掺杂的宽禁带半导体忆阻器的制备方法,其特征在于,所述方法包括如下步骤:
1)在衬底上生长下电极;
2)在所述下电极上沉积碱金属或碱土金属离子化合物,形成离子掺杂层;
3)在所述离子掺杂层上沉积宽禁带半导体材料,形成势垒调制层;
4)在退火炉中退火;
5)利用光刻在光刻胶上定义出上电极的图形;
6)在所述势垒调制层上沉积上电极,剥离形成上电极图形,并去除光刻胶。
8.如权利要求7所述的制备方法,其特征在于,所述碱金属或碱土金属离子化合物为钴酸锂、铌酸锂、磷酸亚铁锂、亚铌酸锂、锰酸锂、硅酸锂、锰酸钠或者钴酸钠中的至少一种。
9.如权利要求7所述的制备方法,其特征在于,所述宽禁带半导体材料为氧化镓、碳化硅、氮化镓、氮化铟、氮化铝、氧化锌中的至少一种。
10.如权利要求7所述的制备方法,其特征在于,退火温度为400℃~600℃。
CN201910751262.4A 2019-08-15 2019-08-15 一种离子掺杂的宽禁带半导体忆阻器及其制备方法 Active CN110556474B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910751262.4A CN110556474B (zh) 2019-08-15 2019-08-15 一种离子掺杂的宽禁带半导体忆阻器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910751262.4A CN110556474B (zh) 2019-08-15 2019-08-15 一种离子掺杂的宽禁带半导体忆阻器及其制备方法

Publications (2)

Publication Number Publication Date
CN110556474A CN110556474A (zh) 2019-12-10
CN110556474B true CN110556474B (zh) 2021-05-18

Family

ID=68737443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910751262.4A Active CN110556474B (zh) 2019-08-15 2019-08-15 一种离子掺杂的宽禁带半导体忆阻器及其制备方法

Country Status (1)

Country Link
CN (1) CN110556474B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112467027B (zh) * 2020-11-04 2023-05-30 华中科技大学 一种基于界面掺杂的忆阻器及其制备方法
ES2927156B2 (es) * 2021-04-30 2023-03-13 Univ Valencia Dispositivos memristivos basados en materiales polimeros semiconductores mediante el fenomeno de migracion ionica
CN114943329A (zh) * 2022-05-20 2022-08-26 重庆大学 基于忆阻器的可片上强化学习脉冲gan模型及设计方法
CN115207214B (zh) * 2022-07-14 2024-02-09 东北师范大学 一种基于非晶碳的低电流热稳定互补型忆阻器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102326253A (zh) * 2009-02-20 2012-01-18 株式会社村田制作所 电阻记忆元件及其使用方法
CN106992249A (zh) * 2017-02-22 2017-07-28 北京航空航天大学 一种具有量子电导效应的离子型忆阻器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102326253A (zh) * 2009-02-20 2012-01-18 株式会社村田制作所 电阻记忆元件及其使用方法
CN106992249A (zh) * 2017-02-22 2017-07-28 北京航空航天大学 一种具有量子电导效应的离子型忆阻器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Engineering incremental resistive switching in TaOx based memristors for brain-inspired computing;Zongwei Wang,Minghui Yin,Teng Zhang,Yimao Cai, Yangyuan Wan;《Nanoscale》;20160421;第8卷(第29期);全文 *

Also Published As

Publication number Publication date
CN110556474A (zh) 2019-12-10

Similar Documents

Publication Publication Date Title
CN110556474B (zh) 一种离子掺杂的宽禁带半导体忆阻器及其制备方法
CN106992249B (zh) 一种具有量子电导效应的离子型忆阻器
Park et al. Emerging memory devices for artificial synapses
CN109148683B (zh) 一种基于黑磷和黑磷氧化物的范德华异质结忆阻器
CN110047993B (zh) 一种忆阻器及其制备方法和应用
CN104051545B (zh) 基于pn异质结构的忆阻器及其制备方法
CN110911560B (zh) 一种平面型忆阻器及其制备方法
CN106098932A (zh) 一种线性缓变忆阻器及其制备方法
CN111900249B (zh) 忆阻器及其制备方法
CN101621115A (zh) 电脉冲诱发电阻转变特性的二元氧化物rram存储单元
CN112289930A (zh) 一种兼具易失性与非易失性的CuxO忆阻器及其调控方法
CN109411600A (zh) 一种降低阻变存储器操作电压的方法及其阻变存储器
CN112382721A (zh) 一种导电细丝型忆阻器及制备方法与存储模式的调控方法
CN111755600B (zh) 一种基于复合纳米线网络结构的忆阻器
US10586591B2 (en) High speed thin film two terminal resistive memory
US10777267B2 (en) High speed thin film two terminal resistive memory
CN112490358A (zh) 基于串联结构的高稳定多阻态忆阻器及其制备方法
CN105322091B (zh) 一种光写入阻变存储单元及其制备、操作方法和应用
CN105514267A (zh) 一种基于非晶态SiC薄膜的低功耗忆阻器及其制备方法
CN107706205B (zh) 一种高稳定的单极性阻变存储器
CN107394040A (zh) 一种抑制银导电通道过量生长的阻变存储器及其制备方法
CN113113535B (zh) 一种基于MoS2的全固态电解质忆阻器及其制备方法
CN110783457B (zh) 一种改善阻变存储器一致性的方法及其阻变存储器
CN214226946U (zh) 一种性能可调控且稳定性高的阻变存储器
CN111900248B (zh) 一种基于电极堆栈的界面型多态阻变存储器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant