CN110047993B - 一种忆阻器及其制备方法和应用 - Google Patents

一种忆阻器及其制备方法和应用 Download PDF

Info

Publication number
CN110047993B
CN110047993B CN201910353729.XA CN201910353729A CN110047993B CN 110047993 B CN110047993 B CN 110047993B CN 201910353729 A CN201910353729 A CN 201910353729A CN 110047993 B CN110047993 B CN 110047993B
Authority
CN
China
Prior art keywords
memristor
dielectric layer
electrode
top electrode
sulfide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910353729.XA
Other languages
English (en)
Other versions
CN110047993A (zh
Inventor
诸葛飞
陈炜东
胡令祥
曹鸿涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Institute of Material Technology and Engineering of CAS
Original Assignee
Ningbo Institute of Material Technology and Engineering of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Institute of Material Technology and Engineering of CAS filed Critical Ningbo Institute of Material Technology and Engineering of CAS
Priority to CN201910353729.XA priority Critical patent/CN110047993B/zh
Publication of CN110047993A publication Critical patent/CN110047993A/zh
Application granted granted Critical
Publication of CN110047993B publication Critical patent/CN110047993B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thermistors And Varistors (AREA)

Abstract

本发明公开了一种忆阻器，包括自下而上依次组成的底电极、介质层和顶电极，所述介质层选自绝缘材料，所述顶电极选自导电材料，所述介质层和顶电极分别独立选自硫化物、硒化物或碲化物。通过使用合适的顶电极与介质层薄膜组合，忆阻器件表现出独特的低阻态自恢复现象，涉及器件材料内部微结构随焦耳热和时间的变化，属于一种异常的忆阻效应，利用该现象可以进行突触短程抑制功能的模拟。本发明还公开了所述的忆阻器的制备方法，包括：(1)在衬底上依次形成底电极和介质层；(2)在所述介质层上形成若干个相互隔离的顶电极。所述制备方法操作简单、成本低，适合大规模推广应用。

Description

一种忆阻器及其制备方法和应用
技术领域
本发明涉及微电子器件技术领域，具体涉及一种忆阻器及其制备方法和应用。
背景技术
忆阻器基本结构为两层导电材料中间夹着一层半导体或者绝缘材料的三明治结构，被认为是除电阻、电容、电感外的第四种基本无源电子器件。1971年蔡少棠教授通过数理推导提出了忆阻器的物理模型与数学关系，2008年惠普实验室研究人员将忆阻器与电阻转换效应相互联系，制备了第一个忆阻器的原型器件。忆阻器具有电阻的量纲，在外加电场的刺激下，忆阻器会表现出两个或两个以上的稳定的电阻态；并且能够在电流断开时保持之前的阻值状态，即具有记忆功能。
忆阻器结构与突触相似，且具备本征非线性和集成密度高等特征。由突触和神经元相互连接而成的神经网络可以通过突触权重(突触之间相互连接的强度)变化来高效的处理和记忆复杂或非结构化的问题，因此模拟突触的功能对于人工神经网络计算十分重要。生物体的学习与适应等功能是以精确控制通过神经元及突触的Ca2+与K+离子流为基础建立的。由于人脑包含大约1011个神经元和1014个突触，每个神经元大约与周围103个突触相互关联；不同位置的突触能够动态地反应对应的刺激信号，并能保持多个连续的状态；突触的可塑性存在时间与空间的相互关联。因此对于生物神经系统的模拟是十分的复杂，而且很难到达理想的状态。由于忆阻器本征的优势，利用忆阻器实现神经突触功能将会是一种简单且有效的方法，因而忆阻器神经突触仿生电子器件在材料、芯片、生物等领域都引起广泛的关注。忆阻器基新型神经突触仿生电子器件将会使类人脑的认知型智能机器成为现实。
突触的可塑性是神经突触的一个重要的特征、同时也是人工神经网络中模拟大脑功能时必要实现的，突触的可塑性是指大脑中大量突触之间的相互连接强度改变。因此，突触可塑性被认为是学习和适应的神经化学基础。突触短时可塑性分为短程增强与短程抑制，分别对应于突触受刺激后的短暂的神经连接增强与减弱。短程可塑性是生物体感受或者适应的主要方式。忆阻器模拟突触的短程增强已经被大量的报道，然而能实现突触短程抑制功能的忆阻器却鲜有报道。
要开发出类人脑的认知型智能机器，必须制备出可实现全突触功能的突触仿生电子器件，尤其要求器件具有优异的非线性和稳定性。现有的忆阻器神经突触器件机理多为以电信号或者光信号作为驱动力，通过离子的迁移或载荷的捕获/释放来模拟突触可塑性。公开号为CN103078054A和CN103078055A的专利说明书公开了基于硫系化合物忆阻器的模拟生物神经突触的单元及模拟神经突触的方法，此突触器件单元的工作机理为电场引发的离子迁移与电流的热效应共同作用致使器件的电阻改变而实现神经突触的短程增强与长程可塑性功能的模拟，缓变型忆阻器件均可实现短程增强与长程可塑性功能的模拟，本报道首次利用硫化物薄膜组合忆阻器中的低阻态自恢复效应实现了突触短程抑制功能的模拟。
公开号为CN106299114A的专利说明书公开了一种忆阻器，包括：依次在衬底上形成底电极层和中间介质层，在中间介质层上形成顶电极，所述中间介质层的材料为在氧化性气氛中进行热处理后的硫化物，其中顶电极层的材料为金属铜、银、铝、钛、镍、锌、锡、锰和铁中的任意一种。上述中间介质层需要热氧化处理，操作复杂。
发明内容
针对本领域存在的不足之处，本发明提供了一种忆阻器，通过使用合适的顶电极与介质层薄膜组合，忆阻器件表现出独特的低阻态自恢复现象，涉及器件材料内部微结构随焦耳热和时间的变化，属于一种异常的忆阻效应，利用该现象可以进行突触短程抑制功能的模拟。
一种忆阻器，包括自下而上依次组成的底电极、介质层和顶电极，所述介质层选自绝缘材料，所述顶电极选自导电材料，所述介质层和顶电极分别独立选自硫化物、硒化物或碲化物。
优选地，使用导电硫化物作为顶电极与使用绝缘硫化物作为介质层。导电硫化物顶电极与绝缘硫化物底电极的组合使该忆阻器具有低阻态自恢复的性能，从而可进行突触短程抑制功能的模拟。
所述底电极，亦称下电极，通常由导电材料组成，可以为导电化合物或金属、石墨烯等导电单质。本发明实施例的忆阻器属于金属导电细丝型，该类型忆阻器的底电极优选为钨、铂、金或TiN等惰性金属或惰性导电材料。
进一步，所述的底电极选自金属或导电化合物。更优选地，所述的底电极为金属铂。惰性金属铂具有抗氧化性，良好的抗热性能，优异的导电性能与较好的蓄热性能，有利于降低器件操作电压及提高器件的稳定性。
优选地，所述的底电极的厚度为5～500nm。
所述的底电极为厚度为100nm的金属铂薄膜。100nm厚的铂薄膜可兼顾导电性能，蓄热性能与完整性。
所述介质层可选自硫化钼、硫化铅、硫化镉、硫化锗、硫化锰、硫化铋、硫化铁或ZnS中的任意一种，也不局限于二元的硫化物，也可选自铟掺杂的硫化锌等三元与Cu2ZnSnS4等四元硫化物以及硒化锌与碲化钼等不导电的二元或多元硒化物或碲化物的任一种。
优选地，所述介质层采用硫化物，硫化物材料具有独特的晶格结构与较大的晶格尺寸，有利于活性金属离子的迁移。导电细丝型硫化物忆阻器件具有操作电压小与开关速度等优点。同时，绝缘硫化物介质层与导电硫化物顶电极组合的忆阻器，由于导电细丝会自发愈合使器件表现出奇特的低阻态自恢复效应，该效应可用于神经突触短程抑制功能的模拟。
ZnS薄膜绝缘性优，制备工艺成熟，作为优选，所述介质层为ZnS。
优选地，所述的介质层的厚度为2～300nm。厚度较小时，介质层漏电流较大，薄膜的完整性较差；另外，当介质层过厚，其表面粗糙度随着增加，使得器件的电形成与操作电压较大，使器件低功耗增加，更优选地，所述的介质层的厚度为50nm。
所述顶电极可选自含Cu和/或Ag的硫化物、硒化物或碲化物。例如硫化银、CuS、铜掺杂的硫化钽、锡掺杂的硫化铜等二元或多元导电硫化物材料中的任意一种，不局限与硫化物材料，也可为硒化银，硒化铜、碲化银、碲化铜、CuCr2Te4与CuCr2Se4等含Cu或Ag二元或多元硒化物或碲化物。
CuS薄膜是一种类金属性的P型导电薄膜，相比于Cu电极忆阻器，在CuS电极忆阻器中，CuS电极可抑制Cu离子向介质层的大量迁移，有利于可提高器件的稳定性与寿命，另外，CuS电极忆阻器的蓄热能力比Cu电极器件高100倍以上，使忆阻器尤其是ZnS忆阻器可具备低阻态自恢复效应，优选地，所述的顶电极为CuS。
优选地，所述的顶电极的厚度为6～200nm。顶电极厚度太小时，电阻较大，使得器件操作电压过高，且顶电极会产生裂纹或孔洞等缺陷。厚度过大，生长时间较长，且器件的厚度较大，不利于器件的集成。更优选地，所述的顶电极为厚度为50nm的CuS薄膜。
最优选的，所述顶电极为CuS，介质层为ZnS。使用CuS顶电极与ZnS介质层的组合，可抑制Cu离子向ZnS介质层的大量迁移，有利于提高器件的稳定性。
本发明忆阻器在合适的电操作条件下，会表现出异常的低阻态自恢复效应，利用此效应可实现突触短程抑制功能的模拟。
本发明还提供了一种所述的忆阻器的制备方法，操作简单、成本低，适合大规模推广应用。
一种所述的忆阻器的制备方法，包括步骤：
(1)在衬底上依次形成底电极和介质层；
(2)在所述介质层上形成若干个相互隔离的顶电极。
步骤(1)中，可以采用现有的镀膜工艺在衬底上形成底电极和介质层，如热蒸发、磁控溅射、电化学沉积、涂敷、喷墨打印、丝网印刷、化学气相沉积或溶胶凝胶等，应综合考虑底电极和介质层的材料、工艺复杂性与生产成本等要素，进而选择最优的镀膜方法。
所述衬底包括所有表面相对平整，且具备一定刚性和抗热性能的固体材料，如热氧化硅片、玻璃、陶瓷、塑料、氧化物半导体、氮化物、金属或石墨等。本发明主要应用于集成电路芯片领域，考虑到与现有CMOS工艺兼容性，本发明中优选采用硅基衬底，作为最佳优选使用热氧化硅片，即表面具有热氧化层的硅片，作为衬底。
为使底电极与衬底在物理接触和电学性能方面更好匹配，可以在衬底和底电极之间添加厚度为5～100nm的缓冲层。例如，当衬底为热氧化硅片，底电极为铂薄膜时，可以在衬底上预先形成一层能与SiO2成键的钛或铬薄膜作为缓冲层。一方面增大底电极铂与热氧化硅片的粘合性；另一方面还可缓解局部的应力匹配问题。另外，也可增加底电极的导电性。
步骤(2)中，所述的顶电极可采用磁控溅射工艺制备。
为得到相互隔离的顶电极，可以先在介质层上形成导电膜，然后再对形成的导电膜进行刻蚀，将导电膜划分为相互隔离的独立区域，每个独立区域即为一个顶电极。
为提高制备效率，作为优选，采用磁控溅射结合掩膜版的方法，在介质层上制备相互隔离的顶电极。
步骤(2)中，所述相互隔离的顶电极的个数取决于单个顶电极和衬底的大小关系。对于介质层上只能形成一个顶电极的情况下，本发明的制备方法仍然适用。
本发明还提供了一种所述的忆阻器在生物突触的短程抑制功能模拟中的应用。
因为所述的忆阻器拥有低阻态自恢复特性，所以可应用于生物突触的短程抑制功能模拟。
本发明与现有技术相比，主要优点包括：通过采用合适的CuS顶电极薄膜和ZnS作为介质层薄膜的组合，制备的忆阻器表现出低阻态自恢复效应，该效应与生物神经突触的短程抑制的行为模式十分相似，通过单个电子器件实现生物短程抑制功能的报道非常之少。基于该忆阻器的中Cu导电通道断裂后形成的gap的自愈合，使得该忆阻器可用于生物突触短程抑制功能的模拟。
附图说明
图1为实施例的硫化物忆阻器的结构示意图；
图2为实施例的硫化物忆阻器的电流-电压特性曲线图；
图3为实施例的硫化物忆阻器的自恢复过程中的电流-电压特性曲线图；
图4为实施例的硫化物忆阻器在连续多个直流电压扫描模式下，多个电阻态的调控过程图；
图5为实施例的硫化物忆阻器在脉冲电压模式下，模拟突触短程抑制的模拟过程。
具体实施方式
下面结合附图及具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。下列实施例中未注明具体条件的实验方法，通常按照常规条件，或按照制造厂商所建议的条件。
本实施例的硫化物忆阻器如图1所示，该器件结构从下至上依次包括衬底上的下电极、下电极上形成的介质层、以及介质层上形成的顶电极CuS，其中介质层的材质为金属硫化物，本实施例采用ZnS薄膜，其厚度优选2～300nm，本实施例采用最佳50nm；下电极为导电化合物体或导电单质，本实施例采用金属铂薄膜，厚度为100nm；其中最重要的，本实施例采用的顶电极为CuS薄膜，厚度优选50nm。
本实施例的硫化物忆阻器的制备方法包括如下步骤：
(1)利用溅射法在衬底表面依次制备20nm厚的钛薄膜作为缓冲层和100nm厚的铂薄膜作为下电极。
上述衬底为热氧化硅片，即利用热氧化的方法将二氧化硅隔离介质层生长在单晶硅片上形成热氧化硅片，以该热氧化硅片作为制备本实施例的神经突触仿生电子器件的绝缘衬底。缓冲层和下电极层形成于热氧化硅片长有二氧化硅层的一面。
其中，20nm厚的钛薄膜作为缓冲层，主要作用是增大铂薄膜与热氧化硅片的机械结合力，不做此考虑时，可以省略此缓冲层。
(2)采用磁控溅射的方法，在下电极铂薄膜上制备厚度为50nm的ZnS薄膜作为介质层。溅射参数如下：
以ZnS作为溅射靶材，以氩气作为溅射气氛，衬底温度为室温，制备ZnS薄膜，溅射功率为10～500W，温度为20～50℃，时间为5min～2h。
(3)利用磁控溅射结合掩膜板的方法在ZnS薄膜上制作由CuS制成的顶电极，顶电极CuS层厚度为50nm。顶电极的直径可根据掩膜版的型号在1～500um的范围内改变，作为本实验的最佳优选，顶电极的直径为100um。另外，也可采用先在ZnS薄膜上制作顶电极CuS薄膜，然后通过刻蚀法形成若干个相互隔离的顶电极。
(4)采用反应离子刻蚀的方法在步骤(3)已获得的结构基础上除去未被顶电极覆盖的下电极层和介质层，将下电极层和介质层划分为若干个与顶电极一一对应的独立区域，其中一个独立区域内的下电极层则作为一个下电极，进而形成相互隔离的忆阻器器件。
与现有技术相比，本发明具有以下有益效果：通过采用硫化铜薄膜顶电极和硫化锌薄膜的组合，在特定的操作条件下表现出低阻态自恢复的现象。该硫化物忆阻器的自恢复过程可以连续循环800次以上，表现出良好的循环稳定性。自恢复后的低阻态可保持1h以上，且阻态无明显的波动，表现出良好的保持特性。在模拟生物神经突触方面，通过单个器件实现了神经突触的短程可塑性中的短程抑制功能。为单个器件的全突触功能实现提供了可能。
对本实施例制备的硫化物忆阻器器件进行直流I-V测试，图2为器件的I-V特性曲线，测试过程中底电极接地。该硫化物忆阻器需要一个电形成的过程中，电形成过程中需要设置合适的限制电流。按照扫描的顺序，负向扫面的过程是器件的复位(RESET)的过程，RESET过程中，在焦耳热与电化学共同作用下器件中的导电细丝产生熔断，器件从低阻态转变为高阻态；正向扫描的过程是置位(SET)的过程，置位的过程中，由于电化学的作用，断裂的导电细丝会重新连接，器件又从高阻态转变为低阻态。
图3显示了本实施例制备的硫化物忆阻器器件低阻态自恢复特性。在合适的SET限制电流和合适的RESET电压范围内，该忆阻器可表现出低阻态自恢复的特性。
图4显示了直流模式下，器件的忆阻性能随扫描电压的变化，可以看出当扫描电压比较小的时候，器件表现低阻态自恢复的特性，当扫描电压超过某一阈值，器件的自恢复特性就会消失，表现为非易失性。
图5显示了脉冲电压模式下，该器件的电导的改变。当一个合适的刺激脉冲作用之后，该器件的阻值变为一个相对较高的阻态，读脉冲的作用下，器件的阻态又会恢复到原来的低阻态。器件自恢复的过程类似于生物体中神经突触短程抑制的过程。由此表明本实施例制备的硫化物忆阻器器件具备生物突触模拟的功能。
此外应理解，在阅读了本发明的上述描述内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。

Claims (9)

1.一种忆阻器，其特征在于，包括自下而上依次组成的底电极、介质层和顶电极，所述介质层选自绝缘材料，选自硫化物、硒化物或碲化物，所述顶电极为CuS。
2.根据权利要求1所述的忆阻器，其特征在于，所述的底电极的厚度为5～500nm。
3.根据权利要求1所述的忆阻器，其特征在于，所述的介质层的厚度为2～300nm。
4.根据权利要求1或3所述的忆阻器，其特征在于，所述的介质层为ZnS。
5.根据权利要求1所述的忆阻器，其特征在于，所述的顶电极的厚度为6～200nm。
6.一种根据权利要求1～5任一权利要求所述的忆阻器的制备方法，其特征在于，包括步骤：
(1)在衬底上依次形成底电极和介质层；
(2)在所述介质层上形成若干个相互隔离的顶电极。
7.根据权利要求6所述的忆阻器的制备方法，其特征在于，步骤(1)中，在衬底和底电极之间添加厚度为5～100nm的缓冲层。
8.根据权利要求6所述的忆阻器的制备方法，其特征在于，步骤(2)中，采用磁控溅射结合掩膜版的方法，在介质层上制备相互隔离的顶电极。
9.根据权利要求1～5任一权利要求所述的忆阻器在生物突触的短程抑制功能模拟中的应用。
CN201910353729.XA 2019-04-29 2019-04-29 一种忆阻器及其制备方法和应用 Active CN110047993B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910353729.XA CN110047993B (zh) 2019-04-29 2019-04-29 一种忆阻器及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910353729.XA CN110047993B (zh) 2019-04-29 2019-04-29 一种忆阻器及其制备方法和应用

Publications (2)

Publication Number Publication Date
CN110047993A CN110047993A (zh) 2019-07-23
CN110047993B true CN110047993B (zh) 2023-04-18

Family

ID=67280097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910353729.XA Active CN110047993B (zh) 2019-04-29 2019-04-29 一种忆阻器及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN110047993B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110518117B (zh) * 2019-08-22 2021-06-11 华中科技大学 一种二维材料异质结的忆阻器及其制备方法
CN110911560B (zh) * 2019-11-29 2021-10-08 华中科技大学 一种平面型忆阻器及其制备方法
CN113013329B (zh) * 2021-02-22 2022-07-05 华中科技大学 一种透明的自选色的异质结忆阻器及其制备方法
CN113235049A (zh) * 2021-04-27 2021-08-10 清华-伯克利深圳学院筹备办公室 一种过渡金属硫化物薄膜及其制备方法和应用
CN113314668B (zh) * 2021-05-19 2022-08-19 西南交通大学 一种忆阻耦合电容效应高性能忆阻器的制备方法
CN113437216B (zh) * 2021-07-06 2023-04-07 武汉理工大学 一种基于电子-离子混合导体的忆阻器及其制备方法
CN113823737B (zh) * 2021-08-26 2023-09-05 西北工业大学 一种Cu/Cu2S/Al结构宏观忆阻器及制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005001253A1 (de) * 2005-01-11 2006-07-20 Infineon Technologies Ag Speicherzellenanordnung, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung
KR100790894B1 (ko) * 2006-11-15 2008-01-03 삼성전자주식회사 저항성 메모리 소자
US8194451B2 (en) * 2007-11-29 2012-06-05 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
US20100001252A1 (en) * 2008-07-01 2010-01-07 Ralf Symanczyk Resistance Changing Memory Cell
US8767438B2 (en) * 2012-03-19 2014-07-01 Hewlett-Packard Development Company, L.P. Memelectronic device

Also Published As

Publication number Publication date
CN110047993A (zh) 2019-07-23

Similar Documents

Publication Publication Date Title
CN110047993B (zh) 一种忆阻器及其制备方法和应用
CN110518117B (zh) 一种二维材料异质结的忆阻器及其制备方法
Laurenti et al. Zinc oxide thin films for memristive devices: a review
CN106098932B (zh) 一种线性缓变忆阻器及其制备方法
CN110911560B (zh) 一种平面型忆阻器及其制备方法
KR101206034B1 (ko) 산소결핍 금속산화물을 이용한 비휘발성 메모리 소자 및 그제조방법
CN104051545B (zh) 基于pn异质结构的忆阻器及其制备方法
CN101106171B (zh) 包括可变电阻材料的非易失存储器
CN109802035B (zh) 一种基于忆阻器的神经突触仿生器件及制备方法
Qu et al. Recent progress in tungsten oxides based memristors and their neuromorphological applications
CN112289930B (zh) 一种兼具易失性与非易失性的CuxO忆阻器及其调控方法
CN104934534A (zh) 一种生物神经突触仿生电子器件及其制备方法
KR101811108B1 (ko) 부도체-도체 전이현상을 이용한 뉴런 소자를 포함한 고집적 뉴로모픽 시스템 및 고집적 뉴로모픽 회로
CN109545960B (zh) 一种电导连续可变的忆阻器及其制备方法和应用
CN104518088A (zh) 一种生物神经突触仿生电子器件的制备方法及其产品
CN110556474B (zh) 一种离子掺杂的宽禁带半导体忆阻器及其制备方法
CN111916558B (zh) 一种以h-BN作为中间插层的忆阻器
Tong et al. Recent progress of layered memristors based on two-dimensional MoS2
CN111755600A (zh) 一种基于复合纳米线网络结构的忆阻器
US20220058473A1 (en) Neuron and neuromorphic system including the same
Katagiri et al. Double-layer ReRAM with In-Ga-Zn-O thin film for neuromorphic
KR102517217B1 (ko) 매개 변수 변동이 감소되는 멤리스터 소자
CN214226946U (zh) 一种性能可调控且稳定性高的阻变存储器
CN214625089U (zh) 一种基于过渡金属硫族化合物堆垛式忆阻器
KR102159922B1 (ko) 저항 스위치 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant