CN104051545B - 基于pn异质结构的忆阻器及其制备方法 - Google Patents

基于pn异质结构的忆阻器及其制备方法 Download PDF

Info

Publication number
CN104051545B
CN104051545B CN201410066313.7A CN201410066313A CN104051545B CN 104051545 B CN104051545 B CN 104051545B CN 201410066313 A CN201410066313 A CN 201410066313A CN 104051545 B CN104051545 B CN 104051545B
Authority
CN
China
Prior art keywords
memristor
electrode
zno
cualo
nanometers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410066313.7A
Other languages
English (en)
Other versions
CN104051545A (zh
Inventor
徐海阳
张磊
王中强
于浩
刘益春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northeast Normal University
Original Assignee
Northeast Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northeast Normal University filed Critical Northeast Normal University
Priority to CN201410066313.7A priority Critical patent/CN104051545B/zh
Publication of CN104051545A publication Critical patent/CN104051545A/zh
Application granted granted Critical
Publication of CN104051545B publication Critical patent/CN104051545B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605Resistors with PN junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明属于信息存储技术领域,具体涉及一种pn异质结构的忆阻器及其制备方法,包括上电极和下电极,在上、下电极之间插入p型氧化物(如CuAlO2,NiO)和n型氧化物(如ZnO,TiO2)构成的pn异质结构。在下电极连续施加正偏压,耗尽层中的氧离子会逐渐从n型区向p型区一侧迁移;导致p型区一侧阳离子空位浓度和n型区一侧氧空位浓度同时增加,使pn结的耗尽层宽度逐渐的减小,从而使器件电阻逐渐的减小,实现忆阻行为。本发明利用pn结物性易于调制的特点,对忆阻性能的调控,增加了忆阻性能调控的灵活性;对材料的选择性较弱,忆阻行为性能稳定,有助于忆阻器件的半定量化研究,为器件设计及进一步发展奠定了基础。

Description

基于pn异质结构的忆阻器及其制备方法
技术领域
本发明属于信息存储技术领域,具体涉及一种pn异质结构的忆阻器及其制备方法。
背景技术
近年来,对生物神经突触功能的仿生模拟逐渐成为研究热点。在传统神经突触仿生器件研究中,往往需要多个晶体管及电容实现对单个突触的功能模拟,这样造成了人工神经网络电路设计的复杂性及高能耗。而且会导致每个单片中突触的数量限制在大约102-105, 远远低于人类大脑中1014的量级。这样很大程度上限制了生物神经突触功能的仿生模拟。
忆阻器是除电阻器、电容器、电感器之外的第四种基本无源电子器件。蔡少棠最早在20世纪70年代在研究电荷、电流、电压和磁通量之间关系时推断出这种元件的存在。直到2008年惠普实验室才首次通过TiO2双层膜结构来实现忆阻器原型器件,此后,忆阻器因其新颖特性成为电子、材料、信息等领域的研究热点,并在非线性电路、新型存储、逻辑运算和人工智能等领域展现出巨大应用潜力。忆阻器的电阻可随流经的电量而发生动态的连续改变,这与人脑位细胞(神经突触)的非线性传输特性高度相似,且单个忆阻器即是具有自主学习能力,可实现对单个突触学习/记忆功能的模拟,可用于开发具有自主学习能力的智能器件。近年来,忆阻器对生物神经突触功能的仿生模拟逐渐成为研究热点。放电时间依赖的可塑性(STDP)被认为是重要神经突触功能,它也不断地被多个实验组利用单一的忆阻器件进行了成功的模拟。
然而,到目前为止,忆阻器的研究尚处起步阶段,构筑忆阻器的物理模型较为有限。进一步设计和完善忆阻器材料与模型对提升神经突触仿生模拟的准确性、扩充“无机神经突触器件”的功能有积极推动作用。目前基于金属氧化物的忆阻器主要有两种模型,一类是“导电前端移动”模型:通过施加电压,是器件内部氧空位发生迁移,进而改变两层薄膜氧空位的浓度。而氧空位的迁移导致高低阻层厚度在器件中所占比例发生变化,从而实现器件电阻的可调性。另一类是“导电细丝数量变化”模型:阻值调节基于单层薄膜中导电细丝数目(或有效截面)的变化,其中导电细丝同样由氧空位相互连接组成。以上两类模型中往往需要依赖于绝缘或半绝缘材料,有可能限制器件初始状态的选择,且忆阻性质的调控空间与灵活性有待拓展。
发明内容
本发明的目的在于提供一种新型的pn异质结构忆阻器及其制备方法,通过调节pn结耗尽层宽度来实现对电阻的记忆,这样有效地增加了器件对不同导电性的p型和n型材料选择,同时也增加了对忆阻性能调控的灵活性。
本发明具体技术方案如下:
一种基于pn异质结构忆阻器,包括上电极和下电极,在上、下电极之间插入n型和p型氧化层的组合,如图1,其中上电极和下电极为惰性金属薄膜(例如Au,Pt),与上、下电极接触的n型氧化层(例如ZnO,TiO2),p型氧化层(例如CuAlO2,NiO)。
本发明还提供了上述pn异质结构忆阻器的制备方法,其制备包括如下步骤:
1)在200纳米惰性金属Pt衬底上用磁控溅射的方法室温生长p型氧化物薄膜,厚度在50-100纳米之间;
2)在p型氧化物薄膜的上面,用磁控溅射的方法室温生长n型氧化物薄膜,厚度在50-100纳米之间;
3)在n型氧化物薄膜上蒸度Pt,Au惰性金属电极,厚度在100-200纳米之间,这就构成了pn异质结忆阻器。
此pn异质结构忆阻器的工作原理如下:图8展示了其忆阻模型;
当正向偏压作用在底电极时(p型氧化物一侧),带负电的氧离子在外加电场的作用下,从n区跨过界面迁移进入p区,在p区形成负电中心(阳离子空位),在n区留下正电中心(氧空位)。致使pn 结区内的带电中心数量都会增加,导致耗尽层宽度窄化,结区电阻降低。当正偏压撤除后,在内建电场驱动下,氧离子或载流子的反向迁移可导致带电中心数量减少,耗尽层宽度将会恢复至一定宽度(但并非初始状态)。此宽度的调节致使阻值的变化,实现了忆阻器的“记忆”。
与现有技术相比,本发明的优点在于:
1.电阻的记忆与弛豫过程受耗尽层宽度、内建电场强度等因素的调节,增加了忆阻性能调控的灵活性;
2.对材料电学性质的选择性较弱,绝缘材料、半绝缘材料、强p型、强n型均可以作为pn结型忆阻器件的备选材料。
3.对p、n型氧化物薄膜的厚度有较宽的选择范围,单层薄膜厚度从40到300nm的范围的pn结器阻器都可以实现稳定的忆阻行为。
4. 成熟的半导体pn结理论有助于忆阻器件的半定量化研究,为器件设计及进一步发展提供了理论依据。
附图说明
图1为本发明基于pn异质结构忆阻器的结构示意图;
图2为本发明实施例1 Pt/CuAlO2/ZnO/Pt器件在正偏压下的电流-电压测试特性曲线图;
图3为本发明实施例1 Pt/CuAlO2/ZnO/Pt器件在负偏压下的电流-电压测试特性曲线图;
图4为本发明实施例1 Pt/CuAlO2/ZnO/Pt器件的电阻随着扫描电压次数的变化曲线图;
图5为本发明实施例2 Pt/NiO/ZnO/Au器件在正偏压下的电流-电压测试特性曲线图;
图6为本发明实施例2 Pt/NiO/ZnO/Au器件在负偏压下的电流-电压测试特性曲线图;
图7为本发明实施例2 Pt/NiO/ZnO/Au器件的电阻随着扫描电压次数的变化曲线图;
图8为实现基于pn异质结构忆阻器的原理图。
具体实施方式
下面结合附图和具体实施方案对本发明进一步详细描述:
实施例1
Pn异质结构忆阻器的结构与组成:如图1所示结构,该实施例中由惰性金属Pt做上、下电极,p型氧化物为CuAlO2薄膜,n型氧化物为ZnO薄膜依次粘附组成。
忆阻器的制备:200纳米惰性金属Pt衬底经过物理或化学方法清洁处理后,用作下电极。在下电极上,利用磁控溅射方法沉积一层p型CuAlO2 薄膜,薄膜厚度约50纳米。具体制备条件为:本底真空:低于5.0×10-4 Pa;溅射气体:高纯氧气(O2);生长压强:2Pa;溅射靶:CuAlO2陶瓷;溅射功率:90W;衬底温度:室温。之后,在非晶CuAlO2薄膜上,同样利用磁控溅射方法沉积一层n型ZnO薄膜,薄膜厚度约60纳米。具体制备条件为:本底真空:低于5.0×10-4 Pa;溅射气体:高纯氧气(O2);生长压强:2Pa;溅射靶:ZnO陶瓷;溅射功率:120W;衬底温度:室温。最后,利用热蒸发方法蒸镀厚度为150纳米的 Pt薄膜作为上电极,其形状为直径400um的圆形阵列,其热蒸发真空度为3.0×10-4 Pa。
器件的忆阻特性:依据上述步骤可得到Pt/CuAlO2/ZnO/Pt忆阻器件,该电流-电压特性测试结果见图2和图3。在测试过程中,我们规定从p型CuAlO2到n型ZnO为正方向。在正向扫描电压的作用下,电流逐渐的增加,电阻逐渐减小,并且存储信息具有非易失性,呈现出忆阻行为。在反向扫描电压的作用下,电流逐渐的减小,电阻逐渐增加,同样表现出非易失性忆阻行为。图4为忆阻器的电阻随不同扫描电压而连续变化的曲线图,从图中可知,器件电阻在正向偏压的作用下逐渐的减小,在负向偏压的作用下逐渐的增加,表明外部电压对忆阻器件的电阻有调制作用。
实施例2
Pn异质结构忆阻器的结构与组成:如图1所示结构,该实施例中由惰性金属Pt做下电极,p型氧化物为NiO薄膜,n型氧化物为ZnO薄膜,金属上电极Au依次粘附组成。
忆阻器的制备:200纳米惰性金属Pt衬底经过物理或化学方法清洁处理后,用作下电极。在下电极上,利用磁控溅射方法沉积一层p型NiO薄膜,薄膜厚度约60纳米。具体制备条件为:本底真空:低于5.0×10-4 Pa;溅射气体:高纯氧气(O2);生长压强:2Pa;溅射靶:NiO陶瓷;溅射功率:120W;衬底温度:室温。之后,在NiO薄膜上,同样利用磁控溅射方法沉积一层n型ZnO薄膜,薄膜厚度约60纳米。具体制备条件为:本底真空:低于5.0×10-4 Pa;溅射气体:高纯氧气(Ar);生长压强:2Pa;溅射靶:ZnO陶瓷;溅射功率:120W;衬底温度:室温。最后,利用热蒸发方法蒸镀厚度为180纳米的 Au薄膜作为上电极,其形状为直径400um的圆形阵列,其热蒸发真空度为3.0×10-4 Pa。
器件的忆阻特性:依据上述步骤可得到Pt/NiO/ZnO/Au忆阻器件,该电流-电压特性测试结果见图5和图6。在测试过程中,我们规定从p型NiO到n型ZnO为正方向。在正向扫描电压的作用下,电流逐渐的增加,电阻逐渐减小,并且存储信息具有非易失性,呈现出忆阻行为。在反向扫描电压的作用下,电流逐渐的减小,电阻逐渐增加,同样表现出非易失性忆阻行为。图7为忆阻器的电阻随不同扫描电压而连续变化的曲线图,从图中可知,器件电阻在正向偏压的作用下逐渐的减小,在负向偏压的作用下逐渐的增加,表明外部电压对忆阻器件的电阻有调制作用。

Claims (2)

1.基于pn异质结构的忆阻器的制备方法,其特征是具体步骤如下:200纳米惰性金属Pt衬底经过物理或化学方法清洁处理后,用作下电极,在下电极上,利用磁控溅射方法沉积一层p型CuAlO2薄膜,薄膜厚度为60纳米,具体制备条件为:本底真空:低于5.0×10-4Pa;溅射气体:高纯氧气O2;生长压强:2Pa;溅射靶:CuAlO2陶瓷;溅射功率:90W;衬底温度:室温,之后,在非晶CuAlO2薄膜上,同样利用磁控溅射方法沉积一层n型ZnO薄膜,薄膜厚度60纳米,具体制备条件为:本底真空:低于5.0×10-4Pa;溅射气体:高纯氧气O2;生长压强:2Pa;溅射靶:ZnO陶瓷;溅射功率:120W;衬底温度:室温,最后,利用热蒸发方法蒸镀厚度为150纳米的Pt薄膜作为上电极,其形状为直径400um的圆形阵列,其热蒸发真空度为3.0×10-4Pa。
2.按照权利要求1所述的制备方法制备的基于pn异质结构的忆阻器,其特征是包括上电极和下电极,在上、下电极之间插入n型和p型氧化层的组合,其中上电极和下电极为惰性金属薄膜Au,Pt,与上、下电极接触的n型氧化层为ZnO或TiO2,p型氧化层为CuAlO2或NiO。
CN201410066313.7A 2014-02-26 2014-02-26 基于pn异质结构的忆阻器及其制备方法 Active CN104051545B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410066313.7A CN104051545B (zh) 2014-02-26 2014-02-26 基于pn异质结构的忆阻器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410066313.7A CN104051545B (zh) 2014-02-26 2014-02-26 基于pn异质结构的忆阻器及其制备方法

Publications (2)

Publication Number Publication Date
CN104051545A CN104051545A (zh) 2014-09-17
CN104051545B true CN104051545B (zh) 2017-02-15

Family

ID=51504160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410066313.7A Active CN104051545B (zh) 2014-02-26 2014-02-26 基于pn异质结构的忆阻器及其制备方法

Country Status (1)

Country Link
CN (1) CN104051545B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465987B (zh) * 2014-11-14 2017-05-03 西南大学 一种ZnO/NiO异质结构有序多孔薄膜及其制备方法
CN104978996A (zh) * 2015-07-24 2015-10-14 广东科技学院 一种基于忆阻器的三维结构存储器
CN105679840B (zh) * 2016-04-11 2018-07-13 南京大学 一种新型贴片式忆容器及其制备方法
CN107273610A (zh) * 2017-06-14 2017-10-20 广东工业大学 一种忆阻器的Simulink模型建立方法
CN109948792B (zh) * 2018-08-30 2022-08-02 东北师范大学 一种基于晶体管和忆阻器的模拟联想学习电路及控制方法
CN110289350B (zh) * 2019-06-06 2022-08-02 南京邮电大学 一种基于金属卟啉异质结忆阻器及其制备方法和应用
CN111613662B (zh) * 2020-05-27 2021-06-11 东北大学 偏压诱导共线反铁磁材料产生自旋极化电流的调控方法
CN111725401B (zh) * 2020-06-30 2023-04-07 中南大学 一种光存储复合型忆阻器及其制备方法与应用
CN111969108A (zh) * 2020-08-27 2020-11-20 电子科技大学 一种基于柔性基底的偏铝酸铜忆阻器及制备方法
CN112750951B (zh) * 2020-12-28 2023-01-10 山东科技大学 一种基于有机溶液的柔性忆阻器及制备方法
CN113346017B (zh) * 2021-05-21 2023-03-24 河北大学 基于全忆阻器的人工视觉神经系统及其制备方法和应用
CN114203918B (zh) * 2021-12-09 2023-09-12 西北工业大学 一种基于PVK/ZnO异质结构的新型光电忆阻器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192648A (zh) * 2006-11-28 2008-06-04 三星电子株式会社 电阻随机存取存储器及制造该电阻随机存取存储器的方法
CN101864592A (zh) * 2010-05-14 2010-10-20 南京大学 基于铁电金属异质结的忆阻器及其制备方法
CN103346255A (zh) * 2013-06-26 2013-10-09 济南大学 一种异质结、铁电隧道结及其制备方法和应用

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7636251B2 (en) * 2006-04-21 2009-12-22 Samsung Electronics Co., Ltd. Methods of operating a non-volatile memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192648A (zh) * 2006-11-28 2008-06-04 三星电子株式会社 电阻随机存取存储器及制造该电阻随机存取存储器的方法
CN101864592A (zh) * 2010-05-14 2010-10-20 南京大学 基于铁电金属异质结的忆阻器及其制备方法
CN103346255A (zh) * 2013-06-26 2013-10-09 济南大学 一种异质结、铁电隧道结及其制备方法和应用

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Memristive behavior of ZnO/NiO stacked heterostructure;R. Zhang,et al;《Microelectronic Engineering》;20130606(第112期);正文Introduction、Experiments部分,图1a *

Also Published As

Publication number Publication date
CN104051545A (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
CN104051545B (zh) 基于pn异质结构的忆阻器及其制备方法
US10083974B1 (en) Floating memristor
CN110518117B (zh) 一种二维材料异质结的忆阻器及其制备方法
CN106654009B (zh) 一种忆阻器及其应用
CN106910773B (zh) 多栅极神经元晶体管及其制备方法和构成的神经网络
CN106612079B (zh) 柔性透明摩擦电子学晶体管及其制备方法
CN110047993B (zh) 一种忆阻器及其制备方法和应用
CN108807546A (zh) 氧化物薄膜晶体管及其制造方法
CN106098932A (zh) 一种线性缓变忆阻器及其制备方法
CN105304813A (zh) 一种神经突触仿生器件及其制备方法
CN110911560B (zh) 一种平面型忆阻器及其制备方法
CN107895757B (zh) 一种量子电导特性可控的纳米点接触
CN110556474B (zh) 一种离子掺杂的宽禁带半导体忆阻器及其制备方法
CN109545960B (zh) 一种电导连续可变的忆阻器及其制备方法和应用
CN111525027B (zh) 一种利用光信号可逆调控忆阻器电导的方法
CN111755600B (zh) 一种基于复合纳米线网络结构的忆阻器
CN105322091B (zh) 一种光写入阻变存储单元及其制备、操作方法和应用
CN111276603A (zh) 氧化物基电子突触器件及其阵列
CN112820780B (zh) 一种电解质突触晶体管及其制备方法和应用
Katagiri et al. Double-layer ReRAM with In-Ga-Zn-O thin film for neuromorphic
CN116490004A (zh) 一种新型结构的钛酸镧铁电忆阻器阵列及其制备方法
CN217719654U (zh) 基于厚二氧化硅层的光学忆阻器件
CN115862694A (zh) 一种拓扑相变材料忆阻器件的极性切换方法
CN118076216A (zh) 一种基于AlN/AlScN/AlN堆叠结构的忆阻器、制备方法及其应用
CN115881783A (zh) 一种过渡金属硫族磷酸盐层状材料基于离子迁移机制在仿神经突触器件中的应用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant