CN110289350B - 一种基于金属卟啉异质结忆阻器及其制备方法和应用 - Google Patents

一种基于金属卟啉异质结忆阻器及其制备方法和应用 Download PDF

Info

Publication number
CN110289350B
CN110289350B CN201910490540.5A CN201910490540A CN110289350B CN 110289350 B CN110289350 B CN 110289350B CN 201910490540 A CN201910490540 A CN 201910490540A CN 110289350 B CN110289350 B CN 110289350B
Authority
CN
China
Prior art keywords
porphyrin
memristor
heterojunction
layer
metalloporphyrin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910490540.5A
Other languages
English (en)
Other versions
CN110289350A (zh
Inventor
解令海
鞠若麟
仪明东
马可
陈叶
黄维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Posts and Telecommunications
Original Assignee
Nanjing University of Posts and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Posts and Telecommunications filed Critical Nanjing University of Posts and Telecommunications
Priority to CN201910490540.5A priority Critical patent/CN110289350B/zh
Publication of CN110289350A publication Critical patent/CN110289350A/zh
Application granted granted Critical
Publication of CN110289350B publication Critical patent/CN110289350B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Investigating Or Analyzing Materials By The Use Of Fluid Adsorption Or Reactions (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种基于金属卟啉异质结忆阻器及其制备方法和应用,该忆阻器包括自下而上依次设置的底电极、异质结层、金属氧化物层和顶电极;所述异质结层包括两层金属卟啉层,用于调控忆阻器的电学性能,所述金属氧化物层用于提供忆阻器运行需要的离子和空位。本发明提供的金属卟啉异质结忆阻器制备工艺简单,性能稳定,适合柔性器件,可以大面积加工,性能指标多变可调并具有电压依赖的过滤特性;同时器件的产率、重复性和性能稳定都很高。

Description

一种基于金属卟啉异质结忆阻器及其制备方法和应用
技术领域
本发明属于信息存储和人工智能领域,具体涉及有机忆阻器及神经形态器件的突触功能模拟,有望应用于逻辑电路、阻变存储、神经形态计算、人工智能等领域。
背景技术
忆阻器的源头可以追溯到1962年T.W.Hickmott研究金属-绝缘体-金属(MIM)三明治结构在偏压下的阻变现象,随即学术界对这个领域投入了极大的热情。到了1971年,加州大学伯克利分校的蔡少棠教授根据对称性理论提出电阻、电容和电感之外还出存在着另外一种基本元件,他把它命名为忆阻(memristor)代表了磁通与电荷之间的关系。直到2008年惠普实验室用Pt/TiO2/Pt三明治结构在硬件层面上实现了忆阻的滞回曲线,这才第一次建立了忆阻器物理模型。
尽管忆阻器在突破冯.诺依曼构架、低能耗设计、并行处理等方面具有优势,但是当前商业器件的性能参数仍无法通传统存储器件相抗衡。目前忆阻器的机理有待进一步阐释和系统探讨,研究依旧主要集中在无机材料方面,然而器件可重复性差、可靠性差、批次一致性差,以及不适合柔性和高能耗制作过程等限制了无机忆阻器的进步发展。同时有机材料具有柔性、低成本加工、大面积、便于集成等优势,但无论是材料筛选、结构设计、忆阻机制方面都进展缓慢。
一类能够运用到神经网络中的有机忆阻器具有较高的耐受性、稳定性、维持能力、可控性、可重复性等,同时还兼顾过滤信号的功能。到目前为止,大部分的这类工作都集中在利用忆阻器替换电路中的电阻实现信号过滤和利用忆阻器构建滤波电路的仿真研究,单个具有忆阻特性同时能够满足滤波功能的器件鲜有报道。
发明内容
针对无机忆阻器存在工艺、适应范围上的不足和对有机忆阻器存在机制上的不完善,本发明的目的是提供一种基于金属卟啉异质结忆阻器及其制备方法。
为实现上述目的,本发明采用的技术方案为:
一种基于金属卟啉异质结忆阻器,包括自下而上依次设置的底电极、异质结层、金属氧化物层和顶电极;所述异质结层包括两层金属卟啉层,用于调控忆阻器的电学性能,所述金属氧化物层用于提供忆阻器运行需要的离子和空位。
所述顶电极和底电极的材质分别独立选自以下材料中的一种:氧化铟锡(ITO)、掺氟氧化锡(FTO)、掺铝氧化锌(AZO)、铝、铜、银、铌、金、钯、铂、钨、钽、氧化钛、氧化钽、氧化钨、氮化钽、氮化钛、氮化钨;顶电极的厚度为100~300nm。
所述底电极设置于玻璃衬底上,玻璃衬底的材质为二氧化硅或掺杂二氧化硅。
所述金属氧化物层的材质选自以下材料中的一种:铝氧化物、氧化钛、氧化铪、氧化钽、氧化锆;金属氧化物层的厚度为10~50nm。
所述异质结层由两种不同材质的金属卟啉层组成,其材质为卟啉小分子或卟啉聚合物;两层金属卟啉层的厚度分别为5~100nm。
所述金属卟啉层的材质选自以下材料中的一种:锌卟啉、铜卟啉、钴卟啉、镍卟啉、铁卟啉、锰卟啉、铂卟啉。
所述异质结层为双层结构,每层均为膜状,底电极和顶电极结构为指状电极或点电极。
一种基于金属卟啉异质结忆阻器的制备方法,其特征在于:包括以下步骤:
步骤1,将制作底电极的材料进行清洗处理,依次经过丙酮、乙醇、超净水清洗,并依次经过丙酮、乙醇、超纯水三步超声,每次的时间均为15min,然后对底电极材料做干燥处理,包括氮气吹干和烘箱烘干,底电极材料在120℃的烘箱处理30min,最后经过紫外照射处理5min,得到底电极;
步骤2,将制作顶电极的材料、金属氧化物层的材料和两种金属卟啉层的材料放入多功能真空镀膜机中,先将腔内抽至10Pa,再进一步抽到5×10-4Pa的高真空后开始蒸镀,在步骤1得到的底电极上依次蒸镀两层金属卟啉层、金属氧化物层和顶电极,其中蒸镀第一层金属卟啉层之后需要冷却30min再进行下一次蒸镀;
步骤3:镀膜结束后保持该真空状态下待器件冷却至室温再取出。
所述步骤2中,蒸镀金属卟啉层时,蒸镀速率为约为
Figure BDA0002086852930000021
每一层的厚度均采用晶振控制厚度在5~100nm;蒸镀金属氧化物层时,蒸镀速率为
Figure BDA0002086852930000022
厚度控制在10~50nm;蒸镀顶电极时,速度为为
Figure BDA0002086852930000023
厚度为100~300nm。
本发明的基于金属卟啉异质结忆阻器在循环电压扫描条件下具有典型的过零点“8”字形滞回曲线,同时所述器件存在表现出能够明显区别电导连续向上或向下的临界电压。
本发明基于金属卟啉异质结忆阻器具有在扫描测试下施加小电压器件的电导下降,施加大电压器件的电导增加的基础上,不同金属卟啉的忆阻器件表现出规律相似的特征,进一步发现这些具有电压阈值依赖的器件(或称之为类马太效应的器件)能够在正向的脉冲刺激下就可以表现出两种截然不同的趋势,这不同于通过控制脉冲的时间间隔和频率改变突触权重,但仅从电压大小来调控突触权重的变化还是给实现突触中增强与抑制现象的模拟带来了新的思路。对于一个神经形态元件,尤其是突触型器件来说本身具有信号过滤的功能会使得器件的能耗和构成神经网络的复杂性大大降低,所以基于渐变可控离子电子型金属卟啉异质结忆阻器的类马太效应特征就为实现这一功能提供了一条可行的的途径。
本发明的忆阻器能够应用于电路设计,具有模拟突触增强抑制的功能,制造具有高度集成性的人造神经网络。
有益效果:本发明提供的金属卟啉异质结忆阻器制备工艺简单,性能稳定,适合柔性器件、可以大面积加工,性能指标多变可调并具有电压依赖的过滤特性;同时器件的产率、重复性和性能稳定都很高。相比于现有技术,具有以下优点:(1)金属卟啉异质结忆阻器能够通过改变器件的厚度和异质结层材料实现对临界电压、整流比和导通状态的多层次调控。(2)金属卟啉异质结忆阻器能够模拟突触的增强抑制过程,从而利用器件不同的临界电压实现信号过滤功能。
附图说明
图1为本发明的一个实施例的基于金属卟啉异质结忆阻器的结构图;
图2为卟啉钴/卟啉锌异质结薄膜的AFM形貌图;
图3为本发明的一个实施例的基于金属卟啉异质结忆阻器(异质结层为卟啉钴/卟啉锌,厚度均为40nm)通过施加单圈正负10V正负电压时的IV曲线示意图;
图4为本发明的一个实施例的基于金属卟啉异质结忆阻器(异质结层为卟啉钴/卟啉锌,厚度分别为5nm和40nm)通过施加正向电压时扫描的IV曲线示意图;
图5为本发明的一个实施例的基于金属卟啉异质结忆阻器(异质结层为卟啉钴/卟啉锌,厚度分别为80nm和40nm)通过施加正向电压时扫描的IV曲线示意图;
图6为本发明的一个实施例的基于金属卟啉异质结忆阻器(异质结层为卟啉钴/卟啉锌,厚度均为40nm)通过施加2V正向脉冲(脉冲宽度从小到大)的IV曲线示意图;
图7为本发明的一个实施例的基于金属卟啉异质结忆阻器(异质结层为卟啉钴/卟啉锌,厚度均为40nm)通过施加8V正向脉冲(脉冲宽度从小到大)的IV曲线示意图。
具体实施方式
下面结合附图对本发明做更进一步的解释。
现详细描述所公开的卟啉忆阻器的具体实例及其制备方法的具体实例的参考。为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。在此提供的附图及其描述仅用于例示本发明的实施例。在各附图中的形状和尺寸仅用于示意性例示,并不严格反映实际形状和尺寸比例。此外,本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状,在本发明实施例图示中,均以矩形表示,图中的表示是示意性的,而不是用于限制本发明的范围。
本发明的基于金属卟啉异质结忆阻器,包括自下而上依次设置的底电极、异质结层、金属氧化物层和顶电极;其中:
顶电极和底电极的材质分别独立选自以下材料中的一种:氧化铟锡(ITO)、掺氟氧化锡(FTO)、掺铝氧化锌(AZO)、铝、铜、银、铌、金、钯、铂、钨、钽、氧化钛、氧化钽、氧化钨、氮化钽、氮化钛、氮化钨;顶电极的厚度为100~300nm。
底电极设置于玻璃衬底上,玻璃衬底的材质为二氧化硅或掺杂二氧化硅。
金属氧化物层为非化学计量比,用于提供忆阻器运行需要的离子和空位,金属氧化物层的材质选自以下材料中的一种:铝氧化物、氧化钛、氧化铪、氧化钽、氧化锆;金属氧化物层的厚度为10~50nm。
异质结层包括两层金属卟啉层,用于调控忆阻器的电学性能,异质结层由两种不同材质的金属卟啉层组成,其材质为卟啉小分子或卟啉聚合物;两层金属卟啉层的厚度分别为5~100nm。金属卟啉层的材质选自以下材料中的一种:锌卟啉、铜卟啉、钴卟啉、镍卟啉、铁卟啉、锰卟啉、铂卟啉。
异质结层为双层结构,每层均为膜状,底电极和顶电极结构为指状电极或点电极。
如图1所示,本发明的一个实施例中,忆阻器的主要结构为ITO/M2TPP/M1TPP/Al2O3-x/Al,包括:自下而上依次形成的底电极、异质结层(M2TPP和M1TPP)、金属氧化物层和顶电极。其中底电极为氧化铟锡,异质结层为金属卟啉小分子材料,金属氧化物为Al2O3-x,顶电极为铝电极。衬底的材料一般为玻璃,由二氧化硅、掺杂二氧化硅或者其他玻璃材料制成。顶电极一般采用热蒸镀或磁控溅射的方式形成。金属氧化物层可以采用热蒸镀、化学气相沉积、磁控溅射等物理沉积方法形成。
作为本发明的一个优选实施例,忆阻器的结构为氧化铟锡/卟啉钴/卟啉锌/氧化铝/铝。其中底电极采用ITO,异质结层包括厚度均为40nm的卟啉钴和卟啉锌,金属氧化物层为10nm的Al2O3-x,顶电极为厚度100nm的Al,获得了良好且稳定的忆阻器。本实施例的忆阻器由以下方法制备得到:
步骤1:将ITO导电玻璃进行清洗处理,依次经过丙酮、乙醇、超净水清洗,并依次经过丙酮、乙醇、超纯水三步超声,每次的时间均为15min,然后对ITO基底做干燥处理,包括氮气吹干和烘箱烘干,电极在120℃的烘箱处理30min,最后经过紫外照射处理5min;
步骤2:将制作顶电极的材料、金属氧化物层的材料和两种金属卟啉层的材料放入多功能真空镀膜机中,先将腔内抽至10Pa,再进一步抽到5×10-4Pa的高真空后开始蒸镀实验,依次蒸镀M2TPP、M1TPP、Al2O3-x和Al电极,其中蒸镀第一层金属卟啉材料之后需要冷却30min再进行下一次蒸镀;
其中,制作两种金属卟啉层的材料为卟啉钴和卟啉锌,蒸镀速率为约为
Figure BDA0002086852930000051
每一层的厚度均采用晶振控制厚度在40nm;制作金属氧化物层的材料为Al,蒸镀速率为
Figure BDA0002086852930000053
厚度控制在10nm;制作顶电极的材料为Al,蒸镀速度为约为
Figure BDA0002086852930000052
厚度为100nm;
步骤3:镀膜结束后保持该真空状态下待器件冷却至室温再取出,测量器件的薄膜形貌电学性能。
图2是卟啉钴/卟啉锌异质结薄膜的AFM形貌图。在已经制备好的ITO电极的衬底上先蒸镀卟啉钴后蒸镀卟啉锌,发现薄的粗糙度很低,这说明通过蒸镀小分子制备薄膜的形貌基本一致,不存在明显的柱、孔等纳米结构。
图3是金属卟啉异质结忆阻器(异质结层为卟啉钴/卟啉锌,厚度均为40nm)通过施加单圈正负10V正负电压时的IV曲线示意图,施加电压的操作路径是0→10V→-10V→0,器件有明显且平滑的“8”字型回滞曲线,在正向存在一个大的回滞窗口,负向在-5V左右存在负微分电阻,同时器件正负向电流数量级差距较大,是一个典型的整流型器件。
图4是金属卟啉异质结忆阻器(异质结层为卟啉钴/卟啉锌,厚度分别为5nm和40nm)通过施加正向电压时扫描的IV曲线示意图。在连续的正向扫描测试下,该结构忆阻器表现出电导逐渐下降的趋势,这说明当异质结其中一层的厚度太小时,6V的电压不足以提供表现出典型的回滞向上忆阻特征需要的器件条件。
图5是金属卟啉异质结忆阻器(异质结层为卟啉钴/卟啉锌,厚度分别为80nm和40nm)通过施加正向电压时扫描的IV曲线示意图。在正向12V的扫描操作电压下,该忆阻器件的电流—电压特性曲线保持电流将会随连续正电压施加连续的增加,同时回滞面积越来越小,器件的导电态趋向于饱和。由此可知,在异质结器件其中一层厚度较厚时,器件需要更大的临界电压来满足忆阻性能的实现。
图6和图7是金属卟啉异质结忆阻器(异质结层为卟啉钴/卟啉锌,厚度均为40nm)通过施加2V正向脉冲(脉冲宽度从小到大)和8V正向脉冲(脉冲宽度从小到大)的IV曲线示意图。改变测试器件的脉冲宽度和电压得到两者共同作用异质结器件的影响。从图中可以看到,在逐渐减小的脉冲宽度测试条件下(8s→0.8s)器件需要施加超过临界电压的脉冲才能使得器件表现出渐变增加的电导态。而在逐渐增大的脉冲宽度测试条件下(0.8s→8s),异质结忆阻器在低于临界电压时电导逐渐减小,随着施加的电压超过临界值后,电流也逐渐增加。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种基于金属卟啉异质结忆阻器,其特征在于:包括自下而上依次设置的底电极、异质结层、金属氧化物层和顶电极;所述异质结层包括两层金属卟啉层,用于调控忆阻器的电学性能,所述金属氧化物层用于提供忆阻器运行需要的离子和空位。
2.根据权利要求1所述的基于金属卟啉异质结忆阻器,其特征在于:所述顶电极和底电极的材质分别独立选自以下材料中的一种:氧化铟锡、掺氟氧化锡、掺铝氧化锌、铝、铜、银、铌、金、钯、铂、钨、钽、氧化钛、氧化钽、氧化钨、氮化钽、氮化钛、氮化钨;顶电极的厚度为100~300nm。
3.根据权利要求1或2所述的基于金属卟啉异质结忆阻器,其特征在于:所述底电极设置于玻璃衬底上,玻璃衬底的材质为二氧化硅或掺杂二氧化硅。
4.根据权利要求1所述的基于金属卟啉异质结忆阻器,其特征在于:所述金属氧化物层的材质选自以下材料中的一种:铝氧化物、氧化钛、氧化铪、氧化钽、氧化锆;金属氧化物层的厚度为10~50nm。
5.根据权利要求1所述的基于金属卟啉异质结忆阻器,其特征在于:所述异质结层由两种不同材质的金属卟啉层组成,其材质为卟啉小分子或卟啉聚合物;两层金属卟啉层的厚度分别为5~100nm。
6.根据权利要求1或5所述的基于金属卟啉异质结忆阻器,其特征在于:所述金属卟啉层的材质选自以下材料中的一种:锌卟啉、铜卟啉、钴卟啉、镍卟啉、铁卟啉、锰卟啉、铂卟啉。
7.根据权利要求1所述的基于金属卟啉异质结忆阻器,其特征在于:所述异质结层为双层结构,每层均为膜状,底电极和顶电极结构为指状电极或点电极。
8.一种权利要求1所述的基于金属卟啉异质结忆阻器的制备方法,其特征在于:包括以下步骤:
步骤1,将制作底电极的材料进行清洗处理,依次经过丙酮、乙醇、超净水清洗,并依次经过丙酮、乙醇、超纯水三步超声,每次的时间均为15min,然后对底电极材料做干燥处理,包括氮气吹干和烘箱烘干,底电极材料在120℃的烘箱处理30min,最后经过紫外照射处理5min,得到底电极;
步骤2,将制作顶电极的材料、金属氧化物层的材料和两种金属卟啉层的材料放入多功能真空镀膜机中,先将腔内抽至10Pa,再进一步抽到5×10-4Pa的高真空后开始蒸镀,在步骤1得到的底电极上依次蒸镀两层金属卟啉层、金属氧化物层和顶电极,其中蒸镀第一层金属卟啉层之后需要冷却30min再进行下一次蒸镀;
步骤3:镀膜结束后保持该真空状态下待器件冷却至室温再取出。
9.根据权利要求8所述的基于金属卟啉异质结忆阻器的制备方法,其特征在于:所述步骤2中,蒸镀金属卟啉层时,蒸镀速率为
Figure FDA0002086852920000021
每一层的厚度均采用晶振控制厚度在5~100nm;蒸镀金属氧化物层时,蒸镀速率为
Figure FDA0002086852920000022
厚度控制在10~50nm;蒸镀顶电极时,速度为
Figure FDA0002086852920000023
厚度为100~300nm。
10.权利要求1所述的基于金属卟啉异质结忆阻器的应用,其特征在于:所述忆阻器应用于电路设计,具有模拟突触增强抑制的功能,制造具有高度集成性的人造神经网络。
CN201910490540.5A 2019-06-06 2019-06-06 一种基于金属卟啉异质结忆阻器及其制备方法和应用 Active CN110289350B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910490540.5A CN110289350B (zh) 2019-06-06 2019-06-06 一种基于金属卟啉异质结忆阻器及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910490540.5A CN110289350B (zh) 2019-06-06 2019-06-06 一种基于金属卟啉异质结忆阻器及其制备方法和应用

Publications (2)

Publication Number Publication Date
CN110289350A CN110289350A (zh) 2019-09-27
CN110289350B true CN110289350B (zh) 2022-08-02

Family

ID=68003455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910490540.5A Active CN110289350B (zh) 2019-06-06 2019-06-06 一种基于金属卟啉异质结忆阻器及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN110289350B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113506851B (zh) * 2021-07-08 2023-07-07 南京邮电大学 一种低功耗卟啉锌忆阻器及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101864592B (zh) * 2010-05-14 2011-08-31 南京大学 基于铁电金属异质结的忆阻器及其制备方法
CN104051545B (zh) * 2014-02-26 2017-02-15 东北师范大学 基于pn异质结构的忆阻器及其制备方法
CN106601909B (zh) * 2016-12-20 2019-08-02 南京邮电大学 一种卟啉忆阻器及其制备方法
CN109346598A (zh) * 2018-08-31 2019-02-15 南京邮电大学 一种具有生物突触模拟功能的卟啉忆阻器及其制备方法和应用

Also Published As

Publication number Publication date
CN110289350A (zh) 2019-09-27

Similar Documents

Publication Publication Date Title
US20210057588A1 (en) Memristor with two-dimensional (2d) material heterojunction and preparation method thereof
Chen et al. Recent progress in artificial synaptic devices: materials, processing and applications
KR102338409B1 (ko) 포르피린 멤리스터 및 그의 제조 방법
CN109802035B (zh) 一种基于忆阻器的神经突触仿生器件及制备方法
Zeng et al. Learning processes modulated by the interface effects in a Ti/conducting polymer/Ti resistive switching cell
Qu et al. Recent progress in tungsten oxides based memristors and their neuromorphological applications
CN104795493A (zh) 一种基于纳米线阵列的忆阻器及其制备方法
CN109659434B (zh) 忆阻器及其制作方法
KR20180057384A (ko) 뉴로모픽 시스템 응용을 위한 시냅스 장치, 이의 제조방법 및 이를 포함한 시냅스 회로 소자
CN110289350B (zh) 一种基于金属卟啉异质结忆阻器及其制备方法和应用
CN108428700B (zh) 一种室温下忆阻及负微分效应稳定共存器件的制备方法
Patil et al. Spike-time dependent plasticity of tailored ZnO nanorod-based resistive memory for synaptic learning
CN114899312B (zh) 一种基于叠层结构的氧化石墨烯忆阻器及其制备方法
Huang et al. Lead-free, highly-stable methyl ammonium bismuth halide perovskite memristors for mimicking biological synapses
CN114628579A (zh) 一种基于水溶性聚合物的质子型忆阻器及其制备
CN112018236A (zh) 一种基于pzt的忆阻器件、其制备方法及其应用
CN109888090B (zh) 一种基于氧化铒薄膜的忆阻器件及其制备方法
CN113206192B (zh) 一种基于MXene/钡铁氧体的铁电忆阻器、阵列及其制备方法
RU2786791C1 (ru) Способ формирования полимерного мемристора на основе двухслойной структуры полупроводниковый полимер-сегнетоэлектрический полимер
CN116490004A (zh) 一种新型结构的钛酸镧铁电忆阻器阵列及其制备方法
CN114613907A (zh) 一种导电聚合物基仿生忆阻器及其制备方法
CN116456812A (zh) 一种超薄忆阻器及其制备方法
CN114974328A (zh) 一种基于有机忆阻器的双向单极性调控方法
CN118119265A (zh) 一种基于钙铁石与钙钛矿异质结的混合阻变机理忆阻器及其制备方式
CN117693285A (zh) 一种神经突触器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant