CN103346255A - 一种异质结、铁电隧道结及其制备方法和应用 - Google Patents

Abstract

本发明公开了一种异质结，包括衬底和在衬底上外延生长的一层铁电薄膜，所述衬底为n型或p型掺杂硅半导体，所述铁电薄膜为SrTiO₃薄膜。本发明还公开了一种铁电隧道结，包括上述异质结，所述异质结的铁电薄膜表面覆有上电极，异质结的铁电薄膜作为铁电隧道结的势垒层，异质结的衬底作为铁电隧道结的下电极。本发明还公开了它们的制备和应用。本发明异质结实现了钛酸锶与非本征硅的直接外延生长，表现出了稳定的极化翻转特性，制成隧道结可电调制势垒的高度而且可电调制势垒的宽度，从而大大提高了隧道电阻。

Description

一种异质结、铁电隧道结及其制备方法和应用

技术领域

本发明涉及一种异质结及其制备方法、铁电隧道结及其制备方法，以及铁电隧道结在忆阻器或阻性开关器件中的应用，属于微电子材料技术领域。

背景技术

异质结是两种不同的半导体相接触所形成的界面区域。异质结可以利用界面合金、外延生长、真空淀积等技术制造，异质结常具有优良的光电特性，使它适宜于制作超高速开关器件、太阳能电池以及半导体激光器等。隧道结由两个金属电极和夹在里面的纳米厚绝缘层（即势垒层）组成。量子力学告诉我们，一个电子的波函数可以以一定的概率穿透势垒。该透射率指数地取决于势垒的高度和宽度。超导约瑟夫森结和磁性隧道结都是量子隧道效应的典型应用，已经引起了人们的广泛关注。最近，随着钙钛矿型氧化物薄膜生长技术的进步，在几个晶格单元厚度的薄膜中仍然可以维持其铁电性，这使得采用超薄铁电陶瓷势垒来实现铁电隧道结（FTJ）成为可能。

FTJ的概念可以追溯到20世纪70年代早期， Esakie等人报道了铌酸铋势垒FTJ。然而，FTJ的控制机制仅仅在最近才得以制定。不同于传统的隧道结，FTJ可以通过极化反转使得电子的势垒在高值和低值之间切换，这可实现隧道电阻的电开关，即所谓的隧道电阻（TER）。可靠的巨TER已有报道在BaTiO₃和Pb(Zr,Ti)O₃ FTJ中获得。众多的研究成果表明，在非易失性纯电子电阻式存储器领域，FTJ是很有前途的新一代产品。此外，四隧道电阻态之间的非易失性开关已在多铁隧道结中实现。最近，Chanthbouala等人又在FTJ中实现了铁电忆阻行为。

另外，隧道透光率不仅依赖势垒高度，也指数地依赖于势垒宽度。如果势垒宽度和势垒高度同时可调，TER将大大增强。Zhuravlev等人建立起铁电性调制势垒宽度的FTJ开关机制。然而，在传统的金属/铁电/金属FTJ中，这种调制会受到金属中短屏蔽长度所限制，这一问题的存在也影响了FTJ的推广应用。

如果使用半导体材料替代下电极金属可以解决这个问题，当超薄铁电势垒极化反转时，由于铁电场效应作用半导体表面可以在多数载流子的积累和耗尽状态之间切换，因此，随着铁电势垒中势垒高度开关对极化反转响应，存在对势垒宽度的一个额外的调谐。这是因为如果半导体表面耗尽，隧穿电子必须经历在空间电荷区的一个额外的势垒。理论计算发现，对于适度的极化值，TER值可至少比金属/铁电/金属FTJ大一到两个数量级。但据了解，目前有人做了外延应变诱导或增强薄膜铁电性方面的研究和探索，并通过生长介电和铁电超晶格获得非本征的铁电响应，在上述研究中要求衬底和薄膜是同构的，且多数采用了非硅材料，未见将半导体硅用在FTJ上的相关报道。

对于金属/铁电/半导体FTJ来讲，最难的就是铁电与半导体的直接外延集成问题，特别是将铁电直接集成到主流半导体硅上，因为单晶硅半导体在空气中很容易被氧化，实现铁电薄膜和半导体硅的直接接触十分困难。如果解决了这一问题，在以硅为航空母舰的现代信息产业中，硅工艺已经非常成熟，可以大大节省了生产线改装的成本，直接利用现有的成熟的硅工艺，节省了人力、物力和科研成本的投入，意义非常重大。

发明内容

针对现有技术中存在的不足，本发明提供了一种异质结，该异质结具有自发极化和180^o畴界，在较大的外电场作用下，自发极化方向可以发生翻转。

本发明还提供了该异质结的制备方法，通过本发明的方法，可以将钛酸锶直接沉积到非本征硅表面，实现了钛酸锶和非本征硅的良好结合。非本征硅，即非纯硅，在本发明中指的是n型或p型掺杂的硅。

本发明还提供了一种铁电隧道结，该隧道结具有三明治结构，势垒宽度和势垒高度同时可调，隧道电阻大大增强。

本发明还提供了该铁电隧道结的制备方法，该方法能够方便、快捷的制备该隧道结，便于工业化大生产。

本发明还提供了该铁电隧道结的应用。

本发明通过方法的改进，在半导体上沉积了钛酸锶铁电薄膜，所述半导体为非本征硅，具体是指n型或p型掺杂的硅，钛酸锶和半导体结合形成了钛酸锶/非本征硅异质结，该异质结性能良好，在异质结表面镀上金属电极，可以形成三明治结构的铁电隧道结，其中异质结表面的金属电极作为上电极，钛酸锶薄膜作为中间的势垒层，非本征硅半导体作为下电极。异质结具有自发极化和180^o畴界，在较大的外电场作用下，自发极化方向可以发生翻转，通过控制自发极化的翻转可以实现对势垒高度和势垒宽度的调控。隧道结成分的改变，使所得铁电隧道结的隧道电阻大大增强，在忆阻器和阻变存储器——阻性开关器件中具有很好的应用。

本发明技术方案如下：

一种异质结，其特征是：包括衬底和在衬底上外延生长的一层铁电薄膜，所述衬底为n型或p型掺杂硅半导体，所述铁电薄膜为SrTiO₃薄膜。

该异质结实现了掺杂硅半导体与铁电薄膜的直接结合，中间没有二氧化硅过渡层。所形成的异质结性能良好，具有自发极化和180^o畴界，在较大的外电场作用下，自发极化方向可以发生翻转。

本发明异质结的铁电SrTiO₃薄膜的厚度为20 Å – 30 Å。

本发明异质结的n型或p型掺杂硅为取向（001）的单晶掺杂硅。

本发明异质结的制备方法包括以下步骤：

（1）衬底表面处理：将衬底加入到分子束外延设备中，抽真空至3.0×10^-7 Pa以下，然后将衬底加热到550 ºC-700ºC(优选为600℃)，采用分子束外延法在衬底表面沉积6 Å-10 Å厚的锶，沉积过程中控制锶流的通量为10¹⁶ atoms/m²•s -10¹⁸ atoms/m²•s，沉积完后将衬底加热到750ºC - 850ºC，衬底表面的二氧化硅即在锶的催化下解析脱落；

（2）表面处理完成后，将分子束外延设备抽真空至3.0×10^-7 Pa以下，然后将衬底温度控制为300^oC ~ 350 ^oC， 采用分子束外延法在衬底表面沉积钛酸锶，沉积过程中控制锶流和钛流的通量均为10¹⁶ atoms/m²•s -10¹⁸ atoms/m²•s、氧气的通量为2×10¹⁶分子/S、分子束外延设备压力稳定在1.0×10^-5Pa -3.0×10^-5Pa；

（3）钛酸锶厚度沉积至8 Å -12 Å时，停止沉积，将分子束外延设备抽真空至3.0×10^-7 Pa以下，然后升温至550^oC-600 ^oC原位退火10min-15min，退火后冷却至300^oC ~ 350 ^oC；

（4）重复步骤（2）和（3）的过程，直至钛酸锶达到所需厚度，即得异质结。

上述制备方法中，衬底加入分子束外延设备前，先加入紫外臭氧清洗机中清洗半小时。

本发明异质结可以制成铁电隧道结，该铁电隧道结的结构包括上述异质结，所述异质结的铁电薄膜表面覆有上电极，异质结的铁电薄膜作为铁电隧道结的势垒层，异质结的衬底作为铁电隧道结的下电极。上电极/铁电薄膜/n型或p型掺杂硅半导体形成了铁电隧道结的三明治结构。

上述铁电隧道结中，所述异质结衬底的背面附有与衬底欧姆接触的背电极。背电极材质优选为铝。

上述铁电隧道结中，所述上电极材质为铂或金，上电极厚度为100 nm-150 nm。

本发明铁电隧道结的制备方法包括以下步骤：

（1）按照上述方法制备异质结；

（2）在异质结铁电薄膜上盖上掩膜板，然后镀上上电极；

（3）在异质结衬底的背面印刷上一层背电极，衬底周边不印刷，然后在800^oC-900^oC烧结50s-60s，得铁电隧道结。

本发明铁电隧道结可以实现对势垒高度和势垒宽度的调控，从而提高隧道电阻，该铁电隧道结可应用于忆阻器或阻性开关器件。

本发明金属/铁电薄膜/非本征硅半导体结构的隧道结作为忆阻器或阻性开关器件的工作原理如下：

以N型掺杂半导体硅为例，如果铁电极化指向半导体，在铁电体/半导体界面处的正束缚电荷将驱动N型半导体表面进入积累状态。累积状态的半导体可被视为金属，因此屏蔽效应类似于在金属/铁电/金属FTJ的情况。一般来讲，屏蔽作用是不完全的，在铁电势垒中将产生与极化方向相反的退极化场。该退极化场降低了势垒高度，产生更高的隧穿透过率，该器件进入低阻状态。然而，当极化反转指向金属电极，半导体表面电子耗尽，负的铁电束缚电荷必须由不动的电离施主来屏蔽。与开状态相反，这里多数载流子可以在铁电体/半导体界面附近处累积，处于耗尽状态的不可移动屏蔽电荷伸展越过掺杂空间电荷区。一方面，不完整的屏蔽再次产生退极化场，但这一次增加了势垒高度。另一方面，在耗尽空间电荷区，隧道电子必须经历一个额外的势垒，这是由于势垒中的铁电极化引起能带的弯曲。这个额外的壁垒可以大大降低隧道的透射率，器件进入高阻状态。P型半导体硅具有类似的工作原理，此处省略。

本发明使用半导体材料替代隧道结的下电极金属，当超薄铁电势垒极化反转时，由于铁电场效应作用半导体表面可以在多数载流子的积累和耗尽状态之间切换，因此，随着铁电势垒中势垒高度开关对极化反转响应，存在对势垒宽度的一个额外的调谐，因此可以良好的实现势垒宽度的调制，克服了金属做下电极带来的短屏蔽长度限制调制的问题，提高了隧道电阻。

本发明可以采用钛酸锶作为隧道结的势垒层，且势垒层很薄。在现有技术中没有以钛酸锶为势垒层的技术公开，原因是无外延应变钛酸锶薄膜为顺电相不具有铁电性，因此无法用作铁电势垒层，本发明通过在非本征硅衬底上外延生长处于应变态的钛酸锶薄膜，该薄膜为四方铁电相，具有自发铁电极化，使钛酸锶可以作为势垒层，解决了在非本征硅半导体上直接外延生长具有电可翻转极化强度的铁电薄膜的技术问题，所得隧道结能够实现束缚电荷对非本征硅半导体界面处载流子积累和耗尽的随意调控。

本发明的有益效果是：

1、本发明钛酸锶/非本征硅异质结实现了钛酸锶与非本征硅的直接外延生长，表现出了稳定的极化翻转特性。

2、本发明首次提出金属/铁电/非本征硅半导体结构的隧道结，该隧道结实现了使用硅材料制作铁电隧道结，使硅这个传统的、便宜的电子材料在新的量子器件领域重换青春，展现出了可以预见的广阔的应用前景。

3、本发明隧道结可以作为阻性开关器件或忆阻器，具有以下优点：a.在这些金属/铁电体/半导体隧道结中，由于铁电体场效应的存在不仅可电调制势垒的高度而且可电调制势垒的宽度，从而大大提高隧道电阻；b.在这些金属/铁电体/半导体隧道结中，巨隧道电阻、可靠的开关可重复性和数据保存的长期性，显示其在非破坏性读出非易失性存储器应用方面具有巨大的潜力。

4、本发明采用传统的分子束外延技术制备异质结和隧道结，展现了与传统电子器件制备技术的无缝衔接。采用锶辅助脱氧工艺原位热去除SiO₂，突破了传统工艺难以实现非本征硅半导体上直接外延生长铁电薄膜的难点。实现了用硅材料制备隧道结，具有重大的现实意义和应用价值。

附图说明

图1为本发明金属/铁电/非本征硅半导体结构的铁电隧道结阻性开关器件的结构示意图。

图中，1、上电极，2、衬底，3、铁电薄膜，4、背电极，5、上电极引线，6、下电极引线。

具体实施方式

下面通过具体实施例对本发明进行进一步的解释和说明。

本发明的异质结由SrTiO₃铁电薄膜3和衬底2组成，在衬底的背面还印刷有一层背电极4，结构如图1所示。异质结的表面镀上一层金属上电极可以形成铁电隧道结。如图1所示，铁电隧道结的上电极1、SrTiO₃铁电薄膜3和衬底2（即下电极）构成了隧道结的三明治结构。所述上电极为金或铂，厚度为100 nm-150 nm，所述SrTiO₃铁电薄膜厚度为20 Å – 30 Å，所述衬底为P型或N型掺杂的单晶半导体硅材料，取向（001）。将上、下电极用金丝或铜丝制成的上电极引线5和下电极引线6引出，这样即构成一个隧道结阻性开关器件。

本发明异质结和隧道结制备如下：

第一步，掺杂硅半导体衬底的表面处理：将衬底加入紫外臭氧清洗机中清洗半小时，然后采用锶辅助脱氧工艺原位热去除SiO₂，具体为：将衬底加入到分子束外延设备中，抽真空至3.0×10^-7 Pa以下，然后将衬底加热到550 ºC-700ºC，采用分子束外延法在衬底表面沉积6 Å-10 Å厚的锶，沉积过程中控制锶流的通量为10¹⁶ atoms/m²•s -10¹⁸ atoms/m²•s，沉积完后将衬底加热到750ºC - 850ºC，衬底表面的二氧化硅即在锶的催化下解析脱落，SiO₂去除后，锶的部分分子层仍然结合到非本征硅的表面。

第二步，采用分子束外延系统制备铁电势垒层：表面处理完成后，将分子束外延设备抽真空至3.0×10^-7 Pa以下，然后将衬底温度控制为300^oC ~ 350 ^oC， 采用分子束外延法在衬底表面沉积钛酸锶，沉积过程中控制锶流和钛流的通量均为10¹⁶ atoms/m²•s -10¹⁸ atoms/m²•s、氧气的通量为2×10¹⁶分子/S、分子束外延设备压力稳定在1.0×10^-5Pa -3.0×10^-5Pa，沉积约2-3分钟，沉积钛酸锶厚度约为8 Å -12 Å时，将分子束外延设备抽真空至3.0×10^-7 Pa以下，然后升温至550^oC-600 ^oC原位退火10min-15min，然后将样品冷却至300^oC ~350 ^oC之间；重复以上过程，直到所需厚度（~20 Å -30Å）。该铁电薄膜具有自发极化和180^o畴界。

第三步，在薄膜上溅射沉积金属电极如Pt、Au等。

第四步，在掺杂半导体衬底背面印刷Al金属被电极（需为欧姆接触），就构成了微型三明治结构金属/铁电/掺杂硅半导体隧道结阻性开关器件。该器件可应用于忆阻器或阻变存储器。

实施例 1

铁电/非本征硅半导体异质结构的制备方法，其制备步骤如下：

a)、掺杂P型或N型（001）取向单晶硅半导体衬底通过使用紫外臭氧清洗机清洗半个小时，然后加载到的分子束外延（MBE）腔内。

b)、用真空泵将生长室中的真空抽到3.0×10^-7 Pa以下。

c)、具体为加热衬底到600-700℃后沉积~ 8 Å厚的锶。

d)、加热基板到750 ºC -850ºC，SiO₂层解吸脱落，无脱落物掉落时表面处理结束。

e)、再次将生长室中的真空抽到3.0×10^-7 Pa以下。

f)、将衬底温度控制在300 ºC ~350 ^oC之间。

g)、将锶和钛流的通量精确控制在10¹⁶ atoms/m²•s -10¹⁸ atoms/m²•s，并通入氧气，氧气流量通过使用压电控制的泄漏阀精密控制，给出大约2×10¹⁶分子/S的分子氧流量，气室压力稳定在1.0×10^-5Pa -3.0×10^-5Pa。沉积约2-3分钟，沉积钛酸锶厚度约为8 Å -12 Å。

h)、再次将生长室中的真空抽到3.0×10^-7 Pa以下。

i)、原位550^oC-600 ^oC真空（3.0×10^-7 Pa以下）退火10分钟。

j)、然后将样品冷却至300^oC~350 ^oC之间。

k)、重复以上过程，直到所需厚度（~20 Å - 30 Å）。

l）、在衬底的背面印刷一层背电极：圆形铝浆全面积印刷，其周边保留2mm间隙，然后在800^oC-900^oC烧结50s-60s。

实施例 2

基于金属/铁电/非本征硅半导体异质FTJ的阻性开关器件单元的制备方法，具体制备步骤如下：

a) 按照实施例1的方法对掺杂P型或N型（001）取向单晶硅半导体衬底进行表面处理和沉积钛酸锶铁电薄膜。

b) 从MBE生长室中取出SrTiO₃/(001)Si异质结，盖上掩膜板，用磁控溅射或者其他镀膜方法，生长上Pt或Au电极，厚度在100 nm-150 nm；

c) 在半导体非本征硅衬底的背面印刷一层背电极：圆形铝浆全面积印刷，其周边保留2mm间隙，然后在800^oC-900^oC烧结50s-60s；

d) 最后分别由上下电极接出铜级配金的引线，这就构成了一个阻性开关器件单元。

Claims (10)

1.一种异质结，其特征是：包括衬底和在衬底上外延生长的一层铁电薄膜，所述衬底为n型或p型掺杂硅半导体，所述铁电薄膜为SrTiO₃薄膜。

2.根据权利要求1所述的异质结，其特征是：所述衬底和铁电薄膜直接接触，中间没有二氧化硅过渡层。

3.根据权利要求1所述的异质结，其特征是：铁电SrTiO₃薄膜的厚度为20 Å – 30 Å；所述衬底为取向（001）的单晶n型或p型掺杂硅半导体。

4.一种权利要求1-3中任一项所述的异质结的制备方法，其特征是包括以下步骤：

（1）衬底表面处理：将衬底加入到分子束外延设备中，抽真空至3.0×10^-7 Pa以下，然后将衬底加热到550 ºC-700ºC，采用分子束外延法在衬底表面沉积6 Å-10 Å厚的锶，沉积过程中控制锶流的通量为10¹⁶ atoms/m²•s -10¹⁸ atoms/m²•s，沉积完后将衬底加热到750ºC – 850℃，衬底表面的二氧化硅即在锶的催化下解析脱落；

（2）表面处理完成后，将分子束外延设备抽真空至3.0×10^-7 Pa以下，然后将衬底温度控制为300^oC ~ 350 ^oC， 采用分子束外延法在衬底表面沉积钛酸锶，沉积过程中控制锶流和钛流的通量均为10¹⁶ atoms/m²•s -10¹⁸ atoms/m²•s、氧气的通量为2×10¹⁶分子/S、分子束外延设备压力稳定在1.0×10^-5Pa -3.0×10^-5Pa；

（3）钛酸锶厚度沉积至8 Å -12 Å时，停止沉积，将分子束外延设备抽真空至3.0×10^-7 Pa以下，然后升温至550^oC-600 ^oC原位退火10min-15min，退火后冷却至300^oC ~ 350 ^oC；

（4）重复步骤（2）和（3）的过程，直至钛酸锶达到所需厚度，即得异质结。

5.根据权利要求4所述的制备方法，其特征是：衬底加入分子束外延设备前，先加入紫外臭氧清洗机中清洗半小时。

6.一种铁电隧道结，其特征是：包括权利要求1-3中任一项所述的异质结，所述异质结的铁电薄膜表面覆有上电极，异质结的铁电薄膜作为铁电隧道结的势垒层，异质结的衬底作为铁电隧道结的下电极。

7.根据权利要求6所述的铁电隧道结，其特征是：所述异质结衬底的背面附有与衬底欧姆接触的背电极。

8.根据权利要求7所述的铁电隧道结，其特征是：所述背电极材质为铝；所述上电极材质为铂或金，上电极厚度为100 nm-150 nm。

9.一种权利要求7或8所述的铁电隧道结的制备方法，其特征是包括以下步骤：

（1）按照权利要求5或6的方法制备异质结；

（2）在异质结铁电薄膜上盖上掩膜板，然后镀上上电极；

（3）在异质结衬底的背面印刷上一层背电极，衬底周边不印刷，然后在800^oC-900^oC烧结50s-60s，得铁电隧道结。

10.权利要求6-8中任一项所述的铁电隧道结在制备忆阻器或阻性开关器件中的应用。

Images