JP2005236003A - 抵抗変化型不揮発性メモリ、抵抗変化型不揮発性メモリの製造方法、記録方法、再生方法、消去方法、抵抗変化材料微細構造体および抵抗変化材料微細構造体の製造方法 - Google Patents

抵抗変化型不揮発性メモリ、抵抗変化型不揮発性メモリの製造方法、記録方法、再生方法、消去方法、抵抗変化材料微細構造体および抵抗変化材料微細構造体の製造方法 Download PDF

Info

Publication number
JP2005236003A
JP2005236003A JP2004042849A JP2004042849A JP2005236003A JP 2005236003 A JP2005236003 A JP 2005236003A JP 2004042849 A JP2004042849 A JP 2004042849A JP 2004042849 A JP2004042849 A JP 2004042849A JP 2005236003 A JP2005236003 A JP 2005236003A
Authority
JP
Japan
Prior art keywords
variable resistance
nonvolatile memory
thin film
electrode
block copolymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004042849A
Other languages
English (en)
Other versions
JP2005236003A5 (ja
Inventor
Yuichi Ishida
祐一 石田
Chiharu Isobe
千春 磯辺
Katsuyuki Hironaka
克行 広中
Masayuki Suzuki
真之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004042849A priority Critical patent/JP2005236003A/ja
Publication of JP2005236003A publication Critical patent/JP2005236003A/ja
Publication of JP2005236003A5 publication Critical patent/JP2005236003A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 電子線リソグラフィーや電子線の直接描画を用いずに低コストで高密度の不揮発性メモリを実現する。
【解決手段】 Ｓｉ基板等の基板１１上に形成したＰｔ等の電極１５上にナノホール１３を有するナノテンプレート層１２を形成した後、ナノホール１３の内部にＣｒドープＳｒＴｉＯ3 等の抵抗変化材料を充填してナノドット１４を形成する。ナノテンプレート層１２は、Ａｌ薄膜を陽極酸化したり、ドット状凝集部と他の凝集部とからなるブロックコポリマーを形成した後、そのドット状凝集部を除去することにより形成する。
【選択図】 図２

Description

この発明は、抵抗変化型不揮発性メモリ、抵抗変化型不揮発性メモリの製造方法、記録方法、再生方法、消去方法、抵抗変化材料微細構造体および抵抗変化材料微細構造体の製造方法に関する。
不揮発性メモリの分野においては、従来より、フラッシュメモリを筆頭に、強誘電体メモリ（ＦｅＲＡＭ）、ＭＲＡＭ(magnetic ＲＡＭ）、ＯＵＭ（Ovonic Unified Memory)等の研究開発が盛んである。
最近、これらの従来の不揮発性メモリと異なる抵抗変化型不揮発性メモリ（ＲＲＡＭ;resistance ＲＡＭ）が提案されている（非特許文献１）。この抵抗変化型不揮発性メモリは、電圧パルスの印加によってメモリセルの抵抗変化層の抵抗値を設定することにより情報を書き込むことができ、かつ情報の非破壊読み出しを行うことができる不揮発性メモリであり、セル面積が小さく、かつ多値化が可能なことから、既存の不揮発性メモリを凌ぐ可能性を有する。抵抗変化型不揮発性メモリについては他の提案もなされている（非特許文献２、特許文献１）。
W.W.Zhuang et.al., 2002 IEDM, 論文番号7.5, Dec2002 A.Beck et.al., Applied Physics Letters, vol.77, 2000, 139 特表２００２−５３７６２７
抵抗値が変化する材料（以下、抵抗変化材料と略す）として、非特許文献１では、Ｐｒ0.7 Ｃａ0.3 ＭｎＯ3 等のＣＭＲ（colossal magnetoresistive)材料が用いられているのに対し、非特許文献２および特許文献１では、遷移金属をドープした誘電体（例えば、ＣｒをドープしたＳｒＺｒＯ3 やＢａx Ｓｒ1-x ＴｉＯ3 ）が用いられている。このうち、遷移金属をドープした誘電体を抵抗変化材料として用いる後者の抵抗変化型不揮発性メモリは、抵抗変化材料が一般的な酸化物誘電体材料を母体としている点で、材料選択の幅が広くなる可能性があるとともに、これまでに開発されたＤＲＡＭやＦｅＲＡＭの技術を比較的容易に転用することができる利点があり、これらの点で有利である。
一方で、ＣＰＵやネットワークの高速化により、情報機器で扱われるデータ容量が急速に増大しており、それに伴い、データを格納するストレージデバイスの大容量化が求められている。具体的には、２００５年から２０１０年までには、数百Ｇｂ／ｉｎｃｈ2 〜１Ｔｂ／ｉｎｃｈ2 の大容量ストレージデバイス、あるいは１６〜６４Ｇｂのメモリデバイスを低コストで提供することが必要となると予測されている。
例えば、今後の進展が期待される電子機器の一つとしてデジタル携帯端末があるが、このデジタル携帯端末において大容量の動画情報やデータファイルのストレージを実現するためには、大容量（１０Ｇｂ超）かつ小型で消費電力が小さいメモリあるいはストレージデバイスが期待される。
既存技術の中では、５００円硬貨サイズで５００ＭＢ程度の容量を有するハードディスクが既に開発されており、前記のようなデジタル携帯端末用途に適用できる見込みがあるものの、ハードディスクには、消費電力が大きいというデメリットがある。すなわち、現状では、消費電力が１Ｗ以上であるために、バッテリ駆動時間に大きな負担となる。
一方、フラッシュメモリに代表される半導体不揮発性メモリは、集積化が進み、最近では、各種携帯機器、特に携帯電話のメモリとして使用されている。現在、この半導体不揮発性メモリの記憶容量は製品レベルで２５６Ｍｂ〜１Ｇｂである。今後の高集積化・多値化の進行にもよるが、前述の大容量ストレージとして使用するためには、多数のチップ実装が必要となり、小型軽量のＰＤＡ（personal digital assistant）機器への適用には相応しくない。また、既に述べたＦｅＲＡＭ、ＭＲＡＭ、ＯＵＭ等の研究開発が盛んに行われているが、ＤＲＡＭやフラッシュメモリ等の集積度にははるかに及ばない。
以上のように、次世代ＰＤＡ等に適用可能なストレージデバイスが期待されている一方で、現状の技術によっては、望まれるスペックを満たすようなストレージデバイスは実現されておらず、新しい大容量ストレージを実現することができる新技術が必要となる。
近い将来に、数百Ｇｂ／ｉｎｃｈ2 〜１Ｔｂ／ｉｎｃｈ2 の高密度メモリを実現するためには、１ビット当たり数ｎｍ〜数十ｎｍの大きさの記憶ビットを規則正しく高密度に形成する技術が必要不可欠である。従来の半導体微細加工に用いられる光リソグラフィーでは、加工寸法１００ｎｍ程度まで技術が進展しているものの、数ｎｍ〜数十ｎｍの寸法の加工は困難である。数ｎｍ〜数十ｎｍの寸法のパターン形成の方法は、現状では電子線リソグラフィーあるいは電子線による直接描画が唯一の方法であるが、コストが非常に高くなるという欠点がある。
なお、アルミニウムの陽極酸化条件を制御することにより、長距離にわたって規則的に配列した直径数十ｎｍ〜数百ｎｍの柱状の細孔を形成する方法が知られている（非特許文献３）。
Masuda et.al., Applied Physics Letters, vol.71, 1997, 2770
また、ポリスチレンとポリイソプレンとのブロックコポリマー（ブロック共重合体）を基板上に展開して海島型のミクロ相分離構造を形成し、次いでそのポリイソプレンをオゾン酸化によって分解して除去してナノ細孔を形成し、こうして得られたナノ細孔膜をマスクとして用いて基板をエッチングすることにより、ナノ構造を基板上に転写する方法が知られている（非特許文献４）。
P.Mansky et.al., Applied Physics Letters, vol.68, No.18, 2586
また、ポリスチレンとポリイソプレンとのブロックコポリマーからなる海島型のミクロ相分離膜を基板上に形成し、次いで気相反応によりポリイソプレン相に酸化オスミウムを選択的にドープしてエッチング耐性を向上させた後、この酸化オスミウムが選択的にドープされたポリイソプレン相をマスクとして用いてエッチングを行うことにより、基板上にパターンを形成する方法が知られている（非特許文献５）。
M.Park et.al., Science, vol.276, 1404
また、ペロブスカイト型酸化物表面を有する基板上に絶縁膜を有し、この絶縁膜が表面から基体表面まで達する複数の細孔を有するナノ構造体において、その細孔中にペロブスカイト型酸化物が存在するナノ構造体が知られている（特許文献２）。
特開２００１−２７８７００号公報
また、ＣＦ4 ガスを用いたドライエッチングによりＰＭＭＡをエッチングする方法が知られている（非特許文献６）。
Jpn.J.Appl.Phys.,Vol.41(2002),p.6112
上述のように、数百Ｇｂ／ｉｎｃｈ2 〜１Ｔｂ／ｉｎｃｈ2 の高密度メモリを実現するためには、１ビット当たり数ｎｍ〜数十ｎｍの大きさの記憶ビットを規則正しく高密度に形成する技術が必要不可欠であるところ、これを電子線リソグラフィーや電子線の直接描画を用いずに低コストで実現する方法は提案されていなかった。
したがって、この発明が解決しようとする課題は、電子線リソグラフィーや電子線の直接描画を用いずに低コストで高密度の不揮発性メモリを実現することができる抵抗変化型不揮発性メモリおよびその製造方法ならびにそのような抵抗変化型不揮発性メモリに用いて好適な抵抗変化材料微細構造体およびその製造方法を提供することにある。
この発明が解決しようとする他の課題は、上記の抵抗変化型不揮発性メモリに好適な記録方法、再生方法および消去方法を提供することにある。
本発明者らは、上記課題を解決するために鋭意検討を行った結果、優れた特性を有し、可能性にも富み、材料選択の幅も広い等の点で有利で抵抗変化材料をメモリ材料として用いるとともに、微細構造の形成に従来のリソグラフィー技術に代えて自己組織化現象を利用したナノテクロジーを応用することが有効であるという結論に至った。
すなわち、最近進展が著しいナノテクノロジーに着目すると、自然に生成される規則的な微細構造、いわゆる分子・原子の自己組織化によってナノオーダーの微細構造を実現しようという試みがなされている。これらの試みのいくつかは、記録媒体の大容量化に適したナノ構造を作り出している。
例えば、第一の方法として、アルミニウムの陽極酸化条件を制御することにより、長距離にわたって規則的に配列した直径数十ｎｍ〜数百ｎｍの柱状の細孔を得るという方法がある（非特許文献３）。この細孔の径および間隔は、陽極酸化時の電流、電圧、電解質の種類、電解質濃度等に応じて変化させることができる。
また、第二の方法として、二種類のポリマー鎖が連結したブロックコポリマーを用いる手法がある。ブロックコポリマーは、数十ｎｍ程度の周期を持つミクロ相分離構造と呼ばれる規則的な相分離構造を有する。例えば、ブロックコポリマーがＡというポリマー鎖とＢというポリマー鎖とからできている場合、このブロックコポリマーを適切な基板上に展開して乾燥すると、Ａポリマーが凝集したＡ相とＢポリマーが凝集したＢ相とが空間的に互いに分離したミクロ相分離構造を形成する。この単位セルは、分子鎖の大きさより大きくならず、その大きさは数ｎｍ〜数十ｎｍのオーダーである。
このブロックコポリマーによるナノ構造においてＡ相あるいはＢ相のいずれか一方のみを溶解して取り去ることにより、ナノオーダーの細孔を形成することができる。例えば、P.Manskyらは、非特許文献４において、次のようなパターン形成方法を報告している。この方法においては、まず、ポリスチレンとポリイソプレンとのブロックコポリマーを基板上に展開し、海島型のミクロ相分離構造を形成する。次いで、ポリイソプレンをオゾン酸化によって分解して除去することにより、ナノ細孔を形成する。こうして得られたナノ細孔膜をマスクとして用い、基板をエッチングすることにより、ナノ構造を基板上に転写する。
また、M.Parkらは、非特許文献５において、ポリスチレンとポリイソプレンとのブロックコポリマーを用いたパターン形成方法を報告している。この方法においては、まず、前述のブロックコポリマーからなる海島型のミクロ相分離膜を基板上に形成する。次いで、気相反応によりポリイソプレン相に酸化オスミウムを導入してエッチング耐性を向上させる。その後、酸化オスミウムが選択的にドープされたポリイソプレン相をマスクとして用いてエッチングを行うことにより、基板上にパターンを形成する。
上記のようなアルミナナノ細孔やブロックコポリマーミクロ相分離構造を用いたナノ構造の作製方法は、リソグラフィー法と比較して簡便で低コストである。
そして、電極となる金属上、もしくは導電性酸化物上に、上述のような陽極酸化アルミナ、あるいはブロックコポリマーを形成し、そこに生じるナノサイズの細孔内にメモリ材料である抵抗変化材料を充填し、ひとつひとつの独立したナノドットを形成することができる。
あるいは、抵抗変化材料薄膜上に形成したブロックコポリマーの「海」部分をエッチングして得られる「島」よりなるナノドットをマスクとして抵抗変化材料薄膜をエッチング加工することにより、ひとつひとつの独立したナノドットを形成することができる。
こうして形成される抵抗変化材料からなるナノドットは、一般に、直径が２００ｎｍ以下、配列間隔が２００ｎｍ以下の２次元ナノ構造を有し、各ナノドットが抵抗変化材料に特有のＩ（電流）−Ｖ（電圧）ヒステリシスあるいはパルス電圧による抵抗変化特性を示す。
この発明は、以上のような本発明者らによる検討に基づいて案出されたものである。
すなわち、上記課題を解決するために、この発明の第１の発明は、
電極上に抵抗変化材料からなる微細なドットを有する
ことを特徴とする抵抗変化型不揮発性メモリである。
この抵抗変化型不揮発性メモリにおいては、典型的には、上記電極上に細孔を有する薄膜を有し、この細孔の内部に抵抗変化材料が埋め込まれる等して存在している。この薄膜は、細孔を形成することができる限り、基本的にはどのようなものであってもよいが、好適には、アルミナ、特に、アルミニウム（Ａｌ）を陽極酸化することにより形成されるポーラスアルミナからなるものや、アルミニウム（Ａｌ）−ハフニウム（Ｈｆ）合金を陽極酸化することにより形成されたポーラス材料からなるものが用いられる。後者のアルミニウム−ハフニウム合金におけるハフニウムの含有率は好適には１〜３０原子％、より好適には５原子％以上である。ここで、アルミニウム−ハフニウム合金におけるハフニウムの含有率は、一般的には大きいほど、このアルミニウム−ハフニウム合金を陽極酸化することにより形成されるポーラス材料からなる薄膜の表面平坦性が良くなり、探針で記録等を行う際に望ましい表面状態となるが、３０原子％を超えると表面平坦性の向上の効果が少なくなる一方、高価なハフニウムの使用量が増えてコストの上昇をもたらすだけでなく、細孔の形成にも支障が生じるおそれが高くなる。ハフニウムの含有率が５原子％以上であるのが好ましいのは、上記の薄膜の表面平坦性の向上の効果が著しいためである。
上記の薄膜としては、上記のようなアルミニウムやアルミニウム−ハフニウム合金を陽極酸化することにより形成されるポーラス材料からなる薄膜だけでなく、例えば、二種類以上の混合ポリマーの自己組織化で生じる、ドット状凝集部と他の凝集部とからなるミクロ相分離構造を有するブロックコポリマーのドット状凝集部を除去したものからなるものを用いてもよい。さらには、上記の薄膜としてＳｉＯ2 膜やＳｉ3 Ｎ4 膜等の絶縁膜を用いてもよい。
抵抗変化材料からなる微細なドットは一般的には柱状の形状を有し、その直径は例えば５〜２００ｎｍ、高さは１０〜２５０ｎｍ、好適には１０〜１２０ｎｍ、より好適には２０〜１００ｎｍ、さらに好適には５０〜１００ｎｍである。これに対応して、上記の薄膜の細孔も一般的には柱状の形状を有し、その直径は例えば５〜２００ｎｍ、高さは１０〜２５０ｎｍ、好適には１０〜１２０ｎｍ、より好適には２０〜１００ｎｍ、さらに好適には５０〜１００ｎｍである。ただし、ドットと細孔とは、形状や直径、高さが正確に一致していることは必ずしも必要ではない。これらのドットあるいは細孔は、典型的には、二次元アレイ状に周期的に配列される。
抵抗変化材料は、基本的にはどのようなものであってもよいが、典型的には、例えば、遷移金属を０．０１〜１０モル％ドープした化学式ＡＢＯ3 またはＢＯ2 で表される物質（酸化物）であって、ＡがＭｇ、Ｃａ、ＳｒおよびＢａからなる群より選ばれた少なくとも一種からなり、ＢがＴｉ、ＺｒおよびＨｆからなる群より選ばれた少なくとも一種からなるものからなる。ドープする遷移金属は、一般的には、Ｃｒ、Ｍｎ、Ｖ、Ｆｅ、Ｃｏ、ＮｉおよびＣｕからなる群より選ばれた少なくとも一種からなる。この抵抗変化材料の具体例を挙げると、Ｃｒを０．０１〜１０モル％ドープしたＳｒＴｉＯ3 またはＳｒＺｒＯ3 である。この化学式ＡＢＯ3 またはＢＯ2 で表される物質からなる抵抗変化材料は、材料選択の幅が広いため、抵抗変化型不揮発性メモリの設計自由度が高く、所望の特性の抵抗変化型不揮発性メモリを得る上で有利である。抵抗変化材料としては、上記のもののほか、ＣＭＲ材料として知られている一群の物質（Ｐｒ0.7 Ｃａ0.3 ＭｎＯ3 、Ｌａ0.7 Ｃａ0.3 ＭｎＯ3 、Ｌａ0.7 Ｓｒ0.3 ＭｎＯ3 等）等を用いることもできる。
電極は、種々の材料によって形成することができるが、典型的には金属電極である。この電極は、好適には、Ｉｒ、Ｐｔ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｕ、Ｃｒ、Ｎｉ、ＣｕおよびＡｌからなる群より選ばれた少なくとも一種（単体金属または合金）からなる単層構造または多層構造を有する。後述の基板として導電性基板を用いる場合には、この導電性基板により電極を兼用することもできる。
電極とドットとの間には、好適には、バッファ層として導電性酸化物層が設けられる。これは、導電性酸化物層は熱的および化学的に安定であるため、この導電性酸化物層が電極と抵抗変化材料からなるドットとの間に設けられると、これがバッファ層として働く結果、基板としてシリコン基板を用いたり、電極として金属電極を用いたりした場合においても、成膜時あるいはその後のプロセスにおける抵抗変化材料と基板や電極との間の反応等を防止することができ、ドットと電極との接合を電気的に良好なものとすることができるためである。このように良好な電気的接合を得ることができることにより、抵抗変化型不揮発性メモリの電気特性を良好にすることができ、安定したメモリ特性を得ることができる。この導電性酸化物層は、種々の導電性酸化物からなるものであってよく、必要に応じて選ばれるが、具体的には、ペロブスカイト構造を基本とした酸化物群、例えば、ＬａドープＳｒＴｉＯ3 、ＮｂドープＳｒＴｉＯ3 、ＳｒＲｕＯ3 、Ｓｒ2 ＲｕＯ4 、ＳｒＣｒＯ3 、ＬａＴｉＯ3 、（Ｌａ，Ｓｒ）Ｃｕ2 Ｏ4 、（Ｎｄ，Ｃｅ）Ｃｕ2 Ｏ4 およびＹＢａ2 Ｃｕ3 Ｏ7-x からなる群より選ばれた少なくとも一種からなり、これらの物質を１種または２種以上用いた単層構造または多層構造を有する。この導電性酸化物としては、上記の導電性酸化物層とドットとがそれらの界面で結晶学的により整合するようにし、良好な結晶構造を得る観点より、好適には、使用する抵抗変化材料と似通った結晶構造および組成を有するものが選ばれる。例えば、ＣｒドープＳｒＴｉＯ3 を抵抗変化材料として用いる場合には、導電性酸化物として、ＬａドープＳｒＴｉＯ3 あるいはＮｂドープＳｒＴｉＯ3 を用いる。
電極とドットとの間に導電性酸化物層を設けるだけでなく、ドット上にも導電性酸化物層を設けてもよい。すなわち、ドットの上下にこのドットを挟むように導電性酸化物層を設けてもよい。この場合、これらの導電性酸化物層は、抵抗変化型不揮発性メモリの経時劣化を最も有効に防止する観点より、最も好適には、結晶構造、結晶方位、組成および厚さともほぼ同一とする。このように、物質的に見て抵抗変化材料からなるドットに関して対称な構造とすることにより、ドットの上部あるいは下部の一方にだけ導電性酸化物層を設けた場合に比べて、経時劣化を有効に防止することができる。後述のように、導電性酸化物基板を用いる場合、ドットの下部の導電性酸化物層はこの導電性酸化物基板で兼用することができる。
電極は、一般的には基板上に形成される。この基板は、導電性のものであっても非導電性のものであってもよい。この基板としては、好適には、従来のＬＳＩ技術と整合し、酸化物単結晶基板と比較して安価で大口径のものも容易に得られ、しかも結晶性にも優れた単結晶のシリコン基板が用いられるが、他の基板、例えば、酸化物単結晶基板、ガラス基板、金属基板等を用いてもよい。導電性基板としては、ＬａドープＳｒＴｉＯ3 等からなる導電性酸化物基板や金属基板等を用いることができる。
この発明の第２の発明は、
電極上に細孔を有する薄膜を形成する工程と、
上記細孔の内部に抵抗変化材料を充填して抵抗変化材料からなる微細なドットを形成する工程とを有する
ことを特徴とする抵抗変化型不揮発性メモリの製造方法である。
この第２の発明において、細孔を有する薄膜は、基本的にはどのような方法により形成してもよいが、典型的には、電極上にアルミニウム薄膜またはアルミニウム−ハフニウム合金薄膜を形成した後、これを陽極酸化することにより形成する。この陽極酸化に際しては、必要に応じて、細孔の形成位置の制御性の向上を図るための公知の技術を使用することができる。例えば、所望の配列パターンで規則的に配列された突起を有するＳｉＣ等からなるモールドをアルミニウム薄膜またはアルミニウム−ハフニウム合金薄膜の表面に押し付けることにより規則的な浅い窪みの配列を形成しておくことで、その後に陽極酸化を行う際にこの浅い窪みが孔の発生開始点となり、欠陥のない理想的な配列の細孔を有するポーラス層を得ることができる。細孔を有する薄膜は、電極上に、ドット状凝集部と他の凝集部とからなるミクロ相分離構造を有するブロックコポリマーを形成した後、このブロックコポリマーのドット状凝集部を除去することにより形成することもできる。さらに、細孔を有する薄膜は、電極上に絶縁膜を形成し、次いでこの絶縁膜上にドット状凝集部と他の凝集部とからなるミクロ相分離構造を有するブロックコポリマーを形成し、次いでこのブロックコポリマーのドット状凝集部を除去した後、このブロックコポリマーをマスクとして絶縁膜をエッチングすることにより形成することもできる。
抵抗変化材料は、基本的にはどのような方法により形成してもよいが、具体的には、例えば、有機金属分解（ＭＯＤ：Metal Organic Decomposition)法、スパッタリング法、レーザーアブレーション法、化学気相成長（ＣＶＤ：Chemical Vapor Deposition)法、有機金属化学気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition)法、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）等を用いることができ、このうち有機金属分解法は大面積の成膜を簡便に行うことができる点で有利である。
この第２の発明においては、上記以外のことについては、その性質に反しない限り、第１の発明に関連して述べたことが成立する。
この発明の第３の発明は、
電極上に抵抗変化材料薄膜を形成する工程と、
上記抵抗変化材料薄膜上に、ドット状凝集部と他の凝集部とからなるミクロ相分離構造を有するブロックコポリマーを形成し、このブロックコポリマーの上記他の凝集部を除去する工程と、
上記他の凝集部を除去した上記ブロックコポリマーをマスクとして上記抵抗変化材料薄膜をエッチングすることにより微細なドットを形成する工程とを有する
ことを特徴とする抵抗変化型不揮発性メモリの製造方法である。
この第３の発明においては、上記以外のことについては、その性質に反しない限り、第１および第２の発明に関連して述べたことが成立する。
この発明の第４の発明は、
電極上の抵抗変化材料からなる微細なドットに対し、探針と電極とを用いて電圧を印加することにより抵抗変化材料の抵抗値を変化させ、これを記録ビットとするようにした
ことを特徴とする記録方法である。
この発明の第５の発明は、
電極上の抵抗変化材料からなる微細なドットに探針を接触または接近させることにより記録ビットの内容を読み出すようにした
ことを特徴とする再生方法である。
この発明の第６の発明は、
電極上の抵抗変化材料からなる微細なドットに対し、探針と電極とを用いて電圧を印加することにより記録ビットの内容を消去するようにした
ことを特徴とする消去方法である。
第４〜第６の発明において、探針としては、例えば、走査型プローブ顕微鏡（ＳＰＭ）の探針（プローブ）が用いられる。
第４〜第６の発明においては、上記以外のことについては、その性質に反しない限り、第１の発明に関連して述べたことが成立する。
この発明の第７の発明においては、
電極上に抵抗変化材料からなる微細なドットを有する
ことを特徴とする抵抗変化材料微細構造体である。
この発明の第８の発明においては、
電極上に細孔を有する薄膜を形成する工程と、
上記細孔の内部に抵抗変化材料を充填して抵抗変化材料からなる微細なドットを形成する工程とを有する
ことを特徴とする抵抗変化材料微細構造体の製造方法である。
この発明の第９の発明においては、
電極上に抵抗変化材料薄膜を形成する工程と、
上記抵抗変化材料薄膜上に、ドット状凝集部と他の凝集部とからなるミクロ相分離構造を有するブロックコポリマーを形成し、このブロックコポリマーの上記他の凝集部を除去する工程と、
上記他の凝集部を除去した上記ブロックコポリマーをマスクとして上記抵抗変化材料薄膜をエッチングすることにより微細なドットを形成する工程とを有する
ことを特徴とする抵抗変化材料微細構造体の製造方法である。
第７〜第９の発明においては、上記以外のことについては、その性質に反しない限り、第１〜第３の発明に関連して述べたことが成立する。
上述のように構成されたこの発明においては、様々な点で優れている抵抗変化材料をメモリ材料として用いつつ、電子線リソグラフィーや電子線の直接描画を用いずに、ナノテクノロジーの手法により抵抗変化材料からなる微細なドットを簡便に形成することができる。例えば、陽極酸化アルミナあるいはブロックコポリマーをナノ細孔を有するナノテンプレートとして用いて、そのナノ細孔中にＣｒドープＳｒＴｉＯ3 やＣｒドープＳｒＺｒＯ3 やＰｒ0.7 Ｃａ0.3 ＭｎＯ3 等の抵抗変化材料を充填することにより、直径１００ｎｍ以下のナノドットを形成することができる。あるいは、陽極酸化アルミナあるいはブロックコポリマーをナノ細孔を有するナノテンプレートとして用いて、その細孔構造をＳｉＯ2 膜等に転写し、形成されたナノ細孔に抵抗変化材料を充填することにより、直径１００ｎｍ以下のナノドットを形成することができる。あるいは、ブロックコポリマーのナノドットテンプレートをエッチングマスクとして用いて、マスク部以外の抵抗変化材料層をエッチング除去することにより、直径１００ｎｍ以下のナノドットを形成することができる。
この発明によれば、電子線リソグラフィーや電子線の直接描画を用いずに低コストで高密度の不揮発性メモリを実現することができる。そして、この抵抗変化型不揮発性メモリにおいては、ＳＰＭ探針等の探針を用いて記録、再生、消去等の動作を容易に行うことができる。
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
図１はこの発明の第１の実施形態による抵抗変化型不揮発性メモリを示す。
図１に示すように、この抵抗変化型不揮発性メモリにおいては、基板１１上にナノテンプレート層１２が設けられている。このナノテンプレート層１２にはナノホール１３が二次元アレイ状の配列、例えば六方格子や正方格子状の配列で設けられている。そして、ナノホール１３の内部に抵抗変化材料からなるナノドット１４が埋め込まれている。ナノテンプレート層１２は、Ａｌ薄膜を陽極酸化することにより形成されるポーラスアルミナ、Ａｌ−Ｈｆ合金薄膜を陽極酸化することにより形成されるポーラス酸化物、ブロックコポリマーのミクロ層分離構造、ＳｉＯ2 膜等からなる。ナノドット１４を構成する抵抗変化材料は、例えば、既に挙げたものの中から必要に応じて選ぶことができる。ナノホール１３の直径あるいはナノドット１４の直径は例えば５〜２００ｎｍ、高さは例えば１０〜２５０ｎｍ、好適には５０〜１２０ｎｍ、配列間隔は例えば２００ｎｍ程度以下である。
基板１１として導電性を有するものを用いる場合には、それをナノドット１４の電極として用いることができるが、導電性を有していないものを用いる場合には、図２に示すように、基板１１上に金属電極１５が設けられ、この金属電極１５上にナノテンプレート層１２が設けられる。基板１１としては、具体的には、例えば、導電性または非導電性のＳｉ基板のほか、導電性または非導電性のガラス基板、金属基板、導電性または非導電性の酸化物基板等を用いることができる。導電性酸化物基板としては、例えば、ＬａドープＳｒＴｉＯ3 等からなるものを用いることができる。金属電極１５としては、Ｉｒ、Ｐｔ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｕ、Ｃｒ、Ｎｉ、Ｃｕ等の単体金属あるいはこれらの合金からなるものを用いることができるが、その他の金属または合金からなるものを用いてもよい。この金属電極１５は、これらの材料からなる単層膜または多層膜からなる。
図３に示すように、基板１１と金属電極１５との間には、必要に応じて密着層１６が設けられる。この密着層１６は、基板１１と金属電極１５との密着性を向上させ、それらの間の接合を良好に形成するためのものであり、具体的には、例えば、ＳｉＯ2 、Ｔｉ、ＴｉＯ2 、ＩｒＯ2 、ＲｕＯ2 、ＴｉＡｌＮ等からなる膜やこれらの膜を２層以上積層したものを用いることができる。これは、基板１１としてＳｉ基板を用いる場合に好適なものである。
図４に示すように、金属電極１５とナノテンプレート層１２との間には、必要に応じて導電性酸化物層１７が設けられる。この導電性酸化物層１７に用いる導電性酸化物としては、好適には、その上にあるナノドット１４に用いる抵抗変化材料と似通った結晶構造および組成を有するものを用いることができる。例えば、ナノドット１４に用いる抵抗変化材料としてＣｒをドープしたＳｒＴｉＯ3 を選択した場合、導電性酸化物層１７に用いる導電性酸化物としてはＬａをドープしたＳｒＴｉＯ3 あるいはＮｂをドープしたＳｒＴｉＯ3 が適している。導電性酸化物層１７に用いる導電性酸化物の体積抵抗率は室温で１Ωｃｍ以下であることが望ましい。
上述のように構成された抵抗変化型不揮発性メモリは、例えば次のような方法で製造することができる。ここでは、一例として、図３に示す抵抗変化型不揮発性メモリの製造方法を説明する。
まず、基板１１上にＣＶＤ法、スパッタリング法等により密着層１６を形成した後、その上にスパッタリング法、真空蒸着法等により金属電極１５を形成する。
次に、金属電極１５上にナノホール１３を有するナノテンプレート層１２を形成する。このナノテンプレート層１２は、Ａｌ薄膜またはＡｌ−Ｈｆ合金薄膜を陽極酸化してポーラス層を形成したり、自己組織化で生じる、ドット状凝集部と他の凝集部とからなるミクロ相分離構造を有するブロックコポリマーのドット状凝集部を除去したり、ＳｉＯ2 膜等の絶縁膜上に上記のブロックコポリマーを形成し、そのドット状凝集部を除去した後、このブロックコポリマーをマスクとして絶縁膜をエッチングしたりすることにより形成することができる。
次に、ナノテンプレート層１２上に抵抗変化材料を成膜してナノホール１３の内部に抵抗変化材料を充填し、その後必要に応じて、ナノホール１３からはみ出した部分の抵抗変化材料を除去することによりナノドット１４を形成する。抵抗変化材料の成膜方法としては、既に述べたように、ＭＯＤ法、スパッタリング法、レーザーアブレーション法、ＭＯＣＶＤ法、ＭＢＥ法等が用いられるが、その中でも、ＭＯＤ法は組成制御性に優れ、最も簡便で、大面積基板への展開にも有利な成膜手法である。ナノホール１３からはみ出した部分の抵抗変化材料の除去方法としては、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）法、機械的研磨法、化学的機械研磨法等を用いることができる。
上記のＭＯＤ法の詳細を説明すると次のとおりである。
ＭＯＤ法では、金属カルボン酸塩、金属アルコキシド、金属アセチルアセトナート等の金属錯体を適当な溶媒と組み合わせて使用する例が多い。例えば、ＣｒをドープしたＳｒＴｉＯ3 やＬａをドープしたＳｒＴｉＯ3 を成膜する場合、Ｓｒ成分の原料としてはカルボン酸ストロンチウム、Ｔｉ成分の原料としてはチタンアルコキシド、Ｃｒ成分の原料としてはカルボン酸クロム、Ｌａ成分の原料としてはカルボン酸ランタンをそれぞれ用いることができる。カルボン酸ストロンチウム、カルボン酸クロム、カルボン酸ランタンの一般式はそれぞれＳｒ（Ｃn Ｈ2n-1ＣＯＯ）2 、Ｃｒ（Ｃn Ｈ2n-1ＣＯＯ）3 、Ｌａ（Ｃn Ｈ2n-1ＣＯＯ）3 で表され、具体的には下記のカルボン酸のＳｒ塩、Ｃｒ塩、Ｌａ塩が挙げられる。すなわち、これらのカルボン酸は、２−エチルへキシル酸、酢酸、ｎ−酪酸、ｎ−カプロン酸、２−メチルブタン、２−エチル酪酸、２，２−ジメチルブタン、イソ吉草酸、３，３−ジメチル酪酸、２，３−ジメチル酪酸、４−メチルペンタン酸、ｎ−吉草酸、２−メチル吉草酸、３−メチル吉草酸、ｎ−ヘキサン酸、ｎ−カプリル酸、２−エチルヘキシル酸、５−メチルカプロン酸、イソカプリル酸、乳酸、α−オキシ酪酸、β−オキシ酪酸、α−オキソイソ酪酸、ペラルゴン酸、カプリン酸、ラウリン酸等である。
チタンアルコキシドの一般式はＴｉ（Ｃn Ｈ2n+1Ｏ）4 で表され、具体的には下記のチタンのアルコキシドが挙げられる。すなわち、これらのアルコキシドは、メトキシ、エトキシ、プロポキシ、イソプロキシ、ブトキシ、イソブトキシ、アミロキシド等である。
これらのＭＯＤ原料を溶解させる有機溶剤としては、エステル、アルコール、カルボン酸のいずれか、あるいはこれらを混合したものを用いることができる。例えば、有機溶剤のエステルとしては、酢酸イソアミル、酢酸エチル、酢酸プロピル、酢酸ｎ−ブチル、酢酸ｓｅｃ−ブチル、酢酸ｔｅｒｔ−ブチル、酢酸イソアミル、酢酸ｎ−アミル、酢酸ｔｅｒｔ−アミル等がある。有機溶剤のアルコールとしては、１−プロパノール、１−ブタノール、１−ペンタノール、２−プロパノール、２−ブタノール、２−ペンタノール、２−メチル−２−ペンタノール、イソブチルアルコール、イソアミルアルコール等がある。カルボン酸としては、カルボン酸ストロンチウム、カルボン酸クロム、カルボン酸ランタンを構成するカルボン酸の例として先に挙げたものが望ましい。
このような有機溶媒に上記有機金属を、所定の組成比で、かつ酸化物換算の合計濃度が所定の重量％となるように溶解させて得られた溶液がＭＯＤ溶液である。
ＭＯＤ法では、このＭＯＤ溶液をナノテンプレート層１２上に塗布し、乾燥、仮焼、本焼成を行うことにより所望の組成を有する抵抗変化材料を形成する。
以上のようにして、目的とする抵抗変化型不揮発性メモリが製造される。
なお、図４に示すように金属電極１５とナノテンプレート層１２との間に導電性酸化物層１７を設ける場合には、金属電極１５上に導電性酸化物層１７を形成した後、その上にナノテンプレート層１２を形成する。この導電性酸化物層１７の形成方法としては、抵抗変化材料の成膜方法と同様な方法を用いることができる。
次に、抵抗変化型不揮発性メモリの動作方法について説明する。ここでは、一例として図３に示す抵抗変化型不揮発性メモリを用いる場合について説明する。この抵抗変化型不揮発性メモリを用いる記録再生システムの一例を図５に示す。
図５に示すように、この記録再生システムにおいては、走査型プローブ顕微鏡の探針２１と抵抗変化型不揮発性メモリの金属電極１５との間に電圧を印加することにより、各ナノドット１４に対する情報の書き込み（記録）、読み出し（再生）および消去を行う。この走査型プローブ顕微鏡は、探針２１と抵抗変化型不揮発性メモリの金属電極１５との間に電圧を印加することができればよく、原子間力を検出する原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope)、トンネル電流を検出する走査型トンネル顕微鏡（ＡＦＭ：Scanning Tunneling Microscope)等、どのような原理のものを利用してもよい。図２に示す例では、ＡＦＭを利用して、導電性カンチレバー探針としての探針２１の先端を抵抗変化型不揮発性メモリの抵抗変化材料からなるナノドット１４の上部に接触させて適切な電圧を印加することができる構造になっている。ナノドット１４への情報の書き込みは、具体的には、探針２１と金属電極１５との間に所定の電圧パルスを印加してナノドット１４の抵抗値を所定の値に設定することにより行う。ナノドット１４からの情報の読み出しは、具体的には、探針２１と金属電極１５との間に所定の電圧を印加した時に流れる電流を検出することにより行う。また、ナノドット１４の情報の消去は、具体的には、探針２１と金属電極１５との間に所定の電圧パルスを印加してナノドット１４の抵抗値を所定の初期値に設定することにより行う。
以上のように、この第１の実施形態によれば、陽極酸化や、自己組織化で生じるミクロ相分離構造を有するブロックコポリマーを利用することにより形成することができる、ナノホール１３を有するナノテンプレート層１２を用い、そのナノホール１３の内部に抵抗変化材料を充填してナノドット１４を形成することにより、例えば数十ｎｍ以下の直径のナノドッ１４を電子線リソグラフィーや電子線の直接描画を用いることなく得ることができ、高密度の抵抗変化型不揮発性メモリを低コストで実現することができる。また、ナノドット１４の形成に電子線リソグラフィーや電子線の描画を必要としないため、低コストで抵抗変化型不揮発性メモリを容易に得ることができる。さらに、ナノドット１４に用いる抵抗変化材料の選択範囲が広いので、設計の自由度が大きい。また、この抵抗変化型不揮発性メモリに対する情報の書き込み、読み出しおよび消去は走査型プローブ顕微鏡を用いて容易に行うことができる。
また、金属電極１５とナノドット１４との間に導電性酸化物層１７を設けた場合には、この導電性酸化物層１７がバッファ層として働く結果、抵抗変化材料の成膜時やその後のプロセスにおいてこの抵抗変化材料が金属電極１５やＳｉ等からなる基板１１と反応するのを有効に防止することができ、金属電極１５とナノドット１４との接合を電気的に良好なものとすることができる。このため、安定した抵抗変化特性、したがって安定したメモリ特性を得ることができる。
さらに、ＭＯＤ法という簡便な成膜方法を用いてＡＢＯ3 またはＢＯ2 系の物質からなる抵抗変化材料をナノドット１４の材料として成膜することにより、抵抗変化特性、したがってメモリ特性を得ることができ、しかも基板１１として、既に述べたような多くの利点を有するＳｉ基板を用いることができる。このようにＭＯＤ法をＳｉ基板上の抵抗変化材料からなるナノドット１４の形成に適用することができることは、産業上極めて大きな利点となる。
次に、この発明の第２の実施形態による抵抗変化型不揮発性メモリについて説明する。図６はこの抵抗変化型不揮発性メモリを示す。
図６に示すように、この抵抗変化型不揮発性メモリにおいては、基板１１上に抵抗変化材料からなるナノドット１４が立設して設けられており、ナノテンプレート層１２は設けられていない。これらのナノドット１４の間の部分には、必要に応じてＳｉＯ2 膜等の絶縁体が埋め込まれる。
図７に示すように、基板１１上に金属電極１５を設け、その上にナノドット１４を設けてもよい。また、図８に示すように、基板１１上に密着層１６を介して金属電極１５を設け、その上にナノドット１４を設けてもよい。さらに、図９に示すように、基板１１上に密着層１６を介して金属電極１５を設け、その上に導電性酸化物層１７を設け、その上にナノドット１４を設けてもよい。
上記以外の構成は第１の実施形態と同様であるので、説明を省略する。
この抵抗変化型不揮発性メモリは、例えば次のようにして製造することができる。ここでは、一例として、図８に示す抵抗変化型不揮発性メモリの製造方法を説明する。
まず、第１の実施形態と同様にして、基板１１上に密着層１６を形成した後、その上に金属電極１５を形成する。
次に、図１０に示すように、金属電極１５上に抵抗変化材料薄膜３１を成膜する。
次に、図１１に示すように、抵抗変化材料薄膜３１上に、ナノドット状部３２を有するナノテンプレート層３３を形成する。このナノテンプレート層３３は、例えば、二種類以上の混合ポリマーの自己組織化で生じる、ドット状凝集部と他の凝集部とからなるミクロ相分離構造を有するブロックコポリマー層を形成した後、そのドット状凝集部以外の部分をエッチングにより除去することにより形成することができる。
次に、図１２に示すように、ナノテンプレート層３３をマスクとして抵抗変化材料薄膜３１をエッチングすることによりナノドット１４を形成する。
この後、ナノテンプレート層３３をエッチングにより除去する。
以上のようにして、目的とする抵抗変化型不揮発性メモリが製造される。
この第２の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
次に、抵抗変化型不揮発性メモリの回路構成の一例について説明する。
抵抗変化材料は、一つのコンデンサ状構造を一つのメモリ素子として使用することが可能であり、クロスポイント型と称されるメモリセル構造を適用することができる。一つのメモリ素子中にトランジスタを必要とするフラッシュメモリやＦｅＲＡＭ等の従来の不揮発性メモリと比べて、回路およびプロセスを簡素化できるので、集積度の向上とコスト低減とが見込まれる。
基本的なクロスポイント型メモリセルの概略構成を図１３に、そのブロック図を図１４に示す。図１３および図１４に示すように、互いに平行に配置される複数のワード線４１と、これらのワード線４１と交差するように互いに平行に配置される複数のビット線４２との各交差点（クロスポイント）に、抵抗変化材料４３を用いたメモリセルを配置する。この抵抗変化メモリセルは、抵抗変化材料４３の両面を金属電極あるいは導電性酸化物電極で挟んだコンデンサー状構造を基本としている。抵抗変化材料４３の両面を導電性酸化物電極で挟み、さらにその上に金属電極を配した構造でもよい。また、ワード線４１とビット線４２とを電極として抵抗変化材料４２に直接接触させてもよい。このメモリセルアレイにおいては、一対のワード線４１およびビット線４２をワード線デコーダー４４およびビット線デコーダー４５により選択し、両者に適切なパルス電圧を与えることにより、その交差点に存在するメモリセル４６に対する書き込み、読み出しおよび消去を行うことができる。
実施例１は第１の実施形態に対応する実施例であり、陽極酸化ポーラスアルミナによるナノテンプレート層の形成とナノホールへの液相法による抵抗変化材料の充填とを用いた例である。
実施例１に基づいて製造した抵抗変化型不揮発性メモリの構造を図１５に示す。
この抵抗変化型不揮発性メモリの製造方法は次のとおりである。
基板１１としてＳｉ（００１）基板を用い、その上にＳｉＯ2 膜１６ａおよびＴｉＯ2 膜１６ｂを順次形成して密着層１６を形成し、さらにその上に厚さ約１００ｎｍのＰｔ膜を形成して金属電極１５を形成した。ＴｉＯ2 膜１６ｂの代わりにＴｉ膜を用いることもできる。
次に、金属電極１５上に高周波（ＲＦ）スパッタリング法によりＡｌ薄膜（図示せず）を形成する。このときの条件は、到達真空度５×１０-7Ｔｏｒｒ、ＲＦ入力パワー３００Ｗであり、Ａｌ薄膜の膜厚は２００ｎｍである。
次に、このＡｌ薄膜の陽極酸化を以下のようにして行う。上記のＳｉ基板１１上のＡｌ薄膜を陽極にし、対向電極となるＰｔ板を陰極にして、０．３〜０．５Ｍのシュウ酸水溶液中、５〜１５℃において、５０Ｖの直流電圧を５分印加して、ポーラスアルミナからなるナノテンプレート層１２のナノホール１３がＰｔ膜からなる金属電極１５の表面に達するまで陽極酸化を行った。金属電極１５へのナノホール１３の到達はモニターしている電流値により確認した。陽極酸化後、純水およびイソプロピルアルコールによる洗浄を行った。
上記の陽極酸化により形成されたナノホール１３の孔径を広げるために、上記のＳｉ基板１１を５重量％濃度のリン酸溶液に２０分〜１時間浸漬し、ナノホール１３の径を約１００ｎｍとした。
以上の陽極酸化工程により、直径約１００ｎｍ以下、深さ約２００ｎｍのナノホール１３を有するポーラスアルミナからなるナノテンプレート層１２を形成することができる。
次に、ＭＯＤ法により、以下のようにしてナノホール１３に抵抗変化材料を充填する。ＭＯＤ溶液としては、酢酸イソアミルを主溶媒とし、２−エチルヘキシル酸ストロンチウム、２−エチルヘキシル酸クロム、チタンイソプロポキシドを溶質とし、金属組成比がＳｒ：Ｔｉ：Ｃｒ＝１００：１００：０．２となるように、かつ、酸化物に換算した濃度が６重量％濃度となるように調製したものを用いた。このＭＯＤ溶液をナノテンプレート層１２のナノホール１３に均一に流し込み、電気炉にて酸素中７００℃で１０分の熱処理を行い、抵抗変化材料であるＣｒドープＳｒＴｉＯ3 層を得た。この過程を数回繰り返すことによりナノホール１３を完全に抵抗変化材料で埋めることができる。さらに、その表面を機械的に研磨することにより、表面を平滑化することができる。こうして、ナノホール１３の内部にナノドット１４が形成される。
図１６に、二次元アレイ状に配列したナノホール１３にナノドット１４が充填されたナノテンプレート層１２の一例を示す。
次に、上記のようにして得られた抵抗変化型不揮発性メモリのＣｒドープＳｒＴｉＯ3 からなる個々のナノドット１４に、ＳＰＭを用い、カンチレバー探針を電極としてコンタクトさせ、ナノドット１４を構成するＣｒドープＳｒＴｉＯ3 の抵抗値を変化、保持させる方法について説明する。
まず、ＳＰＭのカンチレバー探針を電源ソースの出力端子の一方に接続し、ＣｒドープＳｒＴｉＯ3 からなるナノドット１４の下の金属電極１５をもう一方の端子に接続する。そして、所望のナノドット１４の位置にＳＰＭのカンチレバー探針をコンタクトさせ、ＤＣ電圧＋５Ｖまたは−５Ｖを１秒間印加する。この作業を所望のナノドット１４に対して行うことにより各ナノドット１４に所望の抵抗値を書き込み、保持させることができる。このようにして、抵抗変化を利用した記録ビットの書き込みが完了する。
抵抗変化により情報が記録された各記録ビットに対し、そのナノドット１４にＳＰＭのカンチレバー探針を電極としてコンタクトさせ、０．５Ｖ程度の低電圧を印加して電流値を計測することにより、読み出しを行うことが可能である。
実施例２は第１の実施形態に対応する実施例であり、陽極酸化ポーラスアルミナによるナノテンプレート層の形成とナノホールへの気相法による抵抗変化材料の充填とを用いた例である。
実施例２に基づいて製造した抵抗変化型不揮発性メモリの構造は図１５に示すものと同じである。
この抵抗変化型不揮発性メモリの製造方法は次のとおりである。
ナノホール１３を有するポーラスアルミナからなるナノテンプレート層１２の形成までは実施例１と同様にして行う。
次に、気相法としてＰＬＤ（パルスレーザーアブレーション）法を用い、以下のようにしてナノホール１３に抵抗変化材料を充填する。Ｃｒを０．２原子％ドープしたＳｒＴｉＯ3 焼結体ターゲットと、出力２００ｍＪのＡｒＦエキシマレーザーとを用い、そのＣｒドープＳｒＴｉＯ3 焼結体ターゲットへのＡｒＦエキシマレーザーによるパルスレーザービームの照射により、ＣｒドープＳｒＴｉＯ3 焼結体ターゲットに対向する位置に設置した上記の基板１１のナノテンプレート層１２上にＣｒドープＳｒＴｉＯ3 膜を堆積した。こうしてナノホール１３を完全にＣｒドープＳｒＴｉＯ3 で埋めた後、その表面を機械的に研磨して表面を平滑化し、ナノドット１４を形成した。
実施例１と同様の方法により、ＣｒドープＳｒＴｉＯ3 からなるナノドット１４を記録ビットとした書き込み、読み出しが可能である。
実施例３は第１の実施形態に対応する実施例であり、ブロックコポリマーによるナノテンプレート層の形成とナノホールへの気相法による抵抗変化材料の充填とを用いた例である。
実施例３に基づいて製造した抵抗変化型不揮発性メモリの構造は図１５に示すものと同じである。
この抵抗変化型不揮発性メモリの製造方法は次のとおりである。
金属電極１５の形成までは実施例１と同様にして行う。
次に、図１７に示すように、金属電極１５上に以下のようにしてブロックコポリマー薄膜５１を形成する。
平均分子量が約６５０００のポリスチレン（ＰＳ）とポリメタクリレート（ＰＭＭＡ）とからなり、ＰＭＭＡの体積分率が約２０体積％であるブロックコポリマーを１〜１０重量％のトルエン溶液として調製し、上記の基板１１上にスピンコート法により形成した。このとき、得られるブロックコポリマー薄膜５１の膜厚はブロックコポリマー溶液の濃度やスピンコートの回転数に依存する。典型的には、溶液濃度２重量％、回転数３０００ｒｐｍにて成膜すると約２００ｎｍの膜厚のブロックコポリマー薄膜５１が形成される。
ブロックコポリマー薄膜５１の成膜後、２１０℃にて４時間の熱処理を加え、さらに１３５℃、４０時間の熱処理を施す。これらの熱処理により、図１８に示すように、ブロックコポリマー薄膜５１において、３０ｎｍ径のＰＭＭＡからなるドット状凝集部５１ａを有するミクロ相分離構造が生成する。図１９にこのミクロ相分離構造が生成する過程を示す。
次に、上記のミクロ相分離構造を有するブロックコポリマー薄膜５１にハロゲンランプにより紫外線照射を行い、続いて酢酸中（１Ｎ）超音波処理を１０分間行うことにより、ドット状凝集部５１ａを構成するＰＭＭＡ部をエッチングする。その結果、上記のミクロ相分離構造と同サイズのナノホール１３（直径３０ｎｍ、間隔３０〜４０ｎｍ、深さ１００ｎｍ）を有するナノテンプレート層１２が形成される。ＰＭＭＡ部のエッチングには、非特許文献６に記述されているように、ＣＦ4 ガスによるドライエッチングを用いることができる。
次に、実施例２と同様にして、ＰＬＤ法により、ナノホール１２に抵抗変化材料としてＣｒドープＳｒＴｉＯ3 膜を室温で堆積した。ＣｒドープＳｒＴｉＯ3 膜の膜厚は、ブロックコポリマー薄膜５１の膜厚１００ｎｍを越えない膜厚として７０ｎｍとした。
次に、基板１１をトルエン溶液中に３０分間浸漬することにより、ブロックコポリマー薄膜５１を溶解除去する。その結果、直径３０ｎｍ、ドット間隔３０〜４０ｎｍ、高さ７０ｎｍの円柱状のＣｒドープＳｒＴｉＯ3 からなるナノドット１４が形成される。
続いて、電気炉にて、酸素雰囲気下、７００℃において１時間熱処理して、ナノドット１４を構成するＣｒドープＳｒＴｉＯ3 の結晶化を促した。
この実施例３では、実施例１と同様の方法によりＣｒドープＳｒＴｉＯ3 からなるナノドット１４を記録ビットとした書き込み、読み出しが可能である。
実施例４は第１の実施形態に対応する実施例であり、ブロックコポリマーによるナノテンプレート層の形成とＳｉＯ2 膜へのナノ構造の転写とそのＳｉＯ2 膜のナノホールへの抵抗変化材料の充填とを用いた例である。
実施例４に基づいて製造した抵抗変化型不揮発性メモリの構造は図１５に示すものと同じである。
この抵抗変化型不揮発性メモリの製造方法は次のとおりである。
金属電極１５の形成までは実施例１と同様にして行う。
次に、図２０に示すように、金属電極１５上にＳｉＯ2 膜６１を約１００ｎｍの膜厚に形成する。このＳｉＯ2 膜６１は、ＳｉＨ4 、Ｓｉ2 Ｈ6 等を用いるＣＶＤ法、ＴＥＯＳ（Tetraethyl-ortho-silicate)を用いるＭＯＣＶＤ法、スピンオンガラス（ＳＯＧ）法等により形成することができる。
次に、実施例３と同様に、ＳｉＯ2 膜６１上にブロックコポリマーを利用してナノホール６２を有するナノテンプレート層６３を形成する。
次に、図２１に示すように、ナノテンプレート層６３をマスクとしてＳｉＯ2 膜６１をドライエッチングすることによりナノホール６４を形成する。こうして、ナノテンプレート層６３のナノホール６２がＳｉＯ2 膜６１に転写される。このドライエッチングは、エッチングガスとしてＣＨＦ3 （２０ｓｃｃｍ）を用い、ＲＦ出力を２００Ｗ、圧力１５ｍＴｏｒｒの条件下にて行った。必要なエッチング時間は、ＳｉＯ2 膜６１の成膜方法や成膜条件等により決まる膜質に依存するが、およそ数分以内で１００ｎｍの膜厚を全てエッチング除去することができ、下層の金属電極１５に到達した。
次に、基板１１をトルエン溶液中に３０分間浸漬することにより、ナノテンプレート層６３を溶解除去する。
次に、実施例２と同様にして、ＰＬＤ法により、ＳｉＯ2 膜６１のナノホール６４に抵抗変化材料としてＣｒドープＳｒＴｉＯ3 膜を室温で堆積し、ナノドット１４を形成した。ＣｒドープＳｒＴｉＯ3 膜の膜厚は、ＳｉＯ2 膜６１の膜厚１００ｎｍを越えない膜厚として７０ｎｍとした。
続いて、電気炉にて、酸素雰囲気下、７００℃において１時間熱処理して、ナノドット１４を構成するＣｒドープＳｒＴｉＯ3 の結晶化を促した。
この実施例４では、実施例１と同様の方法によりＣｒドープＳｒＴｉＯ3 からなるナノドット１４を記録ビットとした書き込み、読み出しが可能である。
実施例５は第２の実施形態に対応する実施例であり、ブロックコポリマーによるナノテンプレート層の形成とこれをマスクにした抵抗変化材料薄膜のエッチングとを用いた例である。
実施例５に基づいて製造した抵抗変化型不揮発性メモリの構造は図８に示すものと同じである。
この抵抗変化型不揮発性メモリの製造方法は次のとおりである。
金属電極１５の形成までは実施例１と同様にして行う。
次に、金属電極１５上に、実施例２と同様にしてＰＬＤ法により膜厚約７０ｎｍのＣｒドープＳｒＴｉＯ3 膜を抵抗変化材料薄膜３１として堆積した（図１０参照）。
次に、このＣｒドープＳｒＴｉＯ3 膜の上に、ブロックコポリマーによるナノテンプレート層３３を形成する（図１１参照）。実施例３および４で用いたブロックコポリマーによるナノテンプレート層は、ポリスチレンが構成する海にＰＭＭＡの島が存在し、そのＰＭＭＡを除去した結果形成されるナノテンプレート層であったが、この実施例５では、その二つがネガ・ポジ反転したブロックコポリマーによるナノテンプレート層を用いる。
このブロックコポリマーによるナノテンプレート層は具体的には次のようにして形成する。
平均分子量が約６５０００のポリスチレン（ＰＳ）とポリメタクリレート（ＰＭＭＡ）とからなり、ＰＭＭＡの体積分率が約８０体積％であるブロックコポリマーを１〜１０重量％のトルエン溶液として調製し、上記の基板１１上にスピンコート法により形成した。このとき、得られるブロックコポリマー薄膜の膜厚はブロックコポリマー溶液の濃度やスピンコートの回転数に依存する。典型的には、溶液濃度２重量％、回転数３０００ｒｐｍにて成膜すると約２００ｎｍの膜厚のブロックコポリマー薄膜が形成される。
ブロックコポリマー薄膜の成膜後、２１０℃にて４時間の熱処理を加え、さらに１３５℃、４０時間の熱処理を施す。これらの熱処理により、ブロックコポリマー薄膜において、３０ｎｍ径のＰＳよりなるドット状凝集部を有するミクロ相分離構造が生成する。
次に、上記のミクロ相分離構造を有するブロックコポリマー薄膜にハロゲンランプにより紫外線照射を行い、続いて酢酸中（１Ｎ）超音波処理を１０分間行うことにより、ＰＭＭＡ部をエッチングする。その結果、ＰＳからなるドット状凝集部が残り、ナノドットテンプレート層が形成される。
次に、このナノドットテンプレート層をマスクとして、下層のＣｒドープＳｒＴｉＯ3 薄膜をドライエッチングすることによりドット形状のＣｒドープＳｒＴｉＯ3 膜を形成してナノドット１４を形成する。
この実施例５では、実施例１と同様の方法によりＣｒドープＳｒＴｉＯ3 からなるナノドット１４を記録ビットとした書き込み、読み出しが可能である。
以上、この発明の実施形態および実施例について具体的に説明したが、この発明は上述の実施形態および実施例に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施形態および実施例において挙げた数値、構造、材料、プロセスなどはあくまでも例に過ぎず、必要に応じてこれらと異なる数値、構造、材料、プロセスなどを用いてもよい。
この発明の第１の実施形態による抵抗変化型不揮発性メモリを示す断面図である。 この発明の第１の実施形態による抵抗変化型不揮発性メモリを示す断面図である。 この発明の第１の実施形態による抵抗変化型不揮発性メモリを示す断面図である。 この発明の第１の実施形態による抵抗変化型不揮発性メモリを示す断面図である。 この発明の第１の実施形態による抵抗変化型不揮発性メモリの動作方法を説明するための断面図である。 この発明の第２の実施形態による抵抗変化型不揮発性メモリを示す断面図である。 この発明の第２の実施形態による抵抗変化型不揮発性メモリを示す断面図である。 この発明の第２の実施形態による抵抗変化型不揮発性メモリを示す断面図である。 この発明の第２の実施形態による抵抗変化型不揮発性メモリを示す断面図である。 この発明の第２の実施形態による抵抗変化型不揮発性メモリの製造方法を説明するための断面図である。 この発明の第２の実施形態による抵抗変化型不揮発性メモリの製造方法を説明するための断面図である。 この発明の第２の実施形態による抵抗変化型不揮発性メモリの製造方法を説明するための断面図である。 抵抗変化型不揮発性メモリのメモリセルの構成を示す略線図である。 抵抗変化型不揮発性メモリのメモリセルアレイの構成を示す略線図である。 この発明の第１の実施形態に対応する実施例１による抵抗変化型不揮発性メモリを示す断面図である。 この発明の第１の実施形態に対応する実施例１による抵抗変化型不揮発性メモリの製造方法を説明するための略線図である。 この発明の第１の実施形態に対応する実施例３による抵抗変化型不揮発性メモリの製造方法を説明するための断面図である。 この発明の第１の実施形態に対応する実施例３による抵抗変化型不揮発性メモリの製造方法を説明するための断面図である。 この発明の第１の実施形態に対応する実施例３による抵抗変化型不揮発性メモリの製造方法を説明するための略線図である。 この発明の第２の実施形態に対応する実施例４による抵抗変化型不揮発性メモリの製造方法を説明するための断面図である。 この発明の第２の実施形態に対応する実施例４による抵抗変化型不揮発性メモリの製造方法を説明するための断面図である。
符号の説明
１１…基板、１２…ナノテンプレート層、１３…ナノホール、１４…ナノドット、１５…金属電極、１６…密着層、１７…導電性酸化物層、２１…ＳＰＭ探針、３１…抵抗変化材料薄膜、３２…ナノドット部、３３…ナノテンプレート層、５１…ブロックコポリマー薄膜、５１ａ…ドット状凝集部

Claims (32)

  1. 電極上に抵抗変化材料からなる微細なドットを有する
    ことを特徴とする抵抗変化型不揮発性メモリ。
  2. 上記電極上に細孔を有する薄膜を有し、上記細孔の内部に上記抵抗変化材料が存在して上記ドットが形成されていることを特徴とする請求項１記載の抵抗変化型不揮発性メモリ。
  3. 上記薄膜がアルミナからなることを特徴とする請求項２記載の抵抗変化型不揮発性メモリ。
  4. 上記薄膜がアルミニウムを陽極酸化することにより形成されたポーラスアルミナからなることを特徴とする請求項２記載の抵抗変化型不揮発性メモリ。
  5. 上記薄膜がアルミニウム−ハフニウム合金を陽極酸化することにより形成されたポーラス材料からなることを特徴とする請求項２記載の抵抗変化型不揮発性メモリ。
  6. 上記薄膜が、ドット状凝集部と他の凝集部とからなるミクロ相分離構造を有するブロックコポリマーの上記ドット状凝集部を除去したものからなることを特徴とする請求項２記載の抵抗変化型不揮発性メモリ。
  7. 上記薄膜が絶縁体からなることを特徴とする請求項２記載の抵抗変化型不揮発性メモリ。
  8. 上記ドットの直径が５〜２００ｎｍであることを特徴とする請求項１記載の抵抗変化型不揮発性メモリ。
  9. 上記細孔の直径が５〜２００ｎｍであることを特徴とする請求項２記載の抵抗変化型不揮発性メモリ。
  10. 上記ドットの高さが１０〜２５０ｎｍであることを特徴とする請求項１記載の抵抗変化型不揮発性メモリ。
  11. 上記ドットが周期的に配列していることを特徴とする請求項１記載の抵抗変化型不揮発性メモリ。
  12. 上記抵抗変化材料が、遷移金属を０．０１〜１０モル％ドープした化学式ＡＢＯ3 またはＢＯ2 で表される物質であって、ＡがＭｇ、Ｃａ、ＳｒおよびＢａからなる群より選ばれた少なくとも一種からなり、ＢがＴｉ、ＺｒおよびＨｆからなる群より選ばれた少なくとも一種からなるものからなることを特徴とする請求項１記載の抵抗変化型不揮発性メモリ。
  13. 上記遷移金属が、Ｃｒ、Ｍｎ、Ｖ、Ｆｅ、Ｃｏ、ＮｉおよびＣｕからなる群より選ばれた少なくとも一種からなることを特徴とする請求項１２記載の抵抗変化型不揮発性メモリ。
  14. 上記電極が金属電極であることを特徴とする請求項１記載の抵抗変化型不揮発性メモリ。
  15. 上記電極が、Ｉｒ、Ｐｔ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｕ、Ｃｒ、Ｎｉ、ＣｕおよびＡｌからなる群より選ばれた少なくとも一種からなる単層構造または多層構造を有することを特徴とする請求項１記載の抵抗変化型不揮発性メモリ。
  16. 上記電極と上記ドットとの間に導電性酸化物層を有することを特徴とする請求項１記載の抵抗変化型不揮発性メモリ。
  17. 上記導電性酸化物層が、ＬａドープＳｒＴｉＯ3 、ＮｂドープＳｒＴｉＯ3 、ＳｒＲｕＯ3 、Ｓｒ2 ＲｕＯ4 、ＳｒＣｒＯ3 、ＬａＴｉＯ3 、（Ｌａ，Ｓｒ）Ｃｕ2 Ｏ4 、（Ｎｄ，Ｃｅ）Ｃｕ2 Ｏ4 およびＹＢａ2 Ｃｕ3 Ｏ7-x からなる群より選ばれた少なくとも一種からなることを特徴とする請求項１６記載の抵抗変化型不揮発性メモリ。
  18. 上記抵抗変化材料が、Ｃｒを０．０１〜１０モル％ドープしたＳｒＴｉＯ3 またはＳｒＺｒＯ3 からなり、上記導電性酸化物層がＬａドープＳｒＴｉＯ3 からなることを特徴とする請求項１６記載の抵抗変化型不揮発性メモリ。
  19. 上記電極がシリコン基板上に形成されていることを特徴とする請求項１記載の抵抗変化型不揮発性メモリ。
  20. 電極上に細孔を有する薄膜を形成する工程と、
    上記細孔の内部に抵抗変化材料を充填して抵抗変化材料からなる微細なドットを形成する工程とを有する
    ことを特徴とする抵抗変化型不揮発性メモリの製造方法。
  21. 上記電極上にアルミニウム薄膜を形成した後、このアルミニウム薄膜を陽極酸化することにより上記薄膜を形成することを特徴とする請求項２０記載の抵抗変化型不揮発性メモリの製造方法。
  22. 上記電極上にアルミニウム−ハフニウム合金薄膜を形成した後、このアルミニウム−ハフニウム合金薄膜を陽極酸化することにより上記薄膜を形成することを特徴とする請求項２０記載の抵抗変化型不揮発性メモリの製造方法。
  23. 上記電極上に、ドット状凝集部と他の凝集部とからなるミクロ相分離構造を有するブロックコポリマーを形成した後、このブロックコポリマーの上記ドット状凝集部を除去することにより上記薄膜を形成することを特徴とする請求項２０記載の抵抗変化型不揮発性メモリの製造方法。
  24. 上記電極上に絶縁膜を形成し、次いでこの絶縁膜上にドット状凝集部と他の凝集部とからなるミクロ相分離構造を有するブロックコポリマーを形成し、次いでこのブロックコポリマーの上記ドット状凝集部を除去した後、このブロックコポリマーをマスクとして上記絶縁膜をエッチングすることにより上記薄膜を形成することを特徴とする請求項２０記載の抵抗変化型不揮発性メモリの製造方法。
  25. 電極上に抵抗変化材料薄膜を形成する工程と、
    上記抵抗変化材料薄膜上に、ドット状凝集部と他の凝集部とからなるミクロ相分離構造を有するブロックコポリマーを形成し、このブロックコポリマーの上記他の凝集部を除去する工程と、
    上記他の凝集部を除去した上記ブロックコポリマーをマスクとして上記抵抗変化材料薄膜をエッチングすることにより微細なドットを形成する工程とを有する
    ことを特徴とする抵抗変化型不揮発性メモリの製造方法。
  26. 電極上の抵抗変化材料からなる微細なドットに対し、探針と上記電極とを用いて電圧を印加することにより上記抵抗変化材料の抵抗値を変化させ、これを記録ビットとするようにした
    ことを特徴とする記録方法。
  27. 上記探針が走査型プローブ顕微鏡の探針であることを特徴とする請求項２６記載の記録方法。
  28. 電極上の抵抗変化材料からなる微細なドットに探針を接触または接近させることにより記録ビットの内容を読み出すようにした
    ことを特徴とする再生方法。
  29. 電極上の抵抗変化材料からなる微細なドットに対し、探針と上記電極とを用いて電圧を印加することにより記録ビットの内容を消去するようにした
    ことを特徴とする消去方法。
  30. 電極上に抵抗変化材料からなる微細なドットを有する
    ことを特徴とする抵抗変化材料微細構造体。
  31. 電極上に細孔を有する薄膜を形成する工程と、
    上記細孔の内部に抵抗変化材料を充填して抵抗変化材料からなる微細なドットを形成する工程とを有する
    ことを特徴とする抵抗変化材料微細構造体の製造方法。
  32. 電極上に抵抗変化材料薄膜を形成する工程と、
    上記抵抗変化材料薄膜上に、ドット状凝集部と他の凝集部とからなるミクロ相分離構造を有するブロックコポリマーを形成し、このブロックコポリマーの上記他の凝集部を除去する工程と、
    上記他の凝集部を除去した上記ブロックコポリマーをマスクとして上記抵抗変化材料薄膜をエッチングすることにより微細なドットを形成する工程とを有する
    ことを特徴とする抵抗変化材料微細構造体の製造方法。
JP2004042849A 2004-02-19 2004-02-19 抵抗変化型不揮発性メモリ、抵抗変化型不揮発性メモリの製造方法、記録方法、再生方法、消去方法、抵抗変化材料微細構造体および抵抗変化材料微細構造体の製造方法 Pending JP2005236003A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004042849A JP2005236003A (ja) 2004-02-19 2004-02-19 抵抗変化型不揮発性メモリ、抵抗変化型不揮発性メモリの製造方法、記録方法、再生方法、消去方法、抵抗変化材料微細構造体および抵抗変化材料微細構造体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004042849A JP2005236003A (ja) 2004-02-19 2004-02-19 抵抗変化型不揮発性メモリ、抵抗変化型不揮発性メモリの製造方法、記録方法、再生方法、消去方法、抵抗変化材料微細構造体および抵抗変化材料微細構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2005236003A true JP2005236003A (ja) 2005-09-02
JP2005236003A5 JP2005236003A5 (ja) 2006-10-05

Family

ID=35018642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004042849A Pending JP2005236003A (ja) 2004-02-19 2004-02-19 抵抗変化型不揮発性メモリ、抵抗変化型不揮発性メモリの製造方法、記録方法、再生方法、消去方法、抵抗変化材料微細構造体および抵抗変化材料微細構造体の製造方法

Country Status (1)

Country Link
JP (1) JP2005236003A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007052426A1 (ja) * 2005-11-02 2007-05-10 Sharp Kabushiki Kaisha クロスポイント構造の半導体記憶装置
JP2008141193A (ja) * 2006-11-21 2008-06-19 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその製造方法
WO2008132899A1 (ja) * 2007-04-17 2008-11-06 Nec Corporation 抵抗変化素子及び該抵抗変化素子を含む半導体装置
JP2009295944A (ja) * 2008-06-09 2009-12-17 Sharp Corp 可変抵抗素子及びその製造方法
WO2010039568A1 (en) * 2008-09-30 2010-04-08 Sandisk 3D Llc Self-assembly process for memory array
WO2011000316A1 (zh) * 2009-07-02 2011-01-06 黑龙江大学 纳米结构快速开关忆阻器及其制造方法
CN102522418A (zh) * 2011-12-29 2012-06-27 北京大学 具有交叉阵列结构的自整流阻变存储器及制备方法
JP2012209410A (ja) * 2011-03-29 2012-10-25 Seiko Epson Corp 半導体装置の製造方法、強誘電体素子の製造方法および電子機器の製造方法
US8462539B2 (en) 2009-02-20 2013-06-11 Murata Manufacturing Co., Ltd. Resistive memory element and use thereof
US8542520B2 (en) 2009-02-20 2013-09-24 Murata Manufacturing Co., Ltd. Resistive memory element and use thereof
JP2015015425A (ja) * 2013-07-08 2015-01-22 株式会社東芝 パターン形成方法
US8946672B2 (en) 2009-11-11 2015-02-03 Nec Corporation Resistance changing element capable of operating at low voltage, semiconductor device, and method for forming resistance change element
JP2015176895A (ja) * 2014-03-13 2015-10-05 株式会社東芝 不揮発性メモリ
CN108389964A (zh) * 2018-04-03 2018-08-10 集美大学 以纳米遮蔽层进行离子定位注入的阻变存储器制备方法
WO2019175673A1 (en) * 2018-03-16 2019-09-19 4D-S, Ltd. Resistive memory device having a template layer
CN110600499A (zh) * 2015-04-16 2019-12-20 意法半导体公司 高密度电阻性随机存取存储器（rram）
CN111701588A (zh) * 2020-05-08 2020-09-25 昆明理工大学 一种贵金属纳米多孔材料及其制备方法和应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001278700A (ja) * 2000-03-29 2001-10-10 Canon Inc ナノ構造体、その製造方法および磁気デバイス
JP2002537627A (ja) * 1999-02-17 2002-11-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報を保存するマイクロ電子デバイスとその方法
JP2004502554A (ja) * 2000-03-22 2004-01-29 ユニバーシティー　オブ　マサチューセッツ ナノシリンダー・アレイ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002537627A (ja) * 1999-02-17 2002-11-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報を保存するマイクロ電子デバイスとその方法
JP2004502554A (ja) * 2000-03-22 2004-01-29 ユニバーシティー　オブ　マサチューセッツ ナノシリンダー・アレイ
JP2001278700A (ja) * 2000-03-29 2001-10-10 Canon Inc ナノ構造体、その製造方法および磁気デバイス

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007052426A1 (ja) * 2005-11-02 2007-05-10 Sharp Kabushiki Kaisha クロスポイント構造の半導体記憶装置
JP2008141193A (ja) * 2006-11-21 2008-06-19 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその製造方法
US8362456B2 (en) 2007-04-17 2013-01-29 Nec Corporation Resistance change element and semiconductor device including the same
WO2008132899A1 (ja) * 2007-04-17 2008-11-06 Nec Corporation 抵抗変化素子及び該抵抗変化素子を含む半導体装置
JP5526776B2 (ja) * 2007-04-17 2014-06-18 日本電気株式会社 抵抗変化素子及び該抵抗変化素子を含む半導体装置
JP2009295944A (ja) * 2008-06-09 2009-12-17 Sharp Corp 可変抵抗素子及びその製造方法
WO2010039568A1 (en) * 2008-09-30 2010-04-08 Sandisk 3D Llc Self-assembly process for memory array
US8008213B2 (en) 2008-09-30 2011-08-30 Sandisk 3D Llc Self-assembly process for memory array
JP5459516B2 (ja) * 2009-02-20 2014-04-02 株式会社村田製作所 抵抗記憶素子およびその使用方法
US8462539B2 (en) 2009-02-20 2013-06-11 Murata Manufacturing Co., Ltd. Resistive memory element and use thereof
US8542520B2 (en) 2009-02-20 2013-09-24 Murata Manufacturing Co., Ltd. Resistive memory element and use thereof
WO2011000316A1 (zh) * 2009-07-02 2011-01-06 黑龙江大学 纳米结构快速开关忆阻器及其制造方法
US9231207B2 (en) 2009-11-11 2016-01-05 Nec Corporation Method for forming resistance changing element capable of operating at low voltage
US8946672B2 (en) 2009-11-11 2015-02-03 Nec Corporation Resistance changing element capable of operating at low voltage, semiconductor device, and method for forming resistance change element
JP2012209410A (ja) * 2011-03-29 2012-10-25 Seiko Epson Corp 半導体装置の製造方法、強誘電体素子の製造方法および電子機器の製造方法
CN102522418A (zh) * 2011-12-29 2012-06-27 北京大学 具有交叉阵列结构的自整流阻变存储器及制备方法
JP2015015425A (ja) * 2013-07-08 2015-01-22 株式会社東芝 パターン形成方法
JP2015176895A (ja) * 2014-03-13 2015-10-05 株式会社東芝 不揮発性メモリ
CN110600499A (zh) * 2015-04-16 2019-12-20 意法半导体公司 高密度电阻性随机存取存储器（rram）
WO2019175673A1 (en) * 2018-03-16 2019-09-19 4D-S, Ltd. Resistive memory device having a template layer
US10622559B2 (en) 2018-03-16 2020-04-14 4DS Memory, Limited Resistive memory device having a template layer
US10734577B2 (en) 2018-03-16 2020-08-04 4DS Memory, Limited Resistive memory device having a template layer
TWI711198B (zh) * 2018-03-16 2020-11-21 澳大利亞商４Ｄ Ｓ有限公司 具有一模板層之電阻式記憶體裝置
US10847717B2 (en) 2018-03-16 2020-11-24 4DS Memory, Limited Resistive memory device having a template layer
US10862028B2 (en) 2018-03-16 2020-12-08 4DS Memory, Limited Resistive memory device having a template layer
US11043633B2 (en) 2018-03-16 2021-06-22 4DS Memory, Limited Resistive memory device having a template layer
CN108389964A (zh) * 2018-04-03 2018-08-10 集美大学 以纳米遮蔽层进行离子定位注入的阻变存储器制备方法
CN111701588A (zh) * 2020-05-08 2020-09-25 昆明理工大学 一种贵金属纳米多孔材料及其制备方法和应用

Similar Documents

Publication Publication Date Title
JP2005236003A (ja) 抵抗変化型不揮発性メモリ、抵抗変化型不揮発性メモリの製造方法、記録方法、再生方法、消去方法、抵抗変化材料微細構造体および抵抗変化材料微細構造体の製造方法
JP4221660B2 (ja) 細孔構造体及びその製造方法、メモリ装置及びその製造方法、吸着量分析装置、並びに磁気記録媒体
JP5204969B2 (ja) 強誘電体酸化物人工格子および強誘電体酸化物人工格子の製造方法
Han et al. Nanostructured ferroelectrics: fabrication and structure–property relations
TWI316752B (en) Vertical side wall active pin structures in a phase change memory and manufacturing methods
KR101078125B1 (ko) 다공성 물질을 이용한 비휘발성 나노 채널 메모리 소자
KR100647333B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
JPWO2005041303A1 (ja) 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
US20070045704A1 (en) Non-volatile, resistive memory cell based on metal oxide nanoparticles, process for manufacturing the same and memory cell arrangement of the same
WO2006013826A1 (ja) Ｂｉ層状化合物ナノプレート及びその配列体並びにそれらの製造方法とそれを用いた装置
JP2004273656A (ja) Ｅｐｉｒ素子及びそれを利用した半導体装置
Evans et al. Toward self-assembled ferroelectric random access memories: Hard-wired switching capacitor arrays with almost Tb/in. 2 densities
JP2018520522A (ja) 抵抗変化型メモリデバイスに用いるメモリ構造及びデータ記憶デバイスの製造に用いる方法
JP2016541109A (ja) ＳｉＯｘスイッチング素子の性能を改善するための多孔質ＳｉＯｘ材料
JP2005123361A (ja) 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法
CN109509753B (zh) 一种高密度无损读取的铁电畴壁存储器
TWI493549B (zh) 電阻式隨機存取記憶體
Guo et al. Self‐Rolling‐Up Enabled Ultrahigh‐Density Information Storage in Freestanding Single‐Crystalline Ferroic Oxide Films
JP2010199348A (ja) 半導体メモリとその製造方法
JP2008258616A (ja) 不揮発性記憶装置のストレージ及びその形成方法
JP2005052956A (ja) ナノ構造体、及びその製造方法
CN102157686A (zh) 一种表面阻态随电畴变化的存储器及其制备方法
KR100813517B1 (ko) 데이터 저장을 위한 강유전체 박막의 제조방법 및 이를이용한 강유전체 기록매체의 제조방법
US8581222B2 (en) Phase change memory device comprising bismuth-tellurium nanowires
JP2005118936A (ja) 強誘電体微細構造体及びその製造方法、並びに記録再生方式

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060823

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110419