JP2015176895A

JP2015176895A - 不揮発性メモリ

Info

Publication number: JP2015176895A
Application number: JP2014050159A
Authority: JP
Inventors: 久生宮崎; Hisao Miyazaki; 雄一山崎; Yuichi Yamazaki; 酒井　忠司; Tadashi Sakai; 忠司酒井
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2014-03-13
Filing date: 2014-03-13
Publication date: 2015-10-05
Anticipated expiration: 2034-03-13
Also published as: US20150263280A1; JP6169023B2

Abstract

【課題】消費電力の少ない不揮発性メモリを提供することを目的とする。
【解決手段】不揮発性メモリは、第１方向に伸びる複数本の第１導電型の第１配線層２Ａと、第１方向に対して交差した第２方向に伸びる複数本の第２導電型の第２配線層７Ａと、第１配線層２Ａと第２配線層７Ａの交点にメモリセル４Ａと、メモリセル４Ａの周辺と接続した吸蔵体５Ａと、メモリセル４Ａと吸蔵体５Ａのいずれかまたは両方に存在するインターカラント６Ａとを有する。
【選択図】図１

Description

実施形態は、不揮発性メモリに関する。

クロスポイント型メモリでは、正常にメモリを動作させるために選択セル以外のセルへの電流回り込みを回避する必要がある。通常はメモリ素子に直列に整流素子を挿入することで回り込みを回避する方法を採っている。しかし、この方法では整流素子を構成する薄膜、ｐｎ接合、を形成しなければならず、プロセスステップの増加やセル部膜厚の増加を招いてしまう。

一方、メモリデバイスの微細化は最も進んでおり、それに伴う金属配線の微細化による配線抵抗の増大が懸念されている。配線幅が１０ｎｍ前後の世代では、メモリデバイスとしての動作自体が難しくなると予測されている。そのため、金属に代わる配線材料が求められている。

特開２００９−２２４７７６

実施形態は、消費電力の少ない不揮発性メモリを提供することを目的とする。

実施形態の不揮発性メモリは、第１方向に伸びる複数本の第１導電型の第１配線層と、第１方向に対して交差した第２方向に伸びる複数本の第２導電型の第２配線層と、第１配線層と第２配線層の交点にメモリセルと、メモリセルの周辺と接続した吸蔵体と、メモリセルと吸蔵体のいずれかまたは両方に存在するインターカラントとを有する。

図１は、実施形態の不揮発性メモリの断面模式図である。図２は、実施形態の不揮発性メモリの説明図である。図３は、実施形態の不揮発性メモリの説明図である。図４は、実施形態の不揮発性メモリの説明図である。図５は、実施形態の不揮発性メモリの工程断面図である。図６は、実施形態の不揮発性メモリの工程断面図である。図７は、実施形態の不揮発性メモリの工程断面図である。

実施形態の不揮発性メモリは、第１方向に伸びる複数本の第１導電型の第１配線層と、第１方向に対して交差した第２方向に伸びる複数本の第２導電型の第２配線層と、第１配線層と第２配線層の間にメモリセルと、メモリセルの周辺と接続した吸蔵体と、メモリセルと吸蔵体のいずれかまたは両方に存在するインターカラントとを有する。

図１に実施形態の不揮発性メモリ１００の断面模式図を示す。不揮発性メモリ１００は、メモリ構造が２層積層してあり、基板１と、第１配線層２Ａと、絶縁層３Ａと、メモリセル４Ａと、吸蔵体５Ａと、インターカラント６Ａと、第２配線層７Ａと、第１配線層２Ｂと、絶縁層３Ｂと、メモリセル４Ｂと、吸蔵体５Ｂと、インターカラント６Ｂと、第２配線層７Ｂとを有する。なお、絶縁膜３Ｂは、断面図の切断位置と方向の関係で図示されていないが、第２配線層７Ａ、Ｂを挟むように存在する。図１の不揮発性メモリ１００は、第１配線層２と第２配線層７が交互に各２層積層した形態である。積層数は設計に応じて任意に変更可能である。第１配線層２と第２配線層７の導電型は逆でも良い。

基板１はＳｉなどの基板である。基板１には、電子回路が形成されていてもよい。

以下、第１導電型をｐ型、第２導電型をｎ型と仮定して説明する。
ｐ型の第１配線層２Ａ、Ｂは、第１方向に伸びる複数本のｐ型の配線層である。複数本の配線は、平行に配置される。第１配線層２Ａ、Ｂは、ｐ型の第１層状物質を含む。第１層状物質は、層状物質と層状物質の層間または層内または側壁に存在する元素又は化合物（ドーパント）を含む。

ｎ型の第２配線層７Ａ、Ｂは、第２方向に伸びる複数本のｎ型の配線層である。第２方向は、第１方向と異なる方向である。図１の概念図では、第２の方向は、第１の方向に対して９０°ずれている。第１の方向と第２の方向は、平行以外であれば良く、好ましくは直交する形態である。複数本の配線は、平行に配置される。第２配線層７Ａ、Ｂは、ｎ型の第２層状物質を含む。第２層状物質は、層状物質と層状物質の層間または層内または側壁に存在する元素又は化合物（ドーパント）を含む。複数本の配線の間には、絶縁膜３Ａ、Ｂを有する。絶縁膜３Ａ、Ｂは、各配線を絶縁する。

第１配線層２Ａ、Ｂと第２配線層７Ａ、Ｂは交互に複数積層される。第１配線層２Ａ、Ｂと第２配線層７Ａ、Ｂの交点には、ｐｎ接合又はｐｉｎ接合が存在する。ｐｎ接合又はｐｉｎ接合によって、整流性が得られ、メモリセルの読み書き時に選択セル以外への電流の回り込みを回避することができる。選択セル以外への電流の回り込みを回避することで、不揮発性メモリの消費電力を少なくすることができる。従って、電流の回り込みを防ぐ目的で用いられるダイオードは、実施形態の不揮発メモリでは不要である。

層状物質は、多層グラフェンなど導電性の観点から、層状物質は、多層グラフェンが好ましい。配線幅は１ｎｍ以上２０ｎｍ以下が好ましい。層状物質にグラフェンを用いる場合、配線幅が広いとバンドギャップが小さくなる。配線層のバンドギャップを０．１ｅＶ以上にする観点から、配線幅は、２０ｎｍ以下が好ましい。また、配線層のバンドギャップを０．１ｅＶ以上にする観点から、多層グラフェンのグラフェンエッジは、アームチェア型を含むことが好ましい。層状物質の層数は、配線抵抗を考慮して適宜選択するとこが出来る。層状物質に多層グラフェンを用いる場合の層数は、１０層以上３０層以下が好ましい。層数が少なすぎると、高抵抗へ変化した領域が相対的に多くなってしまい、配線としての機能に支障をきたす恐れがある。

第１配線層２Ａ、Ｂの層状物質に含まれるドーパントは、ホウ素、アルミニウム、ガリウム、酸素、硫黄、フッ素、塩素、臭素、ヨウ素、金、白金、イリジウム等の元素のいずれか１種以上の元素を含むことが好ましい。このような元素を層間に存在させることで、第１配線層２Ａ、Ｂをｐ型化することができる。

第２配線層７Ａ、Ｂの層状物質に含まれるドーパントは、窒素、リン、ヒ素、アルカリ金属、アルカリ希土類、ランタノイド等の元素を含むことが好ましい。このような元素を層間に存在させることで、第２配線層７Ａ、Ｂをｎ型化することができる。

複数本の配線の間には、絶縁膜３Ａ、Ｂを有する。絶縁膜３Ａ、Ｂは、複数本の配線を絶縁する。配線の本数は、設計に応じて任意に変更が可能である。絶縁膜３Ａ、Ｂは、典型的にはＳｉＯ_２等の酸化物である。絶縁膜３Ａ、Ｂの厚さは、第１配線層２Ａ、Ｂと第２配線層７Ａ、Ｂと同じであることがこのましい。

メモリセル４Ａ、Ｂは、第１配線層２Ａ、Ｂと第２配線層７Ａ、Ｂの交点にそれぞれ存在する。メモリセル４Ａ、Ｂは、空隙を有する。メモリセル４Ａ、Ｂは、空隙またはグラファイトやホウ素化合物などの層状物質と層状物質の層間の空隙とからなることが好ましい。少なくとも一部のメモリセル４Ａ、Ｂの空隙には、吸蔵体５Ａ、Ｂが吸蔵・放出したインターカラント６Ａ、Ｂが含まれることが好ましい。メモリセル４Ａ、Ｂ中のインターカラント６Ａ、Ｂの濃度によって、メモリセル４Ａ、Ｂの抵抗を変化させることができる。メモリセル４Ａ、Ｂ中のインターカラント６Ａ、Ｂの濃度が所要の濃度範囲内であること又はしきい値を上回るか下回るかのどちらであること、言い換えると、メモリセル４Ａ、４Ｂが所要の抵抗値範囲内であること又はしきい値となる抵抗値を上回るか下回るかのどちらであることがメモリセル４Ａ、４Ｂに記憶される。メモリセル４Ａ、Ｂの厚さは、例えば、０．５ｎｍ以上１０ｎｍ以下が典型的な値である。

１ビット／セルの不揮発メモリであれば、例えば、メモリセル４中のインターカラント６Ａ、Ｂが所要の濃度範囲Ａ内、例えば、インターカラント６Ａ、Ｂが存在しない又は所要濃度Ｘ以下の場合を、“０”（例えば、図１中のＬ領域）の情報を記憶している状態とすることができる。また、メモリセル４中のインターカラント６Ａ、Ｂが所要の濃度範囲Ｂ内、例えば、インターカラント６Ａ、Ｂが所要濃度Ｙ（Ｙ＞Ｘ）以上を、“１”（例えば、図１中のＨ領域）の情報を記憶している状態とすることができる。実施形態の不揮発メモリは、例えば、インターカラント濃度のしきい値を複数有するマルチビット型でもよい。

吸蔵体５Ａ、Ｂは、インターカラント６Ａ、Ｂを吸蔵・放出する絶縁体である。吸蔵体５Ａ、Ｂは、メモリセル４Ａ、Ｂとの間で、インターカラント６Ａ、Ｂの授受を行うため、メモリセル４の周辺部のうちの少なくとも１辺は、吸蔵体５Ａ、Ｂと接続する。メモリセル４Ａ、Ｂの周辺部の全辺が吸蔵体５Ａ、Ｂと接続することが好ましい。吸蔵体５Ａ、Ｂとしては、例えば、多孔質アルミナ、アモルファスカーボンや固体電解質などの吸蔵体５Ａ、Ｂとは異種の材料を吸蔵・放出する絶縁性の物質であれば、特に限定されるものではない。多孔質アルミナ、アモルファスカーボンと固体電解質などのうちいずれか１種以上を吸蔵体５Ａ、Ｂとして用いることができる。インターカラント６Ａ、Ｂの授受が可能であるならば、吸蔵体５Ａ、Ｂとメモリセル４Ａ、Ｂの間に、別の層が含まれていてもよい。吸蔵体５Ａ、Ｂの厚さは、メモリセル４Ａ、Ｂの厚さと同じであることが好ましい。

インターカラント６Ａ、Ｂは、メモリセル４Ａ、Ｂの抵抗を変化させる物質である。インターカラント６Ａ、Ｂは、メモリセル４Ａ、Ｂと吸蔵体５Ａ、Ｂのうちのいずれか又は両方に存在する。インターカラント６Ａ、Ｂは、メモリセル４と吸蔵体５間で行き来が可能であり、かつ、メモリセル４Ａ、Ｂと吸蔵体５Ａ、Ｂで保持される元素又は化合物である。インターカラント６Ａ、Ｂとしては、例えば、アルカリ金属、アルカリ希土類、ハロゲン化金属、ハロゲン分子、酸等が望ましい。インターカラント６Ａ、Ｂが例えば、アルカリ金属であると、メモリセル４Ａ、Ｂの抵抗を下げることができる。また、インターカラント６Ａ、Ｂが例えば、ハロゲン化金属、ハロゲン分子、酸であると、メモリセル４の抵抗を上げることができる。インターカラント６Ａ、Ｂは、メモリセル４Ａ、Ｂに印加された電場によって、メモリセル４Ａ、Ｂと吸蔵体５Ａ、Ｂ間を移動する。

次に、実施形態の不揮発性メモリのデータ書き込み、消去、保持について、図２−図４の説明図を参照して説明する。説明図に示した電場印加回路は例示であり、同様の機能を有する回路を不揮発性メモリに採用することができる。図２は、任意の第１配線層２と第２配線層７の交点に存在するメモリセル４に高濃度のインターカラント６を移動させる場合の説明図である。本説明では、インターカラント６は、負電荷を有するものとして説明する。図２では、３本ずつの第１配線層２と第２配線層が交差している。そして、各配線層のうち、２本目に図示するように、選択的に電圧を印加する。正電位側の配線層を太線で、負電位の配線層を細線で示してある。図２のように、電圧を印加すると、図中の矢印に示すような電場が発生し、太線の交点のメモリセル４に選択的に、インターカラント６が移動する。ここでは、この状態をデータが書き込まれた状態とする。そして、図１のＨの領域と同様の状態になる。なお、インターカラント６の移動を促進するため、第１配線層と第２配線層に印加する電圧に差を設け、それにより生じる電流によりメモリセル４の温度を上げてもよい。

ここで、電圧の印加を停止すると、図３の説明図の様に電場が消失する。電場が消失すると、電場によるインターカラント６の移動は停止する。

そして、図２とは、逆の電位を図４の説明図の様に印加すると、図２とは、逆向きの電場が発生する。負電位側の配線層を太破線で、正電位側の配線層を細線で示してある。図４の状態になると、太破線の交点のメモリセル４のインターカラント６は、選択的に吸蔵体５へ移動する。ここでは、この状態をデータが消去された状態とする。つまり、細線の交点のメモリセル４は、図１のＬの領域と同様の状態になる。なお、インターカラント６の移動を促進するため、第１配線層と第２配線層に印加する電圧に差を設け、それにより生じる電流によりメモリセル４の温度を上げてもよい。ここで、さらに、図３の説明図のように、電場が消失すると、電場によるインターカラント６の移動は停止する。

上記の様に、選択された任意のメモリセル４に情報を書き込み、消去及び保持させることができ、図示しない別の回路（ドライバ回路）で、インターカラント６が移動しない条件で、特定メモリセル４の抵抗値からデータの読み込みをすることができる。なお、インターカラント６の物質によっては、図２の条件で、インターカラント６がメモリセル４から吸蔵体５へ移動し、図４の条件では、インターカラント６が吸蔵体５からメモリセル４へ移動する。実施形態の電場印加回路は、不揮発性メモリのドライバ回路に組み込まれていてもよい。

次に、図１の不揮発メモリ１００の１層分のメモリ構造の製造方法の一例について、図５−図７の工程断面図を参照して説明する。まず、図５の工程断面図に示すように、基板１上に第１配線層２を形成する。これは例えば、基板１上に多層グラフェンを転写し、その後リソグラフィ、エッチング等の微細加工技術によりグラフェンを第１方向に配向した複数本の配線形状に加工する方法が挙げられる。第１配線層のドーピングは、配線形状に加工した後に、多層グラフェンをドーピングして多層グラフェンをｐ型化する。多層グラフェンのドーピングは、多層グラフェンをドーパントの雰囲気で処理し、層間または配線側壁にドーパントを導入すればよい。多層グラフェンのドーピングは、配線形状に加工する前でも良い。多層グラフェンのドーピングは、多層グラフェン層の成膜時に層内または層間にドーパントを含むようにしてもよい。また、多層グラフェンを配線形状に加工したグラフェンシートを基板に転写しても良い。また、多層グラフェンは、転写ではなく、基板上に触媒金属膜を形成して、化学気相成長法で多層グラフェンを成長させてもよい。多層グラフェンを化学気相成長法で成長させた場合は、多層グラフェンと基板との間に金属膜を有する。

次に、図６の工程断面図に示すように、複数本の第１配線層２の間に絶縁膜３を形成する。図５の部材の第１配線層２が形成された面の全面に絶縁膜を成膜する。絶縁膜は、第１配線層２をすべて覆う様に形成すればよい。そして、第１配線層２が露出するまで、例えば、化学機械研磨法により平坦化を行って絶縁膜３を形成する。

次に、図７の工程断面図に示すように、メモリセル４と吸蔵体５を形成する。メモリセル４が層状物質を有する場合は、層間を図５の部材の第１配線層２と絶縁膜３が形成された面に層状物質を形成し、第１配線層２と第２配線層７の交点にメモリセル４が配置されるように層状物質の加工をして、メモリセル４を形成する。次いで、メモリセル４が形成された面の全面に吸蔵体を成膜する。メモリセル４が露出するまで化学機械研磨法により平坦化を行う。そして、メモリセル４と吸蔵体５にインターカラント６を導入する。インターカラント６の雰囲気で図７の部材を処理すればよい。処理は、例えば、インターカラントを含むガスまたは薬液に部材７を曝露すればよい。その際、インターカラントの吸蔵を促すため、１００℃から７００℃程度の温度での加熱を行ってもよい。

そして、第２配線層７を形成する。第２配線層７は、メモリセル４を第１配線層２と第２配線層で挟むように形成する。第２配線層７の形成方法は、第２層間化合物を用いてｎ型化すること以外は、形状加工も含めて第１配線層２と同様である。ただし、メモリセル４が空隙の場合は、転写によって、第２配線層７が形成される。複数本の第２配線層７の間に絶縁膜３を、第１配線層の形成の際と同様に形成する。以降は、上記のプロセスを繰り返すことで、不揮発性メモリを３次元的に集積することも可能である。

以上、いくつかの実施形態を説明したが、これらの実施形態は例として掲示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１基板
２グラフェン配線層
３メモリセル
４絶縁層
５吸蔵体
６インターカラント
７グラフェン配線層

Claims

第１方向に伸びる複数本の第１導電型の第１配線層と、
前記第１方向に対して交差した第２方向に伸びる複数本の第２導電型の第２配線層と、
前記第１配線層と前記第２配線層の交点にメモリセルと、
前記メモリセルの周辺と接続した吸蔵体と、
前記メモリセルと前記吸蔵体のいずれかまたは両方に存在するインターカラントとを有することを特徴とする不揮発性メモリ。
前記メモリセルは、空隙を有することを特徴とする請求項１に記載の不揮発性メモリ。
前記メモリセルは、空隙と層状物質を有することを特徴とする請求項１又は２に記載の不揮発性メモリ。
前記第１配線層と前記第２配線層は、０．１ｅＶ以上のバンドギャップを有する多層グラフェン層であることを特徴とする請求項１乃至３のいずれか１項に記載の不揮発性メモリ。
前記インターカラントは、前記メモリセルの抵抗値を変化させる物質であって、
前記インターカラントは、前記メモリセルに発生した電場によって、前記メモリセルと前記吸蔵体の間を移動することが可能である請求項１乃至４のいずれか１項に記載の不揮発性メモリ。
前記吸蔵体は、絶縁性であることを特徴とする請求項１乃至５のいずれか１項に記載の不揮発性メモリ。
前記吸蔵体は、多孔質アルミナ、アモルファスカーボンと固体電解質のうちのいずれか１種以上であることを特徴とする請求項１乃至６のいずれか１項に記載の不揮発性メモリ。
任意のメモリセルに電場を印加する回路を更に有することを特徴とする請求項１乃至７のいずれか１項に記載の不揮発性メモリ。