CN105374933A - 磁存储器件及其形成方法 - Google Patents

磁存储器件及其形成方法 Download PDF

Info

Publication number
CN105374933A
CN105374933A CN201510500987.8A CN201510500987A CN105374933A CN 105374933 A CN105374933 A CN 105374933A CN 201510500987 A CN201510500987 A CN 201510500987A CN 105374933 A CN105374933 A CN 105374933A
Authority
CN
China
Prior art keywords
pattern
magnetic conductive
layer
magnetic
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510500987.8A
Other languages
English (en)
Other versions
CN105374933B (zh
Inventor
金起园
姜玟阿
朴淳五
朴容星
吴世忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105374933A publication Critical patent/CN105374933A/zh
Application granted granted Critical
Publication of CN105374933B publication Critical patent/CN105374933B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明构思提供磁存储器件及其形成方法。该方法包括：在基板上顺序地形成第一磁性导电层和盖层；图案化盖层和第一磁性导电层以形成第一磁性导电图案和盖图案；在基板上形成暴露盖图案的层间绝缘层；去除盖图案以暴露第一磁性导电图案；在第一磁性导电图案和层间绝缘层上形成隧穿势垒层和第二磁性导电层；以及图案化第二磁性导电层和隧穿势垒层以形成第二磁性导电图案和隧穿势垒图案。

Description

磁存储器件及其形成方法
技术领域
本发明构思涉及磁存储器件及其形成方法。
背景技术
半导体器件由于其小尺寸、多功能和低制造成本而被广泛地用于电子产业。半导体器件可以包括存储逻辑数据的半导体存储器件、处理逻辑数据的半导体逻辑器件和/或每个包括存储元件和逻辑元件的片上系统(SOC)。
由于半导体器已经随着电子产业的发展而被高度集成，已经引起了各种问题。例如，制造工艺的容限(margin)会减小并且半导体存储器件的单位单元的电阻会增大。因而，进行了各种研究来解决这些问题。
发明内容
本发明构思的实施方式可以提供能够改善磁隧道结的特性的磁存储器件。一些实施方式针对一种半导体器件，该半导体器件包括：接触插塞图案，在形成于基板上的第一层间电介质层中，接触插塞图案的顶表面和第一层间电介质层的顶表面实质上共平面；第一电极图案，在接触插塞图案上并导电地联接到接触插塞图案；第一磁性导电图案，在第一电极图案上；第二磁性导电图案，在第一磁性导电图案上；隧穿势垒图案，在第一磁性导电图案与第二磁性导电图案之间并具有其上形成第二磁性导电图案的第一表面以及与第一表面相反的第二表面；以及金属氧化物层，在隧穿势垒图案的第二表面的不与第一磁性导电图案接触的部分上以及在第一磁性导电图案的侧表面上。
在一些实施方式中，第一磁性导电图案包括第一部分和第二部分，该第一部分由第一磁性导电层的一部分形成，该第二部分由磁性恢复层的一部分形成。一些实施方式提供为，磁性恢复层包括与第一磁性导电层相同的材料并包括相对于第一磁性导电层减小的硼(B)浓度。在一些实施方式中，金属氧化物层由磁性恢复层的一部分的氧化形成。一些实施方式提供为，磁性恢复层包括在约至约的范围内的厚度。在一些实施方式中，磁性恢复层包括在约至约的范围内的厚度。
一些实施方式包括在第一层间电介质层上的第二层间电介质层。在一些实施方式中，金属氧化物层在第二层间电介质层上并包括磁性导电层的氧化物，并且第二层间电介质层包括非金属氧化物、非金属氮化物和/或非金属氮氧化物。一些实施方式提供为，该非金属氧化物、非金属氮化物和/或非金属氮氧化物包括硅氧化物、硅氮化物和/或硅氮氧化物。
一些实施方式包括在第二磁性导电图案上的第二电极图案。在一些实施方式中，第二电极图案、第二磁性导电图案和隧穿势垒图案的宽度大于第一电极图案和第一磁性导电图案的宽度。
一些实施方式包括在第一电极图案的侧壁和第一磁性导电图案的侧壁上的绝缘间隔物。在一些实施方式中，第二磁性导电图案包括在隧穿势垒图案上的第一被钉扎磁性导电图案、在第一被钉扎图案上的交换耦合图案以及在交换耦合图案上的第二被钉扎磁性导电图案。
本发明构思的一些实施方式针对一种形成磁存储器件的方法。这样的方法可以包括：在基板的包括导电区域的第一表面上形成下层间电介质层；在下层间电介质层中形成接触插塞，该接触插塞导电地联接到导电区域；在下层间电介质层上顺序地形成底部电极层和第一磁性导电层，底部电极层导电地联接到接触插塞；在第一磁性导电层上形成盖层；以及图案化底部电极层、第一磁性导电层和盖层以分别形成每个在实质上平行于基板的第一表面的方向上具有第一宽度的底部电极图案、第一磁性导电图案和盖图案。该方法还可以包括：在下层间电介质层上形成上层间电介质层，上层间电介质层和盖图案的顶表面共平面；进行蚀刻工艺以去除盖图案以及上层间电介质层的一部分；在上层间电介质层和第一磁性导电图案上形成隧穿势垒层；在隧穿势垒层上形成第二磁性导电层；以及图案化隧穿势垒层和第二磁性导电层以分别形成具有大于第一宽度的第二宽度的隧穿势垒图案和第二磁性导电图案。在一些实施方式中，进行蚀刻工艺以去除盖图案是在真空中进行的。
在一些实施方式中，形成盖层包括：形成第一子盖层，该第一子盖层包括钌(Ru)、铑(Rh)、钯(Pd)、银(Ag)、铼(Re)、锇(Os)、铱(Ir)、铂(Pt)、金(Au)、铜(Cu)以及其任何组合中的至少一种。一些实施方式提供为，第一子盖层掺杂有非晶元素，该非晶元素包括硼(B)、碳(C)、铍(Be)、硅(Si)、磷(P)、锗(Ge)、硒(Se)、锆(Zr)、锑(Sb)、碲(Te)和铪(Hf)中的至少一种。在一些实施方式中，形成盖层还包括在第一磁性导电层与第一子盖层之间形成第二子盖层，该第二子盖层包括镁(Mg)、镁钛(MgTi)、钛(Ti)、硼(B)、硅(Si)、铬(Cr)、锆(Zr)、铪(Hf)、钽(Ta)、铝(Al)、钨(W)和/或其氧化物和/或氮化物中的至少一种。
一些实施方式提供为，形成第二磁性导电层包括：在隧穿势垒层上形成第一被钉扎磁性导电层；在第一被钉扎磁性导电层上形成交换耦合层；以及在交换耦合层上形成第二被钉扎磁性导电层。
一些实施方式包括，在形成盖层之后且在形成第二磁性导电层之前，应用破坏真空的条件(vacuumbreakcondition)。
一些实施方式包括，在图案化隧穿势垒层和第二磁性导电层之前，在上磁性导电层上形成顶部电极层。在一些实施方式中，图案化隧穿势垒层和第二磁性导电层包括图案化隧穿势垒层、第二磁性导电层和顶部电极层以分别形成隧穿势垒图案、第二磁性导电图案和顶部电极图案。
一些实施方式包括在第一电极图案的侧壁和第一磁性导电图案的侧壁上形成绝缘间隔物。在一些实施方式中，绝缘间隔物包括金属氧化物、非金属氧化物、氮化物和/或氮氧化物。
一些实施方式提供为，进行蚀刻工艺以去除盖图案以及形成隧穿势垒层是在相同的腔室环境中顺序地进行的。
一些实施方式包括，在形成隧穿势垒层之前，形成磁性恢复层，该磁性恢复层包括与第一磁性导电图案相同的材料以及相对于第一磁性导电层减小的硼(B)浓度。在一些实施方式中，图案化隧穿势垒层和第二磁性导电层还包括图案化磁性恢复层以形成具有第二宽度的磁性恢复图案。一些实施方式包括进行热处理以将磁性恢复层的暴露部分从导电材料转换成绝缘材料。在一些实施方式中，磁性恢复层包括从约至约的厚度。在一些实施方式中，磁性恢复层包括从约至约的厚度。
一些实施方式提供为，上层间电介质层包括非金属氧化物、非金属氮化物和/或非金属氮氧化物。
本发明构思的一些实施方式针对形成磁存储器件的方法。这样的方法可以包括：在基板上顺序地形成第一磁性导电层和盖层；图案化盖层和第一磁性导电层以形成具有第一宽度的第一磁性导电图案和盖图案；在基板上形成暴露盖图案的层间绝缘层；去除盖图案以暴露第一磁性导电图案；在第一磁性导电图案的侧壁上形成绝缘间隔物；在第一磁性导电图案和层间绝缘层上形成隧穿势垒层和第二磁性导电层；以及图案化第二磁性导电层和隧穿势垒层以形成具有比第一宽度大的第二宽度的第二磁性导电图案和隧穿势垒图案。
一些实施方式包括，在形成隧穿势垒层之前，形成磁性恢复层，该磁性恢复层包括与第一磁性导电图案相同的材料以及相对于第一磁性导电层减小的硼(B)浓度。在一些实施方式中，图案化第二磁性导电层和隧穿势垒层还包括图案化磁性恢复层以形成磁性恢复图案。一些实施方式包括进行热处理以将磁性恢复层的暴露部分从导电材料转换成绝缘材料。在一些实施方式中，磁性恢复层包括从约至约的厚度。
应指出，关于一个实施方式描述的本发明构思的各方面可以被结合到不同的实施方式中，虽然没有关于其特别说明。也就是，所有的实施方式和/或任何实施方式的特征可以以任何方式/组合来结合。本发明构思的这些和其它的目的和/或方面在以下阐述的说明书中被详细地解释。
附图说明
考虑到附图以及伴随的详细说明，本发明构思将变得更加明显。
图1是示出根据本发明构思的一些实施方式的磁存储器件的示意性方框图。
图2至图8是示出根据本发明构思的一些实施方式的形成磁存储器件的方法的截面图。
图9是示出根据本发明构思的一些实施方式的磁存储器件的平面图。
图10是沿图9的线I-I'和II-II'截取的截面图。
图11至图13、图14A和图15A是与图9的线I-I'和II-II'相对应的截面图，用于示出根据本发明构思的一些实施方式的形成磁存储器件的方法。
图14B和图15B分别是图14A和图15A的部分“A”的放大图。
图16是示出根据本发明构思的一些其它实施方式的磁存储器件的平面图。
图17是沿图16的线I-I'和II-II'截取的截面图。
图18是示出根据本发明构思的一些其它实施方式的磁存储器件的平面图。
图19是沿图18的线I-I'和II-II'截取的截面图。
图20是示出根据本发明构思的一些其它实施方式的磁存储器件的平面图。
图21是沿图20的线I-I'和II-II'截取的截面图。
图22是示出包括根据本发明构思的一些实施方式的磁存储器件的电子系统的示例的示意性方框图。
图23是示出包括根据本发明构思的一些实施方式的磁存储器件的存储卡的示例的示意性方框图。
图24是示出包括根据本发明构思的一些实施方式的磁存储器件的信息处理系统的示例的示意性方框图。
具体实施方式
在下文将参照附图更全面地描述本发明构思，附图中示出了本发明构思的示例性实施方式。本发明构思的优点和特征及其实现方法将从以下的示范性实施方式而变得明显，将参照附图更详细地描述以下的示范性实施方式。然而，应当指出，本发明构思不限于以下的示范性实施方式，而是可以以各种形式实现。因此，示范性实施方式仅被提供来公开本发明构思并让本领域技术人员了解本发明构思的范畴。在附图中，本发明构思的实施方式不限于这里提供的特定示例，并且为了清晰被夸大。
这里使用的术语仅是为了描述特定实施方式的目的，而不意在限制本发明。当在这里使用时，单数术语“一”、“一个”和“该”也旨在包括复数形式，除非上下文另外清晰地表示。当在这里使用时，术语“和/或”包括一个或多个相关列举项目的任意和所有组合。将理解，当一元件被称为“连接”或“联接”到另一元件时，它可以直接连接或联接到该另一元件或者可以存在居间元件。
类似地，将理解，当一元件诸如层、区域或基板被称为“在”另一元件“上”时，它可以直接在该另一元件上，或者可以存在居间元件。相反，术语“直接”表示没有居间元件。还将理解，当在这里使用时，术语“包括”、“含有”和/或“包含”指定所述特征、整数、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其它特征、整数、步骤、操作、元件、部件和/或其组的存在或添加。
另外，将通过作为本发明构思的理想示范性视图的截面图来描述详细说明中的实施方式。因此，示范性视图的形状可以根据制造技术和/或容许误差改变。因此，本发明构思的实施方式不限于示范性视图中示出的特定形状，而是可以包括可根据制造工艺产生的其它形状。附图中例示的区域具有一般的性质，并用于示出元件的特定形状。因此，这不应被解释为限于本发明构思的范围。
还将理解，虽然这里可以使用术语第一、第二、第三等来描述不同的元件，但是这些元件不应受到这些术语限制。这些术语仅用于将一个元件与另一元件区别开。因此，在一些实施方式中的第一元件可以在其它实施方式中被称为第二元件，而没有背离本发明的教导。这里说明和示出的本发明构思的各方面的示范性实施方式包括它们的补充对应物。相同的附图标记或相同的参考符号在整个说明书中表示相同的元件。
此外，这里参照作为理想化的示范性图示的截面图和/或平面图描述示范性实施方式。因此，由例如制造技术和/或公差引起的图示形状的偏离是可预期的。因此，示范性实施方式不应被解释为限于这里示出的区域的形状，而是将包括例如由制造引起的形状偏离。例如，被示出为矩形的蚀刻区域将通常具有圆化或弯曲的特征。因而，附图中示出的区域在本质上是示意性的，它们的形状不旨在示出器件的区域的实际形状，并且不旨在限制示例实施方式的范围。
如本发明实体所理解的，根据这里描述的不同实施方式的器件和形成器件的方法可以被包含在诸如集成电路的微电子器件中，其中根据这里描述的不同实施方式的多个器件被集成在相同的微电子器件中。因此，这里示出的截面图可以在微电子器件中的两个不同方向(它们不需要垂直)上重复。因而，包含根据这里描述的不同实施方式的器件的微电子器件的平面图可以包括基于微电子器件的功能而成阵列和/或二维图案的多个器件。
根据这里描述的不同实施方式的器件可以根据微电子器件的功能而配置于其它器件之间。此外，根据这里描述的不同实施方式的微电子器件可以在可垂直于所述两个不同方向的第三方向上重复，以提供三维集成电路。
因此，这里示出的截面图提供对于根据这里描述的不同实施方式的沿着平面图中的两个不同方向和/或透视图中的三个不同方向延伸的多个器件的支持。例如，当在器件/结构的截面图中示出单个有源区时，该器件/结构可以包括多个有源区以及在其上的晶体管结构(或存储单元结构、栅结构等，根据情况而定)，如将由该器件/结构的平面图示出的。
图1是示出根据本发明构思的示例实施方式的磁存储器件的示意性方框图。
参照图1，磁存储器件可以包括存储单元阵列1、行解码器2、列选择电路3、读/写电路4和控制逻辑电路5。
存储单元阵列1可以包括多条字线、多条位线以及连接到字线和位线的交叉点的存储单元。将参照图8更详细地描述存储单元阵列1的结构。
行解码器2可以通过字线连接到存储单元阵列1。行解码器2可以解码从外部系统输入的地址信号以选择字线中的一条。
列选择电路3可以通过位线连接到存储单元阵列1，并可以解码从外部系统输入的地址信号以选择位线中的一条。由列选择电路3选择的位线可以连接到读/写电路4。
读/写电路4可以提供用于响应于控制逻辑电路5的控制信号而访问所选择的存储单元的位线偏压(bias)。读/写电路4可以向所选择的位线提供位线电压，因此输入的数据可以被写入存储单元中或者数据可以从存储单元读出。
控制逻辑电路5可以响应于从外部系统提供的指令信号而输出控制半导体存储器件的控制信号。从控制逻辑电路5输出的控制信号可以控制读/写电路4。
图2至图8是示出根据本发明构思的一些实施方式的形成磁存储器件的方法的截面图。
参照图2，提供基板10。基板10可以是硅基板、锗基板和/或硅锗基板。基板10可以具有导电区域(未示出)。
下层间绝缘层20可以形成在基板10上。下层间绝缘层20可以由氧化物(例如，硅氧化物)、氮化物(例如，硅氮化物)和/或氮氧化物(例如，硅氮氧化物)形成。连接到导电区域(未示出)的接触插塞22可以形成在下层间绝缘层20中。接触插塞22可以包括用掺杂剂掺杂的半导体材料(例如，被掺杂的硅)、金属(例如，钨、铝、钛和/或钽)、导电的金属氮化物(例如，钛氮化物、钽氮化物和/或钨氮化物)和/或金属-半导体化合物(例如，金属硅化物)中的至少一种。
底部电极层31可以形成在下层间绝缘层20上。底部电极层31可以交叠接触插塞22并可以连接到接触插塞22。底部电极层31可以包括导电的金属氮化物(例如，钛氮化物和/或钽氮化物)、过渡金属(例如，钛和/或钽)、和/或稀土金属(例如，钌和/或铂)中的至少一种。
第一磁性导电层33可以形成在底部电极层31上。第一磁性导电层33可以具有约的厚度。第一磁性导电层33可以具有可变的磁化方向。第一磁性导电层33可以包括铁磁材料并可以具有平行于基板10的顶表面的磁化方向。在此情形下，第一磁性导电层33可以包括铁和钴中的至少一种。例如，第一磁性导电层33可以包括钴-铁-硼(CoFeB)、铁-硼(FeB)、钴-铁(CoFe)、钴-铁-铂(CoFePt)、钴-铁-钯(CoFePd)、钴-铁-铬(CoFeCr)、钴-铁-铽(CoFeTb)、钴-铁-钆(CoFeGd)和/或钴-铁-镍(CoFeNi)中的至少一种。在一些实施方式中，第一磁性导电层33的磁化方向可以实质上垂直于基板10的顶表面。在此情形下，第一磁性导电层33可以包括垂直磁性材料(例如，CoFeTb、CoFeGd、CoFeDy和/或CoTb)、具有L10结构的垂直磁性材料、具有密排六方(HCP)晶格结构的钴-铂(CoPt)或多层结构(例如，Co/Pt或Co/Pd)。这里，具有L10结构的垂直磁性材料可以包括L10结构的铁-铂(FePt)、L10结构的铁-钯(FePd)、L10结构的钴-钯(CoPd)、和/或L10结构的钴-铂(CoPt)中的至少一种。
盖层35可以形成在第一磁性导电层33上。盖层35可以保护设置在盖层35下面的第一磁性导电层33。盖层35可以包括第一子盖层35a。第一子盖层35a的厚度可以在约至约的范围内。第一子盖层35a可以包括具有抗氧化和抗腐蚀性的贵金属。例如，第一子盖层35a可以包括钌(Ru)、铑(Rh)、钯(Pd)、银(Ag)、铼(Re)、锇(Os)、铱(Ir)、铂(Pt)、金(Au)、铜(Cu)和/或其任何合金中的至少一种。此外，第一子盖层35a可以被另外地掺杂有非晶元素(例如，硼(B)、碳(C)、铍(Be)、硅(Si)、磷(P)、锗(Ge)、硒(Se)、锆(Zr)、锑(Sb)、碲(Te)和/或铪(Hf))。因此，第一子盖层35a可以具有非晶相以改善第一子盖层35a对第一磁性导电层33的保护能力。盖层35还可以包括设置在第一磁性导电层33与第一子盖层35a之间的第二子盖层35b。第二子盖层35b可以在形成第一子盖层35a之前形成。第二子盖层35b可以包括镁(Mg)、镁钛(MgTi)、钛(Ti)、硼(B)、硅(Si)、铬(Cr)、锆(Zr)、铪(Hf)、钽(Ta)和/或铝(Al)中的至少一种的氧化物或氮化物。第二子盖层35b可以防止第一子盖层35a的材料在随后的工艺期间渗入到第一磁性导电层33中。第二子盖层35b的厚度可以在约至约的范围内。第一掩模图案HM1可以形成在盖层35上。
参照图3，盖层35、第一磁性导电层33和底部电极层31可以通过利用第一掩模图案HM1的蚀刻工艺被顺序地图案化以形成盖图案36、下磁性导电图案MS1和底部电极BE。下磁性导电图案MS1可以是自由层。蚀刻工艺可以是干法蚀刻工艺。第一掩模图案HM1可以包括硅氮化物。
在一些实施方式中，对应于自由层的第一磁性导电层33的厚度可以小于以下描述的第二磁性导电层50的厚度。因而，当进行蚀刻工艺以形成下磁性导电图案MS1时，可以降低蚀刻工艺的负担并可以减少蚀刻副产物的量。
在一些实施方式中，在进行蚀刻工艺之后，绝缘侧壁间隔物32可以形成在第一掩模图案HM1、盖图案36、下磁性导电图案MS1和底部电极BE的侧表面上。一些实施方式提供为，绝缘侧壁间隔物32可以包括金属氧化物、非金属氧化物(例如，硅氧化物)、氮化物(例如，硅氮化物)和/或氮氧化物(例如，硅氮氧化物)。
参照图4，上层间绝缘层40可以被形成以覆盖盖图案36、下磁性导电图案MS1和底部电极BE。一些非限制实施方式提供为，绝缘侧壁间隔物32可以被上层间绝缘层40覆盖。上层间绝缘层40可以由氧化物(例如，硅氧化物)、氮化物(例如，硅氮化物)和/或氮氧化物(例如，硅氮氧化物)形成。上层间绝缘层40可以被平坦化以暴露绝缘侧壁间隔物32的顶表面和/或盖图案36。上层间绝缘层40可以利用化学机械抛光(CMP)工艺来平坦化。盖图案36、下磁性导电图案MS1和底部电极BE可以在蚀刻工艺和CMP工艺期间暴露在大气中。在此暴露期间，盖图案36可以防止下磁性导电图案MS1的顶表面被氧化而产生粗糙的氧化物层。
如果不存在盖图案36，则下磁性导电图案MS1的顶表面会被氧化为具有RMS(均方根)的表面粗糙度。然而，根据本发明构思，下磁性导电图案MS1的顶表面可以由于盖图案36而很难被氧化。因此，根据本发明构思的下磁性导电图案MS1的顶表面可以具有RMS或更小的表面粗糙度。这将在后面详细描述。
参照图5，盖图案36可以在高真空(例如，约10-8Torr)中被去除。去除盖图案36可以包括在真空中使用离子束或等离子体的物理蚀刻工艺。惰性气体(例如，氩(Ar)、氦(He)、氖(Ne)、氪(Kr)和/或氙(Xe))可以在去除盖图案36时用作蚀刻气体。氢(H2)气、氧(O2)气、氮(N2)气和/或碳氟化合物(CFx)气体可以被添加到该蚀刻气体。下磁性导电图案MS1可以通过去除盖图案36而暴露。在此时，下磁性导电图案MS1会具有被损伤的顶表面。在一些实施方式中，如果下磁性导电图案MS1包括钴-铁-硼(CoFeB)，则下磁性导电图案MS1的上部会包含过量的硼(B)。这是因为下磁性导电图案MS1的上部的钴(Co)和/或铁(Fe)被物理蚀刻工艺消耗。
参照图6，磁性恢复层37可以形成在下磁性导电图案MS1和上层间绝缘层40上。磁性恢复层37可以包括与下磁性导电图案MS1相同的材料。例如，磁性恢复层37可以包括钴-铁-硼(CoFeB)或铁-硼(FeB)。在此情形下，磁性恢复层37的硼(B)浓度可以低于下磁性导电图案MS1的硼(B)浓度。磁性恢复层37可以通过随后的热处理工艺补救下磁性导电图案MS1的损伤。换言之，下磁性导电图案MS1的包含过量硼(B)的损伤可以通过其中硼浓度被控制的磁性恢复层37来补救。磁性恢复层37可以具有约至约的厚度。具体地，磁性恢复层37可以具有约至约的厚度。更具体地，磁性恢复层37可以具有约至约的厚度。虽然在图6中未示出，但是一些实施方式提供为，磁性恢复层37在形成盖图案36之前形成并因此包括与下磁性导电图案MS1和底部电极BE相同的宽度。在一些实施方式中，绝缘侧壁间隔物32形成在磁性恢复层RL的侧壁上。
隧穿势垒层51可以形成在磁性恢复层37上。隧穿势垒层51可以包括镁氧化物、钛氧化物、铝氧化物、镁-锌氧化物和/或镁-硼氧化物中的至少一种。
第二磁性导电层50可以形成在隧穿势垒层51上。第二磁性导电层50可以包括顺序层叠的第一铁磁层53、交换耦合层55和第二铁磁层57。第一和第二铁磁层53和57的厚度的每个可以大于第一磁性导电层33的厚度。第一铁磁层53的磁化方向可以与第二铁磁层57的磁化方向相反或者反平行。
第一和第二铁磁层53和57可以包括铁磁材料并可以具有平行于基板10的顶表面的磁化方向。在此情形下，第一和第二铁磁层53和57的每个可以包括钴-铁-硼(CoFeB)、铁-硼(FeB)、钴-铁(CoFe)、钴-铁-铂(CoFePt)、钴-铁-钯(CoFePd)、钴-铁-铬(CoFeCr)、钴-铁-铽(CoFeTb)、钴-铁-钆(CoFeGd)和/或钴-铁-镍(CoFeNi)中的至少一种。在一些实施方式中，第一和第二铁磁层53和57的磁化方向可以实质上垂直于基板10的顶表面。在此情形下，第一和第二铁磁层53和57的每个可以包括垂直磁性材料(例如，CoFeTb、CoFeGd、CoFeDy和/或CoTb)、具有L10结构的垂直磁性材料、具有密排六方(HCP)晶格结构的钴-铂(CoPt)或多层结构(例如，Co/Pt或Co/Pd)。这里，具有L10结构的垂直磁性材料可以包括L10结构的铁-铂(FePt)、L10结构的铁-钯(FePd)、L10结构的钴-钯(CoPd)、和/或L10结构的钴-铂(CoPt)中的至少一种。
交换耦合层55可以包括含有非磁性过渡金属的非磁性金属元素中的至少一种。例如，交换耦合层55可以包括镁(Mg)、铝(Al)、钛(Ti)、铬(Cr)、钌(Ru)、铜(Cu)、锌(Zn)、钽(Ta)、金(Au)、银(Ag)、钯(Pd)、铑(Rh)、铱(Ir)、钼(Mo)、钒(V)、钨(W)、铌(Nb)、锆(Zr)、钇(Y)和/或铪(Hf)中的至少一种。
顶部电极层60可以形成在第二磁性导电层50上。顶部电极层60可以包括导电的金属氮化物(例如，钛氮化物和/或钽氮化物)、过渡金属(例如，钛和/或钽)和/或稀土金属(例如，钌和/或铂)中的至少一种。
参照图5和图6的工艺可以在基板10没有暴露在大气中的状态下在真空中连续地进行。因此，尽管盖图案36被去除，但是下磁性导电图案MS1也可以被保护而免受外部气氛影响。
参照图7，顶部电极层60、第二磁性导电层50、隧穿势垒层51和磁性恢复层37可以利用第二掩模图案HM2来图案化。第二掩模图案HM2可以包括硅氮化物。结果，可以形成顶部电极TE和上磁性导电图案MS2。另外，隧穿势垒图案TBL和磁性恢复图案RL可以形成在上磁性导电图案MS2和下磁性导电图案MS1之间。上磁性导电图案MS2可以是具有固定的磁化方向的被钉扎图案。上磁性导电图案MS2可以包括第一被钉扎图案PL1、第二被钉扎图案PL2以及设置在第一和第二被钉扎图案PL1和PL2之间的交换耦合图案CS。磁隧道结MTJ可以包括下磁性导电图案MS1、隧穿势垒图案TBL和上磁性导电图案MS2。磁性恢复图案RL可以设置在下磁性导电图案MS1和隧穿势垒图案TBL之间。
顶部电极TE、上磁性导电图案MS2、隧穿势垒图案TBL和磁性恢复图案RL可以构成上结构。上结构的底表面的宽度W2可以大于下磁性导电图案MS1的顶表面的宽度W1，因此磁性恢复图案RL的一部分可以直接接触上层间绝缘层40。
参照图8，可以进行包括热处理工艺的后续工艺，因此磁性恢复图案RL的与上层间绝缘层40接触的部分可以变成金属氧化物层38。金属氧化物层38可以是磁性恢复图案RL的氧化物。隧穿势垒图案TBL的一部分可以垂直地交叠上层间绝缘层40。换言之，隧穿势垒图案TBL可以具有比下磁性导电图案MS1大的宽度，并可以延伸到上层间绝缘层40之上。金属氧化物层38可以形成在隧穿势垒图案TBL和上层间绝缘层40之间。
磁性恢复图案RL和其下的下磁性导电图案MS1可以通过热处理工艺而构成一个联合体(unitedbody)。换言之，磁性恢复图案RL可以通过热处理工艺而转变为下磁性导电图案MS1的一部分。
根据本发明构思，由于图4的盖图案36的存在，磁隧道结MTJ的隧穿磁阻(TMR)比例在120％至140％的范围内并且磁隧道结MTJ的电阻面积乘积(RA)在20Ω·cm2至40Ω·cm2的范围内。根据本发明构思的一些实施方式，隧穿势垒图案TBL和下磁性导电图案MS1之间的界面可以具有RMS或更小的粗糙度。
另一方面，如果图4的盖图案36不存在，则下磁性导电图案MS1的顶表面会被损伤。在此情形下，尽管进行了补救工艺(curingprocess)诸如热处理工艺，但是磁隧道结MTJ的隧穿磁阻(TMR)比例是100％或更小并且磁隧道结MTJ的电阻面积乘积(RA)在50Ω·cm2至60Ω·cm2的范围内。因此，尽管去除了在下磁性导电图案MS1的顶表面上产生的粗糙氧化物层，但是下磁性导电图案MS1和隧穿势垒图案TBL之间的界面特性也会劣化。换言之，如果下磁性导电图案MS1的顶表面被损伤，则磁隧道结MTJ的特性不能被恢复。
根据本发明构思的一些实施方式，可以防止磁隧道结MTJ的特性由于下磁性导电图案MS1的顶表面的损伤而劣化。
图9是示出根据本发明构思的一些实施方式的磁存储器件的平面图，图10是沿图9的线I-I'和II-II'截取的截面图。
参照图9和图10，提供基板100(例如，半导体基板)。基板100可以是硅基板、锗基板或硅锗基板。基板100可以具有第一导电类型。器件隔离图案101可以形成在基板100中。器件隔离图案101可以限定有源线图案ALP。如图9所示，有源线图案ALP可以沿第一方向D1平行地延伸，并且当从平面图观看时可以具有线形形状。器件隔离图案101和有源线图案ALP可以在垂直于第一方向D1的第二方向D2上交替地布置。有源线图案ALP可以掺杂有第一导电类型的掺杂剂。
隔离凹入区域104可以交叉有源线图案ALP和器件隔离图案101。当从平面图观看时，隔离凹入区域104可以具有沿第二方向D2平行延伸的凹槽形状。隔离凹入区域104可以将有源线图案ALP划分成有源图案CA。每个有源图案CA可以是有源线图案ALP的设置在彼此相邻的一对隔离凹入区域104之间的部分。换言之，每个有源图案CA可以通过彼此相邻的一对器件隔离图案101和彼此相邻的一对隔离凹入区域104来限定。当从平面图观看时，有源图案CA可以布置成沿第一和第二方向D1和D2的矩阵形式。
至少一个栅凹入区域103可以交叉沿第二方向D2布置的有源图案CA。栅凹入区域103可以具有平行于隔离凹入区域104延伸的凹槽形状。在一些实施方式中，一对栅凹入区域103可以交叉每个有源图案CA。在此情形下，一对单元晶体管可以形成在每个有源图案CA处。
栅凹入区域103的深度可以实质上等于隔离凹入区域104的深度。栅凹入区域103的宽度可以等于或不同于隔离凹入区域104的宽度。栅凹入区域103和隔离凹入区域104的每个的深度可以小于器件隔离图案101的深度。
字线WL可以设置在每个栅凹入区域103中。单元栅电介质层105可以设置在字线WL与每个栅凹入区域103的内表面之间。由于栅凹入区域103的形状，字线WL可以具有在第二方向D2上延伸的线形状。单元晶体管可以包括字线WL以及通过栅凹入区域103而凹入的沟道区。
隔离线IL可以设置在每个隔离凹入区域104中。隔离栅电介质层106可以设置在隔离线IL与每个隔离凹入区域104的内表面之间。隔离线IL可以具有在第二方向D2上延伸的线形状。
栅掩模图案108可以设置在字线WL和隔离线IL的每个上。字线WL的顶表面和隔离线IL的顶表面可以分别低于栅凹入区域103的顶部和隔离凹入区域104的顶部。栅掩模图案108可以设置在栅凹入区域103和隔离凹入区域104中。栅掩模图案108的顶表面可以与基板100的顶表面实质上共平面。
当磁存储器件运行时，隔离电压可以被施加到隔离线IL。隔离电压可以防止沟道形成在隔离凹入区域104下面。换言之，隔离线IL下面的隔离沟道区可以通过隔离电压断开。因而，从每个有源线图案ALP划分的有源图案CA可以彼此电隔离。例如，如果有源线图案ALP用P型掺杂剂掺杂，则隔离电压可以是接地电压或负电压。
例如，字线WL可以包括掺杂有掺杂剂的半导体材料(例如，掺杂的硅)、金属(例如，钨、铝、钛和/或钽)、导电的金属氮化物(例如，钛氮化物、钽氮化物和/或钨氮化物)和/或金属-半导体化合物(例如，金属硅化物)中的至少一种。在一些实施方式中，隔离线IL可以由与字线WL相同的材料形成。例如，单元栅电介质层105和隔离栅电介质层106可以包括硅氧化物、硅氮化物、硅氮氧化物和/或高k电介质(例如，绝缘的金属氧化物诸如铪氧化物和/或铝氧化物)中的至少一种。栅掩模图案108可以包括例如硅氧化物、硅氮化物和/或硅氮氧化物中的至少一种。
第一掺杂区111可以设置在彼此相邻的字线WL之间的每个有源图案CA中。第二掺杂区112可以设置在彼此相邻的字线WL与隔离线IL之间的每个有源图案CA中。在一些实施方式中，第一掺杂区111可以设置在每个有源图案CA的中心部分中，一对第二掺杂区112可以分别设置在每个有源图案CA的两个边缘部分中。因此，形成在每个有源图案CA处的一对单元晶体管可以共用第一掺杂区111。第一和第二掺杂区111和112可以对应于单元晶体管的源/漏区。第一和第二掺杂区111和112可以掺杂有与第一导电类型不同的第二导电类型的掺杂剂。第一和第二导电类型中的一个可以是N型，第一和第二导电类型中的另一个可以是P型。
第一层间绝缘层120可以设置在基板100上。第一层间绝缘层120可以由例如硅氧化物形成。源极线SL可以分别填充形成在第一层间绝缘层120中的源极凹槽。源极线SL可以在第二方向D2上平行地延伸。每条源极线SL可以包括掺杂有掺杂剂的半导体材料(例如，掺杂的硅)、金属(例如，钨、铝、钛和/或钽)、导电的金属氮化物(例如，钛氮化物、钽氮化物和/或钨氮化物)和/或金属-半导体化合物(例如，金属硅化物)中的至少一种。每条源极线SL可以共同电连接到布置在第二方向D2上的第一掺杂区111。第一接触插塞122可以设置在形成于第一层间绝缘层120中的第一接触孔中从而分别连接到第二掺杂区112。第一接触插塞122可以由与源极线SL相同的材料形成。源极线SL的顶表面和第一接触插塞122的顶表面可以与第一层间绝缘层120的顶表面实质上共平面。
盖绝缘层124可以设置在第一层间绝缘层120上。盖绝缘层124可以覆盖源极线SL的顶表面。盖绝缘层124可以由相对于第一层间绝缘层120具有蚀刻选择性的绝缘材料形成。在一些实施方式中，第一层间绝缘层120可以由例如硅氧化物形成，盖绝缘层124可以由例如硅氮化物和/或硅氮氧化物形成。
第二层间绝缘层130可以设置在盖绝缘层124上。第二层间绝缘层130可以由例如硅氧化物形成。
第二接触插塞132可以顺序地穿过第二层间绝缘层130和盖绝缘层124。第二接触插塞132可以分别通过第一接触插塞122电连接到第二掺杂区112。在一些实施方式中，欧姆图案(未示出)可以设置在第二接触插塞132和第一接触插塞122之间、在第一接触插塞122和第二掺杂区112之间、以及在源极线SL和第一掺杂区111之间。欧姆图案可以包括金属-半导体化合物(例如，金属硅化物诸如钴硅化物或钛硅化物)。
多个存储元件ME可以设置在第二层间绝缘层130上。每个存储元件ME可以包括底部电极BE、磁隧道结MTJ和顶部电极TE。更详细地，磁隧道结MTJ可以具有图8中示出的结构。图10的部分“A”对应于图8的部分“A”。磁隧道结MTJ可以包括下磁性导电图案MS1和上磁性导电图案MS2。如图8所示，隧穿势垒图案TBL设置在下磁性导电图案MS1和上磁性导电图案MS2之间。磁性恢复图案RL可以设置在下磁性导电图案MS1和隧穿势垒图案TBL之间。可选地，磁性恢复图案RL和下磁性导电图案MS1可以构成如参照图8描述的一个联合体。
在一些实施方式中，下磁性导电图案MS1和上磁性导电图案MS2的每个可以具有通过图案化工艺形成的岛形状。具有岛形状的下磁性导电图案MS1和上磁性导电图案MS2可以垂直地交叠每个第二接触插塞132。
第三层间绝缘层140可以形成在第二层间绝缘层130上并可以与底部电极BE的侧壁和下磁性导电图案MS1的侧壁接触。第四层间绝缘层150可以形成在第三层间绝缘层140上并可以与上磁性导电图案MS2的侧壁和顶部电极TE的侧壁接触。第四层间绝缘层150可以暴露顶部电极TE的顶表面。
位线BL可以设置在第四层间绝缘层150上。位线BL可以在第一方向D1上延伸。位线BL可以共同连接到在第一方向D1上布置的多个存储元件ME。接触插塞可以不存在于位线BL与每个存储元件ME之间。因此，磁存储器件的制造工艺可以被简化并且位线BL与每个存储元件ME之间的接触电阻可以降低。此外，位线BL与存储元件ME之间的接触电阻的分散(dispersion)可以减少。
图11至图13、图14A和图15A是与图9的线I-I和II-II'相对应的截面图，用于示出根据本发明构思的一些实施方式的形成磁存储器件的方法。
参照图9和图11，提供基板100。基板100可以是硅基板、锗基板和/或硅锗基板。基板100可以具有第一导电类型。
器件隔离图案101可以形成在基板100中以限定有源线图案ALP。有源线图案ALP可以沿图9的第一方向D1平行地延伸。器件隔离图案101可以利用浅沟槽隔离(STI)技术形成。
有源线图案ALP和器件隔离图案101可以被图案化以形成在图9的第二方向D2上彼此平行地延伸的栅凹入区域103和隔离凹入区域104。隔离凹入区域104可以将每个有源线图案ALP划分成多个有源图案CA。栅凹入区域103可以交叉有源图案CA。栅凹入区域103和隔离凹入区域104的每个的深度可以小于器件隔离图案101的深度。
单元栅电介质层105可以形成在每个栅凹入区域103的内表面上以具有实质上均一的厚度。隔离栅电介质层106可以形成在每个隔离凹入区域104的内表面上以具有实质上均一的厚度。在一些实施方式中，单元栅电介质层105和隔离栅电介质层106可以被同时形成。单元栅电介质层105和隔离栅电介质层106可以是通过热氧化基板100而形成的硅氧化物层。可选地，单元栅电介质层105和隔离栅电介质层106可以包括硅氧化物、硅氮化物、硅氮氧化物和/或高k电介质(例如，绝缘的金属氧化物诸如铪氧化物或铝氧化物)中的至少一种。
随后，可以形成第一导电层以填充栅凹入区域103和隔离凹入区域104。第一导电层可以包括掺杂有掺杂剂的半导体材料(例如，掺杂的硅)、金属(例如，钨、铝、钛和/或钽)、导电的金属氮化物(例如，钛氮化物、钽氮化物和/或钨氮化物)和/或金属-半导体化合物(例如，金属硅化物)中的至少一种。第一导电层可以被蚀刻以在每个栅凹入区域103中形成字线以及在每个隔离区104中形成隔离线IL。字线WL的顶表面和隔离线IL的顶表面可以凹入得低于基板100的顶表面。
栅掩模图案108可以形成在字线WL和隔离线IL上以填充栅凹入区域103和隔离凹入区域104。栅掩模图案108可以包括硅氧化物、硅氮化物和硅氮氧化物中的至少一种。
不同于第一导电类型的第二导电类型的掺杂剂可以被注入到字线WL两侧的有源图案CA中以形成第一掺杂区111和第二掺杂区112。第一和第二掺杂区111和112的底表面可以高于字线WL和隔离线IL的底端。
参照图9和图12，第一层间绝缘层120可以形成在基板100上。例如，第一层间绝缘层120可以由硅氧化物形成。第一层间绝缘层120可以被图案化以形成单元孔和源极槽。
可以形成第二导电层以填充单元孔和源极槽。第二导电层可以包括掺杂有掺杂剂的半导体材料(例如，掺杂的硅)、金属(例如，钨、铝、钛和/或钽)、导电的金属氮化物(例如，钛氮化物、钽氮化物和/或钨氮化物)和金属-半导体化合物(例如，金属硅化物)中的至少一种。第二导电层可以被平坦化直到暴露第二层间绝缘层120，因此第一接触插塞122可以形成在单元孔中并且源极线SL可以形成在源极槽中。第一接触插塞122可以连接到第二掺杂区112。源极线SL可以连接到第一掺杂区111。在一些实施方式中，欧姆图案(未示出)可以形成在源极线SL和第一掺杂区111之间以及在第一接触插塞122和第二掺杂区112之间。欧姆图案可以包括金属-半导体化合物(例如，金属硅化物诸如钴硅化物和/或钛硅化物)。
接着，盖绝缘层124可以形成在第一层间绝缘层120、第一接触插塞122和源极线SL上。盖绝缘层124可以由硅氮化物和/或硅氮氧化物中的至少一种形成。
参照图9和图13，第二层间绝缘层130可以形成在盖绝缘层124上。第二层间绝缘层130可以由硅氧化物形成。第二接触插塞132可以形成为顺序地穿过第二层间绝缘层130和盖绝缘层124。第二接触插塞132可以通过与形成第一接触插塞122的方法类似的方法形成。第二接触插塞132可以由与第一接触插塞122相同的材料形成。第二接触插塞132可以连接到第一接触插塞122从而分别电连接到第二掺杂区112。在一些实施方式中，欧姆图案(未示出)可以形成在第二接触插塞132和第一接触插塞122之间。欧姆图案可以包括金属-半导体化合物(例如，金属硅化物诸如钴硅化物和/或钛硅化物)。
参照图9和图14A，底部电极BE和下磁性导电图案MS1可以形成在第二层间绝缘层130上。底部电极BE可以包括导电的金属氮化物(例如，钛氮化物或钽氮化物)、过渡金属(例如，钛或钽)和稀土金属(例如，钌或铂)中的至少一种。下磁性导电图案MS1可以具有平行于基板100的顶表面的磁化方向。在此情形下，下磁性导电图案MS1可以包括铁和钴中的至少一种。例如，下磁性导电图案MS1可以包括钴-铁-硼(CoFeB)、铁-硼(FeB)、钴-铁(CoFe)、钴-铁-铂(CoFePt)、钴-铁-钯(CoFePd)、钴-铁-铬(CoFeCr)、钴-铁-铽(CoFeTb)、钴-铁-钆(CoFeGd)和/或钴-铁-镍(CoFeNi)中的至少一种。在一些实施方式中，下磁性导电图案MS1的磁化方向可以实质上垂直于基板100的顶表面。在此情形下，下磁性导电图案MS1可以包括垂直磁性材料(例如，CoFeTb、CoFeGd、CoFeDy和/或CoTb)、具有L10结构的垂直磁性材料、具有密排六方(HCP)晶格结构的钴-铂(CoPt)或多层结构(例如，Co/Pt和/或Co/Pd)。这里，具有L10结构的垂直磁性材料可以包括L10结构的铁-铂(FePt)、L10结构的铁-钯(FePd)、L10结构的钴-钯(CoPd)和L10结构的钴-铂(CoPt)中的至少一种。
下磁性导电图案MS1和底部电极BE的每个可以具有通过图案化工艺形成的岛形状。具有岛形状的下磁性导电图案MS1和底部电极BE可以垂直地交叠每个第二接触插塞132。下磁性导电图案MS1可以具有可变的磁化方向。第三层间绝缘层140可以形成在第二层间绝缘层130上以填充多个下磁性导电图案MS1之间的空间。下磁性导电图案MS1和底部电极BE可以通过参照图2至图5描述的方法形成。图14B是图14A的部分“A”的放大图。图14B的结构可以类似于图5的结构。
参照图9和图15A，上磁性导电图案MS2和顶部电极TE可以形成在下磁性导电图案MS1上。上磁性导电图案MS2可以包括第一被钉扎图案PL1、第二被钉扎图案PL2以及设置在第一被钉扎图案PL1与第二被钉扎图案PL2之间的交换耦合图案CS，如图15B所示。上磁性导电图案MS2可以是具有固定的磁化方向的被钉扎图案。第一被钉扎图案PL1和第二被钉扎图案PL2可以具有平行于基板100的顶表面的磁化方向。在此情形下，第一和第二被钉扎图案PL1和PL2的每个可以包括钴-铁-硼(CoFeB)、铁-硼(FeB)、钴-铁(CoFe)、钴-铁-铂(CoFePt)、钴-铁-钯(CoFePd)、钴-铁-铬(CoFeCr)、钴-铁-铽(CoFeTb)、钴-铁-钆(CoFeGd)和/或钴-铁-镍(CoFeNi)中的至少一种，但是不限于此。在一些实施方式中，第一和第二被钉扎图案PL1和PL2的磁化方向可以实质上垂直于基板100的顶表面。在此情形下，第一和第二被钉扎图案PL1和PL2的每个可以包括垂直磁性材料(例如，CoFeTb、CoFeGd、CoFeDy和/或CoTb)、具有L10结构的垂直磁性材料、具有密排六方(HCP)晶格结构的钴-铂(CoPt)和/或多层结构(例如，Co/Pt和/或Co/Pd)。这里，具有L10结构的垂直磁性材料可以包括L10结构的铁-铂(FePt)、L10结构的铁-钯(FePd)、L10结构的钴-钯(CoPd)、和/或L10结构的钴-铂(CoPt)中的至少一种。交换耦合图案CS可以包括含有非磁性过渡金属的非磁性金属元素中的至少一种。例如，交换耦合图案CS可以包括镁(Mg)、铝(Al)、钛(Ti)、铬(Cr)、钌(Ru)、铜(Cu)、锌(Zn)、钽(Ta)、金(Au)、银(Ag)、钯(Pd)、铑(Rh)、铱(Ir)、钼(Mo)、钒(V)、钨(W)、铌(Nb)、锆(Zr)、钇(Y)和/或铪(Hf)中的至少一种。
上磁性导电图案MS2和顶部电极TE的每个可以具有通过图案化工艺形成的岛形状。具有岛形状的上磁性导电图案MS2和顶部电极TE可以垂直地交叠下磁性导电图案MS1。上磁性导电图案MS2和顶部电极TE可以通过参照图6至图8描述的方法形成。
磁隧道结MTJ可以包括下磁性导电图案MS1和上磁性导电图案MS2。如图15B所示，磁隧道结MTJ还可以包括设置在下磁性导电图案MS1与上磁性导电图案MS2之间的隧穿势垒图案TBL。隧穿势垒图案TBL可以包括镁氧化物、钛氧化物、铝氧化物、镁-锌氧化物或镁-硼氧化物中的至少一种。此外，磁性恢复图案RL可以另外地提供在下磁性导电图案MS1与隧穿势垒图案TBL之间。磁性恢复图案RL可以包括与下磁性导电图案MS1相同的材料。通过热处理工艺，磁性恢复图案RL可以变成下磁性导电图案MS1的一部分。
隧穿势垒图案TBL的宽度可以大于下磁性导电图案MS1的宽度。此外，金属氧化物层38可以提供在隧穿势垒图案TBL和第三层间绝缘层140之间。例如，金属氧化物层38可以是下磁性导电图案MS1中包括的材料的氧化物层。
每个存储元件ME可以包括底部电极BE、磁隧道结MTJ和顶部电极TE。图15B是图15A的部分“A”的放大图。图15B的结构可以类似于图8的结构。
再次参照图9和图10，可以形成第四层间绝缘层150，然后位线BL可以形成在第四层间绝缘层150上。位线BL可以在第一方向D1上延伸。位线BL可以共同连接到在第一方向D1上布置的多个存储元件ME。
图16是示出根据本发明构思的一些其它实施方式的磁存储器件的平面图，图17是沿图16的线I-I'和II-II'截取的截面图。在本实施方式中，为了说明的容易和方便，将省略或简要地提及与图9和图10的实施方式中描述的相同的技术特征。图17的部分“A”对应于图8的部分“A”。
参照图16和图17，上磁性导电图案MS2和顶部电极TE的每个可以具有通过图案化工艺形成的线形状。隧穿势垒图案TBL和磁性恢复图案PL可以通过如图7所示的图案化工艺同时形成。线形的上磁性导电图案MS2和线形的顶部电极TE可以沿位线BL在第一方向D1上延伸。
如上所述，由于具有厚的厚度的上磁性导电图案MS2没有通过蚀刻工艺而分成多个岛状图案，所以可以减小上磁性导电图案MS2的蚀刻负担。换言之，具有薄的厚度的下磁性导电图案MS1和底部电极BE可以被精密地蚀刻以具有岛形状，而上磁性导电图案MS2和顶部电极TE可以不被精密地蚀刻。
图18是示出根据本发明构思的一些其它实施方式的磁存储器件的平面图，图19是沿图18的线I-I'和II-II'截取的截面图。在本实施方式中，为了说明的容易和方便，将省略或简要地提及与前述实施方式中描述的相同技术特征。
参照图18和图19，器件隔离层101可以形成在基板100中以限定有源图案ACT。基板100可以是硅基板、锗基板或硅锗基板。
有源图案ACT可以沿多行和多列被二维地布置。每个有源图案ACT可以具有在与彼此垂直的第一和第二方向D1和D2倾斜的方向D3上延伸的矩形(或条形)。有源图案ACT可以沿第一方向D1布置以构成每行并可以沿第二方向D2布置以构成每列。有源图案ACT可以用第一导电类型的掺杂剂掺杂。
至少一个栅凹入区域103可以交叉构成每列的有源图案ACT。栅凹入区域103可以具有在第二方向D2上延伸的槽形状。栅凹入区域103的深度可以小于器件隔离层101的深度。在一些实施方式中，一对栅凹入区域103可以交叉构成每列的有源图案ACT。在此情形下，一对单元晶体管可以形成在每个有源图案ACT处。
字线WL可以设置在每个栅凹入区域103中，栅电介质层105可以设置在字线WL与栅凹入区域103的内表面之间。字线WL可以具有在第二方向D2上延伸的线形状。包括字线WL的单元晶体管可以包括由于栅凹入区域103而凹入的沟道区。
栅掩模图案108可以设置在字线WL上。栅掩模图案108的顶表面可以与基板100的顶表面实质上共平面。
例如，字线WL可以包括掺杂有掺杂剂的半导体材料(例如，掺杂的硅)、金属(例如，钨、铝、钛和/或钽)、导电的金属氮化物(例如，钛氮化物、钽氮化物和/或钨氮化物)和/或金属-半导体化合物(例如，金属硅化物)中的至少一种。
栅电介质层105可以包括氧化物(例如，硅氧化物)、氮化物(例如，硅氮化物)、氮氧化物(例如，硅氮氧化物)和/或高k电介质(例如，绝缘的金属氧化物诸如铪氧化物和/或铝氧化物)中的至少一种。栅掩模图案108可以包括氧化物(例如，硅氧化物)、氮化物(例如，硅氮化物)和/或氮氧化物(例如，硅氮氧化物)中的至少一种。
第一掺杂区111可以设置于在字线WL的一侧的每个有源图案ACT中，第二掺杂区112可以设置于在字线WL的另一侧的每个有源图案ACT中。在一些实施方式中，第一掺杂区111可以设置于在一对字线WL之间的每个有源图案ACT中，一对第二掺杂区112可以分别设置在每个有源图案ACT的两个边缘区域中，使该对字线WL在其间。因此，形成在每个有源图案ACT处的一对单元晶体管可以共用第一掺杂区111。第一和第二掺杂区111和112可以对应于单元晶体管的源/漏区。第一和第二掺杂区111和112可以用第二导电类型的掺杂剂掺杂，该第二导电类型不同于有源图案ACT的第一导电类型。第一和第二导电类型中的一个可以是N型，第一和第二导电类型中的另一个可以是P型。
第一层间绝缘层120可以设置在基板100上。第一层间绝缘层120可以由例如硅氧化物形成。第一接触插塞121和第二接触插塞122可以设置在第一层间绝缘层120中从而分别连接到第一掺杂区111和第二掺杂区112。第一和第二接触插塞121和122的每个可以包括掺杂有掺杂剂的半导体材料(例如，掺杂的硅)、金属(例如，钨、铝、钛和/或钽)、导电的金属氮化物(例如，钛氮化物、钽氮化物和/或钨氮化物)和/或金属-半导体化合物(例如，金属硅化物)中的至少一种。第一接触插塞121的顶表面和第二接触插塞122的顶表面可以与第一层间绝缘层120的顶表面实质上共平面。
位线BL可以形成在第一层间绝缘层120上。位线BL可以共同连接到多个第一接触插塞121并可以在第一方向D1上延伸。盖绝缘层124可以设置在第一层间绝缘层120和第二接触插塞122上。在一些实施方式中，盖绝缘层124可以在形成位线BL之后形成。在此情形下，盖绝缘层124可以覆盖位线BL。盖绝缘层124的覆盖位线BL的部分可以被去除或可以保留。在另一些实施方式中，盖绝缘层124可以在形成位线BL之前形成。在此情形下，至少盖绝缘层124的设置在第一接触插塞121上的部分可以在形成位线BL之前被去除。
第二层间绝缘层130可以设置在第一层间绝缘层120上以覆盖位线BL。第二层间绝缘层130可以由例如硅氧化物形成。
第三接触插塞132可以顺序地穿过第二层间绝缘层130和盖绝缘层124。第三接触插塞132可以分别通过第二接触插塞122电连接到第二掺杂区112。在一些实施方式中，欧姆图案(未示出)可以设置在第三接触插塞132和第二接触插塞122之间、在第二接触插塞122和第二掺杂区112之间以及在第一接触插塞121和第一掺杂区111之间。欧姆图案可以包括金属-半导体化合物(例如，金属硅化物诸如钴硅化物和/或钛硅化物)。
存储元件ME可以设置在第二层间绝缘层130上。每个存储元件ME可以包括底部电极BE、磁隧道结MTJ和顶部电极TE。磁隧道结MTJ可以包括下磁性导电图案MS1和上磁性导电图案MS2。在一些实施方式中，多个下磁性导电图案MS1可以具有通过图案化工艺形成的岛形状。具有岛形状的下磁性导电图案MS1可以分别垂直地交叠第三接触插塞132。上磁性导电图案MS2和顶部电极TE可以顺序地层叠在多个下磁性导电图案MS1上。上磁性导电图案MS2和顶部电极TE可以通过相同的图案化工艺形成。上磁性导电图案MS2和顶部电极TE可以共同连接到在其下面的多个下磁性导电图案MS1。源极线SL可以形成在顶部电极TE上。源极线SL可以是通过相同的图案化工艺而与上磁性导电图案MS2和顶部电极TE一起形成的板状图案。此外，如参照图15A和图15B描述的，隧穿势垒图案TBL和磁性恢复图案RL可以通过相同的图案化工艺而与源极线SL、上磁性导电图案MS2和顶部电极TE一起形成。
图20是示出根据本发明构思的一些其它实施方式的磁存储器件的平面图，图21是沿图20的线I-I'和II-II'截取的截面图。在本实施方式中，为了说明的容易和方便，将省略或简要地提及与参照图18和图19描述的相同的技术特征。
参照图20和图21，多个上磁性导电图案MS2可以在第二方向D2上平行地延伸。上磁性导电图案MS2可以在第一方向D1上彼此间隔开。每个上磁性导电图案MS2可以设置在多个下磁性导电图案MS1上，顶部电极TE可以设置在每个上磁性导电图案MS2上。上磁性导电图案MS2和顶部电极TE可以通过相同的图案化工艺形成。每个上磁性导电图案MS2和每个顶部电极TE可以共同连接到设置在其下的多个下磁性导电图案MS1。每个上磁性导电图案MS2可以具有板形状。在每个上磁性导电图案MS2下面的多个下磁性导电图案MS1可以沿第一和第二方向D1和D2二维地布置。源极线SL可以分别设置在顶部电极TE上。更详细地，源极线SL可以在第二方向D2上延伸并可以在第一方向D1上彼此间隔开。每条源极线SL可以共同连接到在第一和第二方向D1和D2上布置的多个下磁性导电图案MS1。每条源极线SL可以具有板形状。如参照图15A和图15B描述的，隧穿势垒图案TBL和磁性恢复图案RL可以通过相同的图案化工艺而与源极线SL、上磁性导电图案MS2和顶部电极TE一起形成。
图22是示出包括根据本发明构思的一些实施方式的磁存储器件的电子系统的示例的示意性方框图。
参照图22，根据本发明构思的一些实施方式的电子系统1100可以包括控制器1110、输入/输出(I/O)单元1120、存储器件1130、接口单元1140以及数据总线1150。控制器1110、I/O单元1120、存储器件1130和接口单元1140中的至少两个可以通过数据总线1150彼此通信。数据总线1150可以对应于数据(例如，电信号)通过其传输的路径。存储器件1130可以包括根据本发明构思的上述实施方式的磁存储器件中的至少一个。
控制器1110可以包括微处理器、数字信号处理器、微控制器和/或具有与它们中的任一种类似的功能的其它逻辑器件中的至少一个。I/O单元1120可以包括键盘、键板和/或显示单元。存储器件1130可以存储数据和/或命令。接口单元1140可以传送电数据到通信网络或可以从通信网络接收电数据。接口单元1140可以通过无线或电缆操作。例如，接口单元1140可以包括用于无线通信的天线和/或用于电缆通信的收发器。虽然没有在附图中示出，但是电子系统1100还可以包括用作改善控制器1110的操作的运行存储器的快速动态随机存取存储器(DRAM)器件和/或快速静态随机存取存储器(SRAM)器件。
电子系统1100可以应用于个人数字助理(PDA)、便携式计算机、网络本、无线电话、移动式电话、数字音乐播放器、存储卡和/或通过无线接收和/或传输信息数据的其它电子产品中。
图23是示出包括根据本发明构思的一些实施方式的磁存储器件的存储卡的示例的示意性方框图。
参照图23，存储卡1200包括存储器件1210。存储器件1210可以包括根据本发明构思的上述实施方式的磁存储器件中的至少一个。此外，存储器件1210还可以包括另外的类型的半导体存储器件(例如，DRAM器件和/或SRAM器件)。存储卡1200可以包括控制主机与存储器件1210之间的数据通信的存储控制器1220。
存储控制器1220可以包括控制存储卡1200的整个操作的中央处理器(CPU)1222。此外，存储控制器1220可以包括用作CPU1222的运行存储器的SRAM器件1221。此外，存储控制器1220还可以包括主机接口单元1223和存储接口单元1225。主机接口单元1223可以包括存储卡1200与主机之间的数据通信协议。存储接口单元1225可以将存储控制器1220连接到存储器件1210。存储控制器1220还可以包括错误检查和校正(ECC)块1224。ECC块1224可以检测并校正从存储器件1210读出的数据中的错误。尽管没有在附图中示出，但是存储卡1200还可以包括存储代码数据以与主机连接的只读存储(ROM)器件。存储卡1200可以用作便携式数据存储卡。可选地，存储卡1200可以被实现为用作计算机系统的硬盘的固态盘(SSD)。
图24是示出包括根据本发明构思的一些实施方式的磁存储器件的信息处理系统的示例的示意性方框图。
参照图24，根据本发明构思的一些实施方式的磁存储器件中的至少一个可以被安装在存储系统1310中，存储系统1310可以被安装在信息处理系统1300诸如移动设备或台式计算机中。根据本发明构思的信息处理系统1300可以包括通过系统总线1360电连接到存储系统1310的调制解调器1320、中央处理器(CPU)1330、随机存取存储器(RAM)1340和用户接口单元1350。存储系统1310可以包括存储器件1311以及控制存储器件1311的整个操作的存储控制器1312。存储系统1310可以存储被CPU1330处理的数据或者从外部系统输入的数据。在一些实施方式中，存储系统1310可以被实现为固态盘(SSD)。在此情形下，信息处理系统1300可以将大量数据稳定地存储在存储系统1310中。尽管没有在附图中示出，但是信息处理系统1300还可以包括应用芯片组、照相机图像处理器(CIS)和/或输入/输出单元。
根据本发明构思的一些实施方式，可以改善TMR比例和电阻面积乘积(RA)。
虽然已经参照示例实施方式描述了本发明构思，但是对于本领域技术人员来说将是显然的，可以进行各种改变和变形而不脱离本发明构思的精神和范围。因此，应当理解，以上实施方式不是限制性的，而是说明性的。因而，本发明构思的范围将由权利要求书及其等同物的最宽可允许解释确定，而不应受以上描述约束或限制。
本申请要求于2014年8月14日在韩国知识产权局提交的韩国专利申请No.10-2014-0106110的优先权，其公开内容通过引用整体结合于此。

Claims (20)

1.一种半导体器件，包括：
接触插塞图案，在形成于基板上的第一层间电介质层中，所述接触插塞图案的顶表面和所述第一层间电介质层的顶表面实质上共平面；
第一电极图案，在所述接触插塞图案上并导电地联接到所述接触插塞图案；
第一磁性导电图案，在所述第一电极图案上；
第二磁性导电图案，在所述第一磁性导电图案上；
隧穿势垒图案，在所述第一磁性导电图案与所述第二磁性导电图案之间并具有其上形成所述第二磁性导电图案的第一表面以及与所述第一表面相反的第二表面；以及
金属氧化物层，在所述隧穿势垒图案的所述第二表面的不与所述第一磁性导电图案接触的部分上以及在所述第一磁性导电图案的侧表面上。
2.根据权利要求1所述的器件，其中所述第一磁性导电图案包括第一部分和第二部分，该第一部分由第一磁性导电层的一部分形成，该第二部分由磁性恢复层的一部分形成。
3.根据权利要求2所述的器件，其中所述磁性恢复层包括与所述第一磁性导电层相同的材料并包括相对于所述第一磁性导电层减小的硼(B)浓度。
4.根据权利要求2所述的器件，其中所述金属氧化物层由所述磁性恢复层的一部分的氧化形成。
5.根据权利要求2所述的器件，其中所述磁性恢复层包括在至的范围内的厚度。
6.根据权利要求2所述的器件，其中所述磁性恢复层包括在至的范围内的厚度。
7.根据权利要求1所述的器件，还包括在所述第一层间电介质层上的第二层间电介质层，
其中所述金属氧化物层在所述第二层间电介质层上并包括磁性导电层的氧化物，以及
其中所述第二层间电介质层包括非金属氧化物、非金属氮化物和/或非金属氮氧化物。
8.根据权利要求7所述的器件，其中所述非金属氧化物、所述非金属氮化物和/或所述非金属氮氧化物包含硅氧化物、硅氮化物和/或硅氮氧化物。
9.根据权利要求1所述的器件，还包括在所述第二磁性导电图案上的第二电极图案，
其中所述第二电极图案、所述第二磁性导电图案和所述隧穿势垒图案的宽度大于所述第一电极图案和所述第一磁性导电图案的宽度。
10.根据权利要求1所述的器件，还包括在所述第一电极图案的侧壁和所述第一磁性导电图案的侧壁上的绝缘间隔物。
11.一种形成磁存储器件的方法，该方法包括：
在基板的包括导电区域的第一表面上形成下层间电介质层；
在所述下层间电介质层中形成接触插塞，该接触插塞导电地联接到所述导电区域；
在所述下层间电介质层上顺序地形成底部电极层和第一磁性导电层，所述底部电极层导电地联接到所述接触插塞；
在所述第一磁性导电层上形成盖层；
图案化所述底部电极层、所述第一磁性导电层和所述盖层以分别形成底部电极图案、第一磁性导电图案和盖图案，所述底部电极图案、所述第一磁性导电图案和所述盖图案的每个在实质上平行于所述基板的所述第一表面的方向上具有第一宽度；
在所述下层间电介质层上形成上层间电介质层，所述上层间电介质层和所述盖图案的顶表面共平面；
进行蚀刻工艺以去除所述盖图案以及所述上层间电介质层的一部分；
在所述上层间电介质层和所述第一磁性导电图案上形成隧穿势垒层；
在所述隧穿势垒层上形成第二磁性导电层；以及
图案化所述隧穿势垒层和所述第二磁性导电层以分别形成具有大于所述第一宽度的第二宽度的隧穿势垒图案和第二磁性导电图案，
其中进行所述蚀刻工艺以去除所述盖图案是在真空中进行的。
12.根据权利要求11所述的方法，其中形成所述盖层包括：
形成第一子盖层，该第一子盖层包括钌(Ru)、铑(Rh)、钯(Pd)、银(Ag)、铼(Re)、锇(Os)、铱(Ir)、铂(Pt)、金(Au)、铜(Cu)以及其任何组合中的至少一种。
13.根据权利要求12所述的方法，其中所述第一子盖层用非晶元素掺杂，该非晶元素包括硼(B)、碳(C)、铍(Be)、硅(Si)、磷(P)、锗(Ge)、硒(Se)、锆(Zr)、锑(Sb)、碲(Te)和铪(Hf)中的至少一种。
14.根据权利要求11所述的方法，
其中形成所述第二磁性导电层包括：
在所述隧穿势垒层上形成第一被钉扎磁性导电层；
在所述第一被钉扎磁性导电层上形成交换耦合层；以及
在所述交换耦合层上形成第二被钉扎磁性导电层。
15.根据权利要求11所述的方法，还包括，在形成所述盖层之后且在形成所述第二磁性导电层之前，应用破坏真空的条件。
16.根据权利要求11所述的方法，还包括，在图案化所述隧穿势垒层和所述第二磁性导电层之前，在所述上磁性导电层上形成顶部电极层，
其中图案化所述隧穿势垒层和所述第二磁性导电层包括图案化所述隧穿势垒层、所述第二磁性导电层和所述顶部电极层以分别形成所述隧穿势垒图案、所述第二磁性导电图案和顶部电极图案。
17.根据权利要求11所述的方法，还包括在所述第一电极图案的侧壁和所述第一磁性导电图案的侧壁上形成绝缘间隔物。
18.根据权利要求17所述的方法，其中所述绝缘间隔物包括金属氧化物、非金属氧化物、氮化物和/或氮氧化物。
19.根据权利要求11所述的方法，还包括，在形成所述隧穿势垒层之前，形成磁性恢复层，该磁性恢复层包括与所述第一磁性导电图案相同的材料以及相对于所述第一磁性导电层减小的硼(B)浓度，
其中图案化所述隧穿势垒层和所述第二磁性导电层还包括图案化所述磁性恢复层以形成具有所述第二宽度的磁性恢复图案。
20.根据权利要求19所述的方法，其中所述磁性恢复层包括从至的厚度。
CN201510500987.8A 2014-08-14 2015-08-14 磁存储器件及其形成方法 Active CN105374933B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0106110 2014-08-14
KR1020140106110A KR102240769B1 (ko) 2014-08-14 2014-08-14 자기 메모리 장치 및 그의 형성방법

Publications (2)

Publication Number Publication Date
CN105374933A true CN105374933A (zh) 2016-03-02
CN105374933B CN105374933B (zh) 2019-10-11

Family

ID=55302789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510500987.8A Active CN105374933B (zh) 2014-08-14 2015-08-14 磁存储器件及其形成方法

Country Status (3)

Country Link
US (1) US9583697B2 (zh)
KR (1) KR102240769B1 (zh)
CN (1) CN105374933B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107565015A (zh) * 2016-07-06 2018-01-09 中电海康集团有限公司 一种基于金属孔的磁性随机存取存储器结构及其金属孔、金属层制造工艺
CN107591477A (zh) * 2016-07-06 2018-01-16 中电海康集团有限公司 一种改变源极金属连线方向的磁性随机存取存储器
CN109037433A (zh) * 2017-06-09 2018-12-18 三星电子株式会社 磁存储器件及其制造方法
CN109087994A (zh) * 2017-06-13 2018-12-25 三星电子株式会社 半导体器件
CN109524541A (zh) * 2017-09-19 2019-03-26 三星电子株式会社 数据存储器件及其制造方法
CN109786547A (zh) * 2017-11-13 2019-05-21 三星电子株式会社 制造可变电阻存储器件的方法
US11361798B2 (en) 2017-06-13 2022-06-14 Samsung Electronics Co., Ltd. Semiconductor device
US11557631B2 (en) 2017-06-13 2023-01-17 Samsung Electronics Co., Ltd. Semiconductor device having first memory section and second memory section

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
KR102274765B1 (ko) * 2014-12-17 2021-07-09 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102458921B1 (ko) * 2016-03-10 2022-10-25 삼성전자주식회사 메모리 소자 제조 방법
US10762319B2 (en) * 2018-01-30 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Fingerprint sensor and manufacturing method thereof
US11133222B2 (en) * 2018-10-26 2021-09-28 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor structure
US11744083B2 (en) * 2019-04-12 2023-08-29 International Business Machines Corporation Fabrication of embedded memory devices utilizing a self assembled monolayer
US11049537B2 (en) * 2019-07-29 2021-06-29 Applied Materials, Inc. Additive patterning of semiconductor film stacks
US11256379B2 (en) * 2019-09-26 2022-02-22 Samsung Display Co., Ltd. Display device and a method of fabricating the same
US11251366B2 (en) 2019-11-22 2022-02-15 Samsung Electronics Co., Ltd. Oxide interlayers containing glass-forming agents

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034829A (zh) * 2009-09-29 2011-04-27 三星电子株式会社 垂直型非易失性存储器件及其制造方法
CN102148197A (zh) * 2010-02-09 2011-08-10 三星电子株式会社 半导体器件的制造方法
CN103165526A (zh) * 2011-12-16 2013-06-19 财团法人工业技术研究院 阵列基板的制造方法、显示面板及其制造方法
US20130171743A1 (en) * 2011-12-30 2013-07-04 Jang-eun Lee Magnetic device and method of manufacturing the same
US20140210021A1 (en) * 2013-01-25 2014-07-31 Qualcomm Incorporated Method and apparatus for ameliorating peripheral edge damage in magnetoresistive tunnel junction (mtj) device ferromagnetic layers

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433936B1 (ko) 2001-06-30 2004-06-04 주식회사 하이닉스반도체 자기저항식 랜덤 액세스 메모리의 자성 터널링 접합층 형성 방법
KR20030078136A (ko) 2002-03-28 2003-10-08 주식회사 하이닉스반도체 마그네틱 램의 제조방법
KR100546116B1 (ko) 2002-12-30 2006-01-24 주식회사 하이닉스반도체 마그네틱 램의 형성방법
US6783999B1 (en) 2003-06-20 2004-08-31 Infineon Technologies Ag Subtractive stud formation for MRAM manufacturing
JP2005123298A (ja) 2003-10-15 2005-05-12 Nippon Hoso Kyokai <Nhk> 磁気メモリー装置及びその製造方法
JP5542831B2 (ja) * 2009-09-24 2014-07-09 株式会社東芝 磁気メモリ
JP5521544B2 (ja) * 2009-12-25 2014-06-18 富士通セミコンダクター株式会社 半導体装置の製造方法
KR101676821B1 (ko) 2010-03-18 2016-11-17 삼성전자주식회사 자기 메모리 소자 및 그 형성방법
JP5707174B2 (ja) 2010-04-16 2015-04-22 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
JP5502627B2 (ja) * 2010-07-09 2014-05-28 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
JP5214691B2 (ja) * 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
JP5417367B2 (ja) * 2011-03-22 2014-02-12 株式会社東芝 磁気メモリの製造方法
KR20130017647A (ko) * 2011-08-11 2013-02-20 삼성전자주식회사 가변 저항 메모리 장치의 제조 방법
KR101920626B1 (ko) * 2011-08-16 2018-11-22 삼성전자주식회사 정보 저장 장치 및 그 제조 방법
JP5535161B2 (ja) * 2011-09-20 2014-07-02 株式会社東芝 磁気抵抗効果素子およびその製造方法
JP5836163B2 (ja) * 2012-03-08 2015-12-24 ルネサスエレクトロニクス株式会社 磁気メモリセル、磁気メモリセルの製造方法
KR101998676B1 (ko) * 2012-07-20 2019-07-10 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
KR102034210B1 (ko) * 2013-03-15 2019-10-18 에스케이하이닉스 주식회사 반도체 장치 및 이의 제조 방법, 이 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR20150102302A (ko) * 2014-02-28 2015-09-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9231196B2 (en) * 2013-09-10 2016-01-05 Kuniaki SUGIURA Magnetoresistive element and method of manufacturing the same
KR102101954B1 (ko) * 2013-11-05 2020-05-29 삼성전자주식회사 자기터널접합을 포함하는 자기 기억 소자
US8975089B1 (en) * 2013-11-18 2015-03-10 Avalanche Technology, Inc. Method for forming MTJ memory element

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034829A (zh) * 2009-09-29 2011-04-27 三星电子株式会社 垂直型非易失性存储器件及其制造方法
CN102148197A (zh) * 2010-02-09 2011-08-10 三星电子株式会社 半导体器件的制造方法
CN103165526A (zh) * 2011-12-16 2013-06-19 财团法人工业技术研究院 阵列基板的制造方法、显示面板及其制造方法
US20130171743A1 (en) * 2011-12-30 2013-07-04 Jang-eun Lee Magnetic device and method of manufacturing the same
US20140210021A1 (en) * 2013-01-25 2014-07-31 Qualcomm Incorporated Method and apparatus for ameliorating peripheral edge damage in magnetoresistive tunnel junction (mtj) device ferromagnetic layers

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107591477B (zh) * 2016-07-06 2020-07-17 中电海康集团有限公司 一种改变源极金属连线方向的磁性随机存取存储器
CN107591477A (zh) * 2016-07-06 2018-01-16 中电海康集团有限公司 一种改变源极金属连线方向的磁性随机存取存储器
CN107565015A (zh) * 2016-07-06 2018-01-09 中电海康集团有限公司 一种基于金属孔的磁性随机存取存储器结构及其金属孔、金属层制造工艺
CN109037433A (zh) * 2017-06-09 2018-12-18 三星电子株式会社 磁存储器件及其制造方法
CN109037433B (zh) * 2017-06-09 2023-06-16 三星电子株式会社 磁存储器件及其制造方法
CN109087994A (zh) * 2017-06-13 2018-12-25 三星电子株式会社 半导体器件
US11361798B2 (en) 2017-06-13 2022-06-14 Samsung Electronics Co., Ltd. Semiconductor device
CN109087994B (zh) * 2017-06-13 2022-08-23 三星电子株式会社 半导体器件
US11557631B2 (en) 2017-06-13 2023-01-17 Samsung Electronics Co., Ltd. Semiconductor device having first memory section and second memory section
CN109524541A (zh) * 2017-09-19 2019-03-26 三星电子株式会社 数据存储器件及其制造方法
CN109524541B (zh) * 2017-09-19 2023-10-10 三星电子株式会社 数据存储器件及其制造方法
CN109786547A (zh) * 2017-11-13 2019-05-21 三星电子株式会社 制造可变电阻存储器件的方法
CN109786547B (zh) * 2017-11-13 2024-02-23 三星电子株式会社 制造可变电阻存储器件的方法

Also Published As

Publication number Publication date
US20160049581A1 (en) 2016-02-18
US9583697B2 (en) 2017-02-28
KR102240769B1 (ko) 2021-04-16
KR20160021377A (ko) 2016-02-25
CN105374933B (zh) 2019-10-11

Similar Documents

Publication Publication Date Title
CN105374933B (zh) 磁存储器件及其形成方法
US10103323B2 (en) Method for forming a hard mask pattern and method for manufacturing a semiconductor device using the same
US9362225B2 (en) Data storage device and methods of manufacturing the same
KR102192205B1 (ko) 메모리 장치
KR101919040B1 (ko) 반도체 기억 소자
US10347819B2 (en) Magnetic memory devices having conductive pillar structures including patterning residue components
US9502643B2 (en) Semiconductor device, magnetic memory device, and method of fabricating the same
US9985202B2 (en) Method of fabricating memory device
CN105322089A (zh) 磁存储器器件及其制造方法
JP2013042140A (ja) 情報格納装置
US9634240B2 (en) Magnetic memory devices
JP5080102B2 (ja) 磁気記憶装置の製造方法および磁気記憶装置
CN103794716A (zh) 磁存储器件及其制造方法
US20160118578A1 (en) Magnetic memory device and method of manufacturing the same
KR102212556B1 (ko) 반도체 장치
US20150017743A1 (en) Memory devices and methods of fabricating the same
KR102245834B1 (ko) 자기기억 장치
JP5476434B2 (ja) 磁気記憶装置の製造方法および磁気記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant