CN105322089A - 磁存储器器件及其制造方法 - Google Patents

磁存储器器件及其制造方法 Download PDF

Info

Publication number
CN105322089A
CN105322089A CN201510459661.5A CN201510459661A CN105322089A CN 105322089 A CN105322089 A CN 105322089A CN 201510459661 A CN201510459661 A CN 201510459661A CN 105322089 A CN105322089 A CN 105322089A
Authority
CN
China
Prior art keywords
pattern
magnetic
capping
distance piece
magnetic pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510459661.5A
Other languages
English (en)
Other versions
CN105322089B (zh
Inventor
姜信在
朴钟撤
裴丙才
权载奭
申铉受
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105322089A publication Critical patent/CN105322089A/zh
Application granted granted Critical
Publication of CN105322089B publication Critical patent/CN105322089B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明提供了一种制造磁存储器器件的方法和磁存储器器件。所述方法可包括：在衬底上按次序形成第一磁性层、隧道势垒层和第二磁性层；在第二磁性层上形成掩模图案，以暴露出第二磁性层的一部分；在掩模图案的侧壁和第二磁性层的所述部分上形成封盖绝缘层；通过封盖绝缘层将氧离子注入到第二磁性层的所述部分中，以形成氧化物层；各向异性地蚀刻封盖绝缘层，以形成封盖间隔件；以及利用掩模图案和封盖间隔件将氧化物层、隧道势垒层和第一磁性层图案化。

Description

磁存储器器件及其制造方法
相关申请的交叉引用
本申请要求于2014年7月30日在韩国知识产权局提交的韩国专利申请No.10-2014-0097535的优先权，该申请的全部内容以引用方式并入本文中。
技术领域
本发明构思的示例实施例涉及一种半导体器件，并且具体地说，涉及一种磁存储器器件。
背景技术
由于对快速度和低功耗操作的电子装置的需求增加，用于这种电子装置的半导体器件必须在低操作电压下快速操作。已经提出了一种满足该需求的磁存储器器件。例如，磁存储器器件可提供诸如低延时和非易失性的技术优点。结果，磁存储器器件被看作是新兴的下一代存储器器件。
磁存储器器件可包括磁隧道结(MTJ)。MTJ可包括两个磁性层和介于它们之间的隧道势垒层。MTJ的电阻可根据磁性层的磁化方向而变化。例如，与磁性层的磁化方向平行时相比，当磁性层的磁化方向反向平行时，MTJ的电阻可更高。这种电阻的差异可用于将数据存储在磁存储器器件中。然而，仍然需要更多的研究以能够有效和可靠地批量生产磁存储器器件。
发明内容
本发明构思的示例实施例提供了一种高度集成的磁存储器器件。
本发明构思的示例实施例还提供了一种高度可靠的磁存储器器件。
根据本发明构思的示例实施例，提供了一种制造磁存储器器件的方法。该方法可包括步骤：在衬底上按次序形成第一磁性层、隧道势垒层和第二磁性层；在第二磁性层上形成掩模图案，以将第二磁性层的一部分暴露出来；在掩模图案的侧壁和第二磁性层的所述部分上形成封盖绝缘层；通过封盖绝缘层将氧离子注入到第二磁性层的所述部分中，以形成氧化物层；各向异性地蚀刻封盖绝缘层，以形成封盖间隔件；以及利用掩模图案和封盖间隔件将氧化物层、隧道势垒层和第一磁性层图案化。
在示例实施例中，可利用等离子体执行注入氧离子的步骤。
在示例实施例中，所述方法在形成封盖绝缘层的步骤之前还可包括步骤：利用掩模图案蚀刻第二磁性层的所述部分，以在掩模图案的侧壁和第二磁性层的所述部分上形成再沉积间隔件层。可将蚀刻第二磁性层的所述部分的步骤执行为防止隧道势垒层被暴露出来。
在示例实施例中，第一磁性层可具有固定的磁化方向，第二磁性层可具有可切换的磁化方向。
在示例实施例中，封盖绝缘层可包括氧化硅和/或金属氧化物。封盖绝缘层还可具有范围从约至约的厚度。
在示例实施例中，方法还可包括步骤：形成界面层，以接触第二磁性层的顶表面。可将封盖绝缘层形成为覆盖界面层的侧壁。隧道势垒层和界面层可包括MgO。第一磁性层和第二磁性层的磁化方向可垂直于衬底的顶表面。
根据本发明构思的其他示例实施例，一种磁存储器器件可包括：下电极，其位于衬底上；第一磁性图案，其位于下电极上；第二磁性图案，其位于第一磁性图案上，第二磁性图案的宽度小于第一磁性图案的宽度；隧道势垒图案，其位于第一磁性图案与第二磁性图案之间；上电极，其设置在第二磁性图案上，其中封盖图案介于上电极与第二磁性图案之间；封盖间隔件，其位于封盖图案的侧壁上；以及氧化物图案，其从第二磁性图案延伸至封盖间隔件与隧道势垒图案之间的区域。氧化物图案可包括与第二磁性图案的材料中的至少一种相同的材料。
在示例实施例中，封盖间隔件可包括金属氧化物。封盖间隔件可具有范围从约至约的厚度。
在示例实施例中，隧道势垒图案和第一磁性图案的侧壁可与封盖间隔件的侧壁自对齐。
在示例实施例中，封盖间隔件可具有布置为与氧化物图案的顶表面接触的底表面。
在示例实施例中，第一磁性图案与第二磁性图案之间的宽度差可等于或大于封盖间隔件的宽度。
在示例实施例中，该器件还可包括设置在封盖图案与封盖间隔件之间的再沉积间隔件。再沉积间隔件可包括与第二磁性图案的材料中的至少一种相同的材料。
根据本发明构思的另一示例实施例，一种磁存储器器件可包括：下电极，其位于衬底上；第一磁性图案，其位于下电极上；第二磁性图案，其位于第一磁性图案上；隧道势垒图案，其位于第一磁性图案与第二磁性图案之间；上电极，其设置在第二磁性图案上，其中封盖图案介于上电极与第二磁性图案之间；封盖间隔件，其位于封盖图案的侧壁上；以及金属氧化物图案，其从第二磁性图案延伸至封盖间隔件与隧道势垒图案之间的区域。第一磁性图案、隧道势垒图案和金属氧化物图案可具有与封盖间隔件的侧壁自对齐的侧壁。
在示例实施例中，第一磁性图案与第二磁性图案之间的宽度差可等于或大于封盖间隔件的宽度。
附图说明
通过以下结合附图的简单描述，将更加清楚地理解示例实施例。如本文所述，附图代表非限制性示例实施例。
图1是示出根据本发明构思的示例实施例的磁存储器器件的示意性框图。
图2是根据本发明构思的示例实施例的磁存储器器件的存储器单元阵列的示意性电路图。
图3至图9是磁存储器器件在各个制造阶段中的剖视图，用于示出根据本发明构思的示例实施例的磁存储器器件的制造方法。
图10A和图10B是图7的磁存储器器件的剖视图，进一步示出了氧离子注入工艺。
图11A是根据本发明构思的示例实施例的磁存储器器件的平面图。
图11B是沿着图11A的线I-I'和II-II'截取的磁存储器器件的剖视图。
图11C是图11B的磁存储器器件的部分A的放大图。
图12A至图12D是沿着图11A的线I-I'和II-II'截取的磁存储器器件的剖视图，以进一步示出根据本发明构思的示例实施例的制造磁存储器器件的方法。
图13是示出包括根据本发明构思的示例实施例的磁存储器器件的电子系统的示意性框图。
图14是示出包括根据本发明构思的示例实施例的磁存储器器件的存储卡的示意性框图。
图15是示出包括根据本发明构思的示例实施例的磁存储器器件的信息处理系统的示意性框图。
应该注意，这些附图旨在示出在特定示例实施例中利用的方法、结构和/或材料的一般特征并且对下面提供的书面说明进行补充。然而，这些附图不一定按照比例，并且可不反映任何给出的实施例的准确结构或性能特征，并且不应被解释为局限或限制通过本发明构思的示例实施例包含的值或特性的范围。例如，为了清楚，可缩小或夸大分子、层、区域和/或结构性元件的相对厚度和定位。在各个附图中使用相似或相同的附图标记旨在指示存在相似或相同的元件或特征。
具体实施方式
现在，将参照示出了示例实施例的附图更加完全地描述本发明构思的各个实施例。然而，本发明构思的实施例可按照许多不同的形式实现，并且不应理解为限于本文阐述的示例实施例。相反，提供这些示例实施例是为了使得本公开将是彻底和完整的，并且将把本发明构思的范围完全传递给本领域普通技术人员。在附图中，为了清楚起见，可夸大层和区域的厚度。附图中的相同附图标记指代相同元件，因此将省略对其的重复描述。
应该理解，当一个元件被称作“连接至”或“结合至”另一元件时，所述一个元件可直接连接至或结合至所述另一元件，或者可存在中间元件。相反，当一个元件被称作“直接连接至”或“直接结合至”另一元件时，不存在中间元件。应该按照相同的方式解释其他用于描述元件或层之间的关系的其他词语(例如，“在……之间”对“直接在……之间”、“邻近”对“直接邻近”、“位于……上”对“直接位于……上”等)。如本文所用，术语“和/或”包括相关所列项之一或多个的任何和所有组合。
应该理解，虽然本文中可使用术语例如“第一”、“第二”等来描述多个元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应被这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，下面讨论的第一元件、第一组件、第一区域、第一层或第一部分可被称作第二元件、第二组件、第二区域、第二层或第二部分，而不脱离示例实施例的教导。
为了方便描述，本文中可使用诸如“在……下方”、“在……之下”、“下”、“在……之上”、“上”等的空间相对术语，以描述附图中所示的一个元件或特征与另一个(一些)元件或特征的关系。应该理解，空间相对术语旨在涵盖使用或操作中的装置的除图中所示的取向之外的不同取向。例如，如果图中的装置颠倒，则被描述为“在其他元件或特征之下”或“在其他元件或特征下方”的元件将因此被取向为“在其他元件或特征之上”。因此，示例性术语“在……之下”可涵盖“在……之上”和“在……之下”这两个取向。装置也可按照其他方式取向(旋转90度或位于其他取向)，并且将相应地解释本文所用的空间相对描述语。
本文所用的术语仅是为了描述特定示例实施例，并且不旨在限制本发明构思。如本文所用，除非上下文清楚地指明不是这样，否则单数形式“一”、“一个”和“该”也旨在包括复数形式。还应该理解，术语“包括”、“包括……的”、“包含”和/或“包含……的”当用于本说明书中时，指明存在所列特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
本文参照作为示例实施例的理想实施例(和中间结构)的示意图的剖视图来描述本发明构思的示例实施例。这样，作为例如制造技术和/或公差的结果，可以预见附图中的形状的变化。因此，本发明构思不应被构造为限于本文示出的区域的具体形状，而是包括例如由制造工艺导致的形状的偏差。例如，示为矩形的注入区将通常具有圆形或弯曲特征和/或在其边缘具有注入浓度的梯度，而非从注入区至非注入区的二值变化。同样地，通过注入形成的掩埋区可在掩埋区与通过其发生注入的表面之间的区域中导致一些注入。因此，图中示出的区域实际上是示意性的，并且它们的形状不旨在示出装置的区域的实际形状，或者不旨在限制本发明构思的范围。
如通过本发明的实体应该理解，根据本文所述的各个实施例的器件和形成器件的方法可在诸如集成电路的微电子器件中实现，其中根据本文所述的各个实施例的多个器件集成在相同的微电子器件中。因此，在微电子器件中，本文所示的剖视图可沿着不一定正交的两个或更多个不同的方向复制。因此，实现根据本文所述的各个实施例的器件的微电子器件的平面图可包括按照基于微电子器件的功能性的阵列和/或二维图案布置的多个器件。也可提供器件的三维阵列或矩阵。具体地说，通过沿着第三方向(例如，可与所述两个不同方向正交)复制根据本文所述的各个实施例的器件，可提供三维集成电路。
根据本文所述的各个实施例的器件也可根据微电子器件的功能性散布于微电子器件的其他器件之间。
因此，本文所示的剖视图可对根据本文所述的各个实施例中的一个或多个构造的多个器件提供支持，所述多个器件当在平面图中看时沿着两个不同方向延伸，以及/或者当在立体图中看时沿着三个不同方向延伸。例如，当在器件/结构的剖视图中示出了单个有源区时，该器件/结构整体可实际包括其上的多个有源区和晶体管结构(或存储器单元结构、栅极结构等，视情况而定)。
除非另外限定，否则本文中使用的所有术语(包括技术和科学术语)具有与本发明构思所属领域的技术人员之一通常理解的含义相同的含义。还应该理解，除非本文中明确这样定义，否则包括在通用词典中定义的那些术语应该被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应该按照理想化地或过于正式的含义解释它们。
图1是根据本发明构思的示例实施例的磁存储器器件1的示意性框图。另外，图2是根据本发明构思的示例实施例的图1的磁存储器器件1的存储器单元阵列6的示意性电路图。
参照图1和图2，磁存储器器件1可包括存储器单元阵列6、行解码器2、列选择电路3、读写电路4和控制逻辑5。
存储器单元阵列6可包括多根字线WL、多根位线BL和设置在字线与位线之间的交叉部分处的多个存储器单元MC。行解码器2可通过字线WL连接至存储器单元阵列6。行解码器2可被构造为将从外部输入的地址信息解码，从而选择一根字线WL。
列选择电路3可通过位线BL连接至存储器单元阵列6，并且可被构造为将从外部输入的地址信息解码，从而选择一根位线BL。通过列选择电路3选择的位线BL可连接至读写电路4。
读写电路4可响应于来自控制逻辑5的控制信号提供用于访问所选的存储器单元的位线偏压。此外，读写电路4可将位线电压提供至所选的位线BL，以将数据写入存储器单元MC或从存储器单元MC读取数据。
控制逻辑5可响应于从外部输入的命令信号输出用于控制半导体存储器器件的控制信号。从控制逻辑5输出的控制信号可用于控制读写电路4。
如图2所示，存储器单元阵列6可包括多根第一导线、多根第二导线和多个单位存储器单元MC。第一导线可用作字线WL，第二导线可用作位线BL。单位存储器单元MC可按照二维方式或三维方式设置。字线WL和位线BL可交叉，并且单位存储器单元MC可设置在字线WL与位线BL之间的交叉部分中的每一个处。字线WL中的每一根可连接至的多个单位存储器单元MC。位线BL中的每一根可连接至与特定的一根字线WL连接的对应的一个单位存储器单元MC。因此，单位存储器单元MC可通过位线BL连接至先前参照图1描述的读写电路4。
单位存储器单元MC中的每一个可包括存储器元件ME和选择元件SE。存储器元件ME可设置在位线BL与选择元件SE之间，选择元件SE可设置在存储器元件ME与字线WL之间。例如，存储器元件ME可为可变电阻装置，其电阻可根据施加至其的电脉冲切换至至少两个值之一。
在示例实施例中，存储器元件ME可按照分层结构形成，其电阻可利用从中经过的电流通过自旋转移处理而改变。例如，存储器元件ME可具有被构造为展现磁阻特性的分层结构，并且可包括至少一种铁磁材料和/或至少一种反铁磁材料。在示例实施例中，存储器元件ME可为具有磁隧道结MTJ的磁存储器元件。
选择元件SE可被构造为选择性地控制经过存储器元件ME的电流。例如，选择元件SE可为二极管、pnp双极晶体管、npn双极晶体管、NMOS(n沟道金属氧化物半导体)场效应晶体管(FET)或PMOS(p沟道金属氧化物半导体)FET。如果选择元件SE是三端子切换装置(例如，双极晶体管或MOSFET)，则可将额外互连线连接至选择元件SE的控制电极或栅极。
图3至图9是在各个制造阶段中的图2的存储器单元MC的剖视图，示出了根据本发明构思的示例实施例的制造磁存储器器件1的方法。
参照图3，可提供衬底10。例如，衬底10可为硅衬底、锗衬底和/或硅锗衬底。衬底10可形成为具有至少一个导电区(未示出)。
下层间绝缘层20可形成在衬底10上。下层间绝缘层20可由氧化物(例如，氧化硅)、氮化物(例如，氮化硅)和/或氧氮化物(例如，氧氮化硅)中的至少一个形成，或包括它们中的至少一个。接触插塞22可形成在下层间绝缘层20中。接触插塞22可连接至导电区(未示出)。接触插塞22可由掺杂的半导体材料(例如，掺杂的硅等)、金属(例如，钨、铝、钛和/或钽)、导电金属氮化物(例如，氮化钛、氮化钽和/或氮化钨)和/或金属半导体化合物(例如，金属硅化物)形成，或包括它们。
下电极层31可形成在下层间绝缘层20上。下电极层31与接触插塞22重叠，并连接至接触插塞22。下电极层31可由导电金属氮化物(例如，氮化钛和氮化钽)、过渡金属(例如，钛、钽等)和/或稀土金属(例如，钌、铂等)中的至少一个形成，或包括它们中的至少一个。
下磁性层40可形成在下电极层31上。下磁性层40可具有固定磁化方向。还可将反铁磁性层(未示出)设置在下磁性层40下方。例如，下磁性层40可为包括第一铁磁性层、交换耦合层和第二铁磁性层的堆叠结构(未示出)，其中第一铁磁性层的磁化方向与第二铁磁性层的磁化方向平行反向(或相反)。
在下磁性层40中，第一铁磁性层和第二铁磁性层中的每一个可包括铁磁材料，并且可以具有与衬底10的顶表面平行的磁化方向。第一铁磁性层和第二铁磁性层中的每一个可由钴铁硼(CoFeB)、钴铁(CoFe)、钴铁铂(CoFePt)、钴铁钯(CoFePd)、钴铁铬(CoFeCr)、钴铁铽(CoFeTb)、钴铁钆(CoFeGd)和/或钴铁镍(CoFeNi)中的至少一个形成，或包括它们中的至少一个。
可替换地，第一铁磁性层和第二铁磁性层的各自的磁化方向可实质上垂直于衬底10的顶表面。例如，第一铁磁性层和第二铁磁性层中的至少一个可包括以下中的至少一个：垂直磁性材料(例如，CoFeTb、CoFeGd、CoFeDy)、具有L10结构的垂直磁性材料和/或具有六方密排(HCP)晶格结构的CoPt。具有L10结构的垂直磁性材料可包括L10等级的FePt、L10等级的FePd、L10等级的CoPd和/或L10等级的CoPt中的至少一个。交换耦合层可包括至少一种非磁性金属元素(例如，包括非磁性过渡金属)。例如，交换耦合层可由镁(Mg)、铝(Al)、钛(Ti)、铬(Cr)、钌(Ru)、铜(Cu)、锌(Zn)、钽(Ta)、金(Au)、银(Ag)、钯(Pd)、铑(Rh)、铱(Ir)、钼(Mo)、钒(V)、钨(W)、铌(Nb)、锆(Zr)、钇(Y)和/或铪(Hf)中的至少一个形成，或包括它们中的至少一个。
隧道势垒层42可形成在下磁性层40上。隧道势垒层42可由氧化镁、氧化钛、氧化铝、氧化镁锌和/或氧化镁硼中的至少一个形成，或包括它们中的至少一个。
上磁性层44可形成在隧道势垒层42上。上磁性层44可按照能够利用外部信号切换其磁化方向的方式构造。上磁性层44可包括铁磁材料，并且其磁化方向可平行于衬底10的顶表面。上磁性层44可包括铁和钴。例如，上磁性层44可包括钴铁硼(CoFeB)、钴铁(CoFe)、钴铁铂(CoFePt)、钴铁钯(CoFePd)、钴铁铬(CoFeCr)、钴铁铽(CoFeTb)、钴铁钆(CoFeGd)和/或钴铁镍(CoFeNi)中的至少一个。
可替换地，上磁性层44的磁化方向可基本垂直于衬底10的顶表面。例如，上磁性层44可包括以下中的至少一个：垂直磁性材料(例如，CoFeTb、CoFeGd、CoFeDy)、具有L10结构的垂直磁性材料和/或具有六方密排(HCP)晶格结构的CoPt。具有L10结构的垂直磁性材料可包括L10等级的FePt、L10等级的FePd、L10等级的CoPd和/或L10等级的CoPt中的至少一个。
界面层46可形成在上磁性层44上。界面层46可由氧化镁、氧化钛、氧化铝、氧化镁锌和/或氧化镁硼中的至少一个形成，或包括它们中的至少一个。由于存在界面层46，上磁性层44的磁化方向可垂直于衬底10的顶表面。换句话说，界面层46可用作外部元件，以允许上磁性层44具有界面驱动的垂直磁各向异性(i-PMA)。
封盖层48可形成在界面层46上。封盖层48可防止磁性层40和44与在后续处理中形成的上电极层32之间的互扩散。在特定实施例中，封盖层48还可设置在下磁性层40与下电极层31之间。封盖层48可由例如Ru、Ta、Ti和/或Pt中的至少一个形成，或包括它们中的至少一个。
上电极层32可形成在封盖层48上。上电极层32可由导电金属氮化物(例如，氮化钛和/或氮化钽)、过渡金属(例如，钛、钽等)和/或稀土金属(例如，钌、铂等)中的至少一个形成，或者包括它们中的至少一个。
参照图4和图5，上电极层32可被图案化以形成上电极TE。在图案化工艺中，可将封盖层48和界面层46蚀刻以暴露出上磁性层44的至少一部分。作为图案化工艺的结果，可在上电极TE下方形成封盖图案49和界面图案47。上电极TE、封盖图案49和/或界面图案47可用作用于将底层图案化的掩模图案50。掩模图案50可将上磁性层44的至少一部分暴露出来。可部分地对上磁性层44的暴露部分进行蚀刻而非完全蚀刻，从而不暴露出隧道势垒层42。
作为图案化工艺的结果，可在掩模图案50的侧壁上形成再沉积间隔件51。再沉积间隔件51还可形成在上磁性层44的侧壁的至少一部分上。例如，在将上电极TE、封盖图案49和界面图案47图案化的处理期间可产生聚合物，并且可再沉积在掩模图案50的侧壁上，从而形成再沉积间隔件51。再沉积间隔件51可包括构成上电极TE、封盖图案49和/或界面图案47的材料中的至少一个。
参照图6，可在掩模图案50的侧壁和上磁性层44的一部分上形成封盖绝缘层61。例如，可利用原子层沉积(ALD)工艺共形地形成封盖绝缘层61。封盖绝缘层61可包括氧化硅和/或金属氧化物(例如，氧化铝)中的至少一个。例如，封盖绝缘层61可形成为具有从约至约范围内的厚度。
参照图7，氧离子60可通过封盖绝缘层61注入到上磁性层44的一些部分中，并且可被热处理以在上磁性层44中形成氧化物层63。例如，氧化物层63可包括通过将上磁性层44氧化形成的金属氧化物。氧化物层63可延伸超过隧道势垒层42到下电极层40的上部。氧离子60可为注入的等离子体。可利用RTP工艺执行注入的氧离子的热处理。
现在将参照图10A和图10B更加完全地描述图7的氧离子注入工艺，图10A和图10B分别示出了在没有封盖绝缘层61和具有封盖绝缘层61的情况下执行的注入工艺。包括氧离子O+和氧自由基O*的氧等离子体可用于氧离子注入工艺中。可在氧离子注入工艺中使用几kV至几十kV的偏置功率。这种偏置功率可允许氧离子O+具有高能量和良好的垂直方向性。
参照图10A，由于其高能量和良好的垂直方向性，可将氧离子O+注入到上磁性层44的一部分中。例如，氧离子O+的传播方向可实质上限于与上磁性层44的顶表面垂直的方向。因此，可防止氧离子O+注入到位于掩模图案50下方的上磁性层44的一部分中。相比之下，如虚线所示，氧自由基O*可具有低能量和差的垂直方向性，因此，氧自由基O*可沿着与上磁性层44的顶表面成一角度或基本平行于上磁性层44的顶表面的方向传播。因此，氧自由基O*可被注入到位于掩模图案50下方的那部分上磁性层44中。在上磁性层44中存在的氧自由基O*可损坏上磁性层44的至少一部分。
参照图10B，氧离子O+由于其高能量和良好的垂直方向性可穿过封盖绝缘层61的底部61a，并被注入到位于封盖绝缘层61的底部61a下方的上磁性层44的一部分中。氧离子O+的传播方向可实质上限于与上磁性层44的顶表面垂直的方向。由于其良好的垂直方向性，可不允许氧离子O+穿过掩模图案50、再沉积间隔件51和封盖绝缘层61的侧壁部分61b。因此，可基本防止氧离子O+被注入到掩模图案50下方的上磁性层44的一部分中。在热处理工艺中，上磁性层44中的一些氧原子可从氧注入部分(例如，底部61a下方)朝其他部分(例如，侧壁部分61b下方)扩散。
在该实施例中，虽然氧自由基O*的传播方向可与侧壁部分61b成一角度，但是封盖绝缘层61可反射氧自由基O*，从而防止氧自由基O*被注入到上磁性层44中。换句话说，封盖绝缘层61可防止具有低能量和差的垂直方向性的氧自由基O*被注入到上磁性层44中。
表1(下面提供)示出了在以下三种不同情况中获得的缩短速率、TMR值和STT转换速率：(1)仅使用常规干法蚀刻工艺的参考情况(Ref.)、(2)图10A的实施例和(3)图10B的实施例。如表1所示，针对图10A和图10B的实施例的缩短速率比仅使用干法蚀刻工艺的参考情况的缩短速率更慢。这说明了图10A和图10B的结构在防止可由再沉积间隔件引起的MTJ缩短方面非常有效。这是因为再沉积间隔件布置在上磁性层44上。表1还示出了在参考情况与图10A和图10B的实施例之间的TMR值无明显差异。
如表1中进一步所示，图10A的实施例中的STT转换速率比参考情况的STT转换速率低得多。这会是因为在图10A的实施例中使用的工艺可导致对上磁性层44的损坏，如上所述。通过对比，在图10B的情况与参考情况之间的STT转换速率无明显差异。换句话说，由于存在封盖绝缘层61(根据本发明构思的特定示例实施例)，因此可防止上磁性层44在氧离子注入工艺中损坏。
[表1]
Ref.(仅蚀刻) 图10A 图10B
缩短速率 15％-20％ 小于2％ 小于2％
TMR值 - 与Ref.相似 与Ref.相似
STT转换速率 - Ref.的20％ 与Ref.相似
根据上述实施例，与使用常规干法蚀刻工艺的情况相比，可实现可靠性更好的磁隧道结。还可容易地执行用于形成磁隧道结的图案化工艺，并且，因此可以实现磁存储器器件的增大的集成密度。
图8和图9是示出用于在掩模图案50的侧壁上形成封盖间隔件62的进一步蚀刻处理的结果的存储器单元MC的剖视图。参照图8和图9，可将封盖绝缘层61各向异性地蚀刻，以在掩模图案50的侧壁上形成封盖间隔件62。可利用掩模图案50和封盖间隔件62将氧化物层63、隧道势垒层42和下磁性层40图案化，以形成上磁性图案45、氧化物图案64、隧道势垒图案43和下磁性图案41。氧化物图案64可为金属氧化物图案，可通过将上磁性图案45的金属材料氧化形成该金属氧化物图案。
然后，可利用掩模图案50和封盖间隔件62将下电极层31图案化，以形成下电极BE。
现在将参照图9更详细地描述根据本发明构思的示例实施例的磁存储器器件。
具体参照图9，可将下层间绝缘层20设置在衬底10上。接触插塞22可形成在下层间绝缘层20中。接触插塞22可连接至导电区(未示出)。下电极BE可形成在下层间绝缘层20上。下电极BE可与接触插塞22重叠并连接至接触插塞22。
磁隧道结MTJ可设置在下电极BE上。磁隧道结MTJ可包括下磁性图案41、上磁性图案45(设置在下磁性图案41上，并且宽度小于下磁性图案41的宽度)和隧道势垒图案43(设置在下磁性图案41与上磁性图案45之间)。下磁性图案41可具有可切换的磁化方向，并且上磁性图案45可具有固定磁化方向。
下磁性图案41可包括按次序堆叠在衬底10上的第一铁磁性层、交换耦合层和第二铁磁性层。第一铁磁性层的磁化方向可与第二铁磁性层的磁化方向平行反向(相反)。
第一铁磁性层和第二铁磁性层中的每一个可包括铁磁材料，并且可以具有与衬底10的顶表面平行的磁化方向。第一铁磁性层和第二铁磁性层中的每一个可由钴铁硼(CoFeB)、钴铁(CoFe)、钴铁铂(CoFePt)、钴铁钯(CoFePd)、钴铁铬(CoFeCr)、钴铁铽(CoFeTb)、钴铁钆(CoFeGd)和/或钴铁镍(CoFeNi)中的至少一个形成，或包括它们中的至少一个。
可替换地，第一铁磁性层和第二铁磁性层的磁化方向可实质上垂直于衬底10的顶表面。例如，第一铁磁性层和第二铁磁性层中的至少一个可包括以下中的至少一个：垂直磁性材料(例如，CoFeTb、CoFeGd、CoFeDy)、具有L10结构的垂直磁性材料和/或具有六方密排(HCP)晶格结构的CoPt。具有L10结构的垂直磁性材料可包括L10等级的FePt、L10等级的FePd、L10等级的CoPd和/或L10等级的CoPt中的至少一个。交换耦合层可包括至少一种非磁性金属元素(例如，包括非磁性过渡金属)。例如，交换耦合层可由镁(Mg)、铝(Al)、钛(Ti)、铬(Cr)、钌(Ru)、铜(Cu)、锌(Zn)、钽(Ta)、金(Au)、银(Ag)、钯(Pd)、铑(Rh)、铱(Ir)、钼(Mo)、钒(V)、钨(W)、铌(Nb)、锆(Zr)、钇(Y)和/或铪(Hf)中的至少一个形成，或包括它们中的至少一个。
隧道势垒图案43可由氧化镁、氧化钛、氧化铝、氧化镁锌和/或氧化镁硼中的至少一个形成，或包括它们中的至少一个。
上磁性图案45可按照能够利用外部信号切换其磁化方向的方式构造。上磁性图案45可包括至少一种铁磁材料，并且其磁化方向可平行于衬底10的顶表面。上磁性图案45可包括铁和钴。例如，上磁性图案45可包括钴铁硼(CoFeB)、钴铁(CoFe)、钴铁铂(CoFePt)、钴铁钯(CoFePd)、钴铁铬(CoFeCr)、钴铁铽(CoFeTb)、钴铁钆(CoFeGd)和/或钴铁镍(CoFeNi)中的至少一个。可替换地，上磁性图案45可具有基本垂直于衬底10的顶表面的磁化方向。例如，上磁性图案45可包括以下中的至少一个：垂直磁性材料(例如，CoFeTb、CoFeGd、CoFeDy)、具有L10结构的垂直磁性材料和/或具有六方密排(HCP)晶格结构的CoPt。具有L10结构的垂直磁性材料可包括L10等级的FePt、L10等级的FePd、L10等级的CoPd和/或L10等级的CoPt中的至少一个。
可将界面图案47和封盖图案49设置在磁隧道结MTJ上。界面图案47可由氧化镁、氧化钛、氧化铝、氧化镁锌和/或氧化镁硼中的至少一个形成，或包括它们中的至少一个。界面图案47可导致上磁性图案45的磁化方向垂直于衬底10的顶表面。换句话说，界面图案47可用作外部元件，以允许上磁性图案45具有界面驱动的垂直磁各向异性(i-PMA)。封盖图案49可防止磁性图案41和45与上电极TE之间的互扩散。在特定实施例中，封盖图案49还可设置在下磁性层40与下电极BE之间，以防止它们之间的互扩散。封盖图案49可由例如Ru、Ta、Ti和/或Pt中的至少一个形成，或包括它们中的至少一个。
上电极TE可设置在封盖图案49上。上电极TE可由导电金属氮化物(例如，氮化钛和/或氮化钽)、过渡金属(例如，钛、钽等)和/或稀土金属(例如，钌、铂等)中的至少一个形成，或包括它们中的至少一个。
封盖间隔件62可设置在上电极TE和封盖图案49的侧壁上。封盖间隔件62可由氧化硅和/或金属氧化物(例如，氧化铝)中的至少一个形成，或包括它们中的至少一个。例如，封盖间隔件62可形成为具有约至约范围内的厚度。
再沉积间隔件51可设置在上电极TE与封盖间隔件62之间和封盖图案49与封盖间隔件62之间。再沉积间隔件51可包含与上磁性图案45、封盖图案49和上电极TE中的材料中的至少一个相同的材料。氧化物图案64可被构造为从上磁性图案45横向延伸，并且可介于封盖间隔件62与隧道势垒图案43之间。氧化物图案64可包含与上磁性图案45的材料相同的材料。例如，氧化物图案64可为通过将上磁性图案45氧化形成的金属氧化物图案。氧化物图案64可延伸超过隧道势垒图案43到下磁性图案41的上部。
隧道势垒图案43和下磁性图案41可形成为具有与封盖间隔件62的侧壁自对齐的侧壁。此外，下磁性图案41与上磁性图案45之间的宽度差可大于或等于封盖间隔件62的宽度。封盖间隔件62的底表面可与氧化物图案64的顶表面接触。
图11A是示出根据本发明构思的示例实施例的磁存储器器件的平面图，图11B是沿着图11A的线I-I'和II-II'截取的剖视图。
参照图11A和图11B，可提供衬底100。例如，衬底100可为硅衬底、锗衬底和/或硅锗衬底。可将衬底100制备为具有第一导电类型。器件隔离图案101可形成在衬底100上。器件隔离图案101可限定有源线图案ALP。如图11A所示，当在平面图中看时，有源线图案ALP中的每一个可为平行于第一方向D1延伸的基本平直的线形图案。器件隔离图案101和有源线图案ALP可沿着垂直于第一方向D1的第二方向D2交替布置。在特定实施例中，有源线图案ALP可经掺杂以具有第一导电类型。
衬底100可包括设置为与有源线图案ALP和器件隔离图案101相交(交叉)的隔离凹进区104。当在平面图中看时，隔离凹进区104中的每一个可像凹槽一样成形，并且可平行于第二方向D2延伸。隔离凹进区104可将有源线图案ALP中的每一个划分为多个有源图案CA。有源图案CA中的每一个可为相邻的一对隔离凹进区104之间的对应的有源线图案ALP的一部分。换句话说，有源图案CA中的每一个可通过相邻的一对器件隔离图案101和相邻的一对隔离凹进区104限定。当在平面图中看时，有源图案CA可设置为在第一方向和第二方向两个方向上彼此间隔开，以形成矩阵形状的布置。
栅极凹进区103可沿着第二方向D2排列，以与有源图案CA交叉。栅极凹进区103中的每一个可像凹槽一样成形，并且可平行于隔离凹进区104延伸。在示例实施例中，一对栅极凹进区103可与有源图案CA中的每一个交叉。在这种情况下，一对单元晶体管可形成在有源图案CA中的每一个上。
栅极凹进区103可与隔离凹进区104具有基本相同的深度。栅极凹进区103中的每一个的宽度可基本等于隔离凹进区104的宽度或与隔离凹进区104的宽度不同。栅极凹进区103和隔离凹进区104的深度可小于器件隔离图案101的深度。
字线WL可分别设置在栅极凹进区103中。栅极介电层105可设置在字线WL与栅极凹进区103之间。由于栅极凹进区103的形状，字线WL可为平行于第二方向D2延伸的基本平直的线形结构。各个单元晶体管可包括字线WL和沟道区，其中沟道区具有凹进轮廓并且面对字线WL。
隔离线IL可分别设置在隔离凹进区104中。隔离栅极介电层106可设置在隔离线IL与隔离凹进区104之间。隔离线IL可为平行于第二方向D2延伸的基本平直的线形结构。
栅极掩模图案108可设置在字线WL和隔离线IL中的每一个上。字线WL和隔离线IL可分别具有分别比单元凹进区103和隔离凹进区104的顶部入口更低的顶表面。栅极掩模图案108可分别设置在单元凹进区103和隔离凹进区104中的每一个的上部中。栅极掩模图案108可具有与衬底100的顶表面基本共面的顶表面。
在磁存储器器件的操作中，可将隔离电压施加至隔离线IL。可选择隔离电压以防止在隔离凹进区104下方形成沟道层或反型层。换句话说，当向隔离线IL供应隔离电压时，位于隔离线IL下方的隔离沟道区可截止。因此，各个有源线图案ALP的有源图案CA可彼此电分离。例如，当有源线图案ALP掺杂有p型掺杂物时，隔离电压可为地电压或负电压。
字线WL可由掺杂的半导体材料(例如，掺杂的硅等)、金属(例如，钨、铝、钛和/或钽)、导电金属氮化物(例如，氮化钛、氮化钽和/或氮化钨)和/或金属半导体化合物(例如，金属硅化物)中的至少一个形成，或包括它们中的至少一个。在示例实施例中，隔离线IL可由与字线WL的材料相同的材料形成。例如，单元栅极介电层105和隔离栅极介电层106可由氧化硅、氮化硅、氧氮化硅和/或包括绝缘金属氧化物(例如，氧化铪和/或氧化铝)的高k介电材料形成，或者包括它们。例如，栅极掩模图案108可包括氧化硅、氮化硅和/或氧氮化硅。
第一掺杂区111可设置在有源图案CA中的每一个中并且位于相邻的每对字线WL中的各个字线WL之间。第二掺杂区112可分别设置在有源图案CA中并且位于字线WL与隔离线IL之间。在示例实施例中，第一掺杂区111可设置在每一个有源图案CA的中心区中，并且一对第二掺杂区112可分别设置在每一个有源图案CA的边缘区中。因此，形成在各个有源图案CA上的一对单元晶体管可共享第一掺杂区111。第一掺杂区111和第二掺杂区112可分别用作单元晶体管的源极区和漏极区。第一掺杂区111和第二掺杂区112可分别被掺杂以具有与第一导电类型不同的第二导电类型。第一导电类型和第二导电类型中的一个可为n型，另一个可为p型。
此外，第一层间绝缘层120可设置在衬底100上。例如，第一层间绝缘层120可由氧化硅形成，或包括氧化硅。第一层间绝缘层120可形成为具有源极凹槽，并且可设置源极线SL以分别填充各个源极凹槽。源极线SL可平行于第二方向D2延伸。各个源极线SL可由掺杂的半导体材料(例如，掺杂的硅等)、金属(例如，钨、铝、钛和/或钽)、导电金属氮化物(例如，氮化钛、氮化钽和/或氮化钨)和/或金属半导体化合物(例如，金属硅化物)中的至少一个形成，或包括它们中的至少一个。每个源极线SL可将沿着第二方向D2排列的各个第一掺杂区111彼此连接。此外，第一层间绝缘层120可形成为具有第一接触孔，并且第一接触插塞122可分别设置在各个第一接触孔中，并且可分别连接至各个第二掺杂区112。第一接触插塞122可由与源极线SL的材料相同的导电材料形成。源极线SL和第一接触插塞122可具有与第一层间绝缘层120的顶表面基本共面的顶表面。
蚀刻停止层124可设置在第一层间绝缘层120上。蚀刻停止层124可形成为覆盖源极线SL的顶表面。蚀刻停止层124可由相对于第一层间绝缘层120具有蚀刻选择性的绝缘材料形成。例如，第一层间绝缘层120可由氧化硅形成，并且蚀刻停止层124可由氮化硅和/或氧氮化硅形成。
第二层间绝缘层130可设置在蚀刻停止层124上。第二层间绝缘层130可由氧化硅形成。
第二接触插塞132可设置为穿过第二层间绝缘层130和蚀刻停止层124二者。第二接触插塞132可经第一接触插塞122分别电连接至各个第二掺杂区112。在示例实施例中，欧姆图案(未示出)可设置在第一接触插塞122与第二接触插塞132之间，第一接触插塞122与第二掺杂区112之间，以及源极线SL与第一掺杂区111之间。欧姆图案可由包括金属硅化物(例如，硅化钴和/或硅化钛)的至少一种金属半导体化合物形成，或包括该至少一种金属半导体化合物。
多个存储器元件ME可设置在第二层间绝缘层130上。存储器元件ME中的每一个可包括下电极BE、磁隧道结MTJ和上电极TE。例如，磁隧道结MTJ可具有诸如图11C的结构，图11C为示出图11B的部分A的放大图(与图9相似)。磁隧道结MTJ可具有与图9的结构相同的结构，因此，将省略其详细描述。
例如，存储器元件ME中的每一个可被图案化以具有岛形结构。当在平面图中看时，存储器元件ME可各自与第二接触插塞132中的对应的一个重叠。
第三层间绝缘层140可形成在第二层间绝缘层130上，以接触存储器元件ME的侧壁。第三层间绝缘层140可形成为暴露出存储器元件ME的顶表面。
位线BL可设置在第三层间绝缘层140上。位线BL可沿着第一方向D1延伸。每个位线BL可共同地接触沿着第一方向D1排列的多个存储器元件ME。例如，位线BL可连接至存储器元件ME，在它们之间不介入任何接触插塞。这样可简化制造工艺，并减小位线BL与存储器元件ME之间的接触电阻。此外，可提高位线BL与存储器元件ME之间的接触电阻的均匀性。
图12A至图12D是图11A的磁存储器器件在各个制造阶段中沿着线I-I'和II-II'截取的剖视图，其进一步示出了制造根据本发明构思的示例实施例的磁存储器器件的方法。
参照图11A和图12A，可制备衬底100。例如，衬底100可为硅衬底、锗衬底和/或硅锗衬底。衬底100可具有第一导电类型。
器件隔离图案101可形成在衬底100上，以限定有源线图案ALP。有源线图案ALP可平行于图11A的第一方向D1形成。可利用浅沟槽隔离(STI)工艺形成器件隔离图案101。
可将有源线图案ALP和器件隔离图案101图案化，以形成平行于图11A的第二方向D2延伸的栅极凹进区103和隔离凹进区104。隔离凹进区104可形成为将各个有源线图案ALP划分为多个有源图案CA。栅极凹进区103可与单元有源图案CA相交(交叉)。栅极凹进区103和隔离凹进区104可形成为深度小于器件隔离图案101的深度。
单元栅极介电层105可形成为共形地覆盖各个栅极凹进区103的内表面。隔离栅极介电层106也可形成为共形地覆盖各个隔离凹进区104的内表面。在示例实施例中，可利用相同工艺同时分别形成单元栅极介电层105和隔离栅极介电层106。单元栅极介电层105和隔离栅极介电层106可分别为通过在衬底100上执行热氧化工艺形成的氧化硅层。可替换地，单元栅极介电层105和隔离栅极介电层106可分别由氧化硅、氮化硅、氧氮化硅和/或包括绝缘金属氧化物(例如，氧化铪和/或氧化铝)的高k介电材料中的至少一个形成，或包括它们中的至少一个。
接着，第一导电层可形成为分别填充栅极凹进区103和隔离凹进区104。第一导电层可由掺杂的半导体材料(例如，掺杂的硅等)、金属(例如，钨、铝、钛和/或钽)、导电金属氮化物(例如，氮化钛、氮化钽和/或氮化钨)和/或金属半导体化合物(例如，金属硅化物)中的至少一个形成，或包括它们中的至少一个。可将第一导电层蚀刻以形成各个栅极凹进区103中的字线WL以及各个隔离凹进区104中的隔离线IL。字线WL和隔离线IL可分别凹进以具有比衬底100的顶表面更低的顶表面。
栅极掩模图案108可分别形成在字线WL和隔离线IL上，以分别填充分别设有字线WL的栅极凹进区103和设有隔离线IL的隔离凹进区104。栅极掩模图案108可由氧化硅、氮化硅和/或氧氮化硅中的至少一个形成，或包括它们中的至少一个。
可将掺杂物注入到字线WL之间的单元有源图案CA和字线WL与隔离线IL之间的单元有源图案CA中，以分别形成具有第二导电类型的第一掺杂区111和第二掺杂区112。第一掺杂区111和第二掺杂区112的底表面可分别形成在高于对应的字线WL和隔离线IL的底部水平的水平处。
参照图11A和图12B，第一层间绝缘层120可形成在衬底100上。第一层间绝缘层120可由氧化硅形成。可将第一层间绝缘层120图案化，以形成单元孔和源极凹槽。
第二导电层可形成为填充单元孔和源极凹槽。第二导电层可由掺杂的半导体材料(例如，掺杂的硅等)、金属(例如，钨、铝、钛和/或钽)、导电金属氮化物(例如，氮化钛、氮化钽和/或氮化钨)和/或金属半导体化合物(例如，金属硅化物)中的至少一个形成，或包括它们中的至少一个。可在第二导电层上执行平面化工艺，直至暴露出第二层间绝缘层120。因此，第一接触插塞122可形成在对应的各个单元孔中，并且源极线SL可分别形成在源极凹槽中。第一接触插塞122可分别连接至各个第二掺杂区112，并且源极线SL可分别连接至各个第一掺杂区111。在示例实施例中，欧姆图案(未示出)可形成在源极线SL与第一掺杂区111之间以及第一接触插塞122与第二掺杂区112之间。欧姆图案可由包括金属硅化物(例如，硅化钴和/或硅化钛)的至少一种金属半导体化合物形成，或包括该至少一种金属半导体化合物。
然后，封盖绝缘层124可形成在第一层间绝缘层120、第一接触插塞122和源极线SL上。封盖绝缘层124可由氮化硅和/或氧氮化硅形成，或包括氮化硅和/或氧氮化硅。
参照图11A和图12C，第二层间绝缘层130可形成在封盖绝缘层124上。第二层间绝缘层130可由氧化硅形成。第二接触插塞132可形成为穿过第二层间绝缘层130和封盖绝缘层124二者。第二接触插塞132可与第一接触插塞122通过相同方法形成，并且由与第一接触插塞122相同材料形成。第二接触插塞132可通过第一接触插塞122电连接至对应的各个第二掺杂区112。在示例实施例中，欧姆图案(未示出)可形成在第二接触插塞132与第一接触插塞122之间。欧姆图案可由包括金属硅化物(例如，硅化钴和/或硅化钛)的至少一种金属半导体化合物形成，或包括该至少一种金属半导体化合物。
参照图11A和图12D，多个存储器元件ME可形成在第二层间绝缘层130上。存储器元件ME中的每一个可包括下电极BE、磁隧道结MTJ和上电极TE。例如，可利用诸如先前参照图3至图9或图10A和图10B描述的方法形成存储器元件ME中的每一个。作为一个示例，可将存储器元件ME中的每一个图案化以具有岛形结构。当在平面图中看时，存储器元件ME可与第二接触插塞132中的对应的一个重叠。
返回参照图11A和图11B，第三层间绝缘层140可形成在第二层间绝缘层130上，以接触存储器元件ME的侧壁。第三层间绝缘层140可形成为将存储器元件ME的顶表面暴露出来。
位线BL可设置在第三层间绝缘层140上。位线BL可沿着第一方向D1延伸。每个位线BL可共同连接至沿着第一方向D1排列的多个存储器元件ME。
图13是示出可包括根据本发明构思的示例实施例构造的半导体存储器器件的电子系统的示例的示意性框图。
参照图13，电子系统1100可包括控制器1110、输入/输出(I/O)单元1120、存储器装置1130、接口单元1140和数据总线1150。控制器1110、I/O单元1120、存储器装置1130和接口单元1140中的至少两个可经数据总线1150彼此通信。数据总线1150可对应于通过其发送电信号的路径。存储器装置1130可被构造为包括根据本发明构思的示例实施例的一个或更多个磁存储器器件。
控制器1110可包括微处理器、数字信号处理器、微控制器和/或另一逻辑装置中的至少一个。所述另一逻辑装置可具有与微处理器、数字信号处理器和/或微控制器中的任一个的功能相似的功能。I/O单元1120可包括键区、键盘和/或显示单元。存储器装置1130可存储数据和/或命令。接口单元1140可将电数据发送至通信网络，或者可从通信网络接收电数据。接口单元1140可无线地和/或通过线缆操作。例如，接口单元1140可包括用于无线通信的天线和/或用于有线通信的收发器。电子系统1100还可包括用作高速缓冲存储器的快速DRAM装置和/或快速SRAM装置，以改进控制器1110的操作。
电子系统1100可在个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移动电话、数字音乐播放器、存储卡和/或电子产品中实现。电子产品可无线地接收和/或发送信息数据。
图14是示出包括根据本发明构思的示例实施例的半导体存储器器件的存储卡的示意性框图。
参照图14，存储卡1200可包括存储器装置1210。存储器装置1210可包括根据本发明构思的前述实施例的至少一个磁存储器器件。在其他实施例中，存储器装置1210还可包括与根据本发明构思的前述实施例的存储器器件不同的至少一个存储器器件。例如，存储器装置1210还可包括非易失性存储器器件和/或静态随机存取存储器(SRAM)器件。存储卡1200可包括控制主机与存储器装置1210之间的数据通信的存储器控制器1220。
存储器控制器1220可包括控制存储卡1200的整体操作的中央处理单元1222。另外，存储器控制器1220可包括用作中央处理单元1222的操作存储器的SRAM器件1221。此外，存储器控制器1220还可包括主机接口单元1223和存储器接口单元1225。主机接口单元1223可被构造为包括存储卡1200与主机之间的数据通信协议。存储器接口单元1225可将存储器控制器1220连接至存储器装置1210。存储器控制器1220还可包括误差检查和校正(ECC)块1224。ECC块1224可检测和校正从存储器装置1210读出的数据的误差。存储卡1200还可包括存储代码数据以与主机联接的只读存储器(ROM)器件。存储卡1200可用作便携式数据存储卡。可替换地，存储卡1200可按照固态盘(SSD)而非计算机系统的硬盘的形式设置。
图15是示出包括根据本发明构思的示例实施例的磁存储器器件的信息处理系统的示意性框图。
参照图15，信息处理系统1300可包括具有根据本发明构思的示例实施例的磁存储器器件中的至少一个的存储器系统1310。信息处理系统1300还可包括经系统总线1360电连接至存储器系统1310的调制解调器1320、中央处理单元(CPU)1330、RAM1340和用户接口1350。存储器系统1310可包括存储器装置1311和控制存储器装置1311的整体操作的存储器控制器1312。可将通过CPU1330处理和/或从外部输入的数据存储在存储器系统1310中。这里，存储器系统1310可构成固态驱动器SSD，因此，信息处理系统1300能够在存储器系统1310中可靠地存储大量数据。这种可靠性的增加使得存储器系统1310能够节约资源以用于误差校正和实现高速数据交换功能。虽然附图中未示出，但是本领域普通技术人员应该清楚，信息处理系统1300还可被构造为包括例如应用芯片集、相机图像处理器(CIS)和/或输入/输出装置。
与利用常规干法蚀刻工艺形成的磁存储器器件相比，根据本发明构思的示例实施例，可实现具有更好的可靠性的磁隧道结MTJ和包含该磁隧道结MTJ的磁存储器器件。此外，可更容易地执行用于形成磁隧道结MTJ的图案化工艺，并且因此实现具有增加的集成密度的磁存储器器件。
虽然已经具体示出和描述了本发明构思的示例实施例，但是本领域普通技术人员之一应该理解，在不脱离权利要求的精神和范围的情况下，可对其作出形式和细节上的修改。

Claims (25)

1.一种制造磁存储器器件的方法，包括步骤：
在衬底上按次序形成第一磁性层、隧道势垒层和第二磁性层；
在第二磁性层上形成掩模图案，以将第二磁性层的一部分暴露出来；
在掩模图案的侧壁和第二磁性层的暴露出来的部分上形成封盖绝缘层；
通过封盖绝缘层将氧离子注入到第二磁性层的所述部分中，以形成氧化物层；
各向异性地蚀刻封盖绝缘层，以形成封盖间隔件；以及
利用掩模图案和封盖间隔件将氧化物层、隧道势垒层和第一磁性层图案化。
2.根据权利要求1所述的方法，其中，利用等离子体执行注入氧离子的步骤。
3.根据权利要求1所述的方法，在形成封盖绝缘层的步骤之前还包括步骤：利用掩模图案蚀刻第二磁性层的所述部分，以在掩模图案的侧壁和第二磁性层的所述部分上形成再沉积间隔件层。
4.根据权利要求3所述的方法，其中，将蚀刻第二磁性层的所述部分的步骤执行为防止隧道势垒层被暴露出来。
5.根据权利要求1所述的方法，其中，第一磁性层具有固定的磁化方向，第二磁性层具有可切换的磁化方向。
6.根据权利要求1所述的方法，其中，封盖绝缘层包括氧化硅或金属氧化物。
7.根据权利要求6所述的方法，其中，封盖绝缘层的厚度范围为从至
8.根据权利要求1所述的方法，还包括步骤：形成界面层，以接触第二磁性层的顶表面。
9.根据权利要求8所述的方法，其中，将封盖绝缘层形成为覆盖界面层的侧壁。
10.根据权利要求8所述的方法，其中，隧道势垒层和界面层包括MgO。
11.根据权利要求10所述的方法，其中，第一磁性层和第二磁性层的磁化方向垂直于衬底的顶表面。
12.一种磁存储器器件，包括：
下电极，其布置在衬底上；
第一磁性图案，其布置在下电极上；
第二磁性图案，其布置在第一磁性图案上，第二磁性图案的宽度小于第一磁性图案的宽度；
隧道势垒图案，其设置在第一磁性图案与第二磁性图案之间；
上电极，其设置在第二磁性图案上，其中封盖图案介于上电极与第二磁性图案之间；
封盖间隔件，其布置在封盖图案的侧壁上；以及
氧化物图案，其从第二磁性图案延伸至封盖间隔件与隧道势垒图案之间的区域，
其中，氧化物图案包括与第二磁性图案的材料中的至少一种相同的材料。
13.根据权利要求12所述的器件，其中，封盖间隔件包括金属氧化物。
14.根据权利要求13所述的器件，其中，封盖间隔件的厚度为从至
15.根据权利要求12所述的器件，其中，隧道势垒图案和第一磁性图案的侧壁与封盖间隔件的侧壁自对齐。
16.根据权利要求12所述的器件，其中，封盖间隔件的底表面与氧化物图案的顶表面接触。
17.根据权利要求12所述的器件，其中，第一磁性图案与第二磁性图案之间的宽度差等于或大于封盖间隔件的宽度。
18.根据权利要求12所述的器件，还包括设置在封盖图案与封盖间隔件之间的再沉积间隔件，再沉积间隔件包括与第二磁性图案的材料中的至少一种相同的材料。
19.一种磁存储器器件，包括：
下电极，其设置在衬底上；
第一磁性图案，其设置在下电极上；
第二磁性图案，其布置在第一磁性图案上；
隧道势垒图案，其位于第一磁性图案与第二磁性图案之间；
上电极，其设置在第二磁性图案上，其中封盖图案介于上电极与第二磁性图案之间；
封盖间隔件，其位于封盖图案的侧壁上；以及
金属氧化物图案，其从第二磁性图案延伸至封盖间隔件与隧道势垒图案之间的区域，
其中，第一磁性图案、隧道势垒图案和金属氧化物图案具有与封盖间隔件的侧壁自对齐的侧壁。
20.根据权利要求19所述的器件，其中，第一磁性图案与第二磁性图案之间的宽度差等于或大于封盖间隔件的宽度。
21.一种磁存储器器件，包括：
下电极，其设置在衬底上；
磁存储器元件，其包括按照堆叠布置方式设置在下电极上的第一磁性图案和第二磁性图案，以及布置在第一磁性图案与第二磁性图案之间的隧道势垒图案；
上电极，其设置在磁存储器元件上方，其中封盖图案介于磁存储器元件与上电极之间；以及
封盖间隔件，其沿着封盖图案的侧壁布置，
其中，第二磁性图案和隧道势垒图案的侧壁与封盖间隔件的侧壁自对齐。
22.根据权利要求21所述的磁存储器器件，还包括从第二磁性图案延伸至封盖间隔件与隧道势垒图案之间的区域的金属氧化物图案。
23.根据权利要求22所述的磁存储器器件，其中，金属氧化物图案具有与封盖间隔件的侧壁自对齐的侧壁。
24.根据权利要求21所述的磁存储器器件，还包括布置在第一磁性图案上的界面图案，以在第一磁性图案中诱导出界面驱动的垂直各向异性，其中封盖图案还布置在界面图案上。
25.根据权利要求21所述的磁存储器器件，还包括布置在下电极与磁存储器元件之间的第二封盖图案。
CN201510459661.5A 2014-07-30 2015-07-30 磁存储器器件及其制造方法 Active CN105322089B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0097535 2014-07-30
KR1020140097535A KR102259870B1 (ko) 2014-07-30 2014-07-30 자기 메모리 장치 및 그의 형성방법

Publications (2)

Publication Number Publication Date
CN105322089A true CN105322089A (zh) 2016-02-10
CN105322089B CN105322089B (zh) 2019-05-07

Family

ID=55180923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510459661.5A Active CN105322089B (zh) 2014-07-30 2015-07-30 磁存储器器件及其制造方法

Country Status (3)

Country Link
US (1) US9893272B2 (zh)
KR (1) KR102259870B1 (zh)
CN (1) CN105322089B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106782639A (zh) * 2017-01-22 2017-05-31 南京大学 一种CoPtx纳米复合结构电磁存储器件及制备方法
CN107785482A (zh) * 2016-08-25 2018-03-09 中电海康集团有限公司 一种磁性隧道结的制备方法
CN107968150A (zh) * 2016-09-06 2018-04-27 三星电子株式会社 制造磁存储器件的方法
CN108075037A (zh) * 2016-11-09 2018-05-25 上海磁宇信息科技有限公司 一种制备磁性隧道结的方法
CN108123029A (zh) * 2016-11-29 2018-06-05 中电海康集团有限公司 Mtj器件的制作方法
CN108987561A (zh) * 2017-06-05 2018-12-11 三星电子株式会社 半导体器件及其制造方法
WO2019061852A1 (zh) * 2017-09-26 2019-04-04 中电海康集团有限公司 Mram与其制作方法
CN109841730A (zh) * 2017-11-28 2019-06-04 三星电子株式会社 磁存储器件及其制造方法
WO2020103000A1 (zh) * 2018-11-20 2020-05-28 华为技术有限公司 磁隧道结、磁电阻随机存储器、芯片及制备方法
CN112563412A (zh) * 2019-09-25 2021-03-26 浙江驰拓科技有限公司 磁性隧道结刻蚀方法
WO2022183448A1 (zh) * 2021-03-04 2022-09-09 华为技术有限公司 磁隧道结、磁随机存储器及其制作方法、存储设备

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10043967B2 (en) * 2014-08-07 2018-08-07 Qualcomm Incorporated Self-compensation of stray field of perpendicular magnetic elements
WO2016139879A1 (ja) * 2015-03-05 2016-09-09 ソニー株式会社 記憶素子、その製造方法及び記憶装置
US9905751B2 (en) * 2015-10-20 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction with reduced damage
KR102520682B1 (ko) 2016-05-27 2023-04-12 삼성전자주식회사 정보 저장 소자 및 그 제조방법
KR102615694B1 (ko) 2016-11-02 2023-12-21 삼성전자주식회사 정보 저장 소자 및 그 제조방법
KR102575405B1 (ko) 2016-12-06 2023-09-06 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
KR20180073745A (ko) * 2016-12-22 2018-07-03 에스케이하이닉스 주식회사 전자 장치 및 그 형성 방법
KR102368033B1 (ko) 2017-09-20 2022-02-25 삼성전자주식회사 자기 저항 메모리 소자의 제조 방법
CN111226324B (zh) * 2017-10-16 2023-08-29 Tdk株式会社 隧道磁阻效应元件、磁存储器、内置型存储器及制作隧道磁阻效应元件的方法
US11043251B2 (en) 2018-11-30 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction device and method of forming same
US11283009B2 (en) * 2019-09-26 2022-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing memory device having protection spacer
US11805657B2 (en) * 2020-06-23 2023-10-31 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric tunnel junction memory device using a magnesium oxide tunneling dielectric and methods for forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090146131A1 (en) * 2007-12-05 2009-06-11 Thomas Happ Integrated Circuit, and Method for Manufacturing an Integrated Circuit
US20110059557A1 (en) * 2009-09-04 2011-03-10 Sony Corporation Method of manufacturing nonvolatile memory device
US20120244639A1 (en) * 2011-03-22 2012-09-27 Yuichi Ohsawa Method of manufacturing magnetic memory
US20130307099A1 (en) * 2012-05-18 2013-11-21 Eiji Kitagawa Magnetic memory element and method of manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131812A (ja) 1997-07-14 1999-02-02 Matsushita Electron Corp 電荷転送装置およびその製造方法
US6985384B2 (en) 2002-10-01 2006-01-10 International Business Machines Corporation Spacer integration scheme in MRAM technology
JP4008857B2 (ja) * 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法
KR100487927B1 (ko) 2003-07-21 2005-05-09 주식회사 하이닉스반도체 마그네틱 램의 형성방법
JP2005277249A (ja) 2004-03-26 2005-10-06 Sony Corp プラズマ処理方法および磁気記憶装置の製造方法
KR100943860B1 (ko) * 2007-12-21 2010-02-24 주식회사 하이닉스반도체 자기터널접합 셀 형성방법
US7920416B2 (en) * 2008-03-12 2011-04-05 International Business Machines Corporation Increased magnetic damping for toggle MRAM
KR101595790B1 (ko) 2009-03-19 2016-02-19 삼성전자주식회사 전하 트랩형 메모리 소자의 제조 방법
KR20120058113A (ko) 2010-11-29 2012-06-07 삼성전자주식회사 자기 터널 접합 구조체의 제조 방법 및 이를 이용하는 자기 메모리 소자의 제조 방법
KR20130016826A (ko) 2011-08-09 2013-02-19 에스케이하이닉스 주식회사 반도체 소자 제조 방법
KR20130038603A (ko) * 2011-10-10 2013-04-18 삼성전자주식회사 자기 메모리 소자의 제조 방법
KR20130078456A (ko) * 2011-12-30 2013-07-10 삼성전자주식회사 자기 메모리 소자 및 자기 메모리 소자의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090146131A1 (en) * 2007-12-05 2009-06-11 Thomas Happ Integrated Circuit, and Method for Manufacturing an Integrated Circuit
US20110059557A1 (en) * 2009-09-04 2011-03-10 Sony Corporation Method of manufacturing nonvolatile memory device
US20120244639A1 (en) * 2011-03-22 2012-09-27 Yuichi Ohsawa Method of manufacturing magnetic memory
US20130307099A1 (en) * 2012-05-18 2013-11-21 Eiji Kitagawa Magnetic memory element and method of manufacturing the same

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785482A (zh) * 2016-08-25 2018-03-09 中电海康集团有限公司 一种磁性隧道结的制备方法
CN107968150A (zh) * 2016-09-06 2018-04-27 三星电子株式会社 制造磁存储器件的方法
CN107968150B (zh) * 2016-09-06 2023-04-07 三星电子株式会社 制造磁存储器件的方法
CN108075037A (zh) * 2016-11-09 2018-05-25 上海磁宇信息科技有限公司 一种制备磁性隧道结的方法
CN108123029A (zh) * 2016-11-29 2018-06-05 中电海康集团有限公司 Mtj器件的制作方法
CN106782639B (zh) * 2017-01-22 2019-05-03 南京大学 一种CoPtx纳米复合结构电磁存储器件及制备方法
CN106782639A (zh) * 2017-01-22 2017-05-31 南京大学 一种CoPtx纳米复合结构电磁存储器件及制备方法
US11462584B2 (en) 2017-06-05 2022-10-04 Samsung Electronics Co., Ltd. Insulation layer arrangement for magnetic tunnel junction device
CN108987561A (zh) * 2017-06-05 2018-12-11 三星电子株式会社 半导体器件及其制造方法
CN108987561B (zh) * 2017-06-05 2022-10-18 三星电子株式会社 半导体器件及其制造方法
WO2019061852A1 (zh) * 2017-09-26 2019-04-04 中电海康集团有限公司 Mram与其制作方法
CN109841730A (zh) * 2017-11-28 2019-06-04 三星电子株式会社 磁存储器件及其制造方法
CN113016033A (zh) * 2018-11-20 2021-06-22 华为技术有限公司 磁隧道结、磁电阻随机存储器、芯片及制备方法
WO2020103000A1 (zh) * 2018-11-20 2020-05-28 华为技术有限公司 磁隧道结、磁电阻随机存储器、芯片及制备方法
CN112563412A (zh) * 2019-09-25 2021-03-26 浙江驰拓科技有限公司 磁性隧道结刻蚀方法
WO2022183448A1 (zh) * 2021-03-04 2022-09-09 华为技术有限公司 磁隧道结、磁随机存储器及其制作方法、存储设备

Also Published As

Publication number Publication date
US9893272B2 (en) 2018-02-13
KR102259870B1 (ko) 2021-06-04
KR20160015507A (ko) 2016-02-15
CN105322089B (zh) 2019-05-07
US20160035969A1 (en) 2016-02-04

Similar Documents

Publication Publication Date Title
CN105322089B (zh) 磁存储器器件及其制造方法
US9698198B2 (en) Memory device including a protection insulating pattern
US9859492B2 (en) Magnetic memory devices having sloped electrodes
US8629494B2 (en) Data storing devices and methods of fabricating the same
US9401385B2 (en) Semiconductor memory device
US9362225B2 (en) Data storage device and methods of manufacturing the same
KR101919040B1 (ko) 반도체 기억 소자
US10103323B2 (en) Method for forming a hard mask pattern and method for manufacturing a semiconductor device using the same
US9627609B2 (en) Method of manufacturing a magnetic memory device
US20130040408A1 (en) Method of fabricating resistance variable memory device and devices and systems formed thereby
CN103794716A (zh) 磁存储器件及其制造方法
US9679943B2 (en) Semiconductor device
US20150017743A1 (en) Memory devices and methods of fabricating the same
US9882120B2 (en) Magnetic memory devices including in-plane current layers
US9647201B2 (en) Magnetic memory devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant