KR20180073745A - 전자 장치 및 그 형성 방법 - Google Patents
전자 장치 및 그 형성 방법 Download PDFInfo
- Publication number
- KR20180073745A KR20180073745A KR1020160176518A KR20160176518A KR20180073745A KR 20180073745 A KR20180073745 A KR 20180073745A KR 1020160176518 A KR1020160176518 A KR 1020160176518A KR 20160176518 A KR20160176518 A KR 20160176518A KR 20180073745 A KR20180073745 A KR 20180073745A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- magnetic layer
- auxiliary
- memory
- hard mask
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 85
- 230000005291 magnetic effect Effects 0.000 claims abstract description 281
- 230000004888 barrier function Effects 0.000 claims abstract description 63
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 230000003647 oxidation Effects 0.000 claims description 119
- 238000007254 oxidation reaction Methods 0.000 claims description 119
- 238000003860 storage Methods 0.000 claims description 84
- 238000012545 processing Methods 0.000 claims description 34
- 238000013500 data storage Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 17
- 238000004891 communication Methods 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- 229910052760 oxygen Inorganic materials 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000000605 extraction Methods 0.000 claims description 3
- 230000003139 buffering effect Effects 0.000 claims description 2
- 238000004364 calculation method Methods 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 481
- 239000002184 metal Substances 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 21
- 238000010586 diagram Methods 0.000 description 14
- 238000002955 isolation Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 229910000521 B alloy Inorganic materials 0.000 description 4
- 229910001252 Pd alloy Inorganic materials 0.000 description 4
- 229910001260 Pt alloy Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 229910018979 CoPt Inorganic materials 0.000 description 2
- 229910020708 Co—Pd Inorganic materials 0.000 description 2
- 229910020707 Co—Pt Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003302 ferromagnetic material Substances 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910018936 CoPd Inorganic materials 0.000 description 1
- 229910015187 FePd Inorganic materials 0.000 description 1
- 229910005335 FePt Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000003826 tablet Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H01L45/122—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
- G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- H01L27/249—
-
- H01L43/12—
-
- H01L45/14—
-
- H01L45/16—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
- H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
반도체 메모리를 갖는 전자 장치가 제공된다. 상기 반도체 메모리는 가변저항소자를 가질 수 있다. 상기 가변저항소자는 제1 보조 층 상의 제1 자성 층, 상기 제1 자성 층 상의 터널 배리어 층, 상기 터널 배리어 층 상의 제2 자성 층, 상기 제2 자성 층 상의 제2 보조 층, 및 상기 제2 보조 층 상의 하드마스크를 가질 수 있다. 상기 제1 자성 층 및 상기 제1 보조 층의 측면들은 실질적으로 동일한 평면을 이룰 수 있다. 상기 제1 자성 층의 측면은 상기 하드마스크의 측면과 어긋날 수 있다.
Description
메모리 회로 또는 장치와, 그 형성 방법, 그리고 전자 장치에서의 이들의 응용에 관한 것이다.
최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 컴퓨터, 휴대용 통신기기 등 다양한 전자기기에서 정보를 저장할 수 있는 반도체 장치가 요구되고 있으며, 이에 대한 연구가 진행되고 있다. 이러한 반도체 장치로는 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장할 수 있는 반도체 장치 예컨대, RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), 이-퓨즈(E-fuse) 등이 있다.
본 발명 기술적 사상의 실시 예들이 해결하려는 과제는, 가변 저항 소자의 특성 향상 및 공정 개선이 가능한 반도체 메모리를 포함하는 전자 장치를 제공하는 것이다.
또한 본 발명 기술적 사상의 실시 예들이 해결하려는 과제는, 특성 향상 및 공정 개선이 가능한 전자 장치의 형성 방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명 기술적 사상의 실시 예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는 가변저항소자를 포함하고, 상기 가변저항소자는, 제1 보조 층; 상기 제1 보조 층 상의 제1 자성 층; 상기 제1 자성 층 상의 터널 배리어 층; 상기 터널 배리어 층 상의 제2 자성 층; 상기 제2 자성 층 상의 제2 보조 층; 및 상기 제2 보조 층 상의 하드마스크를 포함하되, 상기 제1 자성 층 및 상기 제1 보조 층의 측면들은 실질적으로 동일한 평면을 이루고, 상기 제1 자성 층의 측면은 상기 하드마스크의 측면과 어긋날 수 있다.
상기 제2 자성 층, 상기 제2 보조 층, 및 상기 하드마스크의 측면들은 실질적으로 동일한 평면을 이룰 수 있다. 상기 제1 자성 층의 수평 폭은 상기 하드마스크의 수평 폭보다 좁을 수 있다. 상기 제1 보조 층의 측면에 형성되고 상기 제1 보조 층을 구성하는 물질의 산화물을 갖는 제1 산화 패턴을 포함할 수 있다. 상기 제1 자성 층의 측면에 형성되고 상기 제1 자성 층을 구성하는 물질의 산화물을 갖는 제2 산화 패턴을 포함할 수 있다. 상기 제1 산화 패턴 및 상기 제2 산화 패턴의 외 측면들은 상기 하드마스크의 측면과 실질적으로 동일한 평면을 이룰 수 있다. 상기 제1 자성 층의 수직 중심축은 상기 하드마스크의 수직 중심축과 어긋날 수 있다.
상기 제2 보조 층 및 상기 하드마스크의 측면들은 실질적으로 동일한 평면을 이룰 수 있다. 상기 제2 자성 층의 측면은 상기 제2 보조 층의 측면과 어긋날 수 있다. 상기 제1 자성 층 및 상기 제2 자성 층의 측면들은 실질적으로 동일한 평면을 이룰 수 있다. 상기 제2 자성 층의 측면에 형성되고 상기 제2 자성 층을 구성하는 물질의 산화물을 갖는 제3 산화 패턴을 포함할 수 있다. 상기 제3 산화 패턴의 외 측면은 상기 하드마스크의 측면과 실질적으로 동일한 평면을 이룰 수 있다. 상기 제1 자성 층 및 상기 제2 자성 층의 수직 중심축은 상기 제2 보조 층 및 상기 하드마스크의 수직 중심축과 어긋날 수 있다.
상기 제1 자성 층은 자유 층 또는 고정 층을 포함할 수 있다. 상기 제2 자성 층은 상기 자유 층 및 상기 고정 층 중 상기 제1 자성 층과 다른 하나를 포함할 수 있다. 상기 제1 보조 층은 전극 층, 씨드(seed) 층, 스페이서(spacer) 층, 자기 보정 층, 시프트 캔슬링 층(shift cancelling layer; SCL), 식각 정지 층, 또는 이들의 조합을 포함할 수 있다. 상기 제2 보조 층은 상기 전극 층, 상기 씨드 층, 상기 스페이서 층, 상기 자기 보정 층, 상기 시프트 캔슬링 층(SCL), 상기 식각 정지 층, 캐핑 층(capping layer), 또는 이들의 조합을 포함할 수 있다.
상기 전자 장치는, 마이크로프로세서를 더 포함하고, 상기 마이크로프로세서는, 상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부; 상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고, 상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부일 수 있다.
상기 전자 장치는, 프로세서를 더 포함하고, 상기 프로세서는, 상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부; 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및 상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부일 수 있다.
상기 전자 장치는, 프로세싱 시스템을 더 포함하고, 상기 프로세싱 시스템은, 수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서; 상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치; 상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및 상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고, 상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부일 수 있다.
상기 전자 장치는, 데이터 저장 시스템을 더 포함하고, 상기 데이터 저장 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치; 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러; 상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및 상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부일 수 있다.
상기 전자 장치는, 메모리 시스템을 더 포함하고, 상기 메모리 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리; 외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러; 상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및 상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부일 수 있다.
본 발명 기술적 사상의 실시 예에 따른 전자 장치 형성 방법은, 기판 상에 제1 보조 층 및 제1 자성 층을 형성하는 단계; 상기 제1 자성 층 상에 터널 배리어 층을 형성하는 단계; 산소(oxygen)를 사용하는 이온 주입 공정을 이용하여, 상기 제1 보조 층 내에 제1 산화 패턴 및 상기 제1 자성 층 내에 제2 산화 패턴을 형성하는 단계; 상기 터널 배리어 층 상에 제2 자성 층 및 제2 보조 층을 형성하는 단계; 상기 제2 보조 층 상에 하드마스크를 층을 형성하는 단계; 상기 하드마스크를 식각마스크로 사용하여 상기 제2 보조 층 및 상기 제2 자성 층을 패터닝 하는 단계; 및 상기 하드마스크를 식각마스크로 사용하여 상기 터널 배리어 층, 상기 제2 산화 패턴, 및 상기 제1 산화 패턴을 패터닝 하는 단계를 포함한다.
상기 제1 산화 패턴 및 상기 제2 산화 패턴을 형성하는 것은, 상기 터널 배리어 층 상에 마스크 패턴을 형성하고, 상기 마스크 패턴을 마스크로 이용하여 상기 제1 보조 층 및 상기 제1 자성 층 내에 산소(oxygen)를 주입하고, 상기 마스크 패턴을 제거하는 것을 포함할 수 있다. 상기 제1 산화 패턴은 상기 제1 보조 층의 측면에 연속되고(in continuity with) 상기 제1 보조 층을 구성하는 물질의 산화물을 포함할 수 있다. 상기 제2 산화 패턴은 상기 제1 자성 층의 측면에 연속되고 상기 제1 자성 층을 구성하는 물질의 산화물을 포함할 수 있다. 상기 제1 자성 층 및 상기 제1 보조 층의 측면들은 실질적으로 동일한 평면을 이룰 수 있다. 상기 제1 자성 층의 측면은 상기 하드마스크의 측면과 어긋날 수 있다. 상기 제2 자성 층, 상기 제2 보조 층, 및 상기 하드마스크의 측면들은 실질적으로 동일한 평면을 이룰 수 있다. 상기 제1 자성 층의 수평 폭은 상기 하드마스크의 수평 폭보다 좁을 수 있다. 상기 제1 산화 패턴 및 상기 제2 산화 패턴의 외 측면들은 상기 하드마스크의 측면과 실질적으로 동일한 평면을 이룰 수 있다. 상기 제1 자성 층의 수직 중심축은 상기 하드마스크의 수직 중심축과 어긋날 수 있다.
상기 제1 산화 패턴 및 상기 제2 산화 패턴을 형성하는 것은 상기 터널 배리어 층을 형성하기 전에 수행될 수 있다.
상기 제1 자성 층은 자유 층 또는 고정 층을 포함할 수 있다. 상기 제2 자성 층은 상기 자유 층 및 상기 고정 층 중 상기 제1 자성 층과 다른 하나를 포함할 수 있다. 상기 제1 보조 층은 전극 층, 씨드(seed) 층, 스페이서(spacer) 층, 자기 보정 층, 시프트 캔슬링 층(shift cancelling layer; SCL), 식각 정지 층, 또는 이들의 조합을 포함할 수 있다. 상기 제2 보조 층은 상기 전극 층, 상기 씨드 층, 상기 스페이서 층, 상기 자기 보정 층, 상기 시프트 캔슬링 층(SCL), 상기 식각 정지 층, 캐핑 층(capping layer), 또는 이들의 조합을 포함할 수 있다.
본 발명 기술적 사상의 실시 예에 따른 전자 장치 형성 방법은, 기판 상에 제1 보조 층을 형성하는 단계; 상기 제1 보조 층 상에 제1 자성 층을 형성하는 단계; 상기 제1 자성 층 상에 터널 배리어 층을 형성하는 단계; 상기 터널 배리어 층 상에 제2 자성 층을 형성하는 단계; 산소(oxygen)를 사용하는 이온 주입 공정을 이용하여, 상기 제1 보조 층, 상기 제1 자성 층, 및 상기 제2 자성 층 중 적어도 2개의 층들 내에 산화 패턴들을 형성하는 단계; 상기 제2 자성 층 상에 제2 보조 층을 형성하는 단계; 상기 제2 보조 층 상에 하드마스크를 형성하는 단계; 및 상기 하드마스크를 식각마스크로 사용하여 상기 제2 보조 층, 상기 제2 자성 층, 상기 터널 배리어 층, 상기 제1 자성 층, 상기 제1 보조 층, 및 상기 산화 패턴들을 패터닝 하는 단계를 포함한다.
상기 산화 패턴들을 형성하는 것은, 상기 제2 자성 층 상에 마스크 패턴을 형성하고, 상기 마스크 패턴을 마스크로 이용하여 상기 제1 보조 층, 상기 제1 자성 층, 및 상기 제2 자성 층 내에 산소(oxygen)를 주입하고, 상기 마스크 패턴을 제거하는 것을 포함할 수 있다. 상기 산화 패턴들은 상기 제1 보조 층의 측면 상에 형성되고 상기 제1 보조 층을 구성하는 물질의 산화물을 갖는 제1 산화 패턴; 상기 제1 자성 층의 측면 상에 형성되고 상기 제1 자성 층을 구성하는 물질의 산화물을 갖는 제2 산화 패턴; 및 상기 제2 자성 층의 측면 상에 형성되고 상기 제2 자성 층을 구성하는 물질의 산화물을 갖는 제3 산화 패턴을 포함할 수 있다. 상기 제1 산화 패턴, 상기 제2 산화 패턴, 및 상기 제3 산화 패턴의 외 측면들은 상기 하드마스크의 측면과 실질적으로 동일한 평면을 이룰 수 있다. 상기 제2 보조 층 및 상기 하드마스크의 측면들은 실질적으로 동일한 평면을 이룰 수 있다. 상기 제2 자성 층의 측면은 상기 제2 보조 층의 측면과 어긋날 수 있다. 상기 제1 자성 층 및 상기 제2 자성 층의 측면들은 실질적으로 동일한 평면을 이룰 수 있다. 상기 제2 자성 층의 수평 폭은 상기 하드마스크의 수평 폭보다 좁을 수 있다. 상기 제1 자성 층 및 상기 제2 자성 층의 수직 중심축은 상기 제2 보조 층 및 상기 하드마스크의 수직 중심축과 어긋날 수 있다.
상기 산화 패턴들을 형성하는 것은 상기 터널 배리어 층 상에 마스크 패턴을 형성하고, 상기 마스크 패턴을 마스크로 이용하여 상기 제1 보조 층 및 상기 제1 자성 층 내에 산소(oxygen)를 주입하고, 상기 마스크 패턴을 제거하는 것을 포함할 수 있다. 상기 제1 자성 층 및 상기 제1 보조 층의 측면들은 실질적으로 동일한 평면을 이룰 수 있다. 상기 제1 자성 층의 측면은 상기 하드마스크의 측면과 어긋날 수 있다. 상기 제2 자성 층, 상기 제2 보조 층, 및 상기 하드마스크의 측면들은 실질적으로 동일한 평면을 이룰 수 있다. 상기 제1 자성 층의 수평 폭은 상기 하드마스크의 수평 폭보다 좁을 수 있다.
본 발명 기술적 사상의 실시 예들에 따르면, 가변 저항 소자의 특성이 향상될 수 있으며, 상기 가변 저항 소자를 형성하는 공정이 개선될 수 있다. 상기 가변 저항 소자를 채택하는 전자 장치의 특성이 개선될 수 있다.
도 1은 본 발명 기술적 사상의 실시 예에 따른 가변 저항 소자를 갖는 반도체 소자의 형성 방법을 설명하기 위한 플로우차트 이다.
도 2 내지 도 11은 본 발명 기술적 사상의 실시 예에 따른 가변 저항 소자를 갖는 반도체 소자의 형성 방법 및 관련된 전자 장치를 설명하기 위한 단면도들 이다.
도 12는 본 발명 기술적 사상의 실시 예에 따른 가변 저항 소자를 갖는 반도체 소자의 형성 방법을 설명하기 위한 플로우차트 이다.
도 13 내지 도 15는 본 발명 기술적 사상의 실시 예에 따른 가변 저항 소자를 갖는 반도체 소자의 형성 방법 및 관련된 전자 장치를 설명하기 위한 단면도들 이다.
도 16은 본 발명 기술적 사상의 실시 예에 따른 가변 저항 소자를 갖는 반도체 소자의 형성 방법을 설명하기 위한 플로우차트 이다.
도 17 내지 도 26은 본 발명 기술적 사상의 실시 예에 따른 가변 저항 소자를 갖는 반도체 소자의 형성 방법 및 관련된 전자 장치를 설명하기 위한 단면도들 이다.
도 27은 본 발명 기술적 사상의 실시 예에 따른 가변 저항 소자를 갖는 반도체 소자의 형성 방법 및 관련된 전자 장치를 설명하기 위한 단면도 이다.
도 28은 본 발명 기술적 사상의 실시 예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도 이다.
도 29는 본 발명 기술적 사상의 실시 예에 따른 메모리 장치를 구현하는 프로세서의 구성도 이다.
도 30은 본 발명 기술적 사상의 실시 예에 따른 메모리 장치를 구현하는 시스템의 구성도 이다.
도 31은 본 발명 기술적 사상의 실시 예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도 이다.
도 32는 본 발명 기술적 사상의 실시 예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도 이다.
도 2 내지 도 11은 본 발명 기술적 사상의 실시 예에 따른 가변 저항 소자를 갖는 반도체 소자의 형성 방법 및 관련된 전자 장치를 설명하기 위한 단면도들 이다.
도 12는 본 발명 기술적 사상의 실시 예에 따른 가변 저항 소자를 갖는 반도체 소자의 형성 방법을 설명하기 위한 플로우차트 이다.
도 13 내지 도 15는 본 발명 기술적 사상의 실시 예에 따른 가변 저항 소자를 갖는 반도체 소자의 형성 방법 및 관련된 전자 장치를 설명하기 위한 단면도들 이다.
도 16은 본 발명 기술적 사상의 실시 예에 따른 가변 저항 소자를 갖는 반도체 소자의 형성 방법을 설명하기 위한 플로우차트 이다.
도 17 내지 도 26은 본 발명 기술적 사상의 실시 예에 따른 가변 저항 소자를 갖는 반도체 소자의 형성 방법 및 관련된 전자 장치를 설명하기 위한 단면도들 이다.
도 27은 본 발명 기술적 사상의 실시 예에 따른 가변 저항 소자를 갖는 반도체 소자의 형성 방법 및 관련된 전자 장치를 설명하기 위한 단면도 이다.
도 28은 본 발명 기술적 사상의 실시 예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도 이다.
도 29는 본 발명 기술적 사상의 실시 예에 따른 메모리 장치를 구현하는 프로세서의 구성도 이다.
도 30은 본 발명 기술적 사상의 실시 예에 따른 메모리 장치를 구현하는 시스템의 구성도 이다.
도 31은 본 발명 기술적 사상의 실시 예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도 이다.
도 32는 본 발명 기술적 사상의 실시 예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도 이다.
이하에서는, 첨부된 도면을 참조하여 다양한 실시 예들이 설명된다.
도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시 예들의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시 예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1 층이 제2 층 상에 있거나 또는 기판 상에 있는 경우, 제1 층이 제2 층 상에 직접 형성되거나 또는 기판 상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1 층과 제2 층 사이 또는 제1 층과 기판 사이에 존재하는 경우도 나타낼 수 있다.
본 발명 기술적 사상의 실시 예들에 따른 전자 장치는 가변저항소자를 갖는 반도체 메모리 또는 반도체 소자를 포함할 수 있다. 일 실시 예에서, 상기 가변저항소자는 자기 터널 접합(Magnetic Tunnel Junction; MTJ)을 포함할 수 있다. 상기 반도체 메모리 또는 상기 반도체 소자는 STT-RAM (Spin Transfer Torque Random Access Memory) 또는 MRAM(Magnetic Random Access Memory)을 포함할 수 있다.
상기 자기 터널 접합(MTJ)은 다수의 금속화합물 층들을 포함할 수 있다. 상기 다수의 금속화합물 층들을 패터닝 하는 공정은 다양한 난관에 직면할 수 있다. 예를 들면, 식각 공정에 기인한 도전성 부산물들이 상기 자기 터널 접합(MTJ)의 측면에 재증착(re-deposition)되어 불량을 유발할 수 있다. 예를 들면, 라이트 에러 율(write error rate; WER, WERO)의 증가 또는 shunt failure 와 같은 문제를 일으킬 수 있다. 상기 자기 터널 접합(MTJ)을 갖는 상기 가변저항소자의 특성 및 공정을 개선할 수 있는 새로운 기술이 필요하다.
도 1은 본 발명 기술적 사상의 실시 예에 따른 가변 저항 소자를 갖는 반도체 소자의 형성 방법을 설명하기 위한 플로우차트 이고, 도 2 내지 도 11은 상기 반도체 소자의 형성 방법 및 관련된 전자 장치를 설명하기 위한 단면도들 이다.
도 1을 참조하면, 본 발명 기술적 사상의 실시 예에 따른 가변 저항 소자를 갖는 반도체 소자의 형성 방법은 제1 보조 층 및 제1 자성 층을 형성하고(B10), 터널 배리어 층을 형성하고(B20), 마스크 패턴을 형성하고(B24), 산화 패턴들을 형성하고(B30), 제2 자성 층 및 제2 보조 층을 형성하고(B40), 하드 마스크를 형성하고(B50), 제2 보조 층 및 제2 자성 층을 패터닝하고(B60), 터널 배리어 층을 패터닝하고 산화 패턴들을 제거하는 것을(B70) 포함할 수 있다.
도 1 및 도 2를 참조하면, 기판(21) 상에 제1 절연 층(35)이 형성될 수 있다. 상기 제1 절연 층(35) 상에 제1 보조 층(41) 및 제1 자성 층(43)이 형성될 수 있다(B10). 상기 제1 자성 층(43) 상에 터널 배리어 층(45)이 형성될 수 있다(B20). 상기 터널 배리어 층(45) 상에 마스크 패턴(47)이 형성될 수 있다(B24).
상기 제1 보조 층(41)은 하부 전극 층, 씨드(seed) 층, 스페이서(spacer) 층, 자기 보정 층, 시프트 캔슬링 층(shift cancelling layer; SCL), 식각 정지 층, 또는 이들의 조합을 포함할 수 있다. 상기 제1 보조 층(41)은 언더 레이어(under layer; UL)에 해당될 수 있다. 일 실시 예에서, 상기 제1 보조 층(41)은 AlN 층을 포함할 수 있다.
상기 제1 자성 층(43)은 자유 층 또는 고정 층을 포함할 수 있다. 이하에서는, 간략한 설명을 위하여 상기 제1 자성 층(43)이 상기 자유 층을 포함하는 경우를 상정하여 설명하기로 한다. 상기 제1 자성 층(43)은 스토리지 층(storage layer; SL)에 해당될 수 있다. 일 실시 예에서, 상기 자유 층은 에스에이에프 (synthetic antiferromagnet; SAF) 구조를 포함할 수 있다. 상기 제1 자성 층(43)은 강자성 물질을 갖는 단일 층 또는 다중 층 구조를 포함할 수 있다. 예를 들면, 상기 제1 자성 층(43)은 Fe, Ni 또는 Co를 주성분으로 하는 합금을 포함할 수 있다. 상기 제1 자성 층(43)은 Fe-Pt 합금, Fe-Pd 합금, Co-Pd 합금, Co-Pt 합금, Fe-Ni-Pt 합금, Co-Fe-Pt 합금, Co-Ni-Pt 합금, Fe-Pd 합금, Co-Fe-B 합금, 또는 이들의 조합을 포함할 수 있다. 상기 제1 자성 층(43)은 Co/Pt 또는 Co/Pd 와 같은 적층 구조를 포함할 수 있다. 일 실시 예에서, 상기 제1 자성 층(43)은 Co-Fe-B 합금을 포함할 수 있다.
일 실시 예에서, 상기 제1 자성 층(43)은 상기 제1 보조 층(41) 상을 덮을 수 있다. 상기 제1 자성 층(43)의 일면은 상기 제1 보조 층(41)에 직접적으로 접촉될 수 있다. 일 실시 예에서, 상기 제1 보조 층(41) 및 상기 제1 자성 층(43)은 번갈아 가며 반복적으로 적층 될 수 있다.
상기 터널 배리어 층(45)은 상기 제1 자성 층(43) 상을 덮을 수 있다. 상기 터널 배리어 층(45)의 일면은 상기 제1 자성 층(43)에 직접적으로 접촉될 수 있다. 상기 터널 배리어 층(45)은 MgO, CaO, SrO, TiO, VO, NbO, 또는 이들의 조합과 같은 산화물을 포함할 수 있다. 일 실시 예에서, 상기 터널 배리어 층(45)은 MgO를 포함할 수 있다.
상기 마스크 패턴(47)은 리소그래피(lithography) 공정에 의하여 형성된 포토레지스트 패턴을 포함할 수 있다. 상기 마스크 패턴(47)은 상기 제1 보조 층(41), 상기 제1 자성 층(43), 및 상기 터널 배리어 층(45)의 상부를 부분적으로 덮을 수 있다.
도 1 및 도 3을 참조하면, 산화 패턴들(41A, 43A)이 형성될 수 있다(B30). 상기 산화 패턴들(41A, 43A)은 제1 산화 패턴(41A) 및 제2 산화 패턴(43A)을 포함할 수 있다.
상기 산화 패턴들(41A, 43A)의 형성에는 상기 마스크 패턴(47)을 마스크로 이용하고 상기 제1 자성 층(43) 및 상기 제1 보조 층(41) 내에 산소(oxygen)를 주입하는 이온 주입 공정이 적용될 수 있다. 상기 이온 주입 공정은 다양한 이온 주입 에너지 및 다양한 이온주입 각도를 이용하여 수행될 수 있다. 예를 들면, 상기 이온 주입 공정은 상기 기판(21)의 표면에 대하여 수직한 방향으로 산소(oxygen)를 상기 제1 자성 층(43) 및 상기 제1 보조 층(41) 내에 주입하는 것을 포함할 수 있다. 상기 제1 산화 패턴(41A) 및 상기 제2 산화 패턴(43A)은 상기 마스크 패턴(47)의 외측에 정렬될 수 있다. 상기 제1 산화 패턴(41A)은 상기 제2 산화 패턴(43A)의 하부에 수직 정렬될 수 있다.
상기 제1 산화 패턴(41A) 및 상기 제2 산화 패턴(43A)에 의하여, 상기 제1 보조 층(41) 및 상기 제1 자성 층(43)은 상기 마스크 패턴(47)의 하부에 한정될 수 있다. 상기 제1 산화 패턴(41A)은 상기 제1 보조 층(41)을 구성하는 물질의 산화물을 포함할 수 있다. 상기 제1 산화 패턴(41A)은 상기 제1 보조 층(41)의 측면에 연속될(in continuity with) 수 있다. 상기 제2 산화 패턴(43A)은 상기 제1 자성 층(43)을 구성하는 물질의 산화물을 포함할 수 있다. 상기 제2 산화 패턴(43A)은 상기 제1 자성 층(43)의 측면에 연속될(in continuity with) 수 있다.
상기 마스크 패턴(47)을 제거하여 상기 터널 배리어 층(45)이 노출될 수 있다.
상기 마스크 패턴(47)을 제거한 후 또는 상기 마스크 패턴(47)을 제거하기 전에 상기 산화 패턴들(41A, 43A)을 물질적으로 안정화하기 위한 열처리 공정이 수행될 수 있다.
도 1 및 도 4를 참조하면, 상기 터널 배리어 층(45) 상에 제2 자성 층(51) 및 제2 보조 층(53)이 형성될 수 있다(B40).
상기 제2 자성 층(51)은 상기 터널 배리어 층(45) 상을 덮을 수 있다. 상기 제2 자성 층(51)의 일면은 상기 터널 배리어 층(45)에 직접적으로 접촉될 수 있다. 상기 제2 자성 층(51)은 자유 층 및 고정 층 중 상기 제1 자성 층(43)과 다른 하나를 포함할 수 있다. 이하에서는, 간략한 설명을 위하여 상기 제1 자성 층(43)이 상기 자유 층을 포함하고 상기 제2 자성 층(51)은 상기 고정 층을 포함하는 경우를 상정하여 설명하기로 한다. 상기 터널 배리어 층(45)은 상기 제1 자성 층(43) 및 상기 제2 자성 층(51) 사이에 개재될 수 있다.
상기 제2 자성 층(51)은 레퍼런스 층(reference layer; RL)에 해당될 수 있다. 일 실시 예에서, 상기 고정 층은 에스에이에프 (synthetic antiferromagnet; SAF) 구조를 포함할 수 있다. 상기 제2 자성 층(51)은 강자성 물질을 갖는 단일 층 또는 다중 층 구조를 포함할 수 있다. 예를 들면, 상기 제2 자성 층(51)은 Fe, Ni 또는 Co를 주성분으로 하는 합금을 포함할 수 있다. 상기 제2 자성 층(51)은 Fe-Pt 합금, Fe-Pd 합금, Co-Pd 합금, Co-Pt 합금, Fe-Ni-Pt 합금, Co-Fe-Pt 합금, Co-Ni-Pt 합금, Fe-Pd 합금, Co-Fe-B 합금, 또는 이들의 조합을 포함할 수 있다. 상기 제2 자성 층(51)은 Co/Pt 또는 Co/Pd 와 같은 적층 구조를 포함할 수 있다. 일 실시 예에서, 상기 제2 자성 층(51)은 Co-Fe-B 합금을 포함할 수 있다.
상기 제2 보조 층(53)은 상기 제2 자성 층(51) 상을 덮을 수 있다. 상기 제2 보조 층(53)의 일면은 상기 제2 자성 층(51)에 직접적으로 접촉될 수 있다. 상기 제2 보조 층(53)은 전극 층, 씨드(seed) 층, 스페이서(spacer) 층, 자기 보정 층, 시프트 캔슬링 층(shift cancelling layer; SCL), 식각 정지 층, 캐핑 층(capping layer), 또는 이들의 조합을 포함할 수 있다. 일 실시 예에서, 상기 제2 보조 층(53)은 상기 시프트 캔슬링 층(SCL) 및 상기 시프트 캔슬링 층(SCL) 상에 형성된 상기 캐핑 층(capping layer)을 포함할 수 있다. 상기 시프트 캔슬링 층(SCL)은 상기 고정 층에 의해 생성되는 표류자계의 영향을 상쇄 또는 감소하기 위하여 상기 고정 층과 반대되는 자화 방향을 가질 수 있다. 상기 시프트 캔슬링 층(SCL)은 상기 고정 층에 의해 생성되는 표류자계의 영향으로 상기 자유 층에 편향 자기장이 발생하는 것을 완화시키는 역할을 할 수 있다. 상기 시프트 캔슬링 층(SCL)은 CoPt, CoPd, FePt, FePd, 또는 이들의 조합을 포함할 수 있다. 일 실시 예에서, 상기 시프트 캔슬링 층(SCL)은 CoPt 층을 포함할 수 있다. 상기 캐핑 층(capping layer)은 Ru 과 같은 금속 층을 포함할 수 있다.
일 실시 예에서, 상기 제2 자성 층(51) 및 상기 제2 보조 층(53)은 번갈아 가며 반복적으로 적층 될 수 있다.
도 1 및 도 5를 참조하면, 상기 제2 보조 층(53) 상에 하드 마스크(57)가 형성될 수 있다(B50). 상기 하드 마스크(57)는 박막 형성 공정 및 패터닝공정을 이용하여 형성될 수 있다. 상기 하드 마스크(57)는 W 과 같은 금속 층을 포함할 수 있다. 상기 하드 마스크(57)의 외측에 상기 제2 보조 층(53)의 표면이 노출될 수 있다.
도 1 및 도 6을 참조하면, 상기 제2 보조 층(53) 및 상기 제2 자성 층(51)을 패터닝 할 수 있다(B60). 상기 제2 보조 층(53) 및 상기 제2 자성 층(51)의 패터닝에는 상기 하드 마스크(57)를 식각 마스크로 이용하는 이방성 식각 공정이 적용될 수 있다. 상기 제2 보조 층(53) 및 상기 제2 자성 층(51)은 상기 하드 마스크(57)의 하부에 보존될 수 있다. 상기 제2 보조 층(53) 및 상기 제2 자성 층(51)의 측면들은 상기 하드 마스크(57)의 측면과 실질적으로 동일한 평면을 이룰 수 있다. 상기 하드 마스크(57), 상기 제2 보조 층(53), 및 상기 제2 자성 층(51)의 외측에 상기 터널 배리어 층(45)이 노출될 수 있다.
도 1 및 도 7을 참조하면, 상기 터널 배리어 층(45)을 패터닝하고 상기 산화 패턴들(41A, 43A)을 제거할 수 있다(B70). 상기 제1 자성 층(43), 상기 터널 배리어 층(45), 및 상기 제2 자성 층(51)은 자기터널접합(magnetic tunnel junction; MTJ; 59)을 구성할 수 있다. 상기 자기터널접합(MTJ; 59), 상기 제1 보조 층(41), 상기 제2 보조 층(53) 및 상기 하드 마스크(57)는 가변 저항 소자(63)를 구성할 수 있다. 상기 하드 마스크(57)는 상부 전극의 역할을 할 수 있다.
상기 터널 배리어 층(45)을 패터닝하고 상기 산화 패턴들(41A, 43A)을 제거하는 것은 상기 하드 마스크(57)를 식각 마스크로 이용하는 이방성 식각 공정이 적용될 수 있다. 상기 산화 패턴들(41A, 43A)이 산화물을 포함하는데 기인하여, 상기 산화 패턴들(41A, 43A)을 제거하는 동안 상기 자기터널접합(MTJ; 59)의 측면에 금속 물질이 재증착(re-deposition)되는 것을 원천적으로 방지할 수 있다. 상기 산화 패턴들(41A, 43A)을 제거하는 동안 주변의 다른 금속 패턴들이 노출될 수 있다. 상기 산화 패턴들(41A, 43A)이 산화물을 포함하는데 기인하여, 상기 산화 패턴들(41A, 43A)은 주변의 다른 금속 패턴들과 높은 식각 선택비를 보일 수 있다. 상기 산화 패턴들(41A, 43A)이 산화물을 포함하는데 기인하여, 상기 산화 패턴들(41A, 43A)을 제거하는 동안 주변의 다른 금속 패턴들의 식각손상을 방지할 수 있다. 상기 산화 패턴들(41A, 43A)을 제거하는 동안 주변의 다른 금속 패턴들의 식각 손상을 방지하기 위한 식각 정지 층은 생략될 수 있다. 본 발명 기술적 사상의 실시 예들에 따르면, 상기 가변 저항 소자(63)의 특성은 종래에 비하여 현저히 개선될 수 있으며, 상기 가변 저항 소자(63)를 갖는 반도체 소자의 양산 효율을 극대화 할 수 있다.
도 8을 참조하면, 상기 하드 마스크(57)의 수평 폭은 상기 제1 보조 층(41) 및 상기 제1 자성 층(43)의 수평 폭보다 넓을 수 있다. 상기 제2 보조 층(53), 상기 제2 자성 층(51), 및 상기 터널 배리어 층(45)은 상기 하드 마스크(57)의 하부에 수직 정렬될 수 있다. 상기 제1 보조 층(41)의 측면(41S) 상에 상기 제1 산화 패턴(41A)이 보존될 수 있으며, 상기 제1 자성 층(43)의 측면(43S) 상에 상기 제2 산화 패턴(43A)이 보존될 수 있다.
상기 제2 보조 층(53)의 측면(53S), 상기 제2 자성 층(51)의 측면(51S), 및 상기 하드 마스크(57)의 측면(57S)은 실질적으로 동일한 평면을 이룰 수 있다. 상기 제1 보조 층(41)의 측면(41S) 및 상기 제1 자성 층(43)의 측면(43S)은 실질적으로 동일한 평면을 이룰 수 있다. 상기 제1 보조 층(41)의 측면(41S) 및 상기 제1 자성 층(43)의 측면(43S)은 상기 제2 보조 층(53)의 측면(53S), 상기 제2 자성 층(51)의 측면(51S), 및 상기 하드 마스크(57)의 측면(57S)과 어긋날 수 있다. 상기 산화 패턴들(41A, 43A)의 외 측면들은 상기 제2 보조 층(53)의 측면(53S), 상기 제2 자성 층(51)의 측면(51S), 및 상기 하드 마스크(57)의 측면(57S)과 실질적으로 동일한 평면을 이룰 수 있다.
도 9를 참조하면, 상기 제1 보조 층(41), 상기 제1 자성 층(43), 및 상기 터널 배리어 층(45)의 수평 폭들은 상기 제2 자성 층(51), 상기 제2 보조 층(53), 및 상기 하드 마스크(57)의 수평 폭들보다 좁을 수 있다.
도 10을 참조하면, 상기 제1 보조 층(41) 및 상기 제1 자성 층(43)의 수직 중심축은 상기 제2 보조 층(53), 상기 제2 자성 층(51), 및 상기 하드 마스크(57)의 수직 중심축과 어긋날 수 있다. 상기 제1 보조 층(41)의 측면 상에 상기 제1 산화 패턴(41A)이 보존될 수 있으며, 상기 제1 자성 층(43)의 측면 상에 상기 제2 산화 패턴(43A)이 보존될 수 있다.
도 11을 참조하면, 상기 제1 보조 층(41) 및 상기 제1 자성 층(43)의 수평 폭들은 상기 터널 배리어 층(45), 상기 제2 자성 층(51), 상기 제2 보조 층(53), 및 상기 하드 마스크(57)의 수평 폭들보다 넓을 수 있다.
도 12는 본 발명 기술적 사상의 실시 예에 따른 가변 저항 소자를 갖는 반도체 소자의 형성 방법을 설명하기 위한 플로우차트 이고, 도 13 내지 도 15는 상기 반도체 소자의 형성 방법 및 관련된 전자 장치를 설명하기 위한 단면도들 이다.
도 12를 참조하면, 본 발명 기술적 사상의 실시 예에 따른 가변 저항 소자를 갖는 반도체 소자의 형성 방법은 제1 보조 층 및 제1 자성 층을 형성하고(B10), 마스크 패턴을 형성하고(B24A), 산화 패턴들을 형성하고(B30A), 터널 배리어 층을 형성하고(B20A), 제2 자성 층 및 제2 보조 층을 형성하고(B40), 하드 마스크를 형성하고(B50), 제2 보조 층 및 제2 자성 층을 패터닝하고(B60), 터널 배리어 층을 패터닝하고 산화 패턴들을 제거하는 것을(B70) 포함할 수 있다.
도 12 및 도 13을 참조하면, 기판(21) 상에 제1 절연 층(35)이 형성될 수 있다. 상기 제1 절연 층(35) 상에 제1 보조 층(41) 및 제1 자성 층(43)이 형성될 수 있다(B10). 상기 제1 자성 층(43) 상에 마스크 패턴(47)이 형성될 수 있다(B24A).
도 12 및 도 14를 참조하면, 산화 패턴들(41A, 43A)이 형성될 수 있다(B30A). 상기 산화 패턴들(41A, 43A)은 제1 산화 패턴(41A) 및 제2 산화 패턴(43A)을 포함할 수 있다.
상기 마스크 패턴(47)을 제거하여 상기 제1 자성 층(43)이 노출될 수 있다.
상기 제1 자성 층(43)의 표면에 형성된 표면 산화물을 제거하기 위한 세정 공정이 수행될 수 있다.
도 12 및 도 15를 참조하면, 상기 제1 자성 층(43) 및 상기 제2 산화 패턴(43A) 상에 터널 배리어 층(45)이 형성될 수 있다(B20A). 이하 도 1 내지 도 11을 참조하여 설명된 것과 유사한 방법으로 가변 저항 소자를 갖는 반도체 소자를 형성할 수 있다.
도 16은 본 발명 기술적 사상의 실시 예에 따른 가변 저항 소자를 갖는 반도체 소자의 형성 방법을 설명하기 위한 플로우차트 이고, 도 17 내지 도 26은 상기 반도체 소자의 형성 방법 및 관련된 전자 장치를 설명하기 위한 단면도들 이다.
도 16을 참조하면, 본 발명 기술적 사상의 실시 예에 따른 가변 저항 소자를 갖는 반도체 소자의 형성 방법은 제1 보조 층 및 제1 자성 층을 형성하고(B10), 터널 배리어 층을 형성하고(B20), 제2 자성 층을 형성하고(B42), 마스크 패턴을 형성하고(B24B), 산화 패턴들을 형성하고(B30B), 제2 보조 층을 형성하고(B44), 하드 마스크를 형성하고(B50), 제2 보조 층을 패터닝하고(B62), 터널 배리어 층을 패터닝하고 산화 패턴들을 제거하는 것을(B70) 포함할 수 있다.
도 16 및 도 17을 참조하면, 기판(21) 상에 제1 절연 층(35)이 형성될 수 있다. 상기 제1 절연 층(35) 상에 제1 보조 층(41) 및 제1 자성 층(43)이 형성될 수 있다(B10). 상기 제1 자성 층(43) 상에 터널 배리어 층(45)이 형성될 수 있다(B20). 상기 터널 배리어 층(45) 상에 제2 자성 층(51)이 형성될 수 있다(B42). 상기 제2 자성 층(51) 상에 마스크 패턴(47)이 형성될 수 있다(B24B).
도 16 및 도 18을 참조하면, 산화 패턴들(41A, 43A, 51A)이 형성될 수 있다(B30B). 상기 산화 패턴들(41A, 43A, 51A)은 제1 산화 패턴(41A), 제2 산화 패턴(43A), 및 제3 산화 패턴(51A)을 포함할 수 있다. 상기 제3 산화 패턴(51A)에 의하여, 상기 제2 자성 층(51)은 상기 마스크 패턴(47)의 하부에 한정될 수 있다. 상기 제3 산화 패턴(51A)은 상기 제2 자성 층(51)을 구성하는 물질의 산화물을 포함할 수 있다. 상기 제3 산화 패턴(51A)은 상기 제2 자성 층(51)의 측면에 연속될(in continuity with) 수 있다. 상기 산화 패턴들(41A, 43A, 51A)의 형성에는 도 3을 참조하여 설명된 것과 유사한 방법이 적용될 수 있다.
상기 마스크 패턴(47)을 제거하여 상기 제2 자성 층(51)이 노출될 수 있다.
상기 제2 자성 층(51)의 표면에 형성된 표면 산화물을 제거하기 위한 세정 공정이 수행될 수 있다.
도 16 및 도 19를 참조하면, 상기 제2 자성 층(51) 및 상기 제3 산화 패턴(51A) 상에 제2 보조 층(53)이 형성될 수 있다(B44).
도 16 및 도 20을 참조하면, 상기 제2 보조 층(53) 상에 하드 마스크(57)가 형성될 수 있다(B50).
도 16 및 도 21을 참조하면, 상기 제2 보조 층(53)을 패터닝 할 수 있다(B62). 상기 제2 보조 층(53)은 상기 하드 마스크(57)의 하부에 수직 정렬될 수 있다. 상기 하드 마스크(57) 및 상기 제2 보조 층(53)의 외측에 상기 제3 산화 패턴(51A)이 노출될 수 있다.
도 16 및 도 22를 참조하면, 상기 제3 산화 패턴(51A)을 제거하고, 상기 터널 배리어 층(45)을 패터닝하고, 상기 제2 산화 패턴(43A)을 제거하고, 상기 제1 산화 패턴(41A)을 제거할 수 있다(B70). 상기 제1 자성 층(43), 상기 터널 배리어 층(45), 및 상기 제2 자성 층(51)은 자기터널접합(magnetic tunnel junction; MTJ; 59)을 구성할 수 있다. 상기 자기터널접합(MTJ; 59), 상기 제1 보조 층(41), 상기 제2 보조 층(53) 및 상기 하드 마스크(57)는 가변 저항 소자(63)를 구성할 수 있다. 상기 하드 마스크(57)는 상부 전극의 역할을 할 수 있다.
상기 제1 자성 층(43)의 측면(43S)은 상기 제2 자성 층(51)의 측면(51S)에 수직 정렬될 수 있다. 상기 제1 자성 층(43)의 측면(43S) 및 상기 제2 자성 층(51)의 측면(51S)은 실질적으로 동일한 평면을 이룰 수 있다.
도 23을 참조하면, 상기 하드 마스크(57) 및 상기 제2 보조 층(53)의 수평 폭은 상기 제1 보조 층(41), 상기 제1 자성 층(43), 및 상기 제2 자성 층(51)의 수평 폭보다 넓을 수 있다. 상기 제1 보조 층(41)의 측면(41S) 상에 상기 제1 산화 패턴(41A)이 보존될 수 있으며, 상기 제1 자성 층(43)의 측면(43S) 상에 상기 제2 산화 패턴(43A)이 보존될 수 있고, 상기 제2 자성 층(51)의 측면(51S) 상에 상기 제3 산화 패턴(51A)이 보존될 수 있다.
상기 제2 보조 층(53)의 측면(53S) 및 상기 하드 마스크(57)의 측면(57S)은 실질적으로 동일한 평면을 이룰 수 있다. 상기 제1 보조 층(41)의 측면(41S), 상기 제1 자성 층(43)의 측면(43S), 및 상기 제2 자성 층(51)의 측면(51S)은 실질적으로 동일한 평면을 이룰 수 있다. 상기 제1 보조 층(41)의 측면(41S), 상기 제1 자성 층(43)의 측면(43S), 및 상기 제2 자성 층(51)의 측면(51S)은 상기 제2 보조 층(53)의 측면(53S) 및 상기 하드 마스크(57)의 측면(57S)과 어긋날 수 있다. 상기 산화 패턴들(41A, 43A, 51A)의 외 측면들은 상기 제2 보조 층(53)의 측면(53S) 및 상기 하드 마스크(57)의 측면(57S)과 실질적으로 동일한 평면을 이룰 수 있다.
도 24를 참조하면, 상기 제1 보조 층(41), 상기 제1 자성 층(43), 상기 터널 배리어 층(45), 및 상기 제2 자성 층(51)의 수평 폭들은 상기 제2 보조 층(53) 및 상기 하드 마스크(57)의 수평 폭들보다 좁을 수 있다.
도 25를 참조하면, 상기 제1 보조 층(41), 상기 제1 자성 층(43), 및 상기 제2 자성 층(51)의 수직 중심축은 상기 제2 보조 층(53) 및 상기 하드 마스크(57)의 수직 중심축과 어긋날 수 있다. 상기 제1 보조 층(41)의 측면 상에 상기 제1 산화 패턴(41A)이 보존될 수 있으며, 상기 제1 자성 층(43)의 측면 상에 상기 제2 산화 패턴(43A)이 보존될 수 있고, 상기 제2 자성 층(51)의 측면(51S) 상에 상기 제3 산화 패턴(51A)이 보존될 수 있다.
도 26을 참조하면, 상기 제1 보조 층(41), 상기 제1 자성 층(43), 상기 터널 배리어 층(45), 및 상기 제2 자성 층(51)의 수평 폭들은 상기 제2 보조 층(53) 및 상기 하드 마스크(57)의 수평 폭들보다 넓을 수 있다.
도 27은 본 발명 기술적 사상의 실시 예에 따른 가변 저항 소자를 갖는 반도체 소자의 형성 방법 및 관련된 전자 장치를 설명하기 위한 단면도 이다.
도 27을 참조하면, 본 발명 기술적 사상의 실시 예에 따른 반도체 소자는 기판(21), 활성 영역(23), 소자 분리 층(25), 게이트 유전 층(27), 게이트 전극(28), 게이트 캐핑 층(29), 드레인 영역(31), 소스 영역(33), 제1 절연 층(35), 하부 플러그(37), 소스 플러그(39), 가변 저항 소자(63), 제2 절연 층(65), 제3 절연 층(75), 상부 플러그(77), 소스 라인(79), 및 비트 라인(81)을 포함할 수 있다.
상기 기판(21) 상에 상기 활성 영역(23)을 한정하는 상기 소자 분리 층(25)이 형성될 수 있다. 상기 기판(21)은 실리콘 웨이퍼 또는 에스오아이(silicon on insulator; SOI) 웨이퍼와 같은 반도체 기판일 수 있다. 상기 소자 분리 층(25)은 에스티아이(shallow trench isolation; STI) 방법을 이용하여 형성될 수 있다. 상기 소자 분리 층(25)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 또는 이들의 조합과 같은 유전 물질을 포함할 수 있다.
상기 활성 영역(23) 내에 상기 게이트 유전 층(27), 상기 게이트 전극(28), 상기 게이트 캐핑 층(29), 상기 드레인 영역(31), 및 상기 소스 영역(33)이 형성될 수 있다. 상기 게이트 전극(28)의 상단은 상기 드레인 영역(31) 및 상기 소스 영역(33)의 상단들보다 낮은 레벨에 형성될 수 있다. 상기 게이트 캐핑 층(29)은 상기 게이트 전극(28)을 덮을 수 있다. 상기 활성 영역(23), 상기 게이트 유전 층(27), 상기 게이트 전극(28), 상기 드레인 영역(31), 및 상기 소스 영역(33)은 리세스 채널 트랜지스터(recess channel transistor)를 구성할 수 있다. 상기 리세스 채널 트랜지스터는 스위칭 소자의 역할을 할 수 있다.
일 실시 예에서, 상기 스위칭 소자는 상기 리세스 채널 트랜지스터 대신에 3차원 트랜지스터, 수직 트랜지스터, 핀펫(finFET), 나노와이어 트랜지스터, 플래너(planar) 트랜지스터, 다이오드, 또는 이들의 조합을 포함할 수 있다.
상기 게이트 유전 층(27)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 고-유전물(high-K dielectrics), 또는 이들의 조합과 같은 유전 물질을 포함할 수 있다. 상기 게이트 전극(28)은 폴리실리콘, 금속, 금속 질화물, 금속 산화물, 금속 실리사이드, 도전성 카본, 또는 이들의 조합과 같은 도전 물질을 포함할 수 있다. 상기 게이트 캐핑 층(29)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 또는 이들의 조합과 같은 유전 물질을 포함할 수 있다. 상기 드레인 영역(31) 및 상기 소스 영역(33)은 상기 활성 영역(23) 내에 불순물들을 주입하여 형성될 수 있다. 예를 들면, 상기 활성 영역(23)은 p형 불순물들을 포함할 수 있으며, 상기 드레인 영역(31) 및 상기 소스 영역(33)은 n형 불순물들을 포함할 수 있다.
상기 제1 절연 층(35), 상기 제2 절연 층(65), 및 상기 제3 절연 층(75)은 상기 리세스 채널 트랜지스터 및 상기 소자 분리 층(25)을 갖는 상기 기판(21) 상에 차례로 적층될 수 있다. 상기 제1 절연 층(35), 상기 제2 절연 층(65), 및 상기 제3 절연 층(75)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 저-유전물(low-K dielectrics), 또는 이들의 조합과 같은 유전 물질을 포함할 수 있다.
상기 하부 플러그(37)는 상기 제1 절연 층(35)을 관통하여 상기 드레인 영역(31)에 접속될 수 있다. 상기 하부 플러그(37)는 폴리실리콘, 금속, 금속 질화물, 금속 산화물, 금속 실리사이드, 도전성 카본, 또는 이들의 조합과 같은 도전 물질을 포함할 수 있다. 상기 제2 절연 층(65) 내에 상기 하부 플러그(37)에 접속된 상기 가변 저항 소자(63)가 형성될 수 있다. 상기 가변 저항 소자(63)는 도 1 내지 도 26을 참조하여 설명된 것과 유사한 방법으로 형성될 수 있다. 상기 제3 절연 층(75)을 관통하여 상기 가변 저항 소자(63)에 접속된 상기 상부 플러그(77)가 형성될 수 있다. 상기 상부 플러그(77)는 폴리실리콘, 금속, 금속 질화물, 금속 산화물, 금속 실리사이드, 도전성 카본, 또는 이들의 조합과 같은 도전 물질을 포함할 수 있다.
상기 제3 절연 층(75), 상기 제2 절연 층(65), 및 상기 제1 절연 층(35)을 관통하여 상기 소스 영역(33)에 접속된 상기 소스 플러그(39)가 형성될 수 있다. 상기 소스 플러그(39)는 폴리실리콘, 금속, 금속 질화물, 금속 산화물, 금속 실리사이드, 도전성 카본, 또는 이들의 조합과 같은 도전 물질을 포함할 수 있다. 상기 제3 절연 층(75) 상에 상기 소스 플러그(39)에 접속된 상기 소스 라인(79)이 형성될 수 있다. 상기 제3 절연 층(75) 상에 상기 상부 플러그(77)에 접속된 상기 비트 라인(81)이 형성될 수 있다. 상기 소스 라인(79) 및 상기 비트 라인(81)은 금속, 금속 질화물, 금속 산화물, 금속 실리사이드, 도전성 카본, 또는 이들의 조합과 같은 도전 물질을 포함할 수 있다.
상술한 실시 예들에 따른 반도체 메모리는(메모리 회로 또는 반도체 장치는) 다양한 전자장치 또는 시스템에 이용될 수 있다. 도 28 내지 도 32는 상술한 실시 예들에 따른 가변저항소자를 포함하는 반도체 메모리를 이용하여 구현할 수 있는 전자장치 또는 시스템의 몇몇 예시들을 나타낸 것이다.
도 28은 본 발명 기술적 사상의 실시 예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도 이다.
도 28을 참조하면, 마이크로프로세서(1000)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행할 수 있으며, 기억부(1010), 연산부(1020), 제어부(1030) 등을 포함할 수 있다. 마이크로프로세서(1000)는 중앙 처리 장치(Central Processing Unit; CPU), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 어플리케이션 프로세서(Application Processor; AP) 등 각종 데이터 처리 장치 일 수 있다.
기억부(1010)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 마이크로프로세서(1000) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등을 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1010)는 연산부(1020)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다.
기억부(1010)는 전술한 반도체 장치의 실시 예들 중 하나 이상을 포함할 수 있다. 예컨대, 상기 기억부(1010)는 상기 가변저항소자(63) 및 상기 가변저항소자(63)를 포함하는 메모리 소자를 포함할 수 있다. 일 실시 예에서, 상기 가변 저항 소자(63)는 상기 제1 자성 층(43), 상기 터널 배리어 층(45), 및 상기 제2 자성 층(51)을 포함하는 상기 자기터널접합(magnetic tunnel junction; MTJ; 59)을 포함할 수 있다. 이를 통해, 기억부(1010)의 데이터 저장 특성 및 동작 특성이 향상될 수 있다. 결과적으로, 마이크로프로세서(1000)의 동작 특성 향상이 가능하다.
연산부(1020)는 제어부(1030)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행할 수 있다. 연산부(1020)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다.
제어부(1030)는 기억부(1010), 연산부(1020), 마이크로프로세서(1000)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 마이크로프로세서(1000)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
본 발명 기술적 사상의 실시 예에 따른 마이크로프로세서(1000)는 기억부(1010) 이외에 외부 장치로부터 입력되거나 외부 장치로 출력할 데이터를 임시 저장할 수 있는 캐시 메모리부(1040)를 추가로 포함할 수 있다. 이 경우 캐시 메모리부(1040)는 버스 인터페이스(1050)를 통해 기억부(1010), 연산부(1020) 및 제어부(1030)와 데이터를 주고 받을 수 있다.
도 29는 본 발명 기술적 사상의 실시 예에 따른 메모리 장치를 구현하는 프로세서의 구성도 이다.
도 29를 참조하면, 프로세서(1100)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행하는 마이크로프로세서의 기능 이외에 다양한 기능을 포함하여 성능 향상 및 다기능을 구현할 수 있다. 프로세서(1100)는 마이크로프로세서의 역할을 하는 코어부(1110), 데이터를 임시 저장하는 역할을 하는 캐시 메모리부(1120) 및 내부와 외부 장치 사이의 데이터 전달을 위한 버스 인터페이스(1130)를 포함할 수 있다. 프로세서(1100)는 멀티 코어 프로세서(Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP) 등과 같은 각종 시스템 온 칩(System on Chip; SoC)을 포함할 수 있다.
본 발명 기술적 사상의 실시 예에 따른 코어부(1110)는 외부 장치로부터 입력된 데이터를 산술 논리 연산하는 부분으로, 기억부(1111), 연산부(1112) 및 제어부(1113)를 포함할 수 있다.
기억부(1111)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 프로세서(1100) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1111)는 연산부(1112)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다. 연산부(1112)는 프로세서(1100)의 내부에서 연산을 수행하는 부분으로, 제어부(1113)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산, 논리 연산 등을 수행할 수 있다. 연산부(1112)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다. 제어부(1113)는 기억부(1111), 연산부(1112), 프로세서(1100)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 프로세서(1100)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
캐시 메모리부(1120)는 고속으로 동작하는 코어부(1110)와 저속으로 동작하는 외부 장치 사이의 데이터 처리 속도 차이를 보완하기 위해 임시로 데이터를 저장하는 부분으로, 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123)를 포함할 수 있다. 일반적으로 캐시 메모리부(1120)는 1차, 2차 저장부(1121, 1122)를 포함하며 고용량이 필요할 경우 3차 저장부(1123)를 포함할 수 있으며, 필요시 더 많은 저장부를 포함할 수 있다. 즉 캐시 메모리부(1120)가 포함하는 저장부의 개수는 설계에 따라 달라질 수 있다. 여기서, 1차, 2차, 3차 저장부(1121, 1122, 1123)의 데이터 저장 및 판별하는 처리 속도는 같을 수도 있고 다를 수도 있다. 각 저장부의 처리 속도가 다른 경우, 1차 저장부의 속도가 제일 빠를 수 있다. 캐시 메모리부(1120)의 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123) 중 하나 이상의 저장부는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 캐시 메모리부(1120)는 상기 가변저항소자(63) 및 상기 가변저항소자(63)를 포함하는 메모리 소자를 포함할 수 있다. 일 실시 예에서, 상기 가변 저항 소자(63)는 상기 제1 자성 층(43), 상기 터널 배리어 층(45), 및 상기 제2 자성 층(51)을 포함하는 자기터널접합(magnetic tunnel junction; MTJ; 59)을 포함할 수 있다. 이를 통해 캐시 메모리부(1120)의 데이터 저장 특성 및 동작 특성이 향상될 수 있다. 결과적으로, 프로세서(1100)의 동작 특성 향상이 가능하다.
도 29에는 1차, 2차, 3차 저장부(1121, 1122, 1123)가 모두 캐시 메모리부(1120)의 내부에 구성된 경우를 도시하였으나, 캐시 메모리부(1120)의 1차, 2차, 3차 저장부(1121, 1122, 1123)는 모두 코어부(1110)의 외부에 구성되어 코어부(1110)와 외부 장치간의 처리 속도 차이를 보완할 수 있다. 또는, 캐시 메모리부(1120)의 1차 저장부(1121)는 코어부(1110)의 내부에 위치할 수 있고, 2차 저장부(1122) 및 3차 저장부(1123)는 코어부(1110)의 외부에 구성되어 처리 속도 차이의 보완 기능이 보다 강화될 수 있다. 또는, 1차, 2차 저장부(1121, 1122)는 코어부(1110)의 내부에 위치할 수 있고, 3차 저장부(1123)는 코어부(1110)의 외부에 위치할 수 있다.
버스 인터페이스(1130)는 코어부(1110), 캐시 메모리부(1120) 및 외부 장치를 연결하여 데이터를 효율적으로 전송할 수 있게 해주는 부분이다.
본 발명 기술적 사상의 실시 예에 따른 프로세서(1100)는 다수의 코어부(1110)를 포함할 수 있으며 다수의 코어부(1110)가 캐시 메모리부(1120)를 공유할 수 있다. 다수의 코어부(1110)와 캐시 메모리부(1120)는 직접 연결되거나, 버스 인터페이스(1130)를 통해 연결될 수 있다. 다수의 코어부(1110)는 모두 상술한 코어부의 구성과 동일하게 구성될 수 있다. 프로세서(1100)가 다수의 코어부(1110)를 포함할 경우, 캐시 메모리부(1120)의 1차 저장부(1121)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고 2차 저장부(1122)와 3차 저장부(1123)는 다수의 코어부(1110)의 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다. 여기서, 1차 저장부(1121)의 처리 속도가 2차, 3차 저장부(1122, 1123)의 처리 속도보다 빠를 수 있다. 일 실시 예에서, 1차 저장부(1121)와 2차 저장부(1122)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고, 3차 저장부(1123)는 다수의 코어부(1110) 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다.
본 발명 기술적 사상의 실시 예에 따른 프로세서(1100)는 데이터를 저장하는 임베디드(Embedded) 메모리부(1140), 외부 장치와 유선 또는 무선으로 데이터를 송수신할 수 있는 통신모듈부(1150), 외부 기억 장치를 구동하는 메모리 컨트롤부(1160), 외부 인터페이스 장치에 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하고 출력하는 미디어처리부(1170) 등을 추가로 포함할 수 있으며, 이 이외에도 다수의 모듈과 장치를 포함할 수 있다. 이 경우 추가된 다수의 모듈들은 버스 인터페이스(1130)를 통해 코어부(1110), 캐시 메모리부(1120) 및 상호간 데이터를 주고 받을 수 있다.
여기서 임베디드 메모리부(1140)는 휘발성 메모리뿐만 아니라 비휘발성 메모리를 포함할 수 있다. 휘발성 메모리는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory), 및 이와 유사한 기능을 하는 메모리 등을 포함할 수 있으며, 비휘발성 메모리는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase-Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory), 및 이와 유사한 기능을 수행하는 메모리 등을 포함할 수 있다.
통신모듈부(1150)는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있다. 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
메모리 컨트롤부(1160)는 프로세서(1100)와 서로 다른 통신 규격에 따라 동작하는 외부 저장 장치 사이에 전송되는 데이터를 처리하고 관리하기 위한 것으로 각종 메모리 컨트롤러, 예를 들어, IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), RAID(Redundant Array of Independent Disks), SSD(Solid State Disk), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 제어하는 컨트롤러를 포함할 수 있다.
미디어처리부(1170)는 프로세서(1100)에서 처리된 데이터나 외부 입력장치로부터 영상, 음성 및 기타 형태로 입력된 데이터를 가공하고, 이 데이터를 외부 인터페이스 장치로 출력할 수 있다. 미디어처리부(1170)는 그래픽 처리 장치(Graphics Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 고선명 오디오(High Definition Audio; HD Audio), 고선명 멀티미디어 인터페이스(High Definition Multimedia Interface; HDMI) 컨트롤러 등을 포함할 수 있다.
도 30은 본 발명 기술적 사상의 실시 예에 따른 메모리 장치를 구현하는 시스템의 구성도 이다.
도 30을 참조하면, 시스템(1200)은 데이터를 처리하는 장치로, 데이터에 대하여 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있다. 시스템(1200)은 프로세서(1210), 주기억장치(1220), 보조기억장치(1230), 인터페이스 장치(1240) 등을 포함할 수 있다. 시스템(1200)은 컴퓨터(Computer), 서버(Server), PDA(Personal Digital Assistant), 휴대용 컴퓨터(Portable Computer), 웹 타블렛(Web Tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 디지털 뮤직 플레이어(Digital Music Player), PMP(Portable Multimedia Player), 카메라(Camera), 위성항법장치(Global Positioning System; GPS), 비디오 카메라(Video Camera), 음성 녹음기(Voice Recorder), 텔레매틱스(Telematics), AV시스템(Audio Visual System), 스마트 텔레비전(Smart Television) 등 프로세스를 사용하여 동작하는 각종 전자 시스템일 수 있다.
프로세서(1210)는 입력된 명령어의 해석과 시스템(1200)에 저장된 자료의 연산, 비교 등의 처리를 제어할 수 있고, 마이크로프로세서(Micro Processor Unit; MPU), 중앙 처리 장치(Central Processing Unit; CPU), 싱글/멀티 코어 프로세서(Single/Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP), 디지털 신호 처리 장치(Digital Signal Processor; DSP) 등을 포함할 수 있다.
주기억장치(1220)는 프로그램이 실행될 때 보조기억장치(1230)로부터 프로그램 코드나 자료를 이동시켜 저장, 실행시킬 수 있는 기억장소로, 전원이 끊어져도 기억된 내용이 보존될 수 있다. 주기억장치(1220)는 전술한 반도체 장치의 실시 예들 중 하나 이상을 포함할 수 있다. 예를 들어, 주기억장치(1220)는 상기 가변저항소자(63) 및 상기 가변저항소자(63)를 포함하는 메모리 소자를 포함할 수 있다. 일 실시 예에서, 상기 가변 저항 소자(63)는 상기 제1 자성 층(43), 상기 터널 배리어 층(45), 및 상기 제2 자성 층(51)을 포함하는 상기 자기터널접합(magnetic tunnel junction; MTJ; 59)을 포함할 수 있다. 이를 통해, 주기억장치(1220)의 데이터 저장 특성 및 동작 특성이 향상될 수 있다. 결과적으로, 시스템(1200)의 동작 특성 향상이 가능하다.
또한, 주기억장치(1220)는 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 주기억장치(1220)는 전술한 실시예의 반도체 장치를 포함하지 않고, 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 포함할 수 있다.
보조기억장치(1230)는 프로그램 코드나 데이터를 보관하기 위한 기억장치를 말한다. 주기억장치(1220)보다 속도는 느리지만 많은 자료를 보관할 수 있다. 보조기억장치(1230)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 보조기억장치(1230)는 상기 가변저항소자(63) 및 상기 가변저항소자(63)를 포함하는 메모리 소자를 포함할 수 있다. 일 실시 예에서, 상기 가변 저항 소자(63)는 상기 제1 자성 층(43), 상기 터널 배리어 층(45), 및 상기 제2 자성 층(51)을 포함하는 상기 자기터널접합(magnetic tunnel junction; MTJ; 59)을 포함할 수 있다. 이를 통해, 보조기억장치(1230)의 데이터 저장 특성 및 동작 특성이 향상될 수 있다. 결과적으로, 시스템(1200)의 동작 특성 향상이 가능하다.
또한, 보조기억장치(1230)는 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 데이터 저장 시스템(도 31의 1300 참조)을 더 포함할 수 있다. 이와는 다르게, 보조기억장치(1230)는 전술한 실시예의 반도체 장치를 포함하지 않고 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 데이터 저장 시스템(도 31의 1300 참조)들을 포함할 수 있다.
인터페이스 장치(1240)는 본 실시예의 시스템(1200)과 외부 장치 사이에서 명령, 데이터 등을 교환하기 위한 것일 수 있으며, 키패드(keypad), 키보드(keyboard), 마우스(Mouse), 스피커(Speaker), 마이크(Mike), 표시장치(Display), 각종 휴먼 인터페이스 장치(Human Interface Device; HID), 통신장치 등일 수 있다. 통신장치는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
도 31은 본 발명 기술적 사상의 실시 예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도 이다.
도 31을 참조하면, 데이터 저장 시스템(1300)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 저장 장치(1310), 이를 제어하는 컨트롤러(1320), 외부 장치와의 연결을 위한 인터페이스(1330), 및 데이터를 임시 저장하기 위한 임시 저장 장치(1340)를 포함할 수 있다. 데이터 저장 시스템(1300)은 하드 디스크(Hard Disk Drive; HDD), 광학 드라이브(Compact Disc Read Only Memory; CDROM), DVD(Digital Versatile Disc), 고상 디스크(Solid State Disk; SSD) 등의 디스크 형태와 USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
저장 장치(1310)는 데이터를 반 영구적으로 저장하는 비휘발성 메모리를 포함할 수 있다. 여기서, 비휘발성 메모리는, ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase-Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
컨트롤러(1320)는 저장 장치(1310)와 인터페이스(1330) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 컨트롤러(1320)는 데이터 저장 시스템(1300) 외부에서 인터페이스(1330)를 통해 입력된 명령어들을 처리하기 위한 연산 등을 수행하는 프로세서(1321)를 포함할 수 있다.
인터페이스(1330)는 데이터 저장 시스템(1300)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것이다. 데이터 저장 시스템(1300)이 카드인 경우, 인터페이스(1330)는, USB(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스들과 호환될 수 있거나, 또는, 이들 장치와 유사한 장치에서 사용되는 인터페이스들과 호환될 수 있다. 데이터 저장 시스템(1300)이 디스크 형태일 경우, 인터페이스(1330)는 IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus) 등과 같은 인터페이스와 호환될 수 있거나, 또는, 이들 인터페이스와 유사한 인터페이스와 호환될 수 있다. 인터페이스(1330)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
임시 저장 장치(1340)는 외부 장치와의 인터페이스, 컨트롤러, 및 시스템의 다양화, 고성능화에 따라 인터페이스(1330)와 저장 장치(1310)간의 데이터의 전달을 효율적으로 하기 위하여 데이터를 임시로 저장할 수 있다. 임시 저장 장치(1340)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 임시 저장 장치(1340)는 상기 가변저항소자(63) 및 상기 가변저항소자(63)를 포함하는 메모리 소자를 포함할 수 있다. 일 실시 예에서, 상기 가변 저항 소자(63)는 상기 제1 자성 층(43), 상기 터널 배리어 층(45), 및 상기 제2 자성 층(51)을 포함하는 상기 자기터널접합(magnetic tunnel junction; MTJ; 59)을 포함할 수 있다. 이를 통해, 임시 저장 장치(1340)의 데이터 저장 특성 및 동작 특성이 향상될 수 있다. 결과적으로, 데이터 저장 시스템(1300)의 동작 특성 향상이 가능하다.
도 32는 본 발명 기술적 사상의 실시 예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도 이다.
도 32를 참조하면, 메모리 시스템(1400)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 메모리(1410), 이를 제어하는 메모리 컨트롤러(1420), 외부 장치와의 연결을 위한 인터페이스(1430) 등을 포함할 수 있다. 메모리 시스템(1400)은 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
데이터를 저장하는 메모리(1410)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 메모리(1410)는 상기 가변저항소자(63) 및 상기 가변저항소자(63)를 포함하는 메모리 소자를 포함할 수 있다. 일 실시 예에서, 상기 가변 저항 소자(63)는 상기 제1 자성 층(43), 상기 터널 배리어 층(45), 및 상기 제2 자성 층(51)을 포함하는 상기 자기터널접합(magnetic tunnel junction; MTJ; 59)을 포함할 수 있다. 이를 통해, 메모리(1410)의 데이터 저장 특성 및 동작 특성이 향상될 수 있다. 결과적으로, 메모리 시스템(1400)의 동작 특성 향상이 가능하다.
더불어, 메모리(1410)는 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase-Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
메모리 컨트롤러(1420)는 메모리(1410)와 인터페이스(1430) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 메모리 컨트롤러(1420)는 메모리 시스템(1400) 외부에서 인터페이스(1430)를 통해 입력된 명령어들을 처리 연산하기 위한 프로세서(1421)를 포함할 수 있다.
인터페이스(1430)는 메모리 시스템(1400)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것으로, USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스와 호환될 수 있거나, 또는, 이들 장치들과 유사한 장치들에서 사용되는 인터페이스와 호환될 수 있다. 인터페이스(1430)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
메모리 시스템(1400)은 외부 장치와의 인터페이스, 메모리 컨트롤러, 및 메모리 시스템의 다양화, 고성능화에 따라 인터페이스(1430)와 메모리(1410)간의 데이터의 입출력을 효율적으로 전달하기 위한 버퍼 메모리(1440)를 더 포함할 수 있다. 데이터를 임시로 저장하는 버퍼 메모리(1440)는 전술한 반도체 장치의 실시 예들 중 하나 이상을 포함할 수 있다. 예를 들어, 버퍼 메모리(1440)는 상기 가변저항소자(63) 및 상기 가변저항소자(63)를 포함하는 메모리 소자를 포함할 수 있다. 일 실시 예에서, 상기 가변 저항 소자(63)는 상기 제1 자성 층(43), 상기 터널 배리어 층(45), 및 상기 제2 자성 층(51)을 포함하는 상기 자기터널접합(magnetic tunnel junction; MTJ; 59)을 포함할 수 있다. 이를 통해, 버퍼 메모리(1440)의 데이터 저장 특성 및 동작 특성이 향상될 수 있다. 결과적으로, 메모리 시스템(1400)의 동작 특성 향상이 가능하다.
더불어, 버퍼 메모리(1440)는 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase-Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 버퍼 메모리(1440)는 전술한 실시예의 반도체 장치를 포함하지 않고 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase-Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내의 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
21: 기판
23: 활성 영역
25: 소자 분리 층 27: 게이트 유전 층
28: 게이트 전극 29: 게이트 캐핑 층
31: 드레인 영역 33: 소스 영역
35: 제1 절연 층 37: 하부 플러그
39: 소스 플러그 41: 제1 보조 층
43: 제1 자성 층 45: 터널 배리어 층
47: 마스크 패턴 41A, 43A, 51A: 산화 패턴
51: 제2 자성 층 53: 제2 보조 층
57: 하드 마스크
59: 자기터널접합(magnetic tunnel junction; MTJ)
63: 가변 저항 소자 65: 제2 절연 층
75: 제3 절연 층 77: 상부 플러그
79: 소스 라인 81: 비트 라인
25: 소자 분리 층 27: 게이트 유전 층
28: 게이트 전극 29: 게이트 캐핑 층
31: 드레인 영역 33: 소스 영역
35: 제1 절연 층 37: 하부 플러그
39: 소스 플러그 41: 제1 보조 층
43: 제1 자성 층 45: 터널 배리어 층
47: 마스크 패턴 41A, 43A, 51A: 산화 패턴
51: 제2 자성 층 53: 제2 보조 층
57: 하드 마스크
59: 자기터널접합(magnetic tunnel junction; MTJ)
63: 가변 저항 소자 65: 제2 절연 층
75: 제3 절연 층 77: 상부 플러그
79: 소스 라인 81: 비트 라인
Claims (35)
- 반도체 메모리를 포함하는 전자 장치로서,
상기 반도체 메모리는 가변저항소자를 포함하고,
상기 가변저항소자는,
제1 보조 층;
상기 제1 보조 층 상의 제1 자성 층;
상기 제1 자성 층 상의 터널 배리어 층;
상기 터널 배리어 층 상의 제2 자성 층;
상기 제2 자성 층 상의 제2 보조 층; 및
상기 제2 보조 층 상의 하드마스크를 포함하되,
상기 제1 자성 층 및 상기 제1 보조 층의 측면들은 실질적으로 동일한 평면을 이루고,
상기 제1 자성 층의 측면은 상기 하드마스크의 측면과 어긋나는 전자 장치.
- 제1 항에 있어서,
상기 제2 자성 층, 상기 제2 보조 층, 및 상기 하드마스크의 측면들은 실질적으로 동일한 평면을 이루는 전자 장치.
- 제1 항에 있어서,
상기 제1 자성 층의 수평 폭은 상기 하드마스크의 수평 폭보다 좁은 전자 장치.
- 제1 항에 있어서,
상기 제1 보조 층의 측면에 형성되고 상기 제1 보조 층을 구성하는 물질의 산화물을 갖는 제1 산화 패턴; 및
상기 제1 자성 층의 측면에 형성되고 상기 제1 자성 층을 구성하는 물질의 산화물을 갖는 제2 산화 패턴을 더 포함하는 전자 장치.
- 제4 항에 있어서,
상기 제1 산화 패턴 및 상기 제2 산화 패턴의 외 측면들은 상기 하드마스크의 측면과 실질적으로 동일한 평면을 이루는 전자 장치.
- 제1 항에 있어서,
상기 제1 자성 층의 수직 중심축은 상기 하드마스크의 수직 중심축과 어긋나는 전자 장치.
- 제1 항에 있어서,
상기 제2 보조 층 및 상기 하드마스크의 측면들은 실질적으로 동일한 평면을 이루고,
상기 제2 자성 층의 측면은 상기 제2 보조 층의 측면과 어긋나되,
상기 제1 자성 층 및 상기 제2 자성 층의 측면들은 실질적으로 동일한 평면을 이루는 전자 장치.
- 제1 항에 있어서,
상기 제2 자성 층의 측면에 형성되고 상기 제2 자성 층을 구성하는 물질의 산화물을 갖는 제3 산화 패턴을 더 포함하는 전자 장치.
- 제8 항에 있어서,
상기 제3 산화 패턴의 외 측면은 상기 하드마스크의 측면과 실질적으로 동일한 평면을 이루는 전자 장치.
- 제1 항에 있어서,
상기 제1 자성 층 및 상기 제2 자성 층의 수직 중심축은 상기 제2 보조 층 및 상기 하드마스크의 수직 중심축과 어긋나는 전자 장치.
- 제1 항에 있어서,
상기 제1 자성 층은 자유 층 또는 고정 층을 포함하고,
상기 제2 자성 층은 상기 자유 층 및 상기 고정 층 중 상기 제1 자성 층과 다른 하나를 포함하며,
상기 제1 보조 층은 전극 층, 씨드(seed) 층, 스페이서(spacer) 층, 자기 보정 층, 시프트 캔슬링 층(shift cancelling layer; SCL), 식각 정지 층, 또는 이들의 조합을 포함하고,
상기 제2 보조 층은 상기 전극 층, 상기 씨드 층, 상기 스페이서 층, 상기 자기 보정 층, 상기 시프트 캔슬링 층(SCL), 상기 식각 정지 층, 캐핑 층(capping layer), 또는 이들의 조합을 포함하는 전자 장치.
- 제1 항에 있어서,
상기 전자 장치는, 마이크로프로세서를 더 포함하고,
상기 마이크로프로세서는,
상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부;
상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및
상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고,
상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부인
전자 장치.
- 제1 항에 있어서,
상기 전자 장치는, 프로세서를 더 포함하고,
상기 프로세서는,
상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부;
상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및
상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고,
상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부인
전자 장치.
- 제1 항에 있어서,
상기 전자 장치는, 프로세싱 시스템을 더 포함하고,
상기 프로세싱 시스템은,
수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서;
상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치;
상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및
상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고,
상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부인
전자 장치.
- 제1 항에 있어서,
상기 전자 장치는, 데이터 저장 시스템을 더 포함하고,
상기 데이터 저장 시스템은,
데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치;
외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러;
상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및
상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부인
전자 장치.
- 제1 항에 있어서,
상기 전자 장치는, 메모리 시스템을 더 포함하고,
상기 메모리 시스템은,
데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리;
외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러;
상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및
상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부인
전자 장치.
- 기판 상에 제1 보조 층 및 제1 자성 층을 형성하는 단계;
상기 제1 자성 층 상에 터널 배리어 층을 형성하는 단계;
산소(oxygen)를 사용하는 이온 주입 공정을 이용하여, 상기 제1 보조 층 내에 제1 산화 패턴 및 상기 제1 자성 층 내에 제2 산화 패턴을 형성하는 단계;
상기 터널 배리어 층 상에 제2 자성 층 및 제2 보조 층을 형성하는 단계;
상기 제2 보조 층 상에 하드마스크를 층을 형성하는 단계;
상기 하드마스크를 식각마스크로 사용하여 상기 제2 보조 층 및 상기 제2 자성 층을 패터닝 하는 단계; 및
상기 하드마스크를 식각마스크로 사용하여 상기 터널 배리어 층, 상기 제2 산화 패턴, 및 상기 제1 산화 패턴을 패터닝 하는 단계를 포함하는 전자 장치 형성 방법.
- 제17 항에 있어서,
상기 제1 산화 패턴 및 상기 제2 산화 패턴을 형성하는 것은,
상기 터널 배리어 층 상에 마스크 패턴을 형성하고,
상기 마스크 패턴을 마스크로 이용하여 상기 제1 보조 층 및 상기 제1 자성 층 내에 산소(oxygen)를 주입하고,
상기 마스크 패턴을 제거하는 것을 포함하는 전자 장치 형성 방법.
- 제17 항에 있어서,
상기 제1 산화 패턴은 상기 제1 보조 층의 측면에 연속되고(in continuity with) 상기 제1 보조 층을 구성하는 물질의 산화물을 포함하고,
상기 제2 산화 패턴은 상기 제1 자성 층의 측면에 연속되고(in continuity with) 상기 제1 자성 층을 구성하는 물질의 산화물을 포함하는 전자 장치 형성 방법. - 제17 항에 있어서,
상기 제1 자성 층 및 상기 제1 보조 층의 측면들은 실질적으로 동일한 평면을 이루고,
상기 제1 자성 층의 측면은 상기 하드마스크의 측면과 어긋나는 전자 장치 형성 방법.
- 제17 항에 있어서,
상기 제2 자성 층, 상기 제2 보조 층, 및 상기 하드마스크의 측면들은 실질적으로 동일한 평면을 이루고,
상기 제1 자성 층의 수평 폭은 상기 하드마스크의 수평 폭보다 좁은 전자 장치 형성 방법.
- 제17 항에 있어서,
상기 제1 산화 패턴 및 상기 제2 산화 패턴의 외 측면들은 상기 하드마스크의 측면과 실질적으로 동일한 평면을 이루는 전자 장치 형성 방법.
- 제17 항에 있어서,
상기 제1 자성 층의 수직 중심축은 상기 하드마스크의 수직 중심축과 어긋나는 전자 장치 형성 방법.
- 제17 항에 있어서,
상기 제1 산화 패턴 및 상기 제2 산화 패턴을 형성하는 것은 상기 터널 배리어 층을 형성하기 전에 수행되는 전자 장치 형성 방법.
- 제17 항에 있어서,
상기 제1 자성 층은 자유 층 또는 고정 층을 포함하고,
상기 제2 자성 층은 상기 자유 층 및 상기 고정 층 중 상기 제1 자성 층과 다른 하나를 포함하며,
상기 제1 보조 층은 전극 층, 씨드(seed) 층, 스페이서(spacer) 층, 자기 보정 층, 시프트 캔슬링 층(shift cancelling layer; SCL), 식각 정지 층, 또는 이들의 조합을 포함하고,
상기 제2 보조 층은 상기 전극 층, 상기 씨드 층, 상기 스페이서 층, 상기 자기 보정 층, 상기 시프트 캔슬링 층(SCL), 상기 식각 정지 층, 캐핑 층(capping layer), 또는 이들의 조합을 포함하는 전자 장치 형성 방법. - 기판 상에 제1 보조 층을 형성하는 단계;
상기 제1 보조 층 상에 제1 자성 층을 형성하는 단계;
상기 제1 자성 층 상에 터널 배리어 층을 형성하는 단계;
상기 터널 배리어 층 상에 제2 자성 층을 형성하는 단계;
산소(oxygen)를 사용하는 이온 주입 공정을 이용하여, 상기 제1 보조 층, 상기 제1 자성 층, 및 상기 제2 자성 층 중 적어도 2개의 층들 내에 산화 패턴들을 형성하는 단계;
상기 제2 자성 층 상에 제2 보조 층을 형성하는 단계;
상기 제2 보조 층 상에 하드마스크를 형성하는 단계; 및
상기 하드마스크를 식각마스크로 사용하여 상기 제2 보조 층, 상기 제2 자성 층, 상기 터널 배리어 층, 상기 제1 자성 층, 상기 제1 보조 층, 및 상기 산화 패턴들을 패터닝 하는 단계를 포함하는 전자 장치 형성 방법.
- 제26 항에 있어서,
상기 산화 패턴들을 형성하는 것은
상기 제2 자성 층 상에 마스크 패턴을 형성하고,
상기 마스크 패턴을 마스크로 이용하여 상기 제1 보조 층, 상기 제1 자성 층, 및 상기 제2 자성 층 내에 산소(oxygen)를 주입하고,
상기 마스크 패턴을 제거하는 것을 포함하는 전자 장치 형성 방법.
- 제26 항에 있어서,
상기 산화 패턴들은
상기 제1 보조 층의 측면 상에 형성되고 상기 제1 보조 층을 구성하는 물질의 산화물을 갖는 제1 산화 패턴;
상기 제1 자성 층의 측면 상에 형성되고 상기 제1 자성 층을 구성하는 물질의 산화물을 갖는 제2 산화 패턴; 및
상기 제2 자성 층의 측면 상에 형성되고 상기 제2 자성 층을 구성하는 물질의 산화물을 갖는 제3 산화 패턴을 포함하는 전자 장치 형성 방법.
- 제28 항에 있어서,
상기 제1 산화 패턴, 상기 제2 산화 패턴, 및 상기 제3 산화 패턴의 외 측면들은 상기 하드마스크의 측면과 실질적으로 동일한 평면을 이루는 전자 장치 형성 방법.
- 제26 항에 있어서,
상기 제2 보조 층 및 상기 하드마스크의 측면들은 실질적으로 동일한 평면을 이루고,
상기 제2 자성 층의 측면은 상기 제2 보조 층의 측면과 어긋나되,
상기 제1 자성 층 및 상기 제2 자성 층의 측면들은 실질적으로 동일한 평면을 이루는 전자 장치 형성 방법.
- 제26 항에 있어서,
상기 제2 자성 층의 수평 폭은 상기 하드마스크의 수평 폭보다 좁은 전자 장치 형성 방법.
- 제26 항에 있어서,
상기 제1 자성 층 및 상기 제2 자성 층의 수직 중심축은 상기 제2 보조 층 및 상기 하드마스크의 수직 중심축과 어긋나는 전자 장치 형성 방법.
- 제26 항에 있어서,
상기 산화 패턴들을 형성하는 것은
상기 터널 배리어 층 상에 마스크 패턴을 형성하고,
상기 마스크 패턴을 마스크로 이용하여 상기 제1 보조 층 및 상기 제1 자성 층 내에 산소(oxygen)를 주입하고,
상기 마스크 패턴을 제거하는 것을 포함하는 전자 장치 형성 방법.
- 제26 항에 있어서,
상기 제1 자성 층 및 상기 제1 보조 층의 측면들은 실질적으로 동일한 평면을 이루고,
상기 제1 자성 층의 측면은 상기 하드마스크의 측면과 어긋나는 전자 장치 형성 방법.
- 제26 항에 있어서,
상기 제2 자성 층, 상기 제2 보조 층, 및 상기 하드마스크의 측면들은 실질적으로 동일한 평면을 이루고,
상기 제1 자성 층의 수평 폭은 상기 하드마스크의 수평 폭보다 좁은 전자 장치 형성 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160176518A KR20180073745A (ko) | 2016-12-22 | 2016-12-22 | 전자 장치 및 그 형성 방법 |
| US15/703,901 US10333061B2 (en) | 2016-12-22 | 2017-09-13 | Electronic device and method for fabricating the same |
| US16/426,475 US11245070B2 (en) | 2016-12-22 | 2019-05-30 | Electronic device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160176518A KR20180073745A (ko) | 2016-12-22 | 2016-12-22 | 전자 장치 및 그 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20180073745A true KR20180073745A (ko) | 2018-07-03 |
Family
ID=62630150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160176518A KR20180073745A (ko) | 2016-12-22 | 2016-12-22 | 전자 장치 및 그 형성 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US10333061B2 (ko) |
| KR (1) | KR20180073745A (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10186551B1 (en) * | 2018-01-08 | 2019-01-22 | Spin Transfer Technologies, Inc. | Buried tap for a vertical transistor used with a perpendicular magnetic tunnel junction (PMTJ) |
| US11805657B2 (en) * | 2020-06-23 | 2023-10-31 | Taiwan Semiconductor Manufacturing Company Limited | Ferroelectric tunnel junction memory device using a magnesium oxide tunneling dielectric and methods for forming the same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100487927B1 (ko) | 2003-07-21 | 2005-05-09 | 주식회사 하이닉스반도체 | 마그네틱 램의 형성방법 |
| KR101127766B1 (ko) | 2011-01-24 | 2012-03-16 | 주식회사 하이닉스반도체 | 자기저항소자 제조 방법 |
| US20140339661A1 (en) | 2013-05-20 | 2014-11-20 | T3Memory, Inc. | Method to make mram using oxygen ion implantation |
| EP2827395A1 (en) * | 2013-07-16 | 2015-01-21 | Imec | Method for patterning a magnetic tunnel junction stack |
| KR102259870B1 (ko) * | 2014-07-30 | 2021-06-04 | 삼성전자주식회사 | 자기 메모리 장치 및 그의 형성방법 |
| KR20170012792A (ko) * | 2015-07-24 | 2017-02-03 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| KR102444236B1 (ko) * | 2015-08-25 | 2022-09-16 | 삼성전자주식회사 | 자기 소자 및 그 제조 방법 |
-
2016
- 2016-12-22 KR KR1020160176518A patent/KR20180073745A/ko not_active Application Discontinuation
-
2017
- 2017-09-13 US US15/703,901 patent/US10333061B2/en active Active
-
2019
- 2019-05-30 US US16/426,475 patent/US11245070B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US10333061B2 (en) | 2019-06-25 |
| US20190280199A1 (en) | 2019-09-12 |
| US20180182956A1 (en) | 2018-06-28 |
| US11245070B2 (en) | 2022-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102454877B1 (ko) | 전자 장치 및 그 제조 방법 | |
| KR20150102302A (ko) | 전자 장치 및 그 제조 방법 | |
| KR102029905B1 (ko) | 전자장치 및 그 제조방법 | |
| KR102067151B1 (ko) | 전자 장치 및 그 제조 방법 | |
| KR102631425B1 (ko) | 전자 장치 및 그 형성 방법 | |
| KR20150036987A (ko) | 전자 장치 및 그 제조 방법 | |
| KR20160123067A (ko) | 전자 장치 제조 방법 | |
| KR20160029529A (ko) | 전자장치 및 그 제조방법 | |
| KR20160006485A (ko) | 반도체 메모리를 포함하는 전자 장치 및 그 제조 방법 | |
| KR20150102323A (ko) | 전자장치 및 그 제조방법 | |
| KR20150019920A (ko) | 전자 장치 및 그 제조 방법 | |
| KR20160073859A (ko) | 전자 장치 및 그 제조 방법 | |
| KR20160004744A (ko) | 반도체 메모리를 포함하는 전자 장치 | |
| KR20160061746A (ko) | 전자 장치 및 그 제조 방법 | |
| KR20150110999A (ko) | 전자 장치 및 그 제조 방법 | |
| KR20160122916A (ko) | 전자 장치 및 그 제조 방법 | |
| KR20170034961A (ko) | 전자 장치 및 그 제조 방법 | |
| KR20170142341A (ko) | 전자 장치 및 그 제조 방법 | |
| KR20160063670A (ko) | 전자장치 및 그 제조방법 | |
| KR102149195B1 (ko) | 전자 장치 및 그 제조 방법 | |
| KR102626234B1 (ko) | 전자 장치 및 그 제조 방법 | |
| US11245070B2 (en) | Electronic device and method for fabricating the same | |
| KR20170064018A (ko) | 전자 장치 | |
| KR20160073792A (ko) | 전자 장치 및 그 제조 방법 | |
| KR20180049331A (ko) | 전자 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal |