KR20150110999A - 전자 장치 및 그 제조 방법 - Google Patents

전자 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20150110999A
KR20150110999A KR1020140034071A KR20140034071A KR20150110999A KR 20150110999 A KR20150110999 A KR 20150110999A KR 1020140034071 A KR1020140034071 A KR 1020140034071A KR 20140034071 A KR20140034071 A KR 20140034071A KR 20150110999 A KR20150110999 A KR 20150110999A
Authority
KR
South Korea
Prior art keywords
contact plug
layer
memory
region
interlayer insulating
Prior art date
Application number
KR1020140034071A
Other languages
English (en)
Inventor
이영주
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140034071A priority Critical patent/KR20150110999A/ko
Priority to US14/461,255 priority patent/US9252361B2/en
Publication of KR20150110999A publication Critical patent/KR20150110999A/ko
Priority to US15/010,273 priority patent/US9515122B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/62—Details of cache specific to multiprocessor cache arrangements
    • G06F2212/621—Coherency control relating to peripheral accessing, e.g. from DMA or I/O device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 실시예들이 해결하려는 과제는, 가변 저항 소자의 불량 방지 및 특성 향상이 가능한 반도체 메모리를 포함하는 전자 장치 및 그 제조 방법을 제공하는 것이다. 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 제1영역 및 제2영역을 포함하는 기판 상에 형성된 층간절연층; 상기 제2영역의 층간절연층을 관통하여 상기 기판에 접하는 제1콘택플러그; 상기 제1콘택플러그를 포함하는 층간절연층 상에 형성된 필링방지층; 상기 제1영역의 필링방지층 및 층간절연층을 관통하여 상기 기판에 접하는 제2콘택플러그; 및 상기 제2콘택플러그에 접하는 가변저항패턴을 포함할 수 있다.

Description

전자 장치 및 그 제조 방법{ELECTRONIC DEVICE AND METHOD FOR FABRICATING THE SAME}
본 특허 문헌은 메모리 회로 또는 장치와, 전자 장치에서의 이들의 응용에 관한 것이다.
최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 컴퓨터, 휴대용 통신기기 등 다양한 전자기기에서 정보를 저장할 수 있는 반도체 장치가 요구되고 있으며, 이에 대한 연구가 진행되고 있다. 이러한 반도체 장치로는 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장할 수 있는 반도체 장치 예컨대, RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), 이-퓨즈(E-fuse) 등이 있다.
본 발명의 실시예들이 해결하려는 과제는, 가변 저항 소자의 불량 방지 및 특성 향상이 가능한 반도체 메모리를 포함하는 전자 장치 및 그 제조 방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 제1영역 및 제2영역을 포함하는 기판 상에 형성된 층간절연층; 상기 제2영역의 층간절연층을 관통하여 상기 기판에 접하는 제1콘택플러그; 상기 제1콘택플러그를 포함하는 층간절연층 상에 형성된 필링방지층; 상기 제1영역의 필링방지층 및 층간절연층을 관통하여 상기 기판에 접하는 제2콘택플러그; 및 상기 제2콘택플러그에 접하는 가변저항패턴을 포함할 수 있다.
특히, 상기 가변저항패턴은 상기 제2콘택플러그 및 상기 필링방지층 상에 형성될 수 있다.
또한, 상기 필링방지층은 보호층 및 접착층의 적층구조를 포함할 수 있고, 상기 접착층은 상기 제2콘택플러그 주변에 형성될 수 있다.
또한, 상기 보호층은 절연물질을 포함할 수 있고, 상기 접착층은 실리콘물질을 포함할 수 있다.
또한, 상기 제2콘택플러그의 높이는 상기 제1콘택플러그의 높이보다 더 클 수 있다.
또한, 상기 제1영역의 가변저항패턴 상부에 형성된 도전라인 및 상기 도전라인과 가변저항패턴을 연결하는 제3콘택플러그를 더 포함할 수 있고, 상기 제2영역의 금속배선 및 상기 금속배선과 제1콘택플러그를 연결하는 제4콘택플러그를 더 포함할 수 있다.
또한, 상기 전자 장치는, 마이크로프로세서를 더 포함하고, 상기 마이크로프로세서는, 상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부; 상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고, 상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부일 수 있다.
또한, 상기 전자 장치는, 프로세서를 더 포함하고, 상기 프로세서는, 상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부; 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및 상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부일 수 있다.
또한, 상기 전자 장치는, 프로세싱 시스템을 더 포함하고, 상기 프로세싱 시스템은, 수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서; 상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치; 상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및 상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고, 상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부일 수 있다.
또한, 상기 전자 장치는, 데이터 저장 시스템을 더 포함하고, 상기 데이터 저장 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치; 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러; 상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및 상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부일 수 있다.
또한, 상기 전자 장치는, 메모리 시스템을 더 포함하고, 상기 메모리 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리; 외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러; 상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및 상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부일 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치 제조 방법은 반도체 메모리를 포함하는 전자 장치의 제조 방법으로서, 제1영역 및 제2영역을 포함하는 기판 상에 제1층간절연층을 형성하는 단계; 상기 제2영역의 제1층간절연층을 관통하여 상기 기판에 연결되는 제1콘택플러그를 형성하는 단계; 상기 제1콘택플러그를 포함하는 제1층간절연층 상에 필링방지층을 형성하는 단계; 상기 제1영역의 필링방지층 및 제1층간절연층을 관통하여 상기 기판에 연결되는 제2콘택플러그를 형성하는 단계; 및 상기 제2콘택플러그에 접하는 가변저항패턴을 형성하는 단계를 포함할 수 있다.
특히, 상기 필링방지층은 보호층 및 접착층의 적층구조를 포함할 수 있다.
또한, 상기 필링방지층은 질화물질, 산화물질 및 실리콘물질로 이루어진 그룹 중에서 선택된 어느 하나를 포함할 수 있다. 특히, 상기 보호층은 절연물질을 포함할 수 있고, 상기 접착층은 실리콘물질을 포함할 수 있다.
또한, 상기 제2콘택플러그를 형성하는 단계는, 상기 필링방지층 및 제1층간절연층을 관통하여 상기 기판을 오픈시키는 콘택홀을 형성하는 단계; 상기 콘택홀에 도전물질을 매립하는 단계; 및 상기 제1층간절연층 상의 도전물질을 식각하여 상기 콘택홀 내에 매립된 제2콘택플러그를 형성하는 단계를 포함할 수 있다.
또한, 상기 제2콘택플러그를 형성하는 단계에서, 상기 도전물질의 식각은 전면식각 또는 화학적기계적연마(Chemical Mechanical Polishing) 공정으로 진행할 수 있다.
또한, 상기 가변저항패턴을 형성하는 단계는, 상기 제2콘택플러그를 포함하는 필링방지층 상에 가변저항층을 형성하는 단계; 및 상기 가변저항층을 식각하여 상기 제2콘택플러그에 연결되는 가변저항패턴을 형성하는 단계를 포함할 수 있다.
또한, 상기 가변저항패턴을 형성하는 단계에서,상기 접착층이 함께 식각될 수 있다.
또한, 상기 가변저항패턴을 형성하는 단계 후, 상기 필링방지층 상에 상기 가변저항패턴 사이를 매립하는 제2층간절연층을 형성하는 단계; 상기 제1영역의 제2층간절연층을 관통하여 상기 가변저항패턴에 접하는 제3콘택플러그를 형성하는 단계; 상기 제2영역의 제2층간절연층 및 필링방지층은 관통하여 상기 제1콘택플러그에 접하는 제4콘택플러그를 형성하는 단계; 및 상기 제3콘택플러그와 제4콘택플러그에 각각 접하는 도전라인과 금속배선을 형성하는 단계를 더 포함할 수 있다.
상술한 실시예들에 의한 전자 장치 및 그 제조 방법에 의하면, 가변 저항 소자의 불량 방지 및 특성 향상이 가능하다.
도 1은 본 발명의 제1실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 2는 본 발명의 제2실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 3은 본 발명의 제3실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도4a 내지 도 4f는 본 발명의 제3실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 공정 단면도이다.
도 5는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 6은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 7은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 8은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 9는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
이하에서는, 첨부된 도면을 참조하여 다양한 실시예들이 상세히 설명된다.
도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예들의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1 층이 제2 층 상에 있거나 또는 기판상에 있는 경우, 제1 층이 제2 층 상에 직접 형성되거나 또는 기판상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1 층과 제2 층 사이 또는 제1 층과 기판 사이에 존재하는 경우도 나타낼 수 있다.
후술할 본 발명의 실시예는 필링방지층을 형성하여 주변영역에서 가변저항층의 필링에 의한 불량을 방지할 수 있는 반도체 장치 및 그 제조 방법을 제공한다. 일반적으로, 주변영역의 금속배선과 기판을 연결하기 위한 금속배선콘택은 큰 종횡비로 인해 한번에 형성하기 어렵기 때문에 반복적인 콘택 공정을 통해 형성하고 있다. 따라서, 주변영역의 부분 콘택, 셀영역의 가변저항패턴 및 배선 공정, 주변영역의 배선 공정 등이 순차적으로 진행된다. 그러나, 셀영역의 가변저항패턴 형성 공정에서 가변저항층의 필링에 의해 주변영역의 불량을 유발하거나, 부분 콘택을 어택하는 등의 문제점이 발생하는 바, 본 발명의 실시예는 주변영역의 부분 콘택 형성 후 필링방지층을 추가로 형성하여 가변저항패턴 형성시 불량을 효과적으로 감소시킬 수 있는 반도체 장치 및 그 제조 방법을 제공한다.
도 1은 본 발명의 제1실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 1에 도시된 바와 같이, 제1영역(100) 및 제2영역(200)을 포함하는 반도체 기판(11)에 소자분리층(미도시)이 형성될 수 있다. 제1영역(100)은 셀영역을 포함할 수 있고, 제2영역(200)은 주변영역을 포함할 수 있다. 그리고, 제1영역(100)의 반도체 기판(11)에 스위칭 소자가 형성될 수 있다. 스위칭 소자는 게이트전극(12)과 실링층(13)을 포함할 수 있다. 이하, 스위칭 소자 역할을 하는 게이트전극(12)을 '스위칭 소자(12)'라고 지칭한다. 스위칭 소자(12) 사이에는 랜딩 플러그 콘택(14, Landing Plug contact)이 형성될 수 있다.
스위칭 소자(12) 및 랜딩 플러그 콘택(14)을 포함하는 반도체 기판(11) 상에 식각정지층(15) 및 제1층간절연층(16)이 형성될 수 있다. 그리고, 제2영역(200)의 반도체 기판(11) 상에는 제1층간절연층(16)을 관통하여 반도체 기판(11)에 연결된 제1콘택플러그(17)가 형성될 수 있다.
제1콘택플러그(17)를 포함하는 제1층간절연층(16) 상에 필링방지층(18)이 형성될 수 있다. 그리고, 제1영역(100)의 필링방지층(18) 및 제1층간절연층(16)을 관통하여 랜딩 플러그 콘택(14)과 가변저항패턴(23)을 전기적으로 연결하는 제2콘택플러그(19)가 형성될 수 있다.
가변저항패턴(23)은 제1영역(100)의 제2콘택플러그(19) 상에 형성될 수 있다. 가변저항패턴(23)은 제2콘택플러그(19)와 동일한 선폭으로 형성될 수 있다. 그리고, 가변저항패턴(23) 사이를 매립하는 제2층간절연층(24)이 형성될 수 있고, 제2층간절연층(24) 상에는 각각 제1영역(100)에 도전라인(27), 제2영역(200)에 금속배선(28)이 형성될 수 있다. 또한, 제1영역(100)은 제2층간절연층(24)을 관통하여 도전라인(27)과 가변저항패턴(23)을 전기적으로 연결하는 제3콘택플러그(25)가 형성될 수 있고, 제2영역(200)은 제2층간절연층(24) 및 필링방지층(18)을 관통하여 제1콘택플러그(17)와 금속배선(28)을 전기적으로 연결하는 제4콘택플러그(26)가 형성될 수 있다.
특히, 본 실시예는 제1 및 제2층간절연층(16, 24) 사이에 필링방지층(18)을 포함할 수 있다. 필링방지층(18)은 제2콘택플러그(19) 형성시 제1콘택플러그(17)의 어택을 방지하는 역할과 동시에 가변저항패턴(23) 형성을 위한 가변저항층 증착시 필링(peeling) 방지 역할을 할 수 있다. 이에 따라, 가변저항층의 필링에 따른 주변영역 예컨대, 제2영역(200)에서의 파티클 소스 발생을 방지할 수 있다. 필링방지층(18)은 예컨대, 질화물질, 산화물질 및 실리콘물질로 이루어진 그룹 중에서 선택된 어느 하나를 포함할 수 있다.
또한, 필링방지층(18)은 제1콘택플러그(17)와 제2콘택플러그(19) 공정 사이에 형성되며, 이에 따라 제1콘택플러그(17)와 제2콘택플러그(19)는 필링방지층(18)의 높이 만큼의 단차를 가질 수 있다.
스위칭 소자(12)는 복수의 단위셀을 구비한 반도체 장치에서 특정 단위셀을 선택하기 위한 것으로, 각각의 단위셀마다 배치될 수 있으며, 트랜지스터, 다이오드 등을 포함할 수 있다. 본 실시예에서 스위칭 소자는 매립게이트 형태로 도시하고 있으나, 이에 한정되지 않으며 필요에 따라 모든 게이트 형태를 포함할 수 있다. 스위칭소자의 일단은 제2콘택플러그(19)와 전기적으로 연결될 수 있고, 타단은 소스라인(Source line, 미도시)과 전기적으로 연결될 수 있다.
식각정지층(15)은 제1콘택플러그(17) 및 제2콘택플러그(19) 형성시 반도체 기판(11)의 손상 방지 역할을 할 수 있다. 식각정지층(15)은 반도체 기판(11)과 제1층간절연층(16)에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 식각정지층(15)은 예컨대, 질화물질을 포함할 수 있다.
제1 및 제2층간절연층(16, 24)은 절연물질을 포함할 수 있다. 예컨대, 제1 및 제2층간절연층(16, 24)은 산화물질을 포함할 수 있다.
가변저항패턴(23)은 두 개의 자성층(20, 22) 및 이들 사이에 터널배리어층(21)이 개재된 MTJ(Magnetic Tunnel Junction)구조와, MTJ 구조의 하부 및/또는 상부에 배치되어 가변 저항 소자의 특성을 개선하거나 공정을 용이하게 하는 등 다양한 용도를 갖는 막들을 포함할 수 있다.
가변저항패턴(23)은 두 자성층(20, 22)의 자화 방향에 따라 서로 다른 저항 상태를 스위칭하는 특성을 가질 수 있다. 예컨대, 두 자성층(20, 22)의 자화 방향이 서로 동일한 경우(또는, 평행한 경우)에는 저저항 상태를 가질 수 있고, 두 자성층의 자화 방향이 서로 다른 경우(또는, 반평행한 경우)에는 고저항 상태를 가질 수 있다.
제1자성층(20) 및 제2자성층(22) 중 어느 하나는 자화 방향이 고정되는 고정자성(pinned ferromagnetic)층일 수 있고, 나머지 하나는 가변저항패턴(23)에 인가되는 전류의 방향에 따라 자화방향이 가변되는 자유 자성(free ferromagnetic)층일 수 있다. 제1 및 제2자성층(20, 22)은 강자성(ferromagnetic) 물질을 포함할 수 있다. 예컨대, 강자성 물질은 Fe-Pt 합금, Fe-Pd 합금, Co-Pd 합금, Co-Pt 합금, Fe-Ni-Pt 합금, Co-Fe-Pt 합금, Co-Ni-Pt 합금, Fe-Pd 합금, Co-Pd 합금, Co-Pt 합금, Fe-Ni-Pt 합금, Co-Fe-Pt 합금, Co-Ni-Pt 합금 등을 포함하는 단일층 또는 다중층일 수 있고, 붕소(B)와 같은 불순물을 더 포함할 수 있으나, 본 발명이 이 예시에 한정되는 것은 아니다.
터널배리어층(21)은 전자의 터널링이 가능하여 자유 자성층의 자화 방향 변화를 가능하게 할 수 있다. 터널배리어층(21)은 유전체 물질 예컨대, Al2O3, MgO, CaO, SrO, TiO, VO, NbO 등의 산화물을 포함하는 단일층 또는 다중층일 수 있으나, 본 발명이 이 예시에 한정되는 것은 아니다.
제1 내지 제4콘택플러그(17, 19, 25, 26)와 도전라인(27) 및 금속배선(28)은 반도체층 또는 금속성층을 포함할 수 있다. 제2콘택플러그(19)는 가변저항패턴(23)의 하부전극콘택(Bottom Electrode Contact, BEC)으로 작용할 수 있다. 제3콘택플러그(25)는 가변저항패턴(23)의 상부전극(Top Electrode Contact, TEC)으로 작용할 수 있다. 도전라인(27)과 금속배선(28)은 동일 선상에 도시하고 있으나, 공정에 따라 단차를 가지고 형성될 수 있다.
도 2는 본 발명의 제2실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 2에 도시된 바와 같이, 제1영역(300) 및 제2영역(400)을 포함하는 반도체 기판(31)에 소자분리층(미도시)이 형성될 수 있다. 제1영역(300)은 셀영역을 포함할 수 있고, 제2영역(400)은 주변영역을 포함할 수 있다. 그리고, 제1영역(300)의 반도체 기판(31)에 스위칭 소자가 형성될 수 있다. 스위칭 소자는 게이트전극(32)과 실링층(33)을 포함할 수 있다. 이하, 스위칭 소자 역할을 하는 게이트전극(32)을 '스위칭 소자(32)'라고 지칭한다. 스위칭 소자(32) 사이에는 랜딩 플러그 콘택(34, Landing Plug contact)이 형성될 수 있다.
스위칭 소자(32) 및 랜딩 플러그 콘택(34)을 포함하는 반도체 기판(31) 상에 식각정지층(35) 및 제1층간절연층(36)이 형성될 수 있다. 그리고, 제2영역(400)의 반도체 기판(31) 상에는 제1층간절연층(36)을 관통하여 반도체 기판(31)에 연결된 제1콘택플러그(37)가 형성될 수 있다.
제1콘택플러그(37)를 포함하는 제1층간절연층(36) 상에 필링방지층(38)이 형성될 수 있다. 그리고, 제1영역(300)의 필링방지층(38) 및 제1층간절연층(36)을 관통하여 랜딩 플러그 콘택(34)과 가변저항패턴(43)을 전기적으로 연결하는 제2콘택플러그(39)가 형성될 수 있다.
가변저항패턴(43)은 제1영역(300)의 제2콘택플러그(39) 및 필링방지층(38) 상에 형성될 수 있다. 그리고, 가변저항패턴(43) 사이를 매립하는 제2층간절연층(44)이 형성될 수 있고, 제2층간절연층(44) 상에는 각각 제1영역(300)에 도전라인(47), 제2영역(400)에 금속배선(48)이 형성될 수 있다. 또한, 제1영역(300)은 제2층간절연층(44)을 관통하여 도전라인(47)과 가변저항패턴(43)을 전기적으로 연결하는 제3콘택플러그(45)가 형성될 수 있고, 제2영역(400)은 제2층간절연층(44) 및 필링방지층(38)을 관통하여 제1콘택플러그(37)와 금속배선(48)을 전기적으로 연결하는 제4콘택플러그(46)가 형성될 수 있다.
특히, 본 실시예는 제1 및 제2층간절연층(36, 44) 사이에 필링방지층(38)을 포함할 수 있다. 필링방지층(38)은 제2콘택플러그(39) 형성시 제1콘택플러그(37)의 어택을 방지하는 역할과 동시에 가변저항패턴(43) 형성을 위한 가변저항층 증착시 필링(peeling) 방지 역할을 할 수 있다. 이에 따라, 가변저항층의 필링에 따른 주변영역 예컨대, 제2영역(400)에서의 파티클 소스 발생을 방지할 수 있으며, 더욱이, 제1영역(300)에서 제2콘택플러그(39)보다 큰 선폭을 갖는 가변저항패턴(43)을 형성하여도 하부층 간의 접착력을 더욱 상향시킬 수 있다. 필링방지층(38)은 예컨대, 질화물질, 산화물질 및 실리콘물질로 이루어진 그룹 중에서 선택된 어느 하나를 포함할 수 있다.
또한, 필링방지층(38)은 제1콘택플러그(37)와 제2콘택플러그(39) 공정 사이에 형성되며, 이에 따라 제1콘택플러그(37)와 제2콘택플러그(39)는 필링방지층(38)의 높이 만큼의 단차를 가질 수 있다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 3에 도시된 바와 같이, 제1영역(500) 및 제2영역(600)을 포함하는 반도체 기판(51)에 소자분리층(미도시)이 형성될 수 있다. 제1영역(500)은 셀영역을 포함할 수 있고, 제2영역(600)은 주변영역을 포함할 수 있다. 그리고, 제1영역(500)의 반도체 기판(51)에 스위칭 소자가 형성될 수 있다. 스위칭 소자는 게이트전극(52)과 실링층(53)을 포함할 수 있다. 이하, 스위칭 소자 역할을 하는 게이트전극(52)을 '스위칭 소자(52)'라고 지칭한다. 스위칭 소자(52) 사이에는 랜딩 플러그 콘택(14, Landing Plug contact)이 형성될 수 있다.
스위칭 소자(52) 및 랜딩 플러그 콘택(54)을 포함하는 반도체 기판(51) 상에 식각정지층(55) 및 제1층간절연층(56)이 형성될 수 있다. 그리고, 제2영역(600)의 반도체 기판(51) 상에는 제1층간절연층(56)을 관통하여 반도체 기판(51)에 연결된 제1콘택플러그(57)가 형성될 수 있다.
제1콘택플러그(57)를 포함하는 제1층간절연층(56) 상에 필링방지층(58)이 형성될 수 있다. 그리고, 제1영역(500)의 필링방지층(58) 및 제1층간절연층(56)을 관통하여 랜딩 플러그 콘택(54)과 가변저항패턴(63)을 전기적으로 연결하는 제2콘택플러그(59)가 형성될 수 있다.
가변저항패턴(63)은 제1영역(500)의 필링방지층(58) 상에 형성될 수 있다. 그리고, 가변저항패턴(63) 사이를 매립하는 제2층간절연층(64)이 형성될 수 있고, 제2층간절연층(64) 상에는 각각 제1영역(500)에 도전라인(67), 제2영역(600)에 금속배선(68)이 형성될 수 있다. 또한, 제1영역(500)은 제2층간절연층(64)을 관통하여 도전라인(67)과 가변저항패턴(63)을 전기적으로 연결하는 제3콘택플러그(65)가 형성될 수 있고, 제2영역(600)은 제2층간절연층(64) 및 필링방지층(58)을 관통하여 제1콘택플러그(57)와 금속배선(68)을 전기적으로 연결하는 제4콘택플러그(66)가 형성될 수 있다.
특히, 본 실시예는 제1 및 제2층간절연층(56, 64) 사이에 필링방지층(58)을 포함할 수 있다. 필링방지층(58)은 제2콘택플러그(59) 형성시 제1콘택플러그(57)의 어택을 방지하는 역할과 동시에 가변저항패턴(63) 형성을 위한 가변저항층 증착시 필링(peeling) 방지 역할을 할 수 있다. 이에 따라, 가변저항층의 필링에 따른 주변영역 예컨대, 제2영역(600)에서의 파티클 소스 발생을 방지할 수 있다. 필링방지층(58)은 단층 또는 다층으로 형성될 수 있다. 다층의 필링방지층(58)은 보호층(58A)과 접착층(58B)의 적층구조를 포함할 수 있다. 보호층(58A)은 예컨대, 질화물질 또는 산화물질 또는 이들의 적층구조를 포함할 수 있다. 접착층(58B)은 예컨대, 실리콘물질을 포함할 수 있다. 접착층(58B)은 가변저항패턴(63) 형성시 함께 식각되어 가변저항패턴(63) 하부에서 가변저항패턴(63)와 동일한 선폭으로 잔류할 수 있다. 가변저항패턴(63) 하부의 접착층(58B)에 의해 하부층과의 접착력이 상향될 수 있다.
또한, 필링방지층(58)은 제1콘택플러그(57)와 제2콘택플러그(59) 공정 사이에 형성되며, 이에 따라 제1콘택플러그(57)와 제2콘택플러그(59)는 필링방지층(58)의 높이 만큼의 단차를 가질 수 있다.
도 4a 내지 도 4f는 본 발명의 제3실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 공정 단면도이다. 도 4a 내지 도 4f는 도 3의 반도체 장치를 제조하기 위한 공정 단면도로, 이해를 돕기 위해 도 3과 동일한 도면부호를 사용하기로 한다.
도 4a에 도시된 바와 같이, 제1영역(500)과 제2영역(600)이 구비된 반도체 기판(51)의 제1영역(500)에 스위칭 소자(52)를 형성한다. 제1영역(500)은 셀영역을 포함할 수 있고, 제2영역(600)은 주변영역을 포함할 수 있다.
스위칭 소자(52)는 매립게이트 형태를 포함할 수 있다. 스위칭 소자(52)는 매립게이트전극(52) 및 실링층(53)의 적층구조를 포함할 수 있다.
이어서, 스위칭 소자(52) 사이에 랜딩 플러그 콘택(54)을 형성할 수 있다. 랜딩 플러그 콘택(54)은 금속성층을 포함할 수 있다. 금속성층은 금속원소를 포함하는 도전층을 의미하며, 금속층, 금속산화층, 금속질화층, 금속산화질화층, 금속실리사이드층 등을 포함할 수 있다. 예컨대, 랜딩 플러그 콘택(54)은 티타늄질화물(TiN)층을 포함할 수 있다.
이어서, 스위칭 소자(52)를 포함하는 반도체 기판(51) 상에 식각정지층(55)을 형성할 수 있다. 식각정지층(55)은 제1콘택플러그(57) 및 후속 제2콘택플러그 형성시 반도체 기판(51)의 손상을 방지하는 역할을 할 수 있다. 식각정지층(55)은 제1층간절연층(56)과 반도체 기판(51)에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 식각정지층(55)은 예컨대, 질화물질을 포함할 수 있다.
이어서, 식각정지층(55) 상에 제1층간절연층(56)을 형성할 수 있다. 제1층간절연층(56)은 식각정지층(55)에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 에컨대, 제1층간절연층(56)은 산화물 또는 산화질화물 등을 포함할 수 있다. 제1층간절연층(56)은 단층 또는 다층 구조를 포함할 수 있다.
이어서, 제2영역(600)의 제1층간절연층(56) 및 식각정지층(55)을 관통하여 반도체 기판(51)에 연결되는 제1콘택플러그(57)를 형성할 수 있다. 제1콘택플러그(57)는 제1층간절연층(56) 및 식각정지층(55)을 관통하여 반도체 기판(51)을 노출시키는 콘택홀을 형성한 후, 콘택홀이 갭필되도록 전면에 도전물질을 형성하고, 인접한 제1콘택플러그(57) 사이를 전기적으로 분리시키는 분리공정을 진행하는 일련의 공정과정을 통해 형성할 수 있다. 분리공정은 전면식각(예컨대, 에치백) 또는 화학적기계적연마(Chemical Mechanical Polishing) 공정을 사용하여 제1층간절연층(56)이 노출될 때까지 전면에 형성된 도전물질을 식각(또는 연마)하는 방법으로 진행할 수 있다.
도 4b에 도시된 바와 같이, 제1콘택플러그(57)를 포함하는 제1층간절연층(56) 상에 필링방지층(58)을 형성할 수 있다. 필링방지층(58)은 후속 제2콘택플러그 형성시 제1콘택플러그의 손상을 방지하는 역할과 동시에 후속 가변저항층의 필링방지 역할을 할 수 있다.
필링방지층(58)은 보호층(58A)과 접착층(58B)의 적층구조를 포함할 수 있다. 보호층(58A)은 절연물질을 포함할 수 있고, 접착층(58B)은 실리콘층을 포함할 수 있다. 예컨대, 보호층(58A)은 산화물질, 질화물질 또는 이들의 적층구조를 포함할 수 있다. 본 실시예에서는 필링방지층(58)을 보호층(58A)과 접착층(58B)의 적층구조로 도시하고 있으나, 이에 한정되지 않으며 필요에 따라 도 1 또는 도 2에 도시된 바와 같이 단층 구조로 형성할 수 있다.
필링방지층(58)은 후속 제2콘택플러그 형성을 위한 연마공정 및 가변저항패턴 형성을 위한 식각공정에서의 손실을 고려하여 두께를 조절할 수 있다. 예컨대, 필링방지층(58)의 두께는 적어도 100Å이하를 포함할 수 있다.
도 4c에 도시된 바와 같이, 제1영역(500)의 필링방지층(58), 제1층간절연층(56) 및 식각정지층(55)을 관통하는 제2콘택플러그(59)가 형성될 수 있다.
제2콘택플러그(59)는 필링방지층(58), 제1층간절연층(56) 및 식각정지층(55)을 관통하여 랜딩 플러그 콘택(54)을 노출시키는 콘택홀을 형성한 후, 콘택홀이 갭필되도록 전면에 도전물질을 형성하고, 인접한 제2콘택플러그(59) 사이를 전기적으로 분리시키는 분리공정을 진행하는 일련의 공정과정을 통해 형성할 수 있다. 분리공정은 전면식각(예컨대, 에치백) 또는 화학적기계적연마(Chemical Mechanical Polishing) 공정을 사용하여 필링방지층(58)이 노출될 때까지 전면에 형성된 도전물질을 식각(또는 연마)하는 방법으로 진행할 수 있다.
이때, 제2영역(600)의 제1콘택플러그(57)는 필링방지층(58)에 의해 노출되지 않았으므로, 손상되지 않고 그대로 보호될 수 있다.
도 4d에 도시된 바와 같이, 제2콘택플러그(59)를 포함하는 필링방지층(58) 상에 가변저항층(60A, 61A, 62A)을 형성할 수 있다. 가변저항층(60A, 61A, 62A)은 자성층을 형성하기 위한 강자성물질(60A, 62A)과 터널배리어층을 형성하기 위한 절연물질(61A)의 적층구조를 포함할 수 있다. 또한, 각 강자성물질(60A, 62A)의 상부 및 하부에 각각 전극을 형성하기 위한 도전물질(미도시)을 포함할 수 있다.
이때, 필링방지층(58)이 가변저항층과의 접착력을 향상시켜 제2영역(600)에서의 필링(peeling)을 방지할 수 있고, 이에 따라 막질 리프팅(lifting) 현상 등에 의한 결함을 방지할 수 있다. 더욱이, 접착층(58B)을 비정질실리콘층으로 형성하면 가변저항층 형성시 결정화에 영향을 미치지 않으므로, 가변저항층의 특성 또는 저항의 변화없이 접착력(Adhesion) 개선이 가능하다.
도 4e에 도시된 바와 같이, 가변저항층을 식각하여 제1영역(500)에 가변저항패턴(63)을 형성한다. 가변저항패턴(63)은 제1자성층(60), 터널배리어층(61) 및 제2자성층(62)의 적층구조를 포함할 수 있다. 그리고, 가변저항패턴(63)의 측벽에 스페이서(미도시)를 더 포함할 수 있다. 또한, 제1자성층(60) 하부에 제1전극(미도시)과 제2자성층(62) 상부에 제2전극(미도시), 그 외에 각 자성층의 특성 개선을 위한 템플릿층, 결합층 및 인터페이스층 등을 더 포함할 수 있다.
가변저항패턴(63)을 형성하기 위한 식각공정에서 필링방지층(58)의 접착층(58B)이 함께 식각될 수 있다. 따라서, 접착층(58B)은 가변저항패턴(63) 하부에 가변저항패턴(63)과 동일한 선폭으로 잔류할 수 있다. 접착층(58B)이 식각되면서 가변저항패턴(63)의 측벽에 재증착(Re-deposition)될 수 있으나, 접착층(58B)이 실리콘층인 경우 선택적으로 산화공정이 가능하고, 선택적 산화공정을 통한 측벽 절연이 가능하여 소자 특성에 영향을 미치지 않는다.
특히, 본 실시예에서는 가변저항패턴(63) 형성시 제1콘택플러그(57)가 필링방지층(58)에 의해 노출되지 않으므로, 손상없이 그대로 보호될 수 있다. 또한, 보호층(58A)은 식각선택비에 의해 그대로 잔류하여 제1층간절연층(56)의 노출 및 손상을 방지할 수 있다.
도 4f에 도시된 바와 같이, 필링방지층(58) 상에 제2층간절연층(64)을 형성한다. 제2층간절연층(64)은 가변저항패턴(63) 사이를 매립하기 충분한 두께로 형성할 수 있다. 예컨대, 제2층간절연층(64)은 가변저항패턴(63)의 상부면보다 높은 표면두께를 갖도록 형성할 수 있다. 제2층간절연층(64)은 제1층간절연층(56)과 동일한 물질로 형성할 수 있다. 제2층간절연층(64)은 예컨대 산화물질, 질화물질 및 산화질화물질로 이루어진 그룹 중에서 선택된 어느 하나의 단일물질 또는 이들의 적층 구조를 포함할 수 있다.
이어서, 제1영역(500)의 제2층간절연층(64)을 관통하여 가변저항패턴(63)에 연결되는 제3콘택플러그(65)를 형성할 수 있다. 제3콘택플러그(65)는 제2층간절연층(64)의 일부를 관통하여 가변저항패턴(63)의 상부를 노출시키는 콘택홀을 형성한 후, 콘택홀이 갭필되도록 전면에 도전물질을 형성하고, 인접한 제3콘택플러그(65) 사이를 전기적으로 분리시키는 분리공정을 진행하는 일련의 공정과정을 통해 형성할 수 있다. 제3콘택플러그(65)는 도전라인(67)과 가변저항패턴(63) 사이를 전기적으로 연결하는 역할을 수행함과 동시에 가변저항패턴(63)에 대한 전극 예컨대, 상부전극콘택(TEC)으로 작용할 수 있다.
이어서, 제2영역(600)의 제2층간절연층(64) 및 필링방지층(58)을 관통하여 제1콘택플러그(57)에 접하는 제4콘택플러그(66)를 형성할 수 있다. 제4콘택플러그(66)는 제2층간절연층(64) 및 필링방지층(58)을 관통하여 제1콘택플러그(57)를 노출시키는 콘택홀을 형성한 후, 콘택홀이 갭필되도록 전면에 도전물질을 형성하고, 인접한 제4콘택플러그(66) 사이를 전기적으로 분리시키는 분리공정을 진행하는 일련의 공정과정을 통해 형성할 수 있다.
이어서, 제1영역(500)의 제3콘택플러그(65)에 연결되는 도전라인(67)과 제2영역(600)의 제4콘택플러그(66)에 연결되는 금속배선(68)을 형성할 수 있다. 도전라인(67) 및 금속배선(68)은 배리어층 및 금속성층의 적층구조를 포함할 수 있다.
본 실시예에서는 도전라인(67)과 금속배선(68)이 동일선상에 도시되고 있으나, 이에 한정되지 않으며 공정에 따라 단차를 가질 수 있고, 도전라인(67)이 형성된 후 제4콘택플러그(66) 및 금속배선(68)이 형성될 수 있다.
전술한 실시예들의 메모리 회로 또는 반도체 장치는 다양한 장치 또는 시스템에 이용될 수 있다. 도 5 내지 도 9는 전술한 실시예들의 메모리 회로 또는 반도체 장치를 구현할 수 있는 장치 또는 시스템의 몇몇 예시들을 나타낸다.
도 5는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 5를 참조하면, 마이크로프로세서(1000)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행할 수 있으며, 기억부(1010), 연산부(1020), 제어부(1030) 등을 포함할 수 있다. 마이크로프로세서(1000)는 중앙 처리 장치(Central Processing Unit; CPU), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 어플리케이션 프로세서(Application Processor; AP) 등 각종 데이터 처리 장치 일 수 있다.
기억부(1010)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 마이크로프로세서(1000) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등을 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1010)는 연산부(1020)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다.
기억부(1010)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예컨대, 기억부(1010)는 제1영역 및 제2영역을 포함하는 기판 상에 형성된 층간절연층; 상기 제2영역의 층간절연층을 관통하여 상기 기판에 접하는 제1콘택플러그; 상기 제1콘택플러그를 포함하는 층간절연층 상에 형성된 필링방지층; 상기 제1영역의 필링방지층 및 층간절연층을 관통하여 상기 기판에 접하는 제2콘택플러그; 및 상기 제2콘택플러그에 접하는 가변저항패턴을 포함할 수 있다. 이를 통해, 기억부(1010)의 불량 방지를 통한 특성 향상이 가능하다. 결과적으로, 마이크로프로세서(1000)의 특성을 향상시킬 수 있다.
연산부(1020)는 제어부(1030)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행할 수 있다. 연산부(1020)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다.
제어부(1030)는 기억부(1010), 연산부(1020), 마이크로프로세서(1000)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 마이크로프로세서(1000)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
본 실시예에 따른 마이크로프로세서(1000)는 기억부(1010) 이외에 외부 장치로부터 입력되거나 외부 장치로 출력할 데이터를 임시 저장할 수 있는 캐시 메모리부(1040)를 추가로 포함할 수 있다. 이 경우 캐시 메모리부(1040)는 버스 인터페이스(1050)를 통해 기억부(1010), 연산부(1020) 및 제어부(1030)와 데이터를 주고 받을 수 있다.
도 6은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 6을 참조하면, 프로세서(1100)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행하는 마이크로프로세서의 기능 이외에 다양한 기능을 포함하여 성능 향상 및 다기능을 구현할 수 있다. 프로세서(1100)는 마이크로프로세서의 역할을 하는 코어부(1110), 데이터를 임시 저장하는 역할을 하는 캐시 메모리부(1120) 및 내부와 외부 장치 사이의 데이터 전달을 위한 버스 인터페이스(1430)를 포함할 수 있다. 프로세서(1100)는 멀티 코어 프로세서(Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP) 등과 같은 각종 시스템 온 칩(System on Chip; SoC)을 포함할 수 있다.
본 실시예의 코어부(1110)는 외부 장치로부터 입력된 데이터를 산술 논리 연산하는 부분으로, 기억부(1111), 연산부(1112) 및 제어부(1113)를 포함할 수 있다.
기억부(1111)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 프로세서(1100) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1111)는 연산부(1112)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다. 연산부(1112)는 프로세서(1100)의 내부에서 연산을 수행하는 부분으로, 제어부(1113)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산, 논리 연산 등을 수행할 수 있다. 연산부(1112)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다. 제어부(1113)는 기억부(1111), 연산부(1112), 프로세서(1100)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 프로세서(1100)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
캐시 메모리부(1120)는 고속으로 동작하는 코어부(1110)와 저속으로 동작하는 외부 장치 사이의 데이터 처리 속도 차이를 보완하기 위해 임시로 데이터를 저장하는 부분으로, 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123)를 포함할 수 있다. 일반적으로 캐시 메모리부(1120)는 1차, 2차 저장부(1121, 1122)를 포함하며 고용량이 필요할 경우 3차 저장부(1123)를 포함할 수 있으며, 필요시 더 많은 저장부를 포함할 수 있다. 즉 캐시 메모리부(1120)가 포함하는 저장부의 개수는 설계에 따라 달라질 수 있다. 여기서, 1차, 2차, 3차 저장부(1121, 1122, 1123)의 데이터 저장 및 판별하는 처리 속도는 같을 수도 있고 다를 수도 있다. 각 저장부의 처리 속도가 다른 경우, 1차 저장부의 속도가 제일 빠를 수 있다. 캐시 메모리부(1120)의 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123) 중 하나 이상의 저장부는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 캐시 메모리부(1120)는 제1영역 및 제2영역을 포함하는 기판 상에 형성된 층간절연층; 상기 제2영역의 층간절연층을 관통하여 상기 기판에 접하는 제1콘택플러그; 상기 제1콘택플러그를 포함하는 층간절연층 상에 형성된 필링방지층; 상기 제1영역의 필링방지층 및 층간절연층을 관통하여 상기 기판에 접하는 제2콘택플러그; 및 상기 제2콘택플러그에 접하는 가변저항패턴을 포함할 수 있다. 이를 통해, 캐시 메모리부(1120)의 불량 방지를 통한 특성 향상이 가능하다. 결과적으로, 프로세서(1100)의 특성을 향상시킬 수 있다.
도 6에는 1차, 2차, 3차 저장부(1121, 1122, 1123)가 모두 캐시 메모리부(1120)의 내부에 구성된 경우를 도시하였으나, 캐시 메모리부(1120)의 1차, 2차, 3차 저장부(1121, 1122, 1123)는 모두 코어부(1110)의 외부에 구성되어 코어부(1110)와 외부 장치간의 처리 속도 차이를 보완할 수 있다. 또는, 캐시 메모리부(1120)의 1차 저장부(1121)는 코어부(1110)의 내부에 위치할 수 있고, 2차 저장부(1122) 및 3차 저장부(1123)는 코어부(1110)의 외부에 구성되어 처리 속도 차이의 보완 기능이 보다 강화될 수 있다. 또는, 1차, 2차 저장부(1121, 1122)는 코어부(1110)의 내부에 위치할 수 있고, 3차 저장부(1123)는 코어부(1110)의 외부에 위치할 수 있다.
버스 인터페이스(1430)는 코어부(1110), 캐시 메모리부(1120) 및 외부 장치를 연결하여 데이터를 효율적으로 전송할 수 있게 해주는 부분이다.
본 실시예에 따른 프로세서(1100)는 다수의 코어부(1110)를 포함할 수 있으며 다수의 코어부(1110)가 캐시 메모리부(1120)를 공유할 수 있다. 다수의 코어부(1110)와 캐시 메모리부(1120)는 직접 연결되거나, 버스 인터페이스(1430)를 통해 연결될 수 있다. 다수의 코어부(1110)는 모두 상술한 코어부의 구성과 동일하게 구성될 수 있다. 프로세서(1100)가 다수의 코어부(1110)를 포함할 경우, 캐시 메모리부(1120)의 1차 저장부(1121)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고 2차 저장부(1122)와 3차 저장부(1123)는 다수의 코어부(1110)의 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다. 여기서, 1차 저장부(1121)의 처리 속도가 2차, 3차 저장부(1122, 1123)의 처리 속도보다 빠를 수 있다. 다른 실시예에서, 1차 저장부(1121)와 2차 저장부(1122)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고, 3차 저장부(1123)는 다수의 코어부(1110) 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다.
본 실시예에 따른 프로세서(1100)는 데이터를 저장하는 임베디드(Embedded) 메모리부(1140), 외부 장치와 유선 또는 무선으로 데이터를 송수신할 수 있는 통신모듈부(1150), 외부 기억 장치를 구동하는 메모리 컨트롤부(1160), 외부 인터페이스 장치에 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하고 출력하는 미디어처리부(1170) 등을 추가로 포함할 수 있으며, 이 이외에도 다수의 모듈과 장치를 포함할 수 있다. 이 경우 추가된 다수의 모듈들은 버스 인터페이스(1130)를 통해 코어부(1110), 캐시 메모리부(1120) 및 상호간 데이터를 주고 받을 수 있다.
여기서 임베디드 메모리부(1140)는 휘발성 메모리뿐만 아니라 비휘발성 메모리를 포함할 수 있다. 휘발성 메모리는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory), 및 이와 유사한 기능을 하는 메모리 등을 포함할 수 있으며, 비휘발성 메모리는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory), 및 이와 유사한 기능을 수행하는 메모리 등을 포함할 수 있다.
통신모듈부(1150)는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있다. 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
메모리 컨트롤부(1160)는 프로세서(1100)와 서로 다른 통신 규격에 따라 동작하는 외부 저장 장치 사이에 전송되는 데이터를 처리하고 관리하기 위한 것으로 각종 메모리 컨트롤러, 예를 들어, IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), RAID(Redundant Array of Independent Disks), SSD(Solid State Disk), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 제어하는 컨트롤러를 포함할 수 있다.
미디어처리부(1170)는 프로세서(1100)에서 처리된 데이터나 외부 입력장치로부터 영상, 음성 및 기타 형태로 입력된 데이터를 가공하고, 이 데이터를 외부 인터페이스 장치로 출력할 수 있다. 미디어처리부(1170)는 그래픽 처리 장치(Graphics Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 고선명 오디오(High Definition Audio; HD Audio), 고선명 멀티미디어 인터페이스(High Definition Multimedia Interface; HDMI) 컨트롤러 등을 포함할 수 있다.
도 7은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 7을 참조하면, 시스템(1200)은 데이터를 처리하는 장치로, 데이터에 대하여 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있다. 시스템(1200)은 프로세서(1210), 주기억장치(1220), 보조기억장치(1230), 인터페이스 장치(1240) 등을 포함할 수 있다. 본 실시예의 시스템(1200)은 컴퓨터(Computer), 서버(Server), PDA(Personal Digital Assistant), 휴대용 컴퓨터(Portable Computer), 웹 타블렛(Web Tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 디지털 뮤직 플레이어(Digital Music Player), PMP(Portable Multimedia Player), 카메라(Camera), 위성항법장치(Global Positioning System; GPS), 비디오 카메라(Video Camera), 음성 녹음기(Voice Recorder), 텔레매틱스(Telematics), AV시스템(Audio Visual System), 스마트 텔레비전(Smart Television) 등 프로세스를 사용하여 동작하는 각종 전자 시스템일 수 있다.
프로세서(1210)는 입력된 명령어의 해석과 시스템(1200)에 저장된 자료의 연산, 비교 등의 처리를 제어할 수 있고, 마이크로프로세서(Micro Processor Unit; MPU), 중앙 처리 장치(Central Processing Unit; CPU), 싱글/멀티 코어 프로세서(Single/Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP), 디지털 신호 처리 장치(Digital Signal Processor; DSP) 등을 포함할 수 있다.
주기억장치(1220)는 프로그램이 실행될 때 보조기억장치(1230)로부터 프로그램 코드나 자료를 이동시켜 저장, 실행시킬 수 있는 기억장소로, 전원이 끊어져도 기억된 내용이 보존될 수 있다. 주기억장치(1220)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 주기억장치(1220)는 제1영역 및 제2영역을 포함하는 기판 상에 형성된 층간절연층; 상기 제2영역의 층간절연층을 관통하여 상기 기판에 접하는 제1콘택플러그; 상기 제1콘택플러그를 포함하는 층간절연층 상에 형성된 필링방지층; 상기 제1영역의 필링방지층 및 층간절연층을 관통하여 상기 기판에 접하는 제2콘택플러그; 및 상기 제2콘택플러그에 접하는 가변저항패턴을 포함할 수 있다. 이를 통해, 주기억장치(1220)의 불량 방지를 통한 특성 향상이 가능하다. 결과적으로, 시스템(1200)의 특성을 향상시킬 수 있다.
또한, 주기억장치(1220)는 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 주기억장치(1220)는 전술한 실시예의 반도체 장치를 포함하지 않고, 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 포함할 수 있다.
보조기억장치(1230)는 프로그램 코드나 데이터를 보관하기 위한 기억장치를 말한다. 주기억장치(1220)보다 속도는 느리지만 많은 자료를 보관할 수 있다. 보조기억장치(1230)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 보조기억장치(1230)는 제1영역 및 제2영역을 포함하는 기판 상에 형성된 층간절연층; 상기 제2영역의 층간절연층을 관통하여 상기 기판에 접하는 제1콘택플러그; 상기 제1콘택플러그를 포함하는 층간절연층 상에 형성된 필링방지층; 상기 제1영역의 필링방지층 및 층간절연층을 관통하여 상기 기판에 접하는 제2콘택플러그; 및 상기 제2콘택플러그에 접하는 가변저항패턴을 포함할 수 있다. 이를 통해, 보조기억장치(1230)의 불량 방지를 통한 특성 향상이 가능하다. 결과적으로, 시스템(1200)의 특성을 향상시킬 수 있다.
또한, 보조기억장치(1230)는 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 데이터 저장 시스템(도 10의 1300 참조)을 더 포함할 수 있다. 이와는 다르게, 보조기억장치(1230)는 전술한 실시예의 반도체 장치를 포함하지 않고 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 데이터 저장 시스템(도 10의 1300 참조)들을 포함할 수 있다.
인터페이스 장치(1240)는 본 실시예의 시스템(1200)과 외부 장치 사이에서 명령, 데이터 등을 교환하기 위한 것일 수 있으며, 키패드(keypad), 키보드(keyboard), 마우스(Mouse), 스피커(Speaker), 마이크(Mike), 표시장치(Display), 각종 휴먼 인터페이스 장치(Human Interface Device; HID), 통신장치 등일 수 있다. 통신장치는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
도 8은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 8을 참조하면, 데이터 저장 시스템(1300)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 저장 장치(1310), 이를 제어하는 컨트롤러(1320), 외부 장치와의 연결을 위한 인터페이스(1330), 및 데이터를 임시 저장하기 위한 임시 저장 장치(1340)를 포함할 수 있다. 데이터 저장 시스템(1300)은 하드 디스크(Hard Disk Drive; HDD), 광학 드라이브(Compact Disc Read Only Memory; CDROM), DVD(Digital Versatile Disc), 고상 디스크(Solid State Disk; SSD) 등의 디스크 형태와 USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
저장 장치(1310)는 데이터를 반 영구적으로 저장하는 비휘발성 메모리를 포함할 수 있다. 여기서, 비휘발성 메모리는, ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
컨트롤러(1320)는 저장 장치(1310)와 인터페이스(1330) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 컨트롤러(1320)는 데이터 저장 시스템(1300) 외부에서 인터페이스(1330)를 통해 입력된 명령어들을 처리하기 위한 연산 등을 수행하는 프로세서(1321)를 포함할 수 있다.
인터페이스(1330)는 데이터 저장 시스템(1300)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것이다. 데이터 저장 시스템(1300)이 카드인 경우, 인터페이스(1330)는, USB(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스들과 호환될 수 있거나, 또는, 이들 장치와 유사한 장치에서 사용되는 인터페이스들과 호환될 수 있다. 데이터 저장 시스템(1300)이 디스크 형태일 경우, 인터페이스(1330)는 IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus) 등과 같은 인터페이스와 호환될 수 있거나, 또는, 이들 인터페이스와 유사한 인터페이스와 호환될 수 있다. 인터페이스(1330)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
임시 저장 장치(1340)는 외부 장치와의 인터페이스, 컨트롤러, 및 시스템의 다양화, 고성능화에 따라 인터페이스(1330)와 저장 장치(1310)간의 데이터의 전달을 효율적으로 하기 위하여 데이터를 임시로 저장할 수 있다. 임시 저장 장치(1340)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 임시 저장 장치(1340)는 제1영역 및 제2영역을 포함하는 기판 상에 형성된 층간절연층; 상기 제2영역의 층간절연층을 관통하여 상기 기판에 접하는 제1콘택플러그; 상기 제1콘택플러그를 포함하는 층간절연층 상에 형성된 필링방지층; 상기 제1영역의 필링방지층 및 층간절연층을 관통하여 상기 기판에 접하는 제2콘택플러그; 및 상기 제2콘택플러그에 접하는 가변저항패턴을 포함할 수 있다. 이를 통해, 임시 저장 장치(1340)의 불량 방지를 통한 특성 향상이 가능하다. 결과적으로, 데이터 저장 시스템(1300)의 데이터 저장 특성을 향상시킬 수 있다.
도 9는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
도 9를 참조하면, 메모리 시스템(1400)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 메모리(1410), 이를 제어하는 메모리 컨트롤러(1420), 외부 장치와의 연결을 위한 인터페이스(1430) 등을 포함할 수 있다. 메모리 시스템(1400)은 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
데이터를 저장하는 메모리(1410)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 메모리(1410)는 제1영역 및 제2영역을 포함하는 기판 상에 형성된 층간절연층; 상기 제2영역의 층간절연층을 관통하여 상기 기판에 접하는 제1콘택플러그; 상기 제1콘택플러그를 포함하는 층간절연층 상에 형성된 필링방지층; 상기 제1영역의 필링방지층 및 층간절연층을 관통하여 상기 기판에 접하는 제2콘택플러그; 및 상기 제2콘택플러그에 접하는 가변저항패턴을 포함할 수 있다. 이를 통해, 메모리(1410)의 불량 방지를 통한 특성 향상이 가능하다. 결과적으로, 메모리 시스템(1400)의 데이터 저장 특성을 향상시킬 수 있다.
더불어, 본 실시예의 메모리는 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
메모리 컨트롤러(1420)는 메모리(1410)와 인터페이스(1430) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 메모리 컨트롤러(1420)는 메모리 시스템(1400) 외부에서 인터페이스(1430)를 통해 입력된 명령어들을 처리 연산하기 위한 프로세서(1421)를 포함할 수 있다.
인터페이스(1430)는 메모리 시스템(1400)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것으로, USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스와 호환될 수 있거나, 또는, 이들 장치들과 유사한 장치들에서 사용되는 인터페이스와 호환될 수 있다. 인터페이스(1430)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
본 실시예의 메모리 시스템(1400)은 외부 장치와의 인터페이스, 메모리 컨트롤러, 및 메모리 시스템의 다양화, 고성능화에 따라 인터페이스(1430)와 메모리(1410)간의 데이터의 입출력을 효율적으로 전달하기 위한 버퍼 메모리(1440)를 더 포함할 수 있다. 데이터를 임시로 저장하는 버퍼 메모리(1440)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 버퍼 메모리(1440)는 제1영역 및 제2영역을 포함하는 기판 상에 형성된 층간절연층; 상기 제2영역의 층간절연층을 관통하여 상기 기판에 접하는 제1콘택플러그; 상기 제1콘택플러그를 포함하는 층간절연층 상에 형성된 필링방지층; 상기 제1영역의 필링방지층 및 층간절연층을 관통하여 상기 기판에 접하는 제2콘택플러그; 및 상기 제2콘택플러그에 접하는 가변저항패턴을 포함할 수 있다. 이를 통해, 버퍼 메모리(1440)의 불량방지를 통한 특성 향상이 가능하다. 결과적으로, 메모리 시스템(1400)의 데이터 저장 특성을 향상시킬 수 있다.
더불어, 본 실시예의 버퍼 메모리(1440)는 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 버퍼 메모리(1440)는 전술한 실시예의 반도체 장치를 포함하지 않고 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
도 5 내지 도 9의 전자 장치 또는 시스템의 예시들의 특징은, 다양한 장치, 시스템, 또는 어플리케이션(application)에서 구현될 수 있다. 예를 들어, 모바일 폰 또는 다른 휴대용 통신 장치, 태블릿 컴퓨터, 노트북 또는 랩탑 컴퓨너, 게임기, 스마트 TV 셋, TV 셋탑 박스, 멀티미비어 서버, 유무선 통신 기능을 갖는 디지털 카메라, 무선 통신 기능을 갖는 손목 시계 또는 다른 착용 장치 등이 있다.
이상으로 해결하고자 하는 과제를 위한 다양한 실시예들이 기재되었으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자진 자라면 본 발명의 기술사상의 범위 내에서 다양한 변경 및 수정이 이루어질 수 있음은 명백하다.
11 : 반도체 기판 12 : 스위칭 소자
13 : 실링층 14 : 랜딩 플러그 콘택
15 : 식각정지층 16 : 제1층간절연층
17 : 제1콘택플러그 18 : 필링방지층
19 : 제2콘택플러그 20 : 제1자성층
21 : 터널배리어층 22 : 제2자성층
23 : 가변저항패턴 24 : 제2층간절연층
25 : 제3콘택플러그 26 : 제4콘택플러그
27 : 도전라인 28 : 금속배선

Claims (24)

  1. 반도체 메모리를 포함하는 전자 장치로서,
    상기 반도체 메모리는,
    제1영역 및 제2영역을 포함하는 기판 상에 형성된 층간절연층;
    상기 제2영역의 층간절연층을 관통하여 상기 기판에 접하는 제1콘택플러그;
    상기 제1콘택플러그를 포함하는 층간절연층 상에 형성된 필링방지층;
    상기 제1영역의 필링방지층 및 층간절연층을 관통하여 상기 기판에 접하는 제2콘택플러그; 및
    상기 제2콘택플러그에 접하는 가변저항패턴
    을 포함하는 전자 장치.
  2. 제1항에 있어서,
    상기 가변저항패턴은 상기 제2콘택플러그 및 상기 필링방지층 상에 형성되는 전자장치.
  3. 제1항에 있어서,
    상기 필링방지층은 보호층 및 접착층의 적층구조를 포함하는 전자장치.
  4. 제3항에 있어서,
    상기 접착층은 상기 제2콘택플러그 주변에 형성되는 전자장치.
  5. 제3항에 있어서,
    상기 보호층은 절연물질을 포함하는 전자 장치.
  6. 제3항에 있어서,
    상기 접착층은 실리콘물질을 포함하는 전자 장치.
  7. 제1항에 있어서,
    상기 제2콘택플러그의 높이는 상기 제1콘택플러그의 높이보다 더 큰 전자 장치.
  8. 제1항에 있어서,
    상기 제1영역의 가변저항패턴 상부에 형성된 도전라인 및 상기 도전라인과 가변저항패턴을 연결하는 제3콘택플러그를 더 포함하는 전자 장치.
  9. 제1항에 있어서,
    상기 제2영역의 금속배선 및 상기 금속배선과 제1콘택플러그를 연결하는 제4콘택플러그를 더 포함하는 전자 장치.
  10. 제1항에 있어서,
    상기 전자 장치는, 마이크로프로세서를 더 포함하고,
    상기 마이크로프로세서는,
    상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부;
    상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및
    상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고,
    상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부인
    전자 장치.
  11. 제1항에 있어서,
    상기 전자 장치는, 프로세서를 더 포함하고,
    상기 프로세서는,
    상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부;
    상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및
    상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부인
    전자 장치.
  12. 제1항에 있어서,
    상기 전자 장치는, 프로세싱 시스템을 더 포함하고,
    상기 프로세싱 시스템은,
    수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서;
    상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치;
    상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및
    상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고,
    상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부인
    전자 장치.
  13. 제1항에 있어서,
    상기 전자 장치는, 데이터 저장 시스템을 더 포함하고,
    상기 데이터 저장 시스템은,
    데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치;
    외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러;
    상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및
    상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부인
    전자 장치.
  14. 제1항에 있어서,
    상기 전자 장치는, 메모리 시스템을 더 포함하고,
    상기 메모리 시스템은,
    데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리;
    외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러;
    상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및
    상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부인
    전자 장치.
  15. 반도체 메모리를 포함하는 전자 장치의 제조 방법으로서,
    제1영역 및 제2영역을 포함하는 기판 상에 제1층간절연층을 형성하는 단계;
    상기 제2영역의 제1층간절연층을 관통하여 상기 기판에 연결되는 제1콘택플러그를 형성하는 단계;
    상기 제1콘택플러그를 포함하는 제1층간절연층 상에 필링방지층을 형성하는 단계;
    상기 제1영역의 필링방지층 및 제1층간절연층을 관통하여 상기 기판에 연결되는 제2콘택플러그를 형성하는 단계; 및
    상기 제2콘택플러그에 접하는 가변저항패턴을 형성하는 단계
    를 포함하는 전자 장치 제조 방법.
  16. 제15항에 있어서,
    상기 필링방지층은 보호층 및 접착층의 적층구조를 포함하는 전자장치 제조 방법.
  17. 제15항에 있어서,
    상기 필링방지층은 질화물질, 산화물질 및 실리콘물질로 이루어진 그룹 중에서 선택된 어느 하나를 포함하는 전자 장치 제조 방법.
  18. 제16항에 있어서,
    상기 보호층은 절연물질을 포함하는 전자 장치 제조 방법.
  19. 제16항에 있어서,
    상기 접착층은 실리콘물질을 포함하는 전자 장치 제조 방법.
  20. 제15항에 있어서,
    상기 제2콘택플러그를 형성하는 단계는,
    상기 필링방지층 및 제1층간절연층을 관통하여 상기 기판을 오픈시키는 콘택홀을 형성하는 단계;
    상기 콘택홀에 도전물질을 매립하는 단계; 및
    상기 제1층간절연층 상의 도전물질을 식각하여 상기 콘택홀 내에 매립된 제2콘택플러그를 형성하는 단계
    를 포함하는 전자 장치 제조 방법.
  21. 제15항에 있어서,
    상기 제2콘택플러그를 형성하는 단계에서,
    상기 도전물질의 식각은 전면식각 또는 화학적기계적연마(Chemical Mechanical Polishing) 공정으로 진행하는 전자 장치 제조 방법.
  22. 제15항에 있어서,
    상기 가변저항패턴을 형성하는 단계는,
    상기 제2콘택플러그를 포함하는 필링방지층 상에 가변저항층을 형성하는 단계; 및
    상기 가변저항층을 식각하여 상기 제2콘택플러그에 연결되는 가변저항패턴을 형성하는 단계
    를 포함하는 전자 장치 제조 방법.
  23. 제16항에 있어서,
    상기 가변저항패턴을 형성하는 단계에서,
    상기 접착층이 함께 식각되는 전자 장치 제조 방법.
  24. 제15항에 있어서,
    상기 가변저항패턴을 형성하는 단계 후,
    상기 필링방지층 상에 상기 가변저항패턴 사이를 매립하는 제2층간절연층을 형성하는 단계;
    상기 제1영역의 제2층간절연층을 관통하여 상기 가변저항패턴에 접하는 제3콘택플러그를 형성하는 단계;
    상기 제2영역의 제2층간절연층 및 필링방지층은 관통하여 상기 제1콘택플러그에 접하는 제4콘택플러그를 형성하는 단계; 및
    상기 제3콘택플러그와 제4콘택플러그에 각각 접하는 도전라인과 금속배선을 형성하는 단계를 더 포함하는 전자 장치 제조 방법.
KR1020140034071A 2014-03-24 2014-03-24 전자 장치 및 그 제조 방법 KR20150110999A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140034071A KR20150110999A (ko) 2014-03-24 2014-03-24 전자 장치 및 그 제조 방법
US14/461,255 US9252361B2 (en) 2014-03-24 2014-08-15 Electronic device and method for fabricating the same
US15/010,273 US9515122B2 (en) 2014-03-24 2016-01-29 Electronic device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140034071A KR20150110999A (ko) 2014-03-24 2014-03-24 전자 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20150110999A true KR20150110999A (ko) 2015-10-05

Family

ID=54142931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140034071A KR20150110999A (ko) 2014-03-24 2014-03-24 전자 장치 및 그 제조 방법

Country Status (2)

Country Link
US (2) US9252361B2 (ko)
KR (1) KR20150110999A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502466B1 (en) * 2015-07-28 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy bottom electrode in interconnect to reduce CMP dishing
US10355203B2 (en) * 2016-03-14 2019-07-16 Toshiba Memory Corporation Semiconductor memory device with variable resistance elements
US10650621B1 (en) 2016-09-13 2020-05-12 Iocurrents, Inc. Interfacing with a vehicular controller area network
KR102618808B1 (ko) * 2016-10-31 2023-12-28 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102524612B1 (ko) * 2017-09-19 2023-04-24 삼성전자주식회사 정보 저장 소자 및 그 제조방법
US10741748B2 (en) 2018-06-25 2020-08-11 International Business Machines Corporation Back end of line metallization structures
US11165012B2 (en) * 2018-10-29 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic device and magnetic random access memory
US11805657B2 (en) * 2020-06-23 2023-10-31 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric tunnel junction memory device using a magnesium oxide tunneling dielectric and methods for forming the same
US12120885B2 (en) * 2021-04-14 2024-10-15 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric tunnel junction memory device using a magnesium oxide tunneling dielectric and methods for forming the same
US12035537B2 (en) * 2021-05-12 2024-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interface film to mitigate size effect of memory device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008010290A1 (fr) * 2006-07-21 2008-01-24 Renesas Technology Corp. Dispositif semi-conducteur
KR101490429B1 (ko) 2008-03-11 2015-02-11 삼성전자주식회사 저항 메모리 소자 및 그 형성 방법
US9159910B2 (en) 2008-04-21 2015-10-13 Qualcomm Incorporated One-mask MTJ integration for STT MRAM
US9029825B2 (en) * 2010-06-16 2015-05-12 Nec Corporation Semiconductor device and manufacturing method for semiconductor device
KR101881750B1 (ko) 2012-02-29 2018-07-25 삼성전자주식회사 정보 저장 소자 및 그 제조 방법
KR102192205B1 (ko) * 2014-04-28 2020-12-18 삼성전자주식회사 메모리 장치

Also Published As

Publication number Publication date
US20150270482A1 (en) 2015-09-24
US9515122B2 (en) 2016-12-06
US9252361B2 (en) 2016-02-02
US20160148974A1 (en) 2016-05-26

Similar Documents

Publication Publication Date Title
US10102136B2 (en) Electronic device and method for fabricating the same
KR102029905B1 (ko) 전자장치 및 그 제조방법
US9515122B2 (en) Electronic device and method for fabricating the same
KR20150102302A (ko) 전자 장치 및 그 제조 방법
KR20180016882A (ko) 전자 장치 및 그 제조 방법
KR102043727B1 (ko) 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR102259189B1 (ko) 전자장치 및 그 제조방법
KR20160073782A (ko) 전자 장치 및 그 제조 방법
KR20150036985A (ko) 전자 장치 및 그 제조 방법
KR20160004744A (ko) 반도체 메모리를 포함하는 전자 장치
KR20150012511A (ko) 전자 장치 및 그 제조 방법
KR20160006485A (ko) 반도체 메모리를 포함하는 전자 장치 및 그 제조 방법
KR20160073859A (ko) 전자 장치 및 그 제조 방법
KR20150102323A (ko) 전자장치 및 그 제조방법
KR20150019920A (ko) 전자 장치 및 그 제조 방법
KR20160061746A (ko) 전자 장치 및 그 제조 방법
KR20170055716A (ko) 전자 장치 및 그 제조 방법
KR20160073851A (ko) 전자 장치 및 그 제조 방법
KR20170142341A (ko) 전자 장치 및 그 제조 방법
KR20170034961A (ko) 전자 장치 및 그 제조 방법
KR20170012792A (ko) 전자 장치 및 그 제조 방법
KR20180122771A (ko) 전자 장치
KR20160073796A (ko) 전자 장치 및 그 제조 방법
KR20150103866A (ko) 전자 장치 및 그 제조 방법
KR20180090914A (ko) 전자 장치 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid