CN107591477B - 一种改变源极金属连线方向的磁性随机存取存储器 - Google Patents

一种改变源极金属连线方向的磁性随机存取存储器 Download PDF

Info

Publication number
CN107591477B
CN107591477B CN201610533243.0A CN201610533243A CN107591477B CN 107591477 B CN107591477 B CN 107591477B CN 201610533243 A CN201610533243 A CN 201610533243A CN 107591477 B CN107591477 B CN 107591477B
Authority
CN
China
Prior art keywords
metal
source
layer
random access
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610533243.0A
Other languages
English (en)
Other versions
CN107591477A (zh
Inventor
陆宇
戴强
李辉辉
孟皓
刘少鹏
刘波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETHIK Group Ltd
Hikstor Technology Co Ltd
Original Assignee
CETHIK Group Ltd
Hikstor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETHIK Group Ltd, Hikstor Technology Co Ltd filed Critical CETHIK Group Ltd
Priority to CN201610533243.0A priority Critical patent/CN107591477B/zh
Publication of CN107591477A publication Critical patent/CN107591477A/zh
Application granted granted Critical
Publication of CN107591477B publication Critical patent/CN107591477B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明涉及一种改变源极金属连线方向的磁性随机存取存储器，该发明提供一种将源极的金属层方向与位线垂直，规避源漏金属连线平行放置时所需要满足金属间的设计规范而牺牲的面积，来提高MRAM存储密度的方法。本发明避免了源漏极金属平行走线，可以基于最小设计规范尺寸，避免了由金属间以及金属和孔之间的最小设计规范而损失的面积。

Description

一种改变源极金属连线方向的磁性随机存取存储器
技术领域
本发明涉及非易失性存储器和半导体领域，尤其涉及一种改变源极金属连线方向的磁性随机存取存储器。
背景技术
当前的MRAM基本采用源极与位线平行，与字线垂直的方式布局走线。此种走线方式能满足工厂工艺平台生产的规范，兼容CMOS晶体管工艺。但源漏极平行走线(与字线垂直)的方法受制于金属线的设计规范。因为源漏极都需要连接同一层金属线走线，因此源漏极CONT必须错开排列，为满足金属线间的设计规范而牺牲了存储器单元面积。通常在的MRAM单元结构中，MOS源极互联并接同电位，漏极连接磁性隧道结(MTJ)并将同一行(位线)互联用以选址，字线(栅极)同一列互联用以选址。源极及漏极(位线)的金属走线为同一方向并与字线垂直，如图1、图2所示。源极与漏极的金属走线平行放置时，因为源漏的CONT都要用第一层金属连线，意味着源漏极的CONT必须错开排列，为满足金属间的设计规范而增加了版图面积。
发明内容
本发明为克服上述的不足之处，目的在于提供一种改变源极金属连线方向的磁性随机存取存储器，此发明将源极的金属走线方向与位线垂直放置，源漏CONT可放在同一条直线上，利用最小设计规范提高MRAM存储单元的密度；本发明规避了源漏金属走线平行放置时所需要满足金属间的设计规范而牺牲的面积，提高了MRAM存储密度。
本发明是通过以下技术方案达到上述目的：一种改变源极金属连线方向的磁性随机存取存储器，包括：有源区、多晶体栅极、后段金属与前段器件连接孔、第一层金属、第二层金属、磁性隧道结、位线；多晶体栅极设于有源区上方，将有源区分为源极与漏极；有源区的漏极通过后段金属与前段器件连接孔与第一层金属相连；所述漏极内带有位线；有源区的源极通过后段金属与前段器件连接孔与第一层金属相连，其中源极连接的第一层金属方向与多晶体栅极设置方向平行，与位线方向垂直；第二层金属通过磁性隧道结连接在第一层金属上方。
作为优选，所述源极连接的第一层金属的方向为水平或竖直中的任意一种。
作为优选，所述的第一层金属、第二层金属带有金属走线。
作为优选，所述金属走线的材质为铜，铝，金，银，钨，钽中的任意一种。
作为优选，所述漏极上的后段金属与前段器件连接孔呈直线放置或错开放置。
作为优选，所述的源极带有源极线。
作为优选，所述的多晶体栅极带有字线。
作为优选，所述源极连接的后段金属与前段器件连接孔的排列与漏极连接的后段金属与前段器件连接孔的排列呈直线或呈错开状态。
本发明的有益效果在于：1)本发明成功规避源极金属走线与位线平行时金属间设计规范所消耗掉的面积；2)有效地提高了数据存储密度，降低了芯片面积；理论上MRAM单元面积可节省28％。
附图说明
图1是背景技术现有MRAM的存储单元版图；
图2是背景技术现有MRAM的三维结构示意图；
图3是本发明MRAM的单元版图示意图1；
图4是本发明MRAM的单元版图示意图2；
图5是本发明MRAM的三维结构示意图；
图6是本发明源极走线的制造工艺示意图；
附图标记为：AA-有源区，Poly-多晶体栅极，CONT-后段金属与前段器件连接孔，M1-第一层金属，M2-第二层金属，Cell-存储单元区域，MTJ-磁性隧道结，WL-字线，BL-位线，SL-源极线。
具体实施方式
下面结合具体实施例对本发明进行进一步描述，但本发明的保护范围并不仅限于此：
实施例：本实施例以源漏极的CONT以直线排列为例，如图3、图4、图5所示，一种改变源极金属连线方向的磁性随机存取存储器由有源区、多晶体栅极、后段金属与前段器件连接孔、第一层金属、第二层金属、磁性隧道结、字线、位线、源极线组成；多晶体栅极设于有源区上方，将有源区分为源极与漏极；有源区的漏极通过后段金属与前段器件连接孔与第一层金属相连；所述漏极内带有位线；有源区的源极通过后段金属与前段器件连接孔与第一层金属相连，其中源极连接的第一层金属方向与多晶体栅极设置方向平行，与位线方向垂直；第二层金属通过磁性隧道结连接在第一层金属上方。第一层金属、第二层金属带有金属走线，其材质为铜，铝，金，银，钨，钽中的任意一种。
本发明的漏极金属利用第一层金属沿字线(多晶硅栅极)方向走线，使得走线方向与位线垂直。可将源漏极CONT排列在同一直线上，漏极通过CONT，第一层金属以及磁性隧道结连接至第二层金属走线。避免了因源漏极通过平行的第一层金属走线时需要根据设计规范设计而损耗的面积，比如：第一层金属间的间距要满足设计规范，第一层金属包CONT的尺寸也需要满足设计规范。本发明能提高单元密度～28％。
源极金属层方向与位线垂直，其方向可以是水平也可以是竖直，取决于栅极方向(与栅极平行)。源漏CONT可以呈直线放置或者错开放置，在需要最高密度的情形下，将源漏端CONT呈直线放置，用最小设计规范设计，可以达到理论最大密度。源漏CONT可以错开放置，如果需要MOS管的宽度达到一定要求(以提供足够的驱动电流)，因为MOS留有足够空间，源漏CONT不需要按照最小设计规范设计而呈直线放置。
现有的MRAM结构的漏极通过CT连接至第一层金属M1，M1仅作为上下层连接作用，不作导线引出漏极。磁性隧道结做在第一层金属框上，通过第二层金属连接走线。此种方案因为源端与漏端的金属平行放置，CT无法根据最小设计规范放在一条直线上，需要顾及金属间距的设计规范。本发明将源极的金属连线与漏端金属垂直放置，避免了金属间的设计规范所损耗的面积。本发明避免了源漏极金属平行走线，可以基于最小设计规范尺寸，避免了由金属间以及金属和孔之间的最小设计规范而损失的面积。
实现本发明走线的工艺结构如图6所示：
a.源极(SL)与漏极(BL)的CONT在同一条直线上。
b.漏极CONT上的第一层金属仅用作上下层连接，不作连线使用。源极用第一层金属做引线，方向与字线(WL)平行。
c.漏极在第一层金属与第二层金属间定义MTJ单元，用第二层金属作为金属引线。
以上的所述乃是本发明的具体实施例及所运用的技术原理，若依本发明的构想所作的改变，其所产生的功能作用仍未超出说明书及附图所涵盖的精神时，仍应属本发明的保护范围。

Claims (8)

1.一种改变源极金属连线方向的磁性随机存取存储器，其特征在于包括：有源区、多晶体栅极、后段金属与前段器件连接孔、第一层金属、第二层金属、磁性隧道结、位线；多晶体栅极设于有源区上方，将有源区分为源极与漏极；有源区的漏极通过后段金属与前段器件连接孔与第一层金属相连；所述漏极内带有位线；有源区的源极通过后段金属与前段器件连接孔与第一层金属相连，其中源极连接的第一层金属方向与多晶体栅极设置方向平行，与位线方向垂直；第二层金属通过磁性隧道结连接在第一层金属上方。
2.根据权利要求1所述的一种改变源极金属连线方向的磁性随机存取存储器，其特征在于：所述源极连接的第一层金属的方向为水平或竖直中的任意一种。
3.根据权利要求1所述的一种改变源极金属连线方向的磁性随机存取存储器，其特征在于：所述的第一层金属、第二层金属带有金属走线。
4.根据权利要求1所述的一种改变源极金属连线方向的磁性随机存取存储器，其特征在于：所述金属走线的材质为铜，铝，金，银，钨，钽中的任意一种。
5.根据权利要求1所述的一种改变源极金属连线方向的磁性随机存取存储器，其特征在于：所述漏极上的后段金属与前段器件连接孔呈直线放置或错开放置。
6.根据权利要求1所述的一种改变源极金属连线方向的磁性随机存取存储器，其特征在于：所述的源极带有源极线。
7.根据权利要求1所述的一种改变源极金属连线方向的磁性随机存取存储器，其特征在于：所述的多晶体栅极带有字线。
8.根据权利要求1所述的一种改变源极金属连线方向的磁性随机存取存储器，其特征在于：所述源极连接的后段金属与前段器件连接孔的排列与漏极连接的后段金属与前段器件连接孔的排列呈直线或呈错开状态。
CN201610533243.0A 2016-07-06 2016-07-06 一种改变源极金属连线方向的磁性随机存取存储器 Active CN107591477B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610533243.0A CN107591477B (zh) 2016-07-06 2016-07-06 一种改变源极金属连线方向的磁性随机存取存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610533243.0A CN107591477B (zh) 2016-07-06 2016-07-06 一种改变源极金属连线方向的磁性随机存取存储器

Publications (2)

Publication Number Publication Date
CN107591477A CN107591477A (zh) 2018-01-16
CN107591477B true CN107591477B (zh) 2020-07-17

Family

ID=61046468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610533243.0A Active CN107591477B (zh) 2016-07-06 2016-07-06 一种改变源极金属连线方向的磁性随机存取存储器

Country Status (1)

Country Link
CN (1) CN107591477B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909039B (zh) * 2019-12-04 2023-04-18 浙江驰拓科技有限公司 存储器及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1462036A (zh) * 2002-05-29 2003-12-17 三星电子株式会社 磁阻随机存取存储器及其制造方法
JP2005092912A (ja) * 2003-09-12 2005-04-07 Sharp Corp 不揮発性半導体記憶装置
CN102067231A (zh) * 2008-06-27 2011-05-18 高通股份有限公司 用于具有缩小的位单元尺寸的自旋转移力矩磁阻式随机存取存储器的写入操作
CN105374933A (zh) * 2014-08-14 2016-03-02 三星电子株式会社 磁存储器件及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102235043B1 (ko) * 2014-06-09 2021-04-05 삼성전자주식회사 반도체 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1462036A (zh) * 2002-05-29 2003-12-17 三星电子株式会社 磁阻随机存取存储器及其制造方法
JP2005092912A (ja) * 2003-09-12 2005-04-07 Sharp Corp 不揮発性半導体記憶装置
CN102067231A (zh) * 2008-06-27 2011-05-18 高通股份有限公司 用于具有缩小的位单元尺寸的自旋转移力矩磁阻式随机存取存储器的写入操作
CN105374933A (zh) * 2014-08-14 2016-03-02 三星电子株式会社 磁存储器件及其形成方法

Also Published As

Publication number Publication date
CN107591477A (zh) 2018-01-16

Similar Documents

Publication Publication Date Title
US20220189952A1 (en) Devices including control logic structures, and related methods
US9972629B2 (en) Semiconductor integrated circuit device
US9406652B2 (en) Stack memory
KR102128513B1 (ko) 메모리 디바이스 및 그 제조 방법
US9036391B2 (en) Arrays of vertically-oriented transistors, memory arrays including vertically-oriented transistors, and memory cells
JP2021044575A (ja) 複数の選択ゲートと異なるバイアス条件を有するメモリ素子
US10643991B2 (en) Apparatuses and memory devices including control logic levels, and related electronic systems
CN1790721A (zh) 在半导体存储器件中的电路线布线及布线方法
US10685708B2 (en) Semiconductor device including volatile and non-volatile memory cells
US20120182779A1 (en) Semiconductor memory device
US11735525B2 (en) Power delivery network for CFET with buried power rails
JP7370381B2 (ja) 積み重ねられた垂直デバイスを利用するマイクロ電子デバイスおよび方法
US20170278863A1 (en) Three-dimensional semiconductor device
CN110753962A (zh) 存储器电路
US11189638B2 (en) Semiconductor memory device including three-dimensionally stacked memory cells
CN106601707A (zh) 具有重分配线的半导体器件
CN108962906A (zh) 具有用于抵抗变形的扶壁结构的三维集成电路装置
US9812176B2 (en) Memory structure
CN107591477B (zh) 一种改变源极金属连线方向的磁性随机存取存储器
US11024638B2 (en) Three-dimensional semiconductor device
US20090290416A1 (en) Nonvolatile semiconductor memory device
KR20160111767A (ko) 로딩 개선을 위한 3차원 비휘발성 반도체 메모리 장치
US11957062B2 (en) Memory
US9368553B2 (en) Memory device
US9111597B2 (en) Memory device structure with decoders in a device level separate from the array level

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200618

Address after: 311121 room 311, building 1, No. 1500, Wenyi West Road, Yuhang District, Hangzhou City, Zhejiang Province

Applicant after: CETHIK GROUP Co.,Ltd.

Applicant after: HIKSTOR TECHNOLOGY Co.,Ltd.

Address before: Yuhang District, Hangzhou City, Zhejiang Province, 311121 West Sea No. 998 Park Building No. 4 room 701

Applicant before: CETHIK GROUP Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant