CN1462036A - 磁阻随机存取存储器及其制造方法 - Google Patents

磁阻随机存取存储器及其制造方法 Download PDF

Info

Publication number
CN1462036A
CN1462036A CN03104485A CN03104485A CN1462036A CN 1462036 A CN1462036 A CN 1462036A CN 03104485 A CN03104485 A CN 03104485A CN 03104485 A CN03104485 A CN 03104485A CN 1462036 A CN1462036 A CN 1462036A
Authority
CN
China
Prior art keywords
magnetosphere
layer
grid
magnetoresistive ram
constitutes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03104485A
Other languages
English (en)
Other versions
CN100440372C (zh
Inventor
朴玩濬
李宅东
朴炳国
金泰完
宋利宪
朴祥珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1462036A publication Critical patent/CN1462036A/zh
Application granted granted Critical
Publication of CN100440372C publication Critical patent/CN100440372C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种磁阻随机存取存储器，包括MOS晶体管、下电极、第一磁层、介电阻挡层、第二磁层、上电极、第二栅极及位线。MOS晶体管由在半导体衬底上的第一栅极和源结及漏结构成。下电极和源结相连。第一磁层形成在下电极上。介电阻挡层形成在第一磁层上，并至少包括铝和铪，和第一磁层一道形成势阱。第二磁层形成在和第一磁层相对的介电阻挡层上。上电极形成在第二磁层上。第二栅极插在第一栅极和下电极之间，用于控制第一磁层和第二磁层中之一的磁数据。位线和第一栅极垂直，和上电极实现电连接。如添加有铪的氧化铝层这种氧化层作为阻挡层，则可改善阻挡层的特性，从而增加磁阻比。可改善磁阻随机存取存储器的数据存储能力。

Description

磁阻随机存取存储器及其制造方法
技术领域
本发明涉及磁阻(magneto-resistive)随机存取存储器及其制造方法，更具体地说，涉及一种具有隧道结(tunneling junction)的磁阻随机存取存储器及其制造方法。
背景技术
磁阻随机存取存储器(RAM)由金属氧化物半导体(MOS)晶体管和磁隧道结构成，所述隧道结和MOS晶体管电气相连，作为信号储存电容器。因而，借助于对MOS晶体管施加预定的电压通过磁隧道结可以读出记录的数据。
因为这种磁阻RAM具有快的速度并且是一种非易失的RAM，磁阻RAM非常适用于存储装置。此外，磁阻RAM具有单元(cell)结构，这可以简化外围电路的结构，并且通常使用和MOS晶体管以及磁隧道结器件串联连接的存储磁心(memory core)。其中数据存储器件必须具有大于作为简单的开关操作的MOS晶体管的电阻值的电阻值。因而，磁隧道结通常被用作磁阻RAM的存储器件。
当前使用的磁隧道结包括氧化物阻挡层。一种通过淀积铝(Al)并使所述的铝氧化而形成的氧化铝层(Al2O3)被用作磁隧道结的氧化物阻挡层。
不过，由这种氧化物层阻挡层构成的势垒不能被精制，因而磁阻比(megnetic resistance ratio)(下文称为MR比)趋于减少一个和施加的电压成反比的量。MR比的减少可以使得当存储和读出数据时产生操作误差，因而大大降低这种存储器件的可靠性。
发明内容
为了解决上述问题，本发明的目的在于提供一种磁阻随机存取存储器，其能够稳定地保持磁隧道结的势垒，从而稳定MR比，并把磁阻比相对于施加的电压的减小减到最小，并提供一种制造所述磁阻随机存取存储器的方法。
因而，要实现上述目的，提供一种磁阻随机存取存储器，其包括MOS晶体管，下电极，第一磁层，介电阻挡层，第二磁层，上电极，以及位线。MOS晶体管由在半导体衬底上的第一栅极和源结以及漏结构成。下电极和源结相连。第一磁层形成在下电极上。介电阻挡层形成在第一磁层上，并且包括铝和铪，使得和第一磁层一道形成势阱。第二磁层形成在和第一磁层相对的介电阻挡层上。上电极形成在第二磁层上作为和下电极相反的电极。第二栅极插在第一栅极和下电极之间，用于控制第一磁层的磁数据。位线和第一栅极垂直，使得和上电极实现电连接。
下电极包括形成用于和半导体衬底接触的金属层，在下电极上由反磁性材料构成的缓冲层。金属层可以由用于一般的互连的铝(Al)、铜(Cu)或Al和Cu的合金制成。最好在金属层下方还形成氮化铝层(AlN)，氮化钛层(TiN)和氮化钨层(WN)，使得遮断杂质原子。此外，缓冲层由钽(Ta)，铷(Ru)或其类似物构成。另外，缓冲层可以由铁磁性材料制成，例如IrMn，PtMn，或FeMn，使得和第二磁层的顺磁性材料成对，从而存储信号。第一磁层(通常称为钉扎层(pinning layer))可以由CoFe，Co，或NiCoFe构成。最好是由铪(Hf)和铝(Al)的合金氧化物构成阻挡层，用于加强插在铁淦氧磁性材料和铁磁性材料之间的阻挡层的特性。
第二磁层是一个自由层膜，其由在阻挡层上的铁磁性材料构成。形成在第二磁层上的上电极用于保护第二磁层，并连接用来检测信号的电路和磁心单元。结果，实现作为一个存储器件能够控制磁数据的电路。第二磁层由顺磁性材料构成，作为和由铁淦氧磁性材料构成的第一磁层相反的电极工作。顺磁性材料最好是坡膜合金(P(NiFe))，使得可以利用少量的电流容易地改变磁化方向。因而，顺磁性材料适用于自由层膜。
如上所述，在按照本发明的磁阻随机存取存储器中，通过对铪和铝进行氧化形成高密度的氧化层。因而，在第二磁层(自由层膜)和由磁性材料形成的第一磁层之间的磁阻比可以大大改善，从而加强磁阻随机存取存储器构成的存储装置的存储能力。
为实现上述目的，提供一种用于制造磁阻随机存取存储器的方法。在半导体衬底上形成绝缘的介电层，从而形成器件的有源(active)区。在器件的有源区内形成第一栅极区和源极区以及漏极区，从而形成MOS晶体管。和第一栅极平行地形成第二栅极，以及由导电材料形成用来和MOS晶体管的源极区相连的下电极。在下电极上形成具有预定的磁畴的第一磁层。在第一磁层上形成由包括铪和铝的介电层构成的阻挡层。在阻挡层上形成第二磁层，使得和第一磁层相对。在第二磁层上形成上电极。
最好是，由氧化硅层形成绝缘的介电层，使得简化绝缘处理并形成高密度的存储器件。
在形成第一栅极时，在露出半导体衬底的器件的有源区形成薄的栅极介电层，并在栅极介电层上形成栅极导电层和掩模封顶(capping)绝缘层。接着掩模封顶绝缘层和栅极导电层经受预定的光/刻蚀处理而形成第一栅极图形。在第一栅极的两个侧壁的下方形成源结和漏结，从而制成MOS晶体管。
在第一栅极的侧壁上由硅介电层例如氮化硅层或氧化硅层形成侧壁隔离物(spacer)，这使得得到高度集成的磁存储器件。结果，虽然栅极沟道变窄，但是可以防止短的沟道效应。
优选地，通过化学蒸发淀积由掺杂的多晶硅形成栅极导电层，使得容易控制电阻率。最好是掩模封顶绝缘层是硅介电层，例如通过化学蒸发淀积形成的氮化硅层或氧化硅层，从而保护栅极导电层的上部不受随后的刻蚀处理的损害。
源结和漏结可以通过预定的热扩散方法例如掺杂POCl3来形成，不过，它们最好通过离子植入方法形成，利用该方法，掺杂的离子被植入半导体衬底的预定的深度，以便减少在半导体衬底上的热应力。
在形成下电极时，在半导体衬底上形成预定厚度的导电金属层，然后在导电金属层上由反磁性材料形成缓冲层。导电金属层由Al，Ta，Ru，或AlN构成，从而防止含有具有导电性的元素和致密结构的用作阻挡层的铪的外部扩散。最好是，由Ta，Ru形成缓冲层，以便改善表面平整度。不过，缓冲层可以由IrMn，PtMn或FeMn制成，这些是反磁性材料，以便把磁化方向固定到一个方向。第一磁层(钉扎层)可以由CoFe，Co，或NiCoFe构成，它们是铁磁性材料，通过在对第一磁层施加预定的电场时进行淀积处理，或者通过在磁场中进行热处理从而把磁场固定到预定的方向之后进行冷却处理来形成。
当形成阻挡层时，在第一磁层上形成由铝/铪构成的多层膜。接着，把氧气注入多层膜中，然后进行热处理，以便氧化铝和铪，借以形成铝-铪氧化物层。此处，通过物理蒸发淀积方法例如金属溅射来形成薄的铝和铪的化合物层。此后，通过施加少量的稀释的氧气或氧等离子作为氧化剂气体来形成铝-铪-氧化物(Al-Hf-O)层。
当形成第二磁层(自由层膜)时，在阻挡层上形成坡膜合金，其是顺磁性材料。其中第二磁层作为第一磁层的相反电极工作，用于控制磁阻的改变。
当形成上电极时，在第二磁层上形成金属电极层。接着，在对上电极进行预定的成形处理之后，为了保证磁存储器件的区域，利用通常的刻蚀处理除去金属层、第二磁层、阻挡层和第一磁层。这样，磁存储器件便制成。此处，在由Al，Ru，Ta构成的金属层上，通过淀积氮化铝层来形成金属层，这是一个导电的氮化物层。然后，可防止包含在坡膜合金中的过渡金属原子向外扩散而进入将在随后形成的位线。
附图说明
本发明的上述目的和优点通过参照附图详细说明本发明的优选实施例将会更加清楚地看出，其中：
图1是按照本发明的磁阻随机存取存储器(RAM)的示意的透视图；
图2是按照本发明的磁阻随机存取存储器的截面图；
图3是磁存储器件的放大的截面图；
图4是用于解释制造按照本发明的磁阻随机存取存储器的方法的流程图；
图5到图9是说明用于解释制造按照本发明的磁阻随机存取存储器的方法的截面图；以及
图10A，10B是表示磁阻比对温度和施加的电压的曲线，用于比较按照本发明的和现有技术的磁阻随机存取存储器。
具体实施方式
下面结合附图详细说明本发明的实施例。不过，本发明的实施例可以修改成许多其它的形式，并且本发明的范围不应当解释为局限于这些实施例。提供这些实施例是为了对本领域的技术人员更完整地说明本发明。
图1是按照本发明的磁阻随机存取存储器(RAM)的示意的透视图，图2是按照本发明的的磁阻随机存取存储器的截面图。
参看图1和图2，磁阻随机存取存储器包括：作为开关的多个金属氧化物半导体(MOS)晶体管120，105a，105b，它们以矩阵的形式淀积在半导体衬底100上，以及磁阻存储器件(图1的140)。
其中，MOS晶体管包括栅极120，其由按顺序叠置形成在半导体衬底100上的栅极介电层121，栅极导电层123，和封顶绝缘层127而成，以及形成在半导体衬底100内的在栅极120之间的源结和漏结105a，105b。标号129表示栅极侧壁绝缘膜。
磁阻存储器件140是一个磁阻隧道结，其包括下电极141，第一磁层142，阻挡层143，第二磁层144和上电极145。下电极141形成用于和MOS晶体管的源结105a相连。第一磁层142形成在下电极141上。阻挡层143形成在第一磁层142上，其由包括铪和铝的氧化物层构成。第二磁层144形成作为和第一磁层142相反的电极。上电极145被叠置到第二磁层144上。其中下电极141通过叠置由导电的金属层构成的下电极层(图3的141a)和在下电极层141a上由反磁性材料构成的缓冲层(图3的141b)而构成，从而形成磁阻存储器件的一个电极。第一磁层142由铁淦氧磁性材料构成。阻挡层143由氧化物层构成，其中混合有铝和铪。
第二磁层144在阻挡层143上由铁磁性材料构成，一般被称为自由层膜。其中由于第二磁层144由坡膜合金构成，这是一种包含在铁磁性材料中的顺磁性材料，第二磁层144总是在相同方向形成磁自旋。因而，第二磁层144和第一磁层142的铁淦氧磁性材料构成一对而形成预定的磁阻。其中，沿和第一磁层142的磁自旋方向相同的方向形成小的磁阻，而沿和第一磁层142的磁自旋方向相反的方向形成大的磁阻。因而，当检测信号时，具有不同大小的电阻被检测，使得能够区别地存储和检测数据。换句话说，当电阻小时，因为电压低，数据在截止状态被写入，而当电阻大时，因为电压高，数据在导通状态被读出。结果，通过使用预定的电装置和磁性的方向，通过使用第二栅极以磁方式写入数据，而通过使用第一栅极，以电方式读出数据。
利用物理蒸汽淀积(PVD)，通过溅射或蒸发导电金属，例如铝或铪，形成上电极145。上电极145可以通过化学蒸汽淀积(CVD)、电镀等方法制成。
图3是本发明的磁阻随机存取存储器的磁存储器件的放大的截面图。参看图3，下电极141形成在半导体衬底100上。下电极141通过叠置由金属层构成的下电极层141a和在下电极层141a上由反磁层构成的缓冲层141b而构成。第一磁层142在缓冲层141上由铁淦氧磁性材料构成。阻挡层143在第一磁层142上通过氧化铝和铪的混合物而构成。第二磁层144在阻挡层143上作为第一磁层142的相反电极而构成。上电极145在第二磁层144上形成，用于和第二磁层144电连接。其中，因为阻挡层143，即铝铪氧化物(Al-Hf-O)层中没有缺陷，所以铝铪氧化物层具有好的薄膜特性。具体地说，铝铪氧化物层143插在磁性材料之间，用于增加在磁性材料之间的隧道磁阻曲线的磁阻比。Al-Hf-O层143可以由两种方法形成。在第一种方法中，在第一磁层142上涂覆铝和铪，利用自然氧化或者氧气等离子体使所述铝和铪在低温下氧化，从而使铝和铪和氧化合，并最后形成氧化物层。在第二种方法中，通过溅射铝和铪的合金的金属靶在下电极141上形成铪铝混合物层，并同时制造一种氧化物环境，从而形成Al-Hf-O层。除去这些方法之外，还有一种方法是通过溅射Al-Hf-O靶而形成铝铪氧化物层。
第二磁层144形成在阻挡层143上。此外，第二磁层144由铁淦氧磁性材料制成，其和第一磁层142的铁磁性材料相对，使得阻挡层143插在第一磁层142和第二磁层144之间。换句话说，第二磁层144由镍铁合金制成，这是一种顺磁性材料。因而，当预定的电磁场施加于第二磁层144上时，则围绕第二磁层144沿预定方向建立磁自旋，使得第二磁层144被磁化。
上电极145由具有高导电率和高淀积速率的金属制成。例如，上电极145通过使用预定的方法淀积金属例如铝，钽或铷而制成。在上电极145和第二磁层144之间插入难于传导的氮化物层，例如氮化铝层，从而防止在磁性材料中包含的过渡金属原子，即金属离子，进入半导体衬底100。结果，可以改善存储器件的可靠性。
在图1中，第二栅极130形成在下电极141和第一栅极120之间，并且位于第一栅极120的上方，使得下电极141的缓冲层141b和第一磁层142具有预定的磁性。结果，可以改变存储器件的磁阻，以便进行写数据。
图4是用于解释制造按照本发明的磁阻随机存取存储器的方法的流程图。图5到图9是表示用于解释制造按照本发明的磁阻随机存取存储器的方法的截面图。下面参照图4所示的流程图说明图5到图9所示的方法步骤。
参看图4和图5，在步骤S1，利用预定的器件形成处理在半导体衬底100上形成MOS晶体管。换句话说，形成一个限定器件形成区域的绝缘的介电层110，并在器件形成区域按顺序叠置栅极介电层121、栅极导电层123、以及封顶绝缘层127。在半导体衬底100上涂覆光刻胶(未示出)，并被成形而形成第一栅极图形。利用第一栅极图形作为掩模对封顶绝缘层127和栅极导电层123进行干刻蚀，从而制成第一栅极120。接着，利用第一栅极120作为掩模在第一栅极120附近的衬底100上形成源结和漏结105a，105b。其中源结和漏结105a，1 05b通过在半导体衬底100中植入杂质离子，然后进行预定的热处理退火而制成。
参见图6，在第一栅极120和源结和漏结105a，105b上形成第一中间层绝缘膜129，然后在第一中间层绝缘膜129上形成第二栅极130。换句话说，在半导体衬底100的整个表面上形成硅绝缘层作为第一中间层绝缘膜125。硅绝缘层是一种通过化学蒸汽淀积形成的氧化硅层或氮化硅层，其使第二栅极130和第一栅极120隔离。接着，形成第二栅极130，使其和第一栅极120平行。第二栅极130用于控制下电极141的缓冲层141b和在稍后形成的第一磁层142的磁场的磁化方向，使得在磁存储器中以“0”导通和“1”截止写入数据。此外，如果需要擦掉写入的数据，可以在第二栅极130上施加一个预定的电压来除去磁性，从而擦除写入的数据。
此后，在形成有第二栅极130的半导体衬底100的整个表面上形成第二中间层绝缘膜135，然后对其进行平面化。其中第二中间层绝缘膜135是由CVD形成的硅绝缘层。此外，最好是使用硼-磷硅酸盐玻璃(BPSG)和回流处理或CVD对中间层绝缘膜135平面化。
参看图7，在第二中间层绝缘膜135上形成下电极141。换句话说，第二中间层绝缘膜135经受预定的光/刻蚀处理而形成触点140a，从而暴露MOS晶体管的源区105a。接着，在形成有触点140a的半导体衬底100的整个表面上淀积下电极层141a。其中，下电极层141a利用物理蒸发淀积(PVD)或CVD由金属制成，例如铝、钽、铷等。还可以在暴露半导体衬底100的一部分的触点140a的内部和下电极层141a之间形成硬氮化铝层(AIN)，使得防止由于包含在后面将要形成的缓冲层141b的磁性材料中的过渡金属原子进入半导体衬底100而使电性能变劣。其中，杂质阻挡层例如氮化铝层可以由金属氮化物层构成，例如具有和氮化铝层(AIN)不同的导电率的氮化钨层(WN)或氮化钛层(TiN)。
在下电极层141形成之后，通过进行预定的光/刻蚀处理形成下电极图形，从而制成下电极141。在形成有下电极层141a的半导体衬底100上形成由反磁性材料构成的缓冲层141b。构成缓冲层141b的反磁性材料是IrMn，PtMn，或FeMn。因而，形成由下电极层141a和缓冲层141b构成的双层作为下电极141。
此后，在下电极141上形成铁淦氧磁性材料的第一磁层142。其中铁淦氧磁性材料是CoFe，Co，或NiCoFe。
铪铝氧化物层，其是介电层，形成在第一磁层142上作为阻挡层143。换句话说，通过溅射铝和铪形成厚度大约为10-20埃的超薄膜层，然后形成氧气环境，从而使铝和铪与氧化合，借以形成铪-铝-氧化物(Al-Hf-O)层。其中，形成氧气环境的方法包括一种自然方法，即把半导体衬底暴露在环境大气中一段预定的时间，以及利用氧的等离子体形成氧化层的方法。这两个方法可以在低温下进行。
Al-Hf-O层可以通过使用铪和铝的合金靶进行溅射期间形成氧气环境来形成。Al-Hf-O层可以通过使用铪铝氧化物层作为溅射靶利用PVD来形成。
第二磁层144，其和第一磁层142相对，形成在阻挡层143上，然后在第二磁层144上形成上电极145。第二磁层(自由层膜)144由铁磁性材料构成，其是和由下电极141的缓冲层141b以及第一磁层142构成的磁层相对的磁化电极。最好是，第二磁层144由被称为坡膜合金的铁磁性材料构成，这是一种永磁体。接着，在第二磁层144上形成金属层作为上电极145。为了降低制造成本和简化工艺，最好是金属层由Al，Ta，或Ru，通过PVD制成。
参见图8，下电极层141、阻挡层143和上电极145的叠层被成形，从而完成存储器件140。换句话说，涂覆光刻胶(未示出)，然后利用光刻法成形而形成存储器图形。接着，上电极145、第二磁层144、阻挡层143、第一磁层、和下电极141的缓冲层141a利用存储器图形作为掩模被干刻，借以完成磁存储器件140。
参看图9，在形成磁存储器件140之后，形成位线150，用于在一系列的位线处理中和磁存储器件140的上电极145相连。换句话说，在半导体衬底100的整个表面上形成第三中间层绝缘膜149，并形成预定的触点(未示出)，使得在触点形成处理中露出上电极145的上表面。形成具有预定厚度的用于位线的导电层(未示出)，使得完全充满所述触点。其中，导电层由金属层(例如铝、钨等)或硅化物层(例如硅化钨等)形成。导电层经受光/刻蚀处理，从而形成位线150，其垂直于第一栅极120和第二栅极130。
如上所述，如果利用铝铪氧化物层作为磁存储器件的阻挡层143，则在氧化铝和铪的过程中和铝铪化合的氧的数量被减小。结果，铝铪氧化物层的畸变被减小，因而铝铪氧化物层受的应力极小，从而形成几乎没有缺陷的介电层。利用磁阻比读写数据的磁存储器件的磁特性得以改进。
图10A，10B是表示磁阻比对温度和施加的电压的曲线，用于比较本发明的磁阻随机存取存储器和现有技术的磁阻随机存取存储器。在图10A中，X轴和Y轴分别表示温度和磁阻比。在图10B中，X轴和Y轴分别表示施加的电压和归一化的磁阻比。参看图10A，考虑温度对磁阻比的影响，磁阻比随温度的增加而减少。可以看出，在本发明中，因为磁阻比随温度变化较小，所以磁阻比相对于温度的改变是稳定的。在图10B中，可以看出，根据归一化的磁阻比为50％的基准，现有的氧化铝层和氧化铪层的磁阻比分别大约是375毫伏和530毫伏，而铝铪氧化物层的磁阻比增加到625毫伏。
本发明的磁阻随机存取存储器及其制造方法具有如下的优点：
在制造磁阻随机存取存储器的方法中，使用铝铪氧化物层作为阻挡层层。因而，磁阻随机存取存储器的磁存储器件的磁阻比可以大大增加，从而改善磁阻随机存取存储器的数据存储能力。
此外，因为在磁存储器件中被用作被交替施加正负电压的阻挡层层的铝铪氧化物层具有极小应力的层结构，所以可以改善阻挡层层的可靠性。

Claims (26)

1.一种磁阻随机存取存储器，其包括：
MOS晶体管，其由在半导体衬底上的第一栅极和源结以及漏结构成。
下电极，其和源结相连；
形成在下电极上的第一磁层；
形成在第一磁层上并且至少包括铝和铪的介电阻挡层，其和第一磁层一道形成势阱；
形成在和第一磁层相对的介电阻挡层上的第二磁层；
形成在第二磁层上的上电极；
第二栅极，其插在第一栅极和下电极之间，用于控制第一和第二磁层中之一的磁数据；以及
位线，其和第一栅极垂直，以便和上电极实现电连接。
2.如权利要求1所述的磁阻随机存取存储器，其中所述下电极包括：
形成用于和半导体衬底接触的下电极层；以及
在下电极上由反磁性材料构成的缓冲层。
3.如权利要求2所述的磁阻随机存取存储器，其中下电极层由Al、Ru和Ta中的一种元素构成。
4.如权利要求3所述的磁阻随机存取存储器，其中下电极层包括阻挡层，所述阻挡层由氮化铝层(AlN)，氮化钛层(TiN)和氮化钨层(WN)中之一构成。
5.如权利要求2所述的磁阻随机存取存储器，其中缓冲层由IrMn，PtMn，和FeMn中之一构成。
6.如权利要求1所述的磁阻随机存取存储器，其中第一磁层由CoFe，Co，和NiCoFe中之一构成。
7.如权利要求1所述的磁阻随机存取存储器，其中所述阻挡层是一个氧化物层，其中把铪添加在氧化铝(Al2O3)层中。
8.如权利要求1所述的磁阻随机存取存储器，其中第二磁层由顺磁性材料制成。
9.如权利要求8所述的磁阻随机存取存储器，其中第二磁层是坡膜合金(Py(NiFe))。
10.如权利要求1所述的磁阻随机存取存储器，其中上电极层由Al、Ru和Ta中的一种元素构成。
11.一种用于制造磁阻随机存取存储器的方法，所述方法包括：
(a)在半导体衬底上形成绝缘的介电层，从而形成器件的有源区；
(b)在器件的有源区内形成第一栅极区和源极区以及漏极区，从而形成MOS晶体管；
(c)和第一栅极平行地形成第二栅极，并由导电材料形成用来和MOS晶体管的源极区相连的下电极；
(d)在下电极上形成第一磁层，从而形成预定的磁畴的；
(e)在第一磁层上形成由包括铪和铝的介电层构成的阻挡层；
(f)在阻挡层上形成第二磁层，使得其和第一磁层相对；以及
(g)在第二磁层上形成上电极，使得上电极和第二磁层电气相连。
12.如权利要求11所述的方法，其中在步骤(a)，所述绝缘介电层包括氧化物层。
13.如权利要求11所述的方法，其中步骤(b)包括：
在器件的有源区形成薄的栅极介电层；
在栅极介电层上按顺序形成栅极导电层和作为掩模的封顶绝缘层；
在作为掩模的封顶绝缘层内形成第一栅极图形和栅极导电层；以及
在第一栅极的两侧形成源结和漏结。
14.如权利要求13所述的方法，后还包括在第一栅极图形的侧壁上由介电层构成的隔离物。
15.如权利要求13所述的方法，其中栅极介电层是氧化物层。
16.如权利要求13所述的方法，其中栅极导电层由掺杂的多晶硅构成。
17.如权利要求13所述的方法，其中作为掩模的封顶绝缘层是由化学蒸发淀积形成的硅介电层。
18.如权利要求13所述的方法，其中源结和漏结由离子植入方法形成。
19.如权利要求11所述的方法，其中步骤(C)包括：
在半导体衬底的整个表面上形成第一中间层绝缘膜；
在第一中间层绝缘膜上形成第一栅极；
在半导体衬底的整个表面上形成第二中间层绝缘膜；
在第二中间层绝缘膜上形成下电极层；
在下电极层上形成由反磁性材料构成的缓冲层；以及
在下电极层和缓冲层上形成下电极图形。
20.如权利要求19所述的方法，其中所述导电层由Al，Ta，Ru，和ALN中的至少一种构成。
21.如权利要求19所述的方法，其中所述缓冲层由IrMn，PtMn，和FeMn中的一种构成。
22.如权利要求11所述的方法，其中在所述步骤(d)，第一磁层是铁磁性材料CoFe，Co，和NiCoFe中之一。
23.如权利要求11所述的方法，其中步骤(e)包括：
在下电极的表面上形成由薄的铝/铪构成的多层膜；以及
通过在所述多层膜中提供氧源，并以预定的处理工艺氧化铝和铪来形成氧化物层。
24.如权利要求23所述的方法，其中多层膜通过物理蒸发淀积形成。
25.如权利要求11所述的方法，其中在步骤(f)，第二磁层由作为铁磁性材料的顺磁性材料(Py(NiFe))构成。
26.如权利要求11所述的方法，其中步骤(e)包括：
在第二磁层上形成用于上电极的金属层；以及
成形所述用于上电极的金属层从而形成上电极。
CNB031044859A 2002-05-29 2003-02-17 磁阻随机存取存储器及其制造方法 Expired - Fee Related CN100440372C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020020029956A KR100829556B1 (ko) 2002-05-29 2002-05-29 자기 저항 램 및 그의 제조방법
KR29956/02 2002-05-29
KR29956/2002 2002-05-29

Publications (2)

Publication Number Publication Date
CN1462036A true CN1462036A (zh) 2003-12-17
CN100440372C CN100440372C (zh) 2008-12-03

Family

ID=29578176

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031044859A Expired - Fee Related CN100440372C (zh) 2002-05-29 2003-02-17 磁阻随机存取存储器及其制造方法

Country Status (4)

Country Link
US (2) US6815784B2 (zh)
JP (1) JP2003347521A (zh)
KR (1) KR100829556B1 (zh)
CN (1) CN100440372C (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100505087C (zh) * 2005-04-22 2009-06-24 台湾积体电路制造股份有限公司 磁性随机处理存储器装置
CN103971726A (zh) * 2013-01-29 2014-08-06 三星电子株式会社 电压辅助的自旋转移力矩磁随机存取存储器写方案
CN106876382A (zh) * 2015-11-16 2017-06-20 台湾积体电路制造股份有限公司 集成电路
CN107591477A (zh) * 2016-07-06 2018-01-16 中电海康集团有限公司 一种改变源极金属连线方向的磁性随机存取存储器
CN107833873A (zh) * 2015-04-20 2018-03-23 江苏时代全芯存储科技有限公司 记忆体结构与其制备方法
CN109817805A (zh) * 2017-11-20 2019-05-28 三星电子株式会社 提供磁性结的方法以及使用该磁性结制造的存储器
CN110010759A (zh) * 2017-11-22 2019-07-12 台湾积体电路制造股份有限公司 磁性随机存取存储器及其制造方法
CN112199041A (zh) * 2020-09-24 2021-01-08 浙江驰拓科技有限公司 存储元件、存储电路、数据存取方法及数据存取装置

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW589753B (en) * 2003-06-03 2004-06-01 Winbond Electronics Corp Resistance random access memory and method for fabricating the same
JP4729661B2 (ja) * 2003-07-11 2011-07-20 奇美電子股▲ふん▼有限公司 ヒロックが無いアルミニウム層及びその形成方法
US7183130B2 (en) * 2003-07-29 2007-02-27 International Business Machines Corporation Magnetic random access memory and method of fabricating thereof
US7029924B2 (en) * 2003-09-05 2006-04-18 Sharp Laboratories Of America, Inc. Buffered-layer memory cell
JP2005150457A (ja) * 2003-11-17 2005-06-09 Toshiba Corp 磁気記憶装置
KR100634501B1 (ko) * 2004-01-29 2006-10-13 삼성전자주식회사 자기 메모리 소자 및 그 제조방법
US7264974B2 (en) * 2004-01-30 2007-09-04 Headway Technologies, Inc. Method for fabricating a low resistance TMR read head
US6960480B1 (en) * 2004-05-19 2005-11-01 Headway Technologies, Inc. Method of forming a magnetic tunneling junction (MTJ) MRAM device and a tunneling magnetoresistive (TMR) read head
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
US7372117B2 (en) * 2004-09-16 2008-05-13 Industrial Technology Research Institute Magneto-resistance transistor and method thereof
JP2006156608A (ja) * 2004-11-29 2006-06-15 Hitachi Ltd 磁気メモリおよびその製造方法
KR100626390B1 (ko) * 2005-02-07 2006-09-20 삼성전자주식회사 자기 메모리 소자 및 그 형성 방법
KR100719345B1 (ko) * 2005-04-18 2007-05-17 삼성전자주식회사 자기 기억 장치의 형성 방법
JP2007027537A (ja) * 2005-07-20 2007-02-01 Sharp Corp 可変抵抗素子を備えた半導体記憶装置
US7777261B2 (en) * 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7859034B2 (en) * 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
US7973349B2 (en) 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US20070246787A1 (en) * 2006-03-29 2007-10-25 Lien-Chang Wang On-plug magnetic tunnel junction devices based on spin torque transfer switching
TWI294192B (en) * 2006-04-06 2008-03-01 Au Optronics Corp Method for manufacturing an organic light-emitting display (oled) with black matrix
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US7851840B2 (en) 2006-09-13 2010-12-14 Grandis Inc. Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
US7957179B2 (en) 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
US7982275B2 (en) * 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
US8053364B2 (en) * 2008-05-01 2011-11-08 Intermolecular, Inc. Closed-loop sputtering controlled to enhance electrical characteristics in deposited layer
US7894248B2 (en) 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US8269203B2 (en) * 2009-07-02 2012-09-18 Actel Corporation Resistive RAM devices for programmable logic devices
US8241944B2 (en) * 2010-07-02 2012-08-14 Micron Technology, Inc. Resistive RAM devices and methods
US9112148B2 (en) 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
US9459835B2 (en) 2014-01-15 2016-10-04 HGST Netherlands B.V. Random number generator by superparamagnetism
US9178144B1 (en) 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US9640584B2 (en) * 2014-10-02 2017-05-02 Kabushiki Kaisha Toshiba Method of manufacturing a magnetoresistive memory device
US9209392B1 (en) 2014-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US9570509B2 (en) 2015-01-29 2017-02-14 Qualcomm Incorporated Magnetic tunnel junction (MTJ) device array
US10270451B2 (en) 2015-12-17 2019-04-23 Microsemi SoC Corporation Low leakage ReRAM FPGA configuration cell
US10147485B2 (en) 2016-09-29 2018-12-04 Microsemi Soc Corp. Circuits and methods for preventing over-programming of ReRAM-based memory cells
WO2018106450A1 (en) 2016-12-09 2018-06-14 Microsemi Soc Corp. Resistive random access memory cell
WO2018118094A1 (en) * 2016-12-23 2018-06-28 Intel Corporation Magnetoelectric spin orbit logic with paramagnets
CN111033624B (zh) 2017-08-11 2023-10-03 美高森美SoC公司 用于对电阻随机存取存储器设备进行编程的电路和方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798963A (en) * 1995-03-31 1998-08-25 Hyundai Electronics Industries Co., Ltd. Integrated circuit static write--read and erase semiconductor memory
WO2000042614A1 (de) * 1999-01-13 2000-07-20 Infineon Technologies Ag Schreib-/lesearchitektur für mram
DE10032271C2 (de) * 2000-07-03 2002-08-01 Infineon Technologies Ag MRAM-Anordnung
KR20020008475A (ko) * 2000-07-20 2002-01-31 경희 터널 자기저항소자의 제조방법
JP2002246567A (ja) * 2001-02-14 2002-08-30 Toshiba Corp 磁気ランダムアクセスメモリ
JP4405103B2 (ja) * 2001-04-20 2010-01-27 株式会社東芝 半導体記憶装置
KR100445064B1 (ko) * 2001-06-30 2004-08-21 주식회사 하이닉스반도체 자기저항식 랜덤 액세스 메모리 제조 방법
KR20030017120A (ko) * 2001-08-24 2003-03-03 송오성 산화탄탈륨을 절연층으로 한 터널자기저항 소자

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100505087C (zh) * 2005-04-22 2009-06-24 台湾积体电路制造股份有限公司 磁性随机处理存储器装置
CN103971726A (zh) * 2013-01-29 2014-08-06 三星电子株式会社 电压辅助的自旋转移力矩磁随机存取存储器写方案
CN103971726B (zh) * 2013-01-29 2018-02-09 三星电子株式会社 电压辅助的自旋转移力矩磁随机存取存储器写方案
CN107833873A (zh) * 2015-04-20 2018-03-23 江苏时代全芯存储科技有限公司 记忆体结构与其制备方法
CN106876382B (zh) * 2015-11-16 2019-11-05 台湾积体电路制造股份有限公司 集成电路
CN106876382A (zh) * 2015-11-16 2017-06-20 台湾积体电路制造股份有限公司 集成电路
CN107591477B (zh) * 2016-07-06 2020-07-17 中电海康集团有限公司 一种改变源极金属连线方向的磁性随机存取存储器
CN107591477A (zh) * 2016-07-06 2018-01-16 中电海康集团有限公司 一种改变源极金属连线方向的磁性随机存取存储器
CN109817805A (zh) * 2017-11-20 2019-05-28 三星电子株式会社 提供磁性结的方法以及使用该磁性结制造的存储器
CN109817805B (zh) * 2017-11-20 2024-01-09 三星电子株式会社 提供磁性结的方法以及使用该磁性结制造的存储器
CN110010759A (zh) * 2017-11-22 2019-07-12 台湾积体电路制造股份有限公司 磁性随机存取存储器及其制造方法
CN110010759B (zh) * 2017-11-22 2023-04-25 台湾积体电路制造股份有限公司 磁性随机存取存储器及其制造方法
CN112199041A (zh) * 2020-09-24 2021-01-08 浙江驰拓科技有限公司 存储元件、存储电路、数据存取方法及数据存取装置

Also Published As

Publication number Publication date
CN100440372C (zh) 2008-12-03
US6815784B2 (en) 2004-11-09
KR100829556B1 (ko) 2008-05-14
US20050036399A1 (en) 2005-02-17
KR20030092324A (ko) 2003-12-06
US20030222322A1 (en) 2003-12-04
JP2003347521A (ja) 2003-12-05
US7220599B2 (en) 2007-05-22

Similar Documents

Publication Publication Date Title
CN100440372C (zh) 磁阻随机存取存储器及其制造方法
US8878318B2 (en) Structure and method for a MRAM device with an oxygen absorbing cap layer
US9117924B2 (en) Magnetic memory element and method of manufacturing the same
US7045841B2 (en) Oxidation structure/method to fabricate a high-performance magnetic tunneling junction MRAM
US11563169B2 (en) Magnetic tunnel junction element and magnetic memory
US20160197268A1 (en) Magnetoresistive effect element, manufacturing method of magnetoresistive effect element, and magnetic memory
US20090085058A1 (en) Electronic device including a magneto-resistive memory device and a process for forming the electronic device
US9252357B2 (en) Magnetoresistive element
US11925125B2 (en) High retention storage layer using ultra-low RA MgO process in perpendicular magnetic tunnel junctions for MRAM devices
CN107845725B (zh) 磁阻元件和磁存储器
KR101738828B1 (ko) 수직자기이방성을 갖는 합금 박막
JP6708832B2 (ja) 磁気トンネル接合
US8836000B1 (en) Bottom-type perpendicular magnetic tunnel junction (pMTJ) element with thermally stable amorphous blocking layers
KR101738829B1 (ko) 수직자기이방성을 갖는 다층 박막
JP2005515625A (ja) 低減された粗さを有する抵抗性メモリ素子
US20170263680A1 (en) Magnetoresistive memory device and manufacturing method of the same
US9698339B1 (en) Magnetic tunnel junction encapsulation using hydrogenated amorphous semiconductor material
US11302372B2 (en) MTJ stack containing a top magnetic pinned layer having strong perpendicular magnetic anisotropy
US20220246842A1 (en) Method for manufacturing a magnetic random-access memory device using post pillar formation annealing
US11501810B2 (en) Amorphous spin diffusion layer for modified double magnetic tunnel junction structure
US20240057483A1 (en) Magnetic memory device and fabrication method thereof
CN113328035B (zh) 半导体结构及其形成方法
TW202236711A (zh) 改良磁通道接面之效能
TW202123499A (zh) 具有資料保存功能的磁性穿隧接面堆疊
CN1558446A (zh) 改善导电路径电阻之方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081203

Termination date: 20100217