CN103971726A - 电压辅助的自旋转移力矩磁随机存取存储器写方案 - Google Patents

电压辅助的自旋转移力矩磁随机存取存储器写方案 Download PDF

Info

Publication number
CN103971726A
CN103971726A CN201410042855.0A CN201410042855A CN103971726A CN 103971726 A CN103971726 A CN 103971726A CN 201410042855 A CN201410042855 A CN 201410042855A CN 103971726 A CN103971726 A CN 103971726A
Authority
CN
China
Prior art keywords
electrode
bit line
wire
insulation course
free layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410042855.0A
Other languages
English (en)
Other versions
CN103971726B (zh
Inventor
A.E.昂
V.尼基廷
M.T.克朗比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103971726A publication Critical patent/CN103971726A/zh
Application granted granted Critical
Publication of CN103971726B publication Critical patent/CN103971726B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及电压辅助的自旋转移力矩磁随机存取存储器写方案。实施例包括用于半导体存储器件的三端头磁元件。所述磁元件包括：参考层；自由层；布置在所述参考层与所述自由层之间的阻挡层；第一电极；布置在所述电极与所述自由层之间的绝缘层；以及耦接到所述自由层的侧壁的第二电极。

Description

电压辅助的自旋转移力矩磁随机存取存储器写方案
技术领域
本申请涉及磁存储器。
背景技术
磁存储器，具体来说，磁随机存取存储器（MRAM），已经由于其在操作期间的高读/写速度、杰出的耐用性、非易失性和低功耗的潜力而受到日益增长的关注。MRAM能够利用磁性材料作为信息记录介质来存储信息。一种类型的MRAM是自旋转移力矩随机存取存储器（spin transfer torquerandom access memory，STT-RAM）。STT-RAM利用磁元件，该磁元件至少部分地由流过磁元件的电流写入。
磁隧道结（magnetic tunneling junction，MTJ）可被用于传统的STT-RAM。传统MTJ通常形成在底部接触上，使用（多个）种子层并且包括例如反铁磁（AFM）层的钉扎层、被钉扎的层（或者参考层）、隧穿阻挡层、自由层和覆盖层（capping layer）。顶部接触被布置为电连接到自由层。顶部接触和底部接触形成双端头磁元件，其耦接在诸如位线和源极线和/或选择晶体管的控制线之间。
发明内容
实施例包括用于半导体器件的磁元件，包括：参考层；自由层；布置在所述参考层与所述自由层之间的阻挡层；第一电极；布置在所述电极与所述自由层之间的绝缘层；以及耦接到所述自由层的侧壁的第二电极。
另一实施例包括用于半导体器件的存储单元，包括：磁元件，其包括自由层、耦接到所述自由层的侧壁第一电极、第二电极、和第三电极，其中第一电极基本上与第三电极绝缘；位线，耦接到第一电极；源极线，耦接到第二电极；以及电压线，耦接到第三电极。
另一实施例包括一种将数据写到半导体器件的方法，包括：施加电压到磁存储单元的电压线与位线之间；以及施加电压到所述磁存储单元的源极线与所述位线之间。
另一实施例包括从半导体器件读数据的方法，包括：将与存储单元关联的电压线和位线预充电到相应预充电电压；施加电压到与所述存储单元关联的源极线与所述位线之间；以及感测通过所述存储单元的电流。
另一实施例包括一种方法，包括：顺序地形成包括自由层、第一绝缘层和第一电极的磁元件；在第一电极的侧表面上形成第二绝缘层；以及当在第一电极的侧表面上形成第二绝缘层之后形成耦接到所述自由层的第二电极。
附图说明
图1是根据实施例的磁元件的截面图。
图2是示出根据实施例的到磁元件的层的连接的截面图。
图3是示出根据另一实施例的到磁元件的层的连接的截面图。
图4是示出根据实施例的耦接到磁元件的电极的二维俯视图。
图5是示出根据实施例的具有磁元件的存储单元的示意图。
图6是示出根据另一实施例的具有磁元件的存储单元的示意图。
图7至图11是示出根据各种实施例的到磁元件的连接的截面图。
图12是示出根据实施例的具有磁元件的存储单元阵列的示意图。
图13是示出根据另一实施例的具有磁元件的存储单元阵列的示意图。
图14是根据实施例的向磁元件写的时序图。
图15是根据另一实施例的向磁元件写的时序图。
图16是根据实施例的从磁元件读的时序图。
图17和图18是示出根据实施例的存储单元阵列和读/写电路的示意图。
图19和图20是示出根据实施例的电压线发生电路的示意图。
图21至图23是示出根据实施例的读电路的示意图。
图24至图27是示出根据实施例的形成到磁元件的连接的技术的示意图。
图28至图31是示出根据实施例的形成到磁元件的连接的技术的示意图。
图32是根据实施例的能够在其中使用磁元件的电子系统的示意图。
具体实施方式
实施例涉及磁器件中可用的诸如磁存储器的磁元件、使用这样的磁元件的器件和形成这样的磁元件的技术。给出以下描述以便本领域技术人员能够做出和使用本发明，并且在专利申请及其必要条件的背景下提供以下描述。对这里描述的示范性实施例以及一般原理和特征的各种修改能够容易地看出。主要就具体实施方式中提供的特定方法和系统来描述示范性实施例。
然而，所述方法和系统将在其它实施方式下有效地运行。诸如“示范性实施例”、“一个实施例”和“另一实施例”之类的短语可以指代相同或者不同的实施例以及多个实施例。将针对具有特定组件的系统和/或设备描述所述实施例。然而，所述系统和/或设备可以包括比所示更多或者更少的组件，并且可以在组件的布局和类型上进行变化而不脱离本发明的范围。还将在具有特定步骤的具体方法的背景下描述示范性实施例。然而，所述方法和系统对于具有不同和/或附加步骤并且与示范性实施例不一致的不同次序的步骤的其它方法有效地运行，由此，本发明不意在限于所示的实施例，而是将符合与这里描述的原理和特征一致的最广范围。
将在具有某些组件的具体磁元件和磁存储器的背景下描述示范性实施例。本领域普通技术人员将容易地认识到，本发明与具有与本发明不一致的其它和/或附加组件和/或其它特征的磁元件和磁存储器的使用一致。本领域普通技术人员还将容易地认识到，在与衬底具有特定关系的结构的背景下描述所述方法和系统。但是，本领域普通技术人员将容易地认识到，所述方法和系统适合其它结构。此外，本领域普通技术人员将容易地认识到，所述层能够具有其它结构。而且，在具有特定层的磁元件的背景下描述所述方法和系统。但是，本领域普通技术人员将容易地认识到，也可以使用具有不与所述方法和系统一致的附加和/或不同层的磁元件。而且，特定元件被描述为是磁的、铁磁的（ferromagnetic）和亚铁磁的（ferrimagnetic）。如这里所使用的那样，术语“磁的”或“铁磁的”可以包括铁磁的、亚铁磁的或者类似结构。由此，如这里所使用的那样，术语“磁的”或者“铁磁的”包括但是不局限于铁磁和亚铁磁。在单一元件的背景下描述所述方法和系统。但是，本领域普通技术人员将容易地认识到，所述方法和系统符合具有多个元件的磁存储器的使用。
本领域技术人员将理解的是，通常，这里使用的术语并且特别是在所附权利要求（例如，所附权利要求的主体）中使用的术语，通常意谓着“开放性”术语（例如，术语“包括”应当解释为“包括但不限制于”，术语“具有”应当解释为“至少具有”，术语“包含”应当解释为“包含但不限制于”等等）。本领域技术人员还将理解的是，如果引入的权利要求叙述的特定数字是有意指的，那么这样的意指将在权利要求中明确叙述，并且如果不存在这样的叙述则不存在这样的意指。例如，为了帮助理解，所附权利要求可以包含使用介绍性短语“至少一个”和“一个或多个”以引入权利要求叙述。但是，这样的短语的使用不应当被解释为暗示由不定冠词“一”所引入的权利要求叙述被将包含这样的所引入的权利要求叙述的任意具体权利要求限制为仅包含一个这样的叙述的示例，即使是相同的权利要求包括介绍性短语“一个或多个”或者“至少一个”以及诸如“一（a/an）”这样的不定冠词（例如，“一”应当被解释为意指“至少一个”或“一个或多个”）也是如此；对于用于引入权利要求叙述的定冠词的使用同样也是。而且，在使用类似于“至少A、B或C等等其中之一”的惯例的那些实例中，通常这样的结构意味着本领域技术人员应当理解这些惯例的意义（例如，“具有至少A、B或C其中之一的系统”应当包括然而并不限于只具有A、只具有B、只具有C、具有A和B一起、A和C一起、B和C一起和/或A、B和C一起等等的系统）。本领域技术人员还将理解的是，实际上，无论在说明书、权利要求还是附图中存在两个或更多替换术语的任意反意连接词和/或短语应当理解为设想包括其中一个术语、术语二者之一或者两个术语的可能性。例如，短语“A或者B”将理解包括“A”或者“B”或者“A和B”的可能性。
图1是根据实施例的磁元件的截面图。在本实施例中，磁元件100包括参考层102、自由层106、布置在参考层102与自由层106之间的阻挡层104、电极110和布置在电极110与自由层106之间的绝缘层108。
参考层102或者被钉扎层可以是铁磁层。例如，参考层102可以包括钴Co、铁Fe、镍Ni、这些材料的合金等等。尽管没有示出钉扎参考层102的磁性（magnetization）的其它层，但是诸如反铁磁性层这样的层可以根据需要而存在。自由层106可以是类似于参考层102的铁磁层；但是，自由层106可以被配置使得磁化方向可以转换。
阻挡层104可以是具有允许电子隧穿通过阻挡层104的厚度的层。例如，阻挡层104可以包括Al2O3、MgO、AlN、Ta2O5、SiO2、HfO2、ZrO2、MgF2、CaF2等等之类。
绝缘层108被配置为基本上绝缘电极110与自由层106之间的连接。可以当作绝缘体的任意材料可以用作绝缘层108。绝缘层108可以是类似于阻挡层104的MgO、SiO2材料，或者是可以被沉积并且基本上无缺陷（诸如针孔或者其它漏电流的源）的任意其它绝缘材料。例如，在MgO可以用作阻挡层104并且可以在特定厚度处导电的同时，在更大厚度处，MgO可以用作绝缘层108。在一些实施例中，绝缘层108的厚度可以是大约1nm到大约100nm之间。在其它实施例中，绝缘层的厚度可以是大约1nm到大约10nm之间。
在实施例中，可以基于期望的施加的电场选择绝缘层108的厚度。例如，如果期望的电场是从大约0.01V/nm到0.1V/nm并且将使用的电压是从大约0.1V到1V，则绝缘层108的厚度可以是大约10nm。
电极110可以由任意导电材料形成。例如，电极110可以是Ta、Ti、W、Al或者其它类似材料。在一些实施例中，可以使用具有相对较低工作功能的材料。如下面将更加详细的描述的那样，在一些实施例中，可以使用比用于自由层106、阻挡层104等等之类的材料更加容易氧化的材料。
如下面将更加详细的那样，使用电极110，可以将电场施加到自由层106。所述电场可以改变磁元件100的矫顽磁性（magnetic coercivity）。结果，写操作可以使用更小电流和/或具有更低误差比率，并且读操作可以降低在读的同时状态伪改变的可能性。
图2是示出根据实施例的到磁元件的层的连接的剖视图。在本实施例中，磁元件200包括类似于参考层102、阻挡层104、自由层106、绝缘层108和电极110的参考层202、阻挡层204、自由层206、绝缘层208和电极210。在实施例中，电极210可以由导电材料形成，该导电材料能够被氧化以形成例如图26中所示的实质的氧化物覆盖层，而自由层206主要是惰性的。换句话说，电极210的顶部和侧部可以被充分氧化以形成覆盖电极210的上表面和侧表面的氧化物覆盖层1252，而自由层206基本上不被氧化以使得电极212可以与其电耦接，如将在下面更加详细的说明的。结果，自由层206（和绝缘层208）可以在形成氧化物覆盖层1252之后保持期望的属性。
磁元件200包括电极212。电极212可以是类似于电极210的导电材料；但是，电极210和电极212不需要是相同的材料。
电极212被耦接到自由层206。在本实施例中，电极212耦接到自由层206的侧壁（sidewall）。电极212电耦接到自由层206。
但是，绝缘层216被布置在电极210的侧壁上。绝缘层216也可以布置在绝缘层208的侧壁上。绝缘层216暴露自由层206的至少一部分。也就是说，绝缘层216不覆盖自由层206的至少一部分。在本实施例中，绝缘层216暴露自由层206的侧壁214。结果，电极212基本上与电极210绝缘。因此，通过在电极210与电极212之间施加电压，可以将电场施加到自由层206。结果，可以改变磁元件200的矫顽磁性。
磁元件200也可以包括第三电极218。第三电极218耦接到参考层202。尽管第三电极218被示出为直接耦接到参考层202，但是其它居间层可以布置在第三电极218与参考层202之间。
图3是示出根据另一实施例的到磁元件的层的连接的截面图。在本实施例中，磁元件300包括类似于参考层202、阻挡层204、自由层206、绝缘层208、电极210、电极212、侧壁214和电极218的参考层302、阻挡层304、自由层306、绝缘层308、电极310、电极312、侧壁314和电极318。
在本实施例中，电极312耦接到自由层306的上表面320。例如，电极310、绝缘层308和绝缘层316可以具有小于自由层306的相应维度的维度。结果，上表面320可以被绝缘层316暴露。电极312可以在暴露的上表面320上形成。
在本申请中，本申请的实施例之一的一些特征也可以用在其它实施例中。例如，因为如图3所示，电极312也可以形成在暴露的上表面320上以便耦接到暴露的上表面320，所以在其它实施例中自由层的上表面的一部分也可以被暴露以使得电极或者位线可以接触自由层的上表面的该部分。
图4是示出根据实施例的耦接到磁元件的电极的二维俯视图。在本实施例中，电极412可以类似于上面描述的电极212和/或312。电极412包括开口422。尽管被示出为圆形开口，但是开口422可以采用任意形状。
绝缘层408可以类似于上面描述的绝缘层208和/或308。绝缘层408被布置在开口422中。因此，自由层406的一部分被暴露。这里，为了简要起见，未示出类似于绝缘层216和/或316的绝缘层；但是，这样的绝缘层可以布置在绝缘层408与开口422的边缘之间。
图5是示出根据实施例的具有磁元件的存储单元的示意图。在本实施例中，存储单元500包括磁元件530。磁元件530包括三个电极532、534和536。电极532可以是磁元件530的电极。电极534耦接到磁元件530的自由层。电极536是磁元件530的另一电极。
上面描述的图2的磁元件将用作磁元件530的示例。参考图2和图5，电极532是电极210，电极534是电极212，而且电极536是电极218。尽管已经相对于特定层描述了电极532、534和536，但是电极532、534和536可以耦接到分别电连接到电极210、电极212和电极218的其它层。
存储单元500包括耦接到电极534的位线542、耦接到电极536的源极线540和耦接到电极532的电压线538。电压线538通过电极536耦接到绝缘层208。因此，电压线538与位线542之间的电压差可被用于创建自由层206中的电场。
位线542通过电极534耦接到磁元件530的自由层206。在实施例中，电极212可以形成位线542的一部分。
源极线540通过电极536耦接到电极218。因此，可以使用电压线538、位线542和源极线540存取磁元件530。
图6是示出根据另一实施例的具有磁元件的存储单元的示意图。在本实施例中，磁元件630、电极632、电极634、电极636、源极线640和位线642类似于上面描述的磁元件530、电极532、电极534、电极536、源极线540和位线542。
但是，在本实施例中，诸如晶体管这样的开关器件644耦接在源极线640与电极636之间。字线646耦接到开关器件644。开关器件644响应于字线646上的信号。
尽管上面已经将电压线、位线和源极线描述为耦接到磁元件530和630的相应电极，但是电极可以形成相应电压线、位线和源极线的一部分。使用位线作为示例，图4的电极412可以是相应位线的一部分。由此，位线当作每个磁元件的自由层与其耦接的电极。
图7至图11是示出根据各种实施例的到磁元件的连接的截面图。
在图7中示出的实施例中，磁元件700包括类似于参考层202、阻挡层204、具有侧壁214的自由层206、绝缘层208、电极210和电极218的参考层702、阻挡层704、具有侧壁714的自由层706、绝缘层708、电极710和电极718。这里，位线712当作电极212。因为位线712可以耦接到多个磁元件，所以位线712可以当作那些磁元件中的每一个的电极。因此，可以使用但是不需要使用单独的电极。电压线738可以形成在电极710上。这里，电压线738基本上垂直于位线712延伸。
在图8中示出的实施例中，磁元件800包括类似于参考层702、阻挡层704、具有侧壁714的自由层706、绝缘层708、电极710、位线712、电极718和电压线738的参考层802、阻挡层804、具有侧壁814的自由层806、绝缘层808、电极810、位线812、电极818和电压线838。这里，电压线838基本上垂直于位线812延伸。
在图9中示出的实施例中，磁元件900包括类似于参考层702、阻挡层704、具有侧壁714的自由层706、绝缘层708、电极710、位线712、电极718和电压线738的参考层902、阻挡层904、具有侧壁914的自由层906、绝缘层908、电极910、位线912、电极918和电压线938。
在本实施例中，电极918耦接到源极线942。源极线942基本上垂直于位线912和电压线938的延伸。
在图10中示出的实施例中，磁元件1000包括类似于参考层702、阻挡层704、具有侧壁714的自由层706、绝缘层708、电极710、位线712、电极718和电压线738的参考层1002、阻挡层1004、具有侧壁1014的自由层1006、绝缘层1008、电极1010、位线1012、电极1018和电压线1038。这里，电极1018延伸至晶体管1044。字线1046可以耦接到晶体管1044的栅极。源极线接触1050将源极线1040耦接到晶体管1044。尽管源极线1040和电极1018被示出为处于相同的平面，但是源极线1040和电极1018彼此绝缘以使得晶体管1044可以响应于字线1046上的信号选择性地耦接源极线1040和电极1018。
在图11中示出的实施例中，磁元件1100包括类似于参考层1002、阻挡层1004、自由层1006、绝缘层1008、电极1010、位线1012、侧壁1014、电极1018、电压线1038、源极线1040、晶体管1044、字线1046和源极线接触1050的参考层1102、阻挡层1104、自由层1106、绝缘层1108、电极1110、位线1112、侧壁1114、电极1118、电压线1138、源极线1140、晶体管1144、字线1146和源极线接触1150。这里，电压线1138和源极线1140基本上垂直于位线1112。
尽管到磁元件的连接的以上实施例已经使用了图2的结构作为示例，但是可以对其它磁元件做出类似的连接。例如，可以对图3的磁元件或者其它类似的磁元件做出类似的连接。
图12是示出根据实施例的具有磁元件的存储单元阵列的示意图。在本实施例中，磁元件ME类似于上面描述的图6的磁元件600。参考图6和图12，磁元件ME以阵列布置。每个磁元件ME耦接到电压线VL1至VLn、位线BL1至BLn和源极线SL1至SLn中的相应一个。磁元件ME每个通过相应开关器件644耦接到相应源极线SL。字线WL1至WLm耦接到相应磁元件ME的开关器件644。
图13是示出根据另一实施例的具有磁元件的存储单元阵列的示意图。在本实施例中，类似于图5的存储单元500的存储单元以阵列布置。参考图5和图13，每个磁元件耦接到电压线VL1至VLn、位线BL1至BLn和源极线SL1至SLn中的相应线。
行选择电路1302布置在全局电压线GVL和全局位线GBL与电压线VL和位线BL的相应对之间。行选择电路1302被配置为响应行选择信号R1至Rn。当被选择时，行选择电路1302被配置为将全局电压线GVL和全局位线GBL分别耦接到所选择的电压线VL和位线BL。在实施例中，行选择电路1302可以包括分别耦接在全局电压线GVL与相应电压线VL之间的、和全局位线GBL与相应位线BL之间的选择晶体管。
列选择晶体管1304布置在源极线SL与感测电路1306之间。列选择晶体管1304每个响应于相应列选择信号C1至Cm。感测电路1306可以包括用于感测存储单元的磁化的状态的电流镜、使能电路、感测放大器等等之类。
读分流晶体管（Read shunt transistors）1308耦接在每一个源极线SL与电压源之间。电压源可以是地、Vbb等等之类。在实施例中，电压源具有基本上类似于感测电路的相应电势的电势。例如，感测电路1306可以包括电流镜，当读时，该电流镜耦接在选择的源极线SL与地之间。因此，读分流晶体管1308可以耦接在地与相应源极线SL之间。
读分流晶体管1308响应于读分流信号RS1至RSm。在实施例中，读分流信号RS在写周期期间被禁用。在读周期期间，当相应源极线SL耦接到没有正在被读的存储元件ME时，读分流信号RS使能分流晶体管1308。耦接到与正在读的存储元件ME关联的源极线SL的读分流信号RS被禁用。因此，相应的读绝缘晶体管1308被禁用。如下面将更加详细地描述的那样，响应于预充电信号的预充电晶体管也可以耦接到源极线SL。但是，将在不同时间使能这样的预充电信号和读分流信号RS。
因此，如果无法基本消除的话，则可以降低通过未选择的存储元件ME的漏电流。尽管电流可以流经耦接到所选择的位线BL的未选择的存储元件ME，但是电流不流经耦接到未选择的源极线SL的读预充电晶体管1308。也就是说，电流基本上不通过附加存储元件ME从未选择的源极线SL泄漏到所选择的源极线SL。结果，漏电流对感测到的电流的影响被降低。
尽管已经描述了图12和图13的阵列作为二维阵列，但是所述阵列也可以是具有相应电压线VL、位线BL和源极线SL的磁元件ME的三维阵列。而且，利用适当的路由电路（routing circuitry），图12或者图13的阵列可以布置在分层结构的存储体中。
图14是示出根据实施例的向磁元件写的时序图。图5的存储单元500被用作参考的示例。参考图5和图9，在本实施例中，对于写1来说，电压线VL被设置为1V，位线BL被设置为0V，源极线SL被设置为1V。结果，电压差既被施加在电压线VL与位线BL之间又被施加在以及位线BL与源极线SL之间。这里，1V的电压差被施加在电压线VL与位线BL之间以及-1V的电压差在位线BL与源极线SL之间。
对于写0来说，电压线VL被设置为2V，位线BL被设置为1V，源极线SL被设置为0V。电压线VL上的不同电压仍导致在电压线VL与位线BL之间施加1V电压差。1V的电压差被施加在位线BL与源极线SL之间。换句话说，当写1或者0时正电压差被施加在电压线VL与位线BL之间，而位线BL与源极线SL之间的电压差基于将被写的数据而改变极性。
如上所述，当电压被施加于电压线VL时，可以在磁元件ME的自由层生成电场。利用第一极性的电场，可以降低矫顽磁性。当写1或者0时电压线VL与位线BL之间的1V电压差降低矫顽磁性。因此，可以降低向磁元件ME写所需的电流量。
在实施例中，可以分阶段地执行将电压线VL充电到2V。例如，如虚线所示，当写0时，电压线VL可以首先被充电到1V，然后被充电到2V。可以使用外部电源执行充电到1V，而可以使用内部的升压电源执行随后的充电到2V。因此，可以降低当生成升压电源时变换效率的影响。
尽管0V、1V和2V已经用作示例，但是所述电压可以是不同的。例如，在实施例中，电压可以是Vbb、地、Vdd、Vpp等等之类。无论特定电压是什么，施加的电场都可以降低用于向磁元件ME写的电流。虽然当写1或者0时电压线VL与位线BL之间的电压差被描述为1V的单一电压差，但是在电压差具有足够大的幅度以实现将矫顽磁性降低期望的水平的同时，电压差可以具有不同幅度而且针对每个状态也可以是不同的。
此外，尽管1和0被描述为将被写的数据的状态，但是状态的名称可以是不同的。
图15是根据另一实施例的向磁元件写的时序图。图5的存储单元500再次被用作参考的示例。参考图5和图10，电压线VL、位线BL和源极线SL可以被预充电到相应预充电电压。在本实施例中，电压线VL、位线BL和源极线SL可以被预充电到1V。但是，在其它实施例中，电压线VL、位线BL和源极线SL中的一个或多个可以被预充电到不同电压。
在本实施例中，当写1时，位线BL被放电到0V。因为源极线SL和电压线VL被预充电到1V，所以位线BL的放电导致位线BL与电压线VL之间以及位线BL与源极线SL之间的电压差。
当写0时，源极线SL被放电到0V并且电压线VL被充电到2V。因此，具有类似于当写1时的电压差的极性的电压差被施加在电压线VL与位线BL之间，而对于位线BL与源极线SL之间的电压差，极性被反向。
在实施例中，电压线VL、位线BL和源极线SL可以被预充电到不同电压。例如，在图14中，电压线VL被预充电到0V而位线BL和源极线SL被预充电到1V。电压线VL、位线BL和源极线SL可以根据期望被预充电到不同电压或者相似电压。
图16是根据实施例的从磁元件读的时序图。图5的存储单元500再次被用作参考的示例。参考图5和图11，在本实施例中，电压线VL和位线BL被预充电。电压线VL被预充电到0V并且位线BL被预充电到1V。源极线SL可以被预充电到1V。
为了读磁元件ME的状态，电压差被施加在源极线SL与位线BL之间。通过存储单元的电流可以被感测以检测磁元件ME的状态。
基于电压线VL上的电压，与上面描述的写时的正电压相反，在本实施例中，-1V的负电压差被施加在电压线VL与位线BL之间。结果，不是矫顽磁性降低，而是矫顽磁性升高。因此，在读操作期间状态改变的概率降低。尽管上面已经描述了-1V的负电压差，但是电压线VL与位线BL之间的电压差可以具有不同幅度以实现矫顽磁性的期望的增加量。
尽管已经描述电压线VL上的电压小于位线BL上的电压，但是电压线VL上的电压可以基本上与位线BL上的电压相同。例如，电压线VL上的电压可以是1V，如虚线所示。
尽管已经相对于图5的磁元件ME描述了读和写，但是这样的读和写可以视情况通过选择晶体管执行。例如，上面描述的电压可以通过图6的开关器件644、图13的列选择晶体管804和行选择电路802等等之类施加。
在实施例中，电压线VL、位线BL和源极线SL可以像在写操作之前那样在读操作之前被预充电到基本相同的电平。在相应操作期间，电压线VL、位线BL和源极线SL可以根据需要改变为不同的电平。
图17和图18是示出根据实施例的存储单元阵列和读/写电路的示意图。本实施例类似于图12的存储单元阵列。预充电晶体管1702耦接到源极线SL、位线BL和电压线VL。预充电晶体管1702响应于预充电信号PRE。可以在读/写周期之前和/或之后使能预充电信号PRE。例如，在图14-16的时序图中，在适当的控制信号被使能以在位线BL、源极线SL、电压线VL等等之类上生成期望的电压的时间之前和/或之后使能预充电信号。
如所示的那样，当预充电信号PRE被使能时，源极线SL和位线BL耦接到地而电压线VL耦接到Vbb。但是，在其它实施例中，预充电晶体管1702可以耦接到不同电压源以实现期望的预充电电平。
列选择晶体管1704耦接在源极线SL与中间源极线ISL之间、位线BL与中间位线IBL之间、电压线VL与中间电压线IVL之间。
图18示出根据实施例的、用于图17的存储单元阵列的读/写电路。写驱动器1802的数据输入D和使能输入EN响应于全局数据写信号GDW和写使能信号ENW。源极线输出SL和位线输出BL分别耦接到中间源极线ISL和中间位线IBL。
图19和图20是示出根据实施例的电压线发生电路的示意图。在图19中，写数据DW和写使能ENW被组合以生成写0信号WR0\和写1信号WR1\。在图20中，写信号WR0\和WR1\以及写使能ENW被用于生成全局电压线信号GVL。具体来说，在写操作期间，如果将被写的数据是0，则全局电压线信号GVL可以被拉至Vdd。如果将被写的数据是1，则全局电压线信号GVL可以被拉至Vpp。在写使能ENW被禁用时的读操作期间，全局电压线信号GVL可以被拉至Vbb。
尽管已经在上面相对于特定存储架构描述了各种时序图和电路，但是在一些实施例中信号的时序和电路可以基本上类似而无论存储架构如何。例如，上面描述的时序图可以被施加于图12、图13、图17、图21等等之类中所示的存储架构之一或者全部。
图21至图22是示出根据实施例的读电路的示意图。在图21中，读分流晶体管2108响应于读使能信号ENR。如果不发生读操作，（即，读使能信号ENR高），则读分流晶体管2108被禁用。在读操作期间，对于耦接到未选择的列（即，具有较低的列选择信号Cm的列）的读分流晶体管2108来说，读分流晶体管2108被使能。对于耦接到选择的列（即，具有较高的列选择信号Cm的列）的读分流晶体管2108来说，读分流晶体管2108被禁用。对于选择的列来说，诸如列C2，该列耦被接到电流镜和感测放大器，以生成读数据DR。图21中示出的存储单元阵列可以具有类似于图17的预充电晶体管1708的预充电晶体管，但是，为了简要而省略了这样的元件。
图22是与读分流晶体管关联的电路的示例。在本实施例中，晶体管2202、2204和2206可以将关联的反相的列使能信号C0\至C3\与读使能信号ENR组合以如上所述使能或者禁用分流路径。而且，晶体管2202、2204和2206可以形成与用于未选择的列的电流镜2208基本上类似的负载。此外，在本实施例中，单个电流镜2208和感测放大器SA耦接到多个列。尽管示出了耦接到单个电流镜2208和感测放大器SA的三列，但是任意数量的列可以耦接到电流镜2208和感测放大器SA。因此，因为可以降低读电路的量，所以可以缩小管芯区域。图23是感测放大器电路的示例，该感测放大器电路被配置为将输入电流IBL与参考电流IREF比较以生成读数据DR。
图24至图27是示出根据实施例的形成到磁元件的连接的技术的示意图。在本实施例中，在图24中，形成磁元件2400的自由层2406、绝缘层2408和电极2410。例如，各层可以沉积、图案化（patterned）、刻蚀等等之类以形成磁元件2400的结构。为了简明起见，没有示出在自由层2406下面的层。填充层2450可以是介电层，诸如SiN或者氧化物。填充层2450沉积在磁元件2400上。
在图25中，填充层2450被去除以暴露自由层2406。尽管填充层2450被示出为被去除到高于自由层2406的底部表面的水平，但是填充层2450可以被去除到一定水平以使得绝缘层保持在填充层2450的上表面与自由层2406之下的基底层（underlying layer）之间。这样的绝缘层可以是填充层2450、先前形成的绝缘层等等之类。
在图26中，电极2410被氧化，形成氧化物覆盖层2452。氧化可以通过等离子体氧化、热氧化等等之类执行。尽管自由层2406也被暴露，但是相对于氧化，自由层2406可以是相对惰性的。例如，可以选择材料和处理参数以使得电极2410氧化足够量同时自由层2406基本上不氧化。
在另一实施例中，可以通过填充层2450或者其它层来保护自由层2406不被氧化。一个或多个层可以被去除以使得填充层2450暴露自由层2406。
在图25中，在氧化之后，第二电极2412可以形成在填充层2450上。第二电极2412耦接到自由层2406。具体来说，第二电极2412耦接到自由层2406的侧壁。尽管如上所述第二电极2412被描述为耦接到自由层2406的侧壁，但是第一电极2410和绝缘层2408可以被形成以使得自由层2406的上表面也被暴露。因此，第二电极2412也可以接触自由层2406的上表面。第一电极2410和第二电极2412被氧化物层2452分隔。也就是说，即使第二电极2412在氧化之前接触到第一电极2410，在第一电极2412上形成的氧化物覆盖层2452也将剩余的第一电极2412与第二电极2412绝缘。因此，电压差可以施加在第一电极2410与第二电极2412之间以在自由层2406中创建电场，如上所述。
图28至图31是示出根据实施例的形成到磁元件的连接的技术的示意图。在本实施例中，自由层2806、绝缘层2808、电极2810和填充层2850类似于上面描述的自由层2406、绝缘层2408、电极2410和填充层2450。相应结构可以与相对于图24描述的类似地形成。
但是，在本实施例中，填充层2850被去除到低于绝缘层2808的上表面的水平。诸如氧化物层这样的绝缘层2852形成在电极2810上，至少延伸到填充层2850。在本实施例中，绝缘层2852延伸跨过（acroos）填充层2850；但是，在其它实施例中，绝缘层2852可以延伸到（to）填充层2850。在其它实施例中，绝缘层2852可以使用诸如原子层沉积（ALD）处理的沉积处理来形成。
在图29中，绝缘层2852被各向异性（anisotropically）刻蚀。例如，可以通过例如反应离子蚀刻（reactive ion etching）来刻蚀绝缘层2852。结果，延伸跨过填充层2850的绝缘层2852的一些部分被去除，暴露填充层2850。但是，绝缘层2852的一些部分至少保持在电极2810上。具体来说，绝缘层2852的一些部分保持在电极2810的侧壁上。尽管绝缘层2852示出为保持在电极2810的上表面上，但是也可以通过各向异性刻蚀来去除这样的部分。
在图30中，在各向异性刻蚀第二绝缘层2852之后填充层2850的至少一部分被去除以暴露自由层2806。因此，布置在自由层2806的侧壁上的填充层2850被去除，暴露自由层2806的侧壁。
在图31中，第二电极2812被形成为耦接到自由层2806。具体来说，第二电极2812可以形成到自由层2806的电连接。但是，绝缘层2852布置在第一电极2810与第二电极2812之间。因此，如上所述，电压差可以施加在第一电极2810与第二电极2812之间以使得在自由层2806中创建电场。
在实施例中，一旦第二电极——诸如图25的第二电极2412或者图31的第二电极2812——被形成，就可以执行随后处理以进行到相应第一电极2410或者2810的连接。例如，可以执行随后的填充、图案化、刻蚀、抛光等等之类以进行这样的连接。
如上所述，诸如绝缘层2452和2852这样的绝缘层可以分别形成在第一电极2410和2810的侧表面上。因此，当第二电极2412或者2812形成时，第二电极2412或者2812与相应电极2410和2810绝缘。尽管沉积层的氧化和图案化已经用作示例，但是在第一电极与第二电极之间的绝缘层的形成可以使用其它处理来形成以使得第一电极与第二电极绝缘。
图32是根据实施例的能够在其中使用磁元件的电子系统的示意图。电子系统3200可以用于各种各样电子设备，诸如计算机（包括但不限于便携式笔记本计算机、超移动计算机（UMPC）、平板计算机、服务器、工作站）、移动电信设备、卫星、机顶盒、电视等等。例如，电子系统3200可以包括存储系统3212、处理器3214、RAM3216和用户接口3218，其可以使用总线3220执行数据通信。存储系统3212可以包括如上所述的磁元件、存储单元、存储阵列等等之类。
处理器3214可以是微处理器或者移动处理器（AP）。处理器3214可以具有处理器核（未示出），其可以包括浮动点单元（FPU）、算术逻辑单元（ALU）、图形处理单元（GPU）和数字信号处理核（DSP核）或者其任意组合。处理器3214可以执行程序和控制电子系统3200。
RAM3216可以用作处理器3214的运行存储器。例如，处理器3214或者RAM3216可以包括根据上面描述的示例实施例的磁元件。可替换地，处理器3214和RAM3216可以封装在单个封装体中。
用户接口3218可以用于向电子系统3200输入数据/从电子系统3200输出数据。存储系统3212可以存储用于操作处理器3214的代码、由处理器3214处理的数据或者外部输入数据。存储系统3212可以包括控制器和存储器。
贯穿本说明书，对“一个实施例”或“实施例”的引用指的是结合该实施例描述的特定特征、结构或者特性包括在本发明的至少一个实施例中。
因此，贯穿说明书在各个位置出现短语“在一个实施例中”或者“在实施例中”并不一定全都指代相同的实施例。此外，特定特征、结构或者特性可以在一个或多个实施例中以任意适合的方式组合。
已经描述了各种磁元件结构、存储单元以及用于提供磁元件和使用磁元件制作的存储单元的方法和系统。
尽管已经依照示范性实施例描述了所述结构、方法和系统，但是本领域普通技术人员将容易地认识到，对所公开的实施例可以进行许多变化，并且因此任意变化应当被认为是这里公开的装置、方法和系统的精神和范围内。因此，本领域普通技术人员可以进行许多修改，而不脱离所附权利要求的精神和范围。

Claims (38)

1.一种用于半导体器件的磁元件，包括：
参考层；
自由层；
阻挡层，布置在所述参考层与所述自由层之间；
第一电极；
绝缘层，布置在所述电极与所述自由层之间；以及
第二电极，耦接到所述自由层的侧壁。
2.如权利要求1所述的磁元件，其中：
第二电极包括开口；以及
所述绝缘层布置在所述开口中。
3.如权利要求1所述的磁元件，其中，所述绝缘层是氧化物层。
4.如权利要求1所述的磁元件，还包括第二绝缘层，布置在第一电极的侧壁上并且暴露所述自由层的至少一部分。
5.如权利要求4所述的磁元件，其中，第二绝缘层布置在所述自由层的上表面上并且暴露所述自由层的侧壁。
6.如权利要求4所述的磁元件，其中：
所述自由层的上表面的一部分被暴露；以及
第二电极接触所述自由层的上表面的所述部分。
7.如权利要求1所述的磁元件，其中，第二电极是位线。
8.如权利要求1所述的磁元件，还包括耦接到所述参考层的第三电极。
9.一种用于半导体器件的存储单元，包括：
磁元件，包括：
自由层；
第一电极，耦接到所述自由层的侧壁；
第二电极；以及
第三电极，其中第一电极与第三电极绝缘；
位线，耦接到第一电极；
源极线，耦接到第二电极；以及
电压线，耦接到第三电极。
10.如权利要求9所述的存储单元，其中，所述位线是第一电极。
11.如权利要求9所述的存储单元，还包括耦接在所述源极线与第二电极之间的开关器件。
12.如权利要求11所述的存储单元，还包括耦接到所述开关器件的字线。
13.如权利要求9所述的存储单元，还包括：
列选择晶体管，耦接到所述源极线；以及
读分流晶体管，耦接在所述源极线与电压源之间。
14.如权利要求9所述的存储单元，还包括：
全局电压线；
全局位线；以及
行选择电路，耦接在所述全局电压线与所述电压线之间、以及所述全局位线与所述位线之间；
其中，所述行选择电路被配置为响应于行选择信号，选择性地将所述全局电压线耦接到所述电压线、以及选择性地将所述全局位线耦接到所述位线。
15.一种将数据写到半导体器件的方法，包括：
施加电压差到磁存储单元的电压线与位线之间；以及
施加电压差到所述磁存储单元的源极线与所述位线之间。
16.如权利要求15所述的方法，还包括预充电所述电压线、所述位线和所述源极线到相应预充电电压。
17.如权利要求16所述的方法，还包括将所述位线放电。
18.如权利要求16所述的方法，还包括：
将所述源极线放电；以及
将所述电压线充电。
19.如权利要求15所述的方法，还包括：
当将要写的数据是第一状态时，将所述电压线充电到第一电平；以及
当将要写的数据是第二状态时，将所述电压线充电到第二电平；
其中，第一电平和第二电平是不同的。
20.如权利要求16所述的方法，其中施加到所述电压线与所述位线之间的电压差的极性与在读操作期间施加到所述电压线与所述位线之间的电压差的极性相反。
21.一种从半导体器件读数据的方法，包括：
预充电与存储单元关联的电压线和位线到相应预充电电压；
施加电压差到与所述存储单元关联的源极线与所述位线之间；以及
感测通过所述存储单元的电流。
22.如权利要求21所述的方法，其中，预充电所述电压线包括预充电所述电压线到小于所述位线的预充电电压的预充电电压。
23.如权利要求22所述的方法，其中，所述电压线与所述位线之间的电压差的极性与在写操作期间所述电压线与所述位线之间的电压差的极性相反。
24.如权利要求21所述的方法，其中，预充电所述电压线和所述位线包括将所述电压线和所述位线预充电到相同的电压。
25.如权利要求21所述的方法，还包括：当感测到通过所述存储单元的电流时将未选择的源极线耦接到电压电势。
26.一种方法，包括：
顺序地形成包括自由层、第一绝缘层和第一电极的磁元件；
在第一电极的侧表面上形成第二绝缘层；以及
当在第一电极的侧表面上形成第二绝缘层之后，形成耦接到所述自由层的第二电极。
27.如权利要求26所述的方法，其中形成第二绝缘层包括氧化第一电极的侧表面。
28.如权利要求26所述的方法，其中形成所述绝缘层包括在第一电极的侧表面上执行原子层沉积处理。
29.如权利要求26所述的方法，其中形成第二电极包括在第一电极的侧表面上沉积与第二绝缘层接触的第二电极。
30.如权利要求26所述的方法，还包括在所述自由层、第一绝缘层和第一电极上方沉积填充层。
31.如权利要求30所述的方法，还包括去除所述填充层以暴露所述自由层的至少一部分。
32.如权利要求26所述的方法，其中形成第二绝缘层包括沉积第二绝缘层，其在第一电极上方延伸到至少第一绝缘层。
33.如权利要求32所述的方法，还包括：
将填充层形成到低于第一绝缘层的上表面的水平；
其中，沉积第二绝缘层包括在所述填充层上方沉积第二绝缘层。
34.如权利要求32所述的方法，还包括各向异性蚀刻第二绝缘层。
35.如权利要求34所述的方法，还包括在各向异性蚀刻第二绝缘层之后暴露所述自由层。
36.一种用于半导体器件的磁元件，包括：
参考层；
自由层；
阻挡层，布置在所述参考层与所述自由层之间；
绝缘层，布置在所述自由层上；以及
第一电极，布置在所述绝缘层上。
37.如权利要求36所述的磁元件，还包括耦接到所述自由层的侧壁的第二电极。
38.如权利要求37所述的磁元件，其中第二电极是用于多个磁元件的位线。
CN201410042855.0A 2013-01-29 2014-01-29 电压辅助的自旋转移力矩磁随机存取存储器写方案 Active CN103971726B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/753,350 2013-01-29
US13/753,350 US8908428B2 (en) 2013-01-29 2013-01-29 Voltage assisted STT-MRAM writing scheme

Publications (2)

Publication Number Publication Date
CN103971726A true CN103971726A (zh) 2014-08-06
CN103971726B CN103971726B (zh) 2018-02-09

Family

ID=51222803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410042855.0A Active CN103971726B (zh) 2013-01-29 2014-01-29 电压辅助的自旋转移力矩磁随机存取存储器写方案

Country Status (4)

Country Link
US (1) US8908428B2 (zh)
KR (1) KR102167002B1 (zh)
CN (1) CN103971726B (zh)
TW (1) TWI622193B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110379917A (zh) * 2019-06-25 2019-10-25 西安交通大学 一种磁多层结构、磁性结器件和磁性随机存储装置及其辅助写入和直接读取方法
CN110418973A (zh) * 2017-06-12 2019-11-05 西部数据技术公司 使用自旋霍尔效应的磁传感器
CN111370438A (zh) * 2018-12-26 2020-07-03 中电海康集团有限公司 磁性存储器阵列

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8553449B2 (en) * 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
KR20140067254A (ko) * 2012-11-26 2014-06-05 삼성전자주식회사 메모리 시스템과 이의 동작 방법
JP6161026B2 (ja) * 2013-03-14 2017-07-12 株式会社東芝 磁気メモリ
KR20150019920A (ko) * 2013-08-16 2015-02-25 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US20170345496A1 (en) * 2016-05-25 2017-11-30 Intel Corporation Asymmetrical write driver for resistive memory
KR101976045B1 (ko) 2016-08-30 2019-05-09 에스케이하이닉스 주식회사 쓰기 동작시 상태 전환 인식이 가능한 자기 저항 메모리 장치 및 이에 있어서 읽기 및 쓰기 동작 방법
US10439133B2 (en) * 2017-03-13 2019-10-08 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction having a low damping hybrid free layer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1462036A (zh) * 2002-05-29 2003-12-17 三星电子株式会社 磁阻随机存取存储器及其制造方法
CN1508805A (zh) * 2002-12-05 2004-06-30 三星电子株式会社 含有输入/输出线对和预充电电路的集成电路器件
CN1591673A (zh) * 2003-08-12 2005-03-09 三星电子株式会社 磁隧道结及包括它的存储器件
US20060227466A1 (en) * 2005-03-25 2006-10-12 Kojiro Yagami Spin-injection magnetoresistance effect element
US20110019465A1 (en) * 2008-09-29 2011-01-27 Seagate Technology Llc Magnetic tunnel junction with compensation element

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399436B1 (ko) * 2001-03-28 2003-09-29 주식회사 하이닉스반도체 마그네틱 램 및 그 형성방법
US8120003B2 (en) * 2005-09-30 2012-02-21 Nxp B.V. Nanowire magnetic random access memory
US8004881B2 (en) * 2007-12-19 2011-08-23 Qualcomm Incorporated Magnetic tunnel junction device with separate read and write paths
US8027206B2 (en) * 2009-01-30 2011-09-27 Qualcomm Incorporated Bit line voltage control in spin transfer torque magnetoresistive random access memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1462036A (zh) * 2002-05-29 2003-12-17 三星电子株式会社 磁阻随机存取存储器及其制造方法
CN1508805A (zh) * 2002-12-05 2004-06-30 三星电子株式会社 含有输入/输出线对和预充电电路的集成电路器件
CN1591673A (zh) * 2003-08-12 2005-03-09 三星电子株式会社 磁隧道结及包括它的存储器件
US20060227466A1 (en) * 2005-03-25 2006-10-12 Kojiro Yagami Spin-injection magnetoresistance effect element
US20110019465A1 (en) * 2008-09-29 2011-01-27 Seagate Technology Llc Magnetic tunnel junction with compensation element

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110418973A (zh) * 2017-06-12 2019-11-05 西部数据技术公司 使用自旋霍尔效应的磁传感器
CN110418973B (zh) * 2017-06-12 2022-04-29 西部数据技术公司 使用自旋霍尔效应的磁传感器
CN111370438A (zh) * 2018-12-26 2020-07-03 中电海康集团有限公司 磁性存储器阵列
CN111370438B (zh) * 2018-12-26 2023-01-31 中电海康集团有限公司 磁性存储器阵列
CN110379917A (zh) * 2019-06-25 2019-10-25 西安交通大学 一种磁多层结构、磁性结器件和磁性随机存储装置及其辅助写入和直接读取方法

Also Published As

Publication number Publication date
KR102167002B1 (ko) 2020-10-19
KR20140096999A (ko) 2014-08-06
CN103971726B (zh) 2018-02-09
US20140211557A1 (en) 2014-07-31
US8908428B2 (en) 2014-12-09
TW201444133A (zh) 2014-11-16
TWI622193B (zh) 2018-04-21

Similar Documents

Publication Publication Date Title
CN103971726A (zh) 电压辅助的自旋转移力矩磁随机存取存储器写方案
US9940989B2 (en) STT-MRAM cell structures
JP6176882B2 (ja) スピンホールｍｔｊデバイスを有するクロスポイントアレイのｍｒａｍ
JP6280195B1 (ja) 磁気メモリ
JP5288529B2 (ja) 磁気メモリ素子
US9324402B2 (en) High density low power GSHE-STT MRAM
US8063460B2 (en) Spin torque magnetic integrated circuits and devices therefor
US7957182B2 (en) Memory cell having nonmagnetic filament contact and methods of operating and fabricating the same
CN1713299B (zh) 磁性存储单元以及制造磁性存储单元的方法
US6864551B2 (en) High density and high programming efficiency MRAM design
US9105831B2 (en) Nonvolatile magnetic element and nonvolatile magnetic device
US7041603B2 (en) Method for producing magnetic memory device
US20170084825A1 (en) Magnetic tunnel junction device and semiconductor memory device
JP2007150205A (ja) 磁気メモリ
JP2004103125A (ja) 磁気ランダムアクセスメモリ
JP2007173597A (ja) 磁気メモリ
CN110890458A (zh) 一种提高磁性随机存储器写入效率的方法
CN100476995C (zh) 基于闭合状磁性多层膜的磁性随机存取存储器及控制方法
JP2005259206A (ja) 磁気連想メモリ及び磁気連想メモリからの情報読み出し方法
JP2003332652A (ja) トンネル磁気抵抗素子の製造方法とトンネル磁気抵抗素子および磁気メモリ装置の製造方法と磁気メモリ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant