CN1713299B - 磁性存储单元以及制造磁性存储单元的方法 - Google Patents
磁性存储单元以及制造磁性存储单元的方法 Download PDFInfo
- Publication number
- CN1713299B CN1713299B CN2005100591712A CN200510059171A CN1713299B CN 1713299 B CN1713299 B CN 1713299B CN 2005100591712 A CN2005100591712 A CN 2005100591712A CN 200510059171 A CN200510059171 A CN 200510059171A CN 1713299 B CN1713299 B CN 1713299B
- Authority
- CN
- China
- Prior art keywords
- magnetic
- concentrates
- sensor elements
- deposition
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
在MRAM单元中,写入电流嵌入在低磁阻材料中,该低磁阻材料以几种方法中的一种来处理,以使得最接近存储元件的材料不能承载磁通,从而建立朝向存储元件集中磁通的马蹄形横截面。
Description
技术领域
本发明一般地涉及微电子电路中的磁性器件,尤其涉及磁性随机存取存储器件的磁场集中器及其形成方法。
背景技术
磁性随机存取存储器(MRAM)是一种非易失性存储技术,其在许多应用中提供优于传统存储器例如动态随机存取存储器(DRAM)和闪速存储器的优点。MRAM器件的速度,与其存储的非易失特性相结合,将最终供“瞬时接通”系统所用,即系统一接通就复活。这节省将启动数据从慢的非易失性存储器传送到能够支持微处理器的较快存储器时所消耗的时间和电功率。
大多数有希望的MRAM器件中的磁性存储元件实现为磁性隧道结(MTJ)。MTJ是具有由薄绝缘隧道势垒隔离的铁磁层的结构。数字信息在存储元件中存储并表示为磁层中磁化矢量的方向。更具体地说,一个磁层(“参考”层)的磁矩是不变或固定,而其他磁层(“自由”层)的磁矩可以在相对于参考层固定磁化方向的平行方向和反向平行方向之间切换。依赖于自由层的状态(平行或反向平行),磁性存储元件表现出两种不同电阻值:平行时的低电阻,和反向平行时的高电阻。因此,电阻值的检测使得MRAM器件能够提供存储在存储元件中的信息。
自由层磁化方向通过足够强以使其重定向而又不够强以影响参考层磁化方向的磁场的使用来调节为平行或反向平行。在常规MRAM器件中,这所谓“写入”磁场通过驱动电流通过片上导线(“写入”导线)来产生。典型地,产生足够切换自由层的磁场需要不期望的大量电流,因为片上导线可能距离磁层有显著的距离,并且所产生磁通的大部分损失到远离磁层的区域。
这种情况的一种改进是通过使用围绕写入导线部分的附加磁膜,以提供将磁通集中在MTJ自由层上的低磁阻通路。可制造性和磁通集中有效性之间的折衷典型地指示,低磁阻通路制成在除了面向MTJ的一侧之外所有侧上围绕写入导线、由高渗透性磁性材料制成的马蹄形(横截面)衬垫。(US 6559511,N.Rizzo,“Narrow Gap Cladding FieldEnhancement for Low Power Programming of a MRAM Device”(MRAM器件低功率编程的窄带隙包层磁场增强))围绕写入导线的磁通因此可以集中,以主要在期望方向上-朝向自由层逃逸。
在微电子电路中物理地实现这种磁性衬垫,特别是位于MTJ薄膜(在那里,马蹄形开口朝下)上面的导线时存在显著的制造复杂性。适合于缩放到小尺寸(深亚微米)的最常用方法包括下面的处理步骤:1)在介电薄膜中刻蚀将嵌入写入导线的沟道,2)沉积磁性衬垫材料以覆盖沟道的侧壁,而不期望覆盖底部,3)非均质地刻蚀衬垫材料以择优地去除沟道底部的衬垫材料,同时保持侧壁衬垫大部分完整,4)使用例如金属镶嵌技术沉积写入导线导体(例如铜)和图案,以及5)用无电镀磁性衬垫材料盖上导线。该序列中最困难的处理是步骤3),非均质地刻蚀以去除沟道底部的衬垫材料而基本上不修改侧壁上的材料。
在另一种应用中(不是在“磁性衬垫”应用中)形成图案或修改某些磁性薄膜而不明确刻蚀的方法最近已经说明。这些包括到磁性材料中的离子注入“Track Width Definition of Giant Magnetoresistive Sensorsby Ion Irradiation,”by Liesl Folks et at.,IEEE Transactions onMagnetics,vol 37,No.4,July 2001,pp 1730-1732(Liesl Folks等人,“由离子照射的巨型磁阻传感器的磁道宽度定义”,IEEE磁学会刊,vol37,No.4,2001年7月,pp 1730-1732),“Localized MagneticModification of Permalloy Using Cr+Ion Implantation,”by Liesl Folkset al.,J.Phys.D:Appl.Phys.,vol 36,November 2003,pp.2601-2604(Liesl Folks等人,“使用Cr+离子注入的坡莫合金的局部磁性修改”J.Phys.D:Appl.Phys.,vol 36,2003年11月,pp.2601-2604)和磁性材料的氧化“Magnetic Tunnel Junction Pattern Technique,”by EugeneChen et al.,J.Appl.Phys.,vol 93,No.10,May 2003,pp.8379-8381(Eugene Chen等人“磁性隧道结图案技术”,J.Appl.Phys.,vol 93,No.10,2003年5月,pp.8379-8381)。这些方法还没有用来在履行磁性衬垫应用中对薄膜形成图案。
行业将极大地受益于去除沟道底部磁性衬垫材料的改进方法,以便能够更有效地创造将写入磁场集中在MTJ自由层上的磁性衬垫形状。
发明内容
本发明涉及一种制造磁性存储单元的方法,其中写入导线上的磁性衬垫具有通过修改衬垫某些部分的磁性质,而不是通过刻蚀掉一部分来裁减的特定形状。
本发明的一个特征在于期望被去除的衬垫的部分物理地保持在适当位置,但是通过修改材料或者通过元件的附加来减少不期望材料的磁矩而修改。
本发明的另一个特征在于增加另外的层,以这样一种方式使不期望材料的磁化饱和,即有效地不响应影响MRAM“写入”操作的较高频率电流。
根据本发明的一个方面,提供一种磁性存储单元,包括:磁性传感元件;写入元件,位于所述磁性传感元件上面、相对于所述磁性传感元件定向并且包括沿着轴放置的导体,所述导体具有面向所述传感元件的第一侧、与所述第一侧相对的第二侧、以及连接所述第一和第二侧的两个连接侧;以及具有低于磁阻阈值的磁阻的至少一种磁性集中材料,与所述连接侧相邻放置,借此由所述导体中的电流产生的磁场由所述至少一种磁性集中材料集中并且指向所述磁性传感元件。
根据本发明的另一方面,提供一种形成磁性存储单元的方法包括步骤:形成磁性传感元件;在所述磁性传感元件周围沉积层间电介质并且在所述层间电介质中为写入元件形成孔径,所述孔径具有相对于所述磁性传感元件定向的孔径轴并且位于所述磁性传感元件上面;在所述孔径中沉积由第一磁性集中材料制成的衬垫层,所述衬垫层具有面向所述传感元件的底部以及在所述孔径垂直侧上的两个连接侧,所述第一磁性集中材料具有低于磁阻阈值的磁阻;禁止所述底部中的所述第一磁性集中材料;以及在所述孔径中沉积导体,借此由所述导体中的电流产生的磁场由所述连接侧上的所述第一磁性集中材料集中并且指向所述磁性传感元件。
根据本发明的另一方面,提供一种集成电路,包括:半导体衬底,其包括引导数据信号的输入/输出电路;以及磁性存储单元阵列,每个单元包括:磁性传感元件;写入元件,位于所述磁性传感元件上面、相对于所述磁性传感元件定向并且包括沿着轴放置的导体,所述导体具有面向所述传感元件的第一侧,与所述第一侧相对的第二侧,以及连接所述第一和第二侧的两个连接侧;并且具有低于磁阻阈值的磁阻的至少一种磁性集中材料,与所述连接侧相邻放置,借此由所述导体中的电流产生的磁场由所述至少一种磁性集中材料集中并且指向所述磁性传感元件。
根据本发明的另一方面,提供一种形成具有磁性存储单元阵列的集成电路的方法,包括步骤:制备半导体衬底;通过在所述单元阵列中形成一组磁性传感元件来形成所述磁性存储单元阵列;在所述磁性传感元件周围沉积层间电介质并且在所述层间电介质中为写入元件形成一组孔径,所述孔径具有相对于所述磁性传感元件定向的孔径轴并且位于所述磁性传感元件上面;在所述孔径中沉积由第一磁性集中材料制成的衬垫层,所述衬垫层具有面向所述传感元件的底部以及在所述孔径垂直侧上的两个连接侧,所述第一磁性集中材料具有低于磁阻阈值的磁阻;禁止所述底部中的所述第一磁性集中材料;以及在所述孔径中沉积导体,借此由所述导体中的电流产生的磁场由所述连接侧上的所述第一磁性集中材料集中并且指向所述磁性传感元件。
附图说明
参考举例说明的附图,其中在几幅图中相同的元素以同样的方式编号:
图1是写入导线位于MTJ上面的现有技术MTJ器件的横截面视图。
图2是显示磁性衬垫的近似理想形状使得它朝向MTJ集中磁场的单元中类似的横截面。
图3显示制造这种磁性衬垫的起点:沟道刻蚀在封装MTJ的介电层中。
图4显示低磁阻磁性衬垫薄膜沉积之后的结构。
图5显示减活沟道底部磁性衬垫的两种优选方法中第一种。
图6显示减活沟道底部磁性衬垫的两种优选方法中第二种的一个方案。
图7显示减活沟道底部磁性衬垫的两种优选方法中第二种的第二方案。
图8显示最终处理之后,使用图5、6、或7的方法制造的最终结构。
图9显示使用本发明构造的集成电路的顶视图。
具体实施方式
下面的讨论描述一种形成磁性衬垫的方法,其中特定形状可以通过修改衬垫某些部分的磁性特性,而不是通过刻蚀掉这些部分来裁减。
最初参考图1,根据本技术领域当前状态的典型磁性存储单元结构的横截面视图被显示,以帮助展现使用本发明获得的改进。在图1中,项目50总起来说指构成MTJ的层的组。典型地,项目40将是材料的参考层,例如10nm IrMn上面3nm CoFe的双分子层,项目30是材料的隧道势垒例如1nm厚的氧化铝,并且项目20是自由层例如4nm厚的NiFe。项目10是用来形成改变自由层磁化方向的磁场、横截面形式(也就是,延伸到页内和页外)的导线(“写入该位”)。项目10将通常称作“写入元件”。图中的箭头代表由沿着导线流出页面的电流产生的磁场。应当注意,虽然MTJ器件用来证明这种写入磁场的需要,本发明并不局限于MTJ器件。其他结构可以使用代替MTJ,并且将受益于从导线产生集中磁场的本发明。MTJ 50和类似元件在权利要求书中称作“传感元件”。为了说明的简单,用来读取MTJ器件状态的导体没有显示。它们可能例如在纸平面的前面或后面。写入元件10所述相对于MTJ 50定向,意味着写入元件的磁场尽可能实际地穿过传感元件。在所示实例中,写入元件的轴与MTJ的轴平行,二者都垂直于纸平面,并且朝向传感元件的写入元件的一侧尽可能近地布置。
如本领域中已知,穿过MTJ 50的电流强度依赖于相对于参考层40磁矩方向的自由层20的磁矩方向。围绕单元的材料是层间电介质,例如二氧化硅(SiO2)或者低k材料例如SiCOH。防止铜扩散的常规扩散阻挡层从图中省略,像常规用来提高一种材料到另一种的附着力的粘附层一样。
现在参考图2,更优选的结构被表示,显示具有位于传感元件50上面的写入导线10的单元,该写入导线10由低磁阻薄膜60沿着除导线一个面(朝向MTJ的底面)之外的所有面封装。低磁阻磁性衬垫60用来将磁场集中在MTJ 50。为了清晰,该图和随后图中围绕导线的扩散阻挡衬垫没有显示,但是预计对于防止器件性质随着温度或时间退化是必需的。低磁阻材料60将称作磁性集中材料,因为它将磁通集中在其中以及导体10的底侧(其将称作第一侧)。元件10的顶侧将称作第二侧,并且左和右的侧面将称作连接侧。
对于通过导线10的给定量的电流,衬垫用来增强MTJ上的磁场。作为选择,类似的磁场可以使用当衬垫实现时显著较小的电流来产生。这可以减少用来施加磁场到器件的微电子电路的功耗,这在工业中非常重要。挑战在于如何成本有效地制造这种衬垫结构,当衬垫围绕位于MTJ上的导线而放置时,尤其困难。较简单的处理对于位于MTJ下面的导线可获得。
图2中的结构代表期望结构的简化形式。下面的讨论显示实现这种期望结构的本发明方法。图2中的箭头在写入导线和MTJ之间延伸,指示磁场集中在MTJ结构50周围。
图3显示根据本发明制造这种磁性衬垫的起点:沟道70刻蚀在将具有在金属镶嵌工艺中形成的导线的介电层80中。介电层80已经常规地形成,封装MTJ 50和电路的任何先前层。材料80可能是低k材料或常规氧化物电介质。
图4说明下一步骤:低磁阻磁性衬垫60以覆盖层方式在整个圆片上的沉积。这可以由几种方法中一种来完成,例如等离子汽相沉积(PVD),化学汽相沉积(CVD),离子束辅助沉积(IBD),或原子层沉积(ALD),仅举几个例子。衬垫沉积的确切方法并不重要。处理将被调节,如本领域中已知的,以增加沉积在沟道垂直壁上的材料的量。注意,虽然没有在这些图中明确显示,扩散阻挡层和粘附促进层可能取决于用于衬垫的材料而需要。衬垫材料可以选自与导致铁磁的原子分数的合金中的CoFe,CoFeB,或NiFe,并且包括具有用作低磁阻衬垫的适当性质的其他。适当的材料将具有低于“磁阻阈值”的磁阻值,意味着适合于该目的的磁阻值。垂直侧上材料60的厚度将优选地大于10nm。实际值将取决于传感元件50的灵敏度和写入元件中导体可用空间量之间的折衷。扩散和粘附层可以选择TaN,Ta,TiN,Ru,并且包括具有用作扩散阻挡物和粘附促进物的适当性质的其他。为了权利要求书,材料60将称作与导体10“相邻”,无论是否存在扩散阻挡层或粘附层。优选实施方案将使用TaN/Ta阻挡双分子层,紧接着NiFe作为低磁阻衬垫材料。
在图4中表示的处理步骤之后,形成实际上类似于图2的结构的两种方法在本发明中公开。虽然本发明的目的是从磁性“电路”中去除层60在沟道内的水平部分,而不是物理地去除它,这样做的方式包括两种主要方法:1)损坏或注入层的水平部分以增强其磁阻,因此禁止它响应写入元件磁场的能力,以及2)增加材料的附加层,以使集中材料饱和,使得它不响应导线产生的磁场。
图5显示减活沟道底部磁性衬垫的两种优选方法的第一种:损坏薄膜或经由离子注入增加元件,以减小材料的磁矩。已经根据本发明处理以增加其磁阻的低磁阻材料的层将所述被“禁止”或者具有升高到磁阻阈值之上的磁阻。
第一种方法在图5中绘制,其中定向注入或损坏机制被使用。使用适当的衬底偏置,等离子,热或磁场感应的带电粒子100(电子或离子例如带电的氩或氧)可以容易地积累以将确定方向性给予碰撞粒子,这将使得它们在水平表面上影响很大程度上大于在垂直表面上。该机制可以用来选择性地损坏材料(例如通过断开键)或者改变水平表面上材料的组成,而保持垂直侧壁材料65大部分完整。通过碰撞粒子的适当选择,能够损坏水平材料的晶体结构到它不再保持显著磁化并且不再是低磁阻磁性电路一部分的程度。
作为选择,用元素例如氧、氩、氙、氪、碳、氟、硼、磷、砷、锗、镓、铟、和氮注入材料同样可以使它非磁性,为了同样的效果;也就是,将它的磁阻升高到磁阻阈值之上,使得它不有效地有助于磁性电路。侧壁材料65将仍然保持它的磁性特性也就是低磁阻,并且将是磁场集中的有效衬垫。导线结构的完成下面参考图8来讨论。
第二种方法(增加附加层以减活不期望的衬垫材料)的第一实施方案在图6中描绘。图6显示减活或禁止沟道底部磁性衬垫的两种优选方法中第二种的一个方案:用相邻衬垫材料而沉积的反铁磁体90将衬垫“固定”在沟道底部。术语固定在本领域中常规地使用,以指示讨论中材料的磁矩对于被外加磁场改变有强抗力。注意,反铁磁体也能够在磁性衬垫薄膜60之前沉积。在任一情况下,反铁磁体将非均质地沉积,使得沟道底部比侧壁覆盖得厚,并且侧壁将具有如此少的材料,以致于反铁磁体固定将无效。固定材料的磁矩方向优选地页内或页外,以便不使未固定衬垫材料的磁化饱和。
使用清洁分界面的常规实现,适当的晶体生长可以在低磁阻衬垫材料顶上促进,使得可以沉积反铁磁体90,例如铂锰(PtMn)或铱锰(IrMn),或者几个其他之一,与衬垫亲密接触。
在磁场中退火样品之后,反铁磁体的方向设置在优选方向上,并且又将提供非常强的固定机制以固定它沉积于其上的衬垫材料的方向。一旦以这种方式固定,衬垫材料将不再作为低磁阻通路响应通过切换导线中的电流而产生的磁场;也就是写入导线中的电流将在底层60中产生如此低以致于不能克服层90的效应的磁场。
对于预期的实现,仅最接近传感元件的低磁阻衬垫的水平表面需要用反铁磁体固定机制减活。这通过使用将相对大量材料放置在水平表面上的反铁磁体的非均质沉积而容易实现。
使用众所周知的技术例如准直PVD或离子束沉积,能够获得水平和垂直表面之间沉积反铁磁体厚度非常大的比例。对于薄的反铁磁体层(5nm或更小的级别),反铁磁体的固定将无效,所以少量侧壁沉积可以容忍。前述是本发明的有利特征,因为清除刻蚀以从垂直侧面去除反铁磁体材料将不需要。水平表面上反铁磁体的预计厚度包括沟道底部大于5nm,但通常不大于40nm。原因是通过使沟道内低电阻材料(例如铜或铝)的部分达到最大来将写入导线的总体导电率维持在高位值。
层90的退火以“设置”反铁磁体固定方向优选地沿着导线的长轴(也就是相对于图6向页内或页外),以防止侧壁上衬垫材料中磁化的饱和,并且减小可能在紧靠导线下面的MTJ器件上产生的偏移磁场。典型地,层90在300度C、在1Tesla的磁场中退火长达30分钟。
作为选择,一些应用可能受益于这种偏移磁场,在固定可以在任意期望方向上定向,只要活性衬垫60的期望区域不变得饱和和作为低磁阻衬垫无效的情况下。在任一情况下,固定薄膜磁化的方向可以由制造商选择,并且这将提供一种获知衬垫薄膜侧壁中磁化优选方向的方法。这是与本领域状况共同的问题,即磁化优选地指向沿着导线的长轴(因为去磁磁场效应),但是在未知方向上。例如,一个导线可能具有指向页内的磁化,而相邻导线可能具有指向页外的磁化。知道该方向可能很重要,因为MTJ器件所需的任何补偿将需要由衬垫在导线周围产生的偏移磁场的方向和大小的知识。不依赖于如本发明中描述的这种固定机制的低磁阻衬垫方案可能经受衬垫中磁化方向的不期望且潜在随机的改变。
第二种方法(增加附加层以减活不期望的衬垫材料)的第二实施方案在图7中说明,显示一种通过使用耦合层以促进与第二低磁阻衬垫层的合成反铁磁性来制造人工反铁磁体,从而有效地饱和沟道底部薄膜的磁化,而减活沟道底部磁性衬垫的方法。
在这种情况下,胜于使用反铁磁体薄膜来固定不期望的衬垫材料,我们公开一种方法,从而人造或合成反铁磁体通过沉积耦合层110,紧接着可能与薄膜60相同材料的第二磁性薄膜120来制造。耦合薄膜材料选自Ru,Os,TaN,Re,Cr,CrMo以及类似材料,使得以适当的厚度,强反铁磁性交换耦合在最初磁性衬垫薄膜60和第二磁性薄膜120之间感生。
因此,层60和120中磁化的方向相反地对准,并且交换耦合如此强以致于写入导线中的电流将不在合成反铁磁体三层中感生显著的磁矩。这有效地从低磁阻磁性电路中去除三层。如果耦合层110以及可选地顶部磁层120的非均质沉积被使用,可以保证仅水平表面受影响。图7表示非均质沉积仅用于耦合层110的情况。
长导线的去磁磁场将引起这两层60和120沿着导线长维度(也就是向页内或页外)的优选对准。特定的方向未知,除非故意的不平衡典型地通过使层60或120中一个稍微厚于另一个,或者由具有不同磁化的不同材料制成而施加到薄膜。然后,强磁场可以施加,以将所有导线的磁化设置在相同的、制造商优选的方向上,并且获知偏移磁场的优点可以在该方案中实现,像先前讨论的方案中一样。
完成衬垫的最终处理步骤包括在图8中所示的最终结构中。在图5,6和7中描述的每种方法中,去除水平表面对低磁阻电路的作用之后的下一步将是扩散阻挡层例如TiN,TaN,Ta,Ru或这些的一些组合的可选沉积。
这使用金属镶嵌工艺(Damascene)完成,其中铜沉积且电镀到超过沟道深度的厚度。然后,铜被化学机械抛光(CMP)以去除电介质80顶上衬垫(或扩散阻挡层)水平表面上的所有铜。第二(或扩展的第一)CMP步骤用来去除扩散阻挡层,而磁性材料仍然保存在电介质80顶上,从而使各个导线彼此电绝缘。最终无电镀步骤可以用来用低磁阻薄膜例如CoWP,图中的项目130盖上暴露的铜140。优选地,盖层具有与侧面清晰的、轻微弯曲的分界面,使得磁通将最好地包含。这是本发明的有利特征,即磁场可以穿过微小的盖,使得盖与侧面之间的磁性连接(或磁性接触)不需要修改。如图中表示的,衬垫层150现在是低磁阻磁性电路的减活部分。已经由本发明公开的方法之一减活,衬垫的下部不再分流磁通,并且剩下期望的向下马蹄形衬垫。
根据本发明形成磁性单元的方法可以概述为:
提供半导体圆片并在其中形成晶体管以构造逻辑电路和数据的输入/输出模块;
在磁性单元阵列的位置中形成磁性传感元件的阵列;
围绕传感元件沉积支撑电介质;
形成写入元件的相应沟道阵列;
在沟道的底部和侧面上沉积低磁阻磁性集中材料;
禁止沟道底部上的磁性集中材料;
在沟道中沉积导体;以及
在导体顶上沉积盖或磁性集中材料,形成连接两个侧面和写入元件顶部的低磁阻通路。
常规后端步骤提供:a)到响应待写入单元的地址以施加写入电流到该单元的写入元件的连接;以及b)到响应待读出单元的地址以连接该单元到传感放大器或其他读出单元的传感元件的连接。
禁止磁性集中材料的步骤可以由下面实现或实施:
a)通过用粒子轰击它来损坏材料;
b)将该区域中材料的化学组成改变成不具有低磁阻的组成;
c)通过沉积固定磁性集中材料的磁层来固定材料;或者
d)构造防止磁性材料响应由写入元件产生的磁场的三层反铁磁体。
图9显示实施本发明的集成电路200的顶视图,其中衬底5可能是任何半导体,例如块硅,硅绝缘体,硅锗合金(SiGe),锗等。
框210示意地表示接收数据,将数据定向到正确位置以及将数据传递到输出引脚的常规输入/输出电路。
框220示意地表示产生电压电平并且将电流引导到各个位置的电力产生和分配电路。例如,写入电流可能处于与用于逻辑或其他电路的不同电压,并且需要引导到适当单元以写入数据到该单元中。类似地,许多种存储单元需要使传感电流穿过存储传感单元50。该传感电流也必须引导到正确的位置。
单元的状态可能由连接到单元和参考单元的传感放大器来确定,或者由任何其他常规方法确定。
框250表示根据本发明的存储单元的阵列。在专用存储芯片的情况下阵列可能填满芯片,或者它可能是主要执行除存储之外的一些功能的芯片的一小部分。
框260表示逻辑单元,其可能是通用计算机、微控制器、片上定制系统或者执行一些数据处理功能的任何其他逻辑模块组。
本领域技术人员将认识到,可以对上面给出的实例进行许多修改。不同类型的磁性传感单元可以使用。类似地,导体可能是铜,如说明的,或者它可能是铝或芯片设计者认为适合的任何其他材料。
为了说明的简化,用来定义电路的逻辑晶体管和/或晶体管与存储单元之间互连的制造细节已经省略,如本领域技术人员众所周知的。术语“制备衬底”将用作在衬底中形成晶体管(CMOS或双极型)并且形成较低级别互连的步骤的速记表示。类似地,术语“完成电路”将用作形成各种级别互连、垫层、输入输出触点等的步骤的速记表示。
虽然本发明已经根据个别优选实施方案描述,本领域技术人员将认识到,本发明可以在下面权利要求书的本质和范围内以各种方案实践。
Claims (41)
1.一种磁性存储单元,包括:
磁性传感元件;
写入元件,位于所述磁性传感元件上面、相对于所述磁性传感元件定向并且包括沿着轴放置的导体,所述导体具有面向所述传感元件的第一侧、与所述第一侧相对的第二侧、以及连接所述第一和第二侧的两个连接侧;以及
具有低于磁阻阈值的磁阻的至少一种磁性集中材料,与所述连接侧相邻放置,借此由所述导体中的电流产生的磁场由所述至少一种磁性集中材料集中并且指向所述磁性传感元件。
2.根据权利要求1的磁性存储单元,其中所述磁性集中材料的禁止层与所述第一侧相邻放置,并且具有高于所述磁阻阈值的磁阻。
3.根据权利要求2的磁性存储单元,其中所述磁性集中材料的禁止层添加有至少一种材料,该至少一种材料将所述磁性集中材料的磁阻升高到所述磁阻阈值之上。
4.根据权利要求2的磁性存储单元,其中所述磁性集中材料的禁止层已经损坏,从而将所述磁性集中材料的磁阻升高到所述磁阻阈值之上。
5.根据权利要求2的磁性存储单元,其中反铁磁性层在所述第一侧上与所述磁性集中材料相邻地沉积,从而将所述磁性集中材料固定在所述第一侧上。
6.根据权利要求1的磁性存储单元,其中所述第一侧上的材料形成三层反铁磁体,包括所述磁性集中材料的第一层、耦合层以及磁性集中材料的第二层。
7.根据权利要求6的磁性存储单元,其中所述磁性集中材料的所述第一层与所述磁性集中材料的第二层由相同材料形成。
8.根据权利要求1的磁性存储单元,其中所述磁性集中材料的所述第一层选自于导致铁磁性的原子分数的合金中的CoFe、CoFeB、或NiFe。
9.根据权利要求1的磁性存储单元,其中第一磁性集中材料与所述写入元件的所述连接侧相邻设置,而第二磁性集中材料与所述第二侧相邻设置。
10.一种形成磁性存储单元的方法,包括步骤:
形成磁性传感元件;
在所述磁性传感元件周围沉积层间电介质并且在所述层间电介质中为写入元件形成孔径,所述孔径具有相对于所述磁性传感元件定向的孔径轴并且位于所述磁性传感元件上面;
在所述孔径中沉积由第一磁性集中材料制成的衬垫层,所述衬垫层具有面向所述传感元件的底部以及所述孔径垂直侧上的两个连接侧,所述第一磁性集中材料具有低于磁阻阈值的磁阻;
禁止所述底部中的所述第一磁性集中材料;以及
在所述孔径中沉积导体,借此由所述导体中的电流产生的磁场由所述连接侧上的所述第一磁性集中材料集中并且指向所述磁性传感元件。
11.根据权利要求10的方法,其中所述禁止步骤将所述底部上所述第一磁性集中材料的磁阻值升高到所述磁阻阈值之上,借此所述连接侧中的磁通向下指向所述磁性传感元件。
12.根据权利要求11的方法,其中所述禁止步骤通过在所述第一磁性集中材料的所述底部中注入物质来实现。
13.根据权利要求12的方法,其中所述禁止步骤通过注入选自氧、氩、氙、氪、碳、氟、硼、磷、砷、锗、镓、铟和氮的离子来实现。
14.根据权利要求11的方法,其中所述禁止步骤通过在所述第一磁性集中材料的所述底部中注入破坏所述第一磁性集中材料晶体结构的粒子来实现。
15.根据权利要求10的方法,其中所述禁止步骤通过沉积将所述第一磁性集中材料固定在所述底部中的一层固定材料来实现。
16.根据权利要求15的方法,其中所述沉积一层固定材料的步骤包括非均质地沉积所述固定材料,使得所述底部上的固定材料足够厚以将所述第一磁性集中材料层固定在所述底部中,而所述连接侧上的固定材料具有低于固定厚度阈值的厚度,借此所述连接侧上的所述第一磁性集中材料不被固定。
17.根据权利要求15的方法,其中所述沉积一层固定材料的步骤在所述沉积所述第一磁性集中材料的步骤之前执行。
18.根据权利要求15的方法,其中所述沉积一层固定材料的步骤在所述沉积所述第一磁性集中材料的步骤之后执行。
19.根据权利要求10的方法,其中所述禁止步骤通过沉积三层反铁磁体来实现,该三层反铁磁体包括所述第一磁性集中材料、耦合层以及第二磁性集中材料,借此所述三层反铁磁体基本上不响应所述写入元件中的电流。
20.根据权利要求10的方法,还包括在所述导体的顶面上沉积第二磁性集中材料的顶层并且与所述连接侧磁性接触的步骤,借此由所述导体中的电流产生的磁通优先在所述顶层和所述连接侧中流动,从而增大由所述导体中的所述电流施加到所述磁性传感元件的磁场。
21.一种集成电路,包括:
半导体衬底,其包括引导数据信号的输入/输出电路;以及
磁性存储单元阵列,每个单元包括:
磁性传感元件;
写入元件,位于所述磁性传感元件上面、相对于所述磁性传感元件定向并且包括沿着轴放置的导体,所述导体具有面向所述传感元件的第一侧,与所述第一侧相对的第二侧,以及连接所述第一和第二侧的两个连接侧;并且
具有低于磁阻阈值的磁阻的至少一种磁性集中材料,与所述连接侧相邻放置,借此由所述导体中的电流产生的磁场由所述至少一种磁性集中材料集中并且指向所述磁性传感元件。
22.根据权利要求21的集成电路,还包括连接到所述磁性存储单元阵列、用于执行逻辑操作的逻辑单元。
23.根据权利要求21的集成电路,其中至少一个单元具有与所述第一侧相邻放置、具有高于所述磁阻阈值的磁阻的所述磁性集中材料的禁止层。
24.根据权利要求23的集成电路,其中所述磁性集中材料的禁止层添加有至少一种材料,该至少一种材料将所述磁性集中材料的磁阻升高到所述磁阻阈值之上。
25.根据权利要求23的集成电路,其中所述磁性集中材料的禁止层已经损坏,从而将所述磁性集中材料的磁阻升高到所述磁阻阈值之上。
26.根据权利要求23的集成电路,其中反铁磁性层在所述第一侧上与所述磁性集中材料相邻地沉积,从而将所述磁性集中材料固定在所述第一侧上。
27.根据权利要求23的集成电路,其中所述第一侧上的材料形成三层反铁磁体,包括所述磁性集中材料的第一层、耦合层以及磁性集中材料的第二层。
28.根据权利要求23的集成电路,其中所述磁性集中材料的所述第一层与所述磁性集中材料的第二层由相同材料形成。
29.根据权利要求21的集成电路,其中所述磁性集中材料的所述第一层选自于导致铁磁性的原子分数的合金中的CoFe、CoFeB、或NiFe。
30.根据权利要求21的集成电路,其中第一磁性集中材料与所述写入元件的所述连接侧相邻设置,而第二磁性集中材料与所述写入元件的所述第二侧相邻设置。
31.一种形成具有磁性存储单元阵列的集成电路的方法,包括步骤:
制备半导体衬底;
通过在所述单元阵列中形成一组磁性传感元件来形成所述磁性存储单元阵列;
在所述磁性传感元件周围沉积层间电介质并且在所述层间电介质中为写入元件形成一组孔径,所述孔径具有相对于所述磁性传感元件定向的孔径轴并且位于所述磁性传感元件上面;
在所述孔径中沉积由第一磁性集中材料制成的衬垫层,所述衬垫层具有面向所述传感元件的底部以及在所述孔径垂直侧上的两个连接侧,所述第一磁性集中材料具有低于磁阻阈值的磁阻;
禁止所述底部中的所述第一磁性集中材料;以及
在所述孔径中沉积导体,借此由所述导体中的电流产生的磁场由所述连接侧上的所述第一磁性集中材料集中并且指向所述磁性传感元件。
32.根据权利要求31的方法,其中所述禁止步骤将所述底部上所述第一磁性集中材料的磁阻值升高到所述磁阻阈值之上,借此所述连接侧中的磁通向下指向所述磁性传感元件。
33.根据权利要求32的方法,其中所述禁止步骤通过在所述第一磁性集中材料的所述底部中注入物质来实现。
34.根据权利要求33的方法,其中所述禁止步骤通过注入选自氧、氩、氙、氪、碳、氟、硼、磷、砷、锗、镓、铟和氮的离子来实现。
35.根据权利要求32的方法,其中所述禁止步骤通过在所述第一磁性集中材料的所述底部中注入破坏所述第一磁性集中材料晶体结构的粒子来实现。
36.根据权利要求32的方法,其中所述禁止步骤通过沉积将所述第一磁性集中材料固定在所述底部中的一层固定材料来实现。
37.根据权利要求36的方法,其中所述沉积一层固定材料的步骤包括非均质地沉积所述固定材料,使得所述底部上的固定材料足够厚以将所述第一磁性集中材料层固定在所述底部中,而所述连接侧上的固定材料具有低于固定阈值的厚度,借此所述连接侧上的所述第一磁性集中材料不被固定。
38.根据权利要求36的方法,其中所述沉积一层固定材料的步骤在所述沉积所述第一磁性集中材料的步骤之前执行。
39.根据权利要求36的方法,其中所述沉积一层固定材料的步骤在所述沉积所述第一磁性集中材料的步骤之后执行。
40.根据权利要求31的方法,其中所述禁止步骤通过沉积三层反铁磁体来实现,该三层反铁磁体包括所述第一磁性集中材料、耦合层以及第二磁性集中材料,借此所述三层反铁磁体基本上不响应所述写入元件中的电流。
41.根据权利要求31的方法,还包括在所述导体的顶面上沉积第二磁性集中材料的顶层并且与所述连接侧磁性接触的步骤,借此由所述导体中的电流产生的磁通优先在所述顶层和所述连接侧中流动,从而增大由所述导体中的所述电流施加到所述磁性传感元件的磁场。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/710,044 US7033881B2 (en) | 2004-06-15 | 2004-06-15 | Method for fabricating magnetic field concentrators as liners around conductive wires in microelectronic devices |
US10/710,044 | 2004-06-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1713299A CN1713299A (zh) | 2005-12-28 |
CN1713299B true CN1713299B (zh) | 2011-04-20 |
Family
ID=35459609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005100591712A Active CN1713299B (zh) | 2004-06-15 | 2005-03-24 | 磁性存储单元以及制造磁性存储单元的方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7033881B2 (zh) |
JP (1) | JP4355304B2 (zh) |
CN (1) | CN1713299B (zh) |
TW (1) | TWI345238B (zh) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7622784B2 (en) | 2005-01-10 | 2009-11-24 | International Business Machines Corporation | MRAM device with improved stack structure and offset field for low-power toggle mode writing |
US7133309B2 (en) * | 2005-01-10 | 2006-11-07 | International Business Machines Corporation | Method and structure for generating offset fields for use in MRAM devices |
US20060184736A1 (en) * | 2005-02-17 | 2006-08-17 | Benhase Michael T | Apparatus, system, and method for storing modified data |
US7456029B2 (en) * | 2006-06-28 | 2008-11-25 | Magic Technologies, Inc. | Planar flux concentrator for MRAM devices |
KR100744419B1 (ko) * | 2006-08-03 | 2007-07-30 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 반도체 소자의 제조 방법 |
KR100942984B1 (ko) | 2007-12-21 | 2010-02-17 | 주식회사 하이닉스반도체 | 자기터널접합 셀 형성방법 |
KR100990143B1 (ko) | 2008-07-03 | 2010-10-29 | 주식회사 하이닉스반도체 | 자기터널접합 장치, 이를 구비하는 메모리 셀 및 그제조방법 |
US7833806B2 (en) * | 2009-01-30 | 2010-11-16 | Everspin Technologies, Inc. | Structure and method for fabricating cladded conductive lines in magnetic memories |
JP5214691B2 (ja) | 2010-09-17 | 2013-06-19 | 株式会社東芝 | 磁気メモリ及びその製造方法 |
IT1403421B1 (it) | 2010-12-23 | 2013-10-17 | St Microelectronics Srl | Sensore magnetoresistivo integrato, in particolare sensore magnetoresistivo triassiale e suo procedimento di fabbricazione |
JP5535161B2 (ja) * | 2011-09-20 | 2014-07-02 | 株式会社東芝 | 磁気抵抗効果素子およびその製造方法 |
US8901687B2 (en) | 2012-11-27 | 2014-12-02 | Industrial Technology Research Institute | Magnetic device with a substrate, a sensing block and a repair layer |
KR101876587B1 (ko) * | 2013-03-08 | 2018-08-03 | 매그나칩 반도체 유한회사 | 자기 센서 및 그 제조 방법 |
US9059400B2 (en) | 2013-03-11 | 2015-06-16 | Crocus Technology Inc. | Magnetic random access memory cells with isolating liners |
US9123879B2 (en) | 2013-09-09 | 2015-09-01 | Masahiko Nakayama | Magnetoresistive element and method of manufacturing the same |
US9385304B2 (en) | 2013-09-10 | 2016-07-05 | Kabushiki Kaisha Toshiba | Magnetic memory and method of manufacturing the same |
US9368717B2 (en) | 2013-09-10 | 2016-06-14 | Kabushiki Kaisha Toshiba | Magnetoresistive element and method for manufacturing the same |
US9231196B2 (en) | 2013-09-10 | 2016-01-05 | Kuniaki SUGIURA | Magnetoresistive element and method of manufacturing the same |
US20170084819A1 (en) * | 2015-09-19 | 2017-03-23 | Qualcomm Incorporated | Magnetresistive random-access memory and fabrication method thereof |
US11805645B2 (en) | 2019-08-16 | 2023-10-31 | Micron Technology, Inc. | Integrated assemblies having rugged material fill, and methods of forming integrated assemblies |
CN111996493B (zh) * | 2020-07-08 | 2021-10-15 | 中国科学院西安光学精密机械研究所 | 一种提高各向异性磁电阻磁阻率的制备方法 |
US11665974B2 (en) | 2021-01-27 | 2023-05-30 | International Business Machines Corporation | MRAM containing magnetic top contact |
US11942126B2 (en) * | 2021-05-26 | 2024-03-26 | International Business Machines Corporation | Selectively biasing magnetoresistive random-access memory cells |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6559511B1 (en) * | 2001-11-13 | 2003-05-06 | Motorola, Inc. | Narrow gap cladding field enhancement for low power programming of a MRAM device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW459374B (en) * | 2000-08-30 | 2001-10-11 | Mosel Vitelic Inc | Method for forming magnetic layer of magnetic random access memory |
US6865107B2 (en) * | 2003-06-23 | 2005-03-08 | Hewlett-Packard Development Company, L.P. | Magnetic memory device |
-
2004
- 2004-06-15 US US10/710,044 patent/US7033881B2/en active Active
-
2005
- 2005-03-24 CN CN2005100591712A patent/CN1713299B/zh active Active
- 2005-06-02 JP JP2005162158A patent/JP4355304B2/ja active Active
- 2005-06-06 TW TW094118615A patent/TWI345238B/zh not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6559511B1 (en) * | 2001-11-13 | 2003-05-06 | Motorola, Inc. | Narrow gap cladding field enhancement for low power programming of a MRAM device |
Non-Patent Citations (1)
Title |
---|
全文. |
Also Published As
Publication number | Publication date |
---|---|
US7033881B2 (en) | 2006-04-25 |
CN1713299A (zh) | 2005-12-28 |
JP4355304B2 (ja) | 2009-10-28 |
JP2006005342A (ja) | 2006-01-05 |
TWI345238B (en) | 2011-07-11 |
US20050274997A1 (en) | 2005-12-15 |
TW200614230A (en) | 2006-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1713299B (zh) | 磁性存储单元以及制造磁性存储单元的方法 | |
EP1248273B1 (en) | Cladded read conductor for a tunnel junction memory cell | |
CN1307643C (zh) | 具有软基准层的磁阻器件的读取方法 | |
US6404674B1 (en) | Cladded read-write conductor for a pinned-on-the-fly soft reference layer | |
US6593608B1 (en) | Magneto resistive storage device having double tunnel junction | |
US6963500B2 (en) | Magnetic tunneling junction cell array with shared reference layer for MRAM applications | |
CN100350495C (zh) | 具有软基准层的磁阻器件 | |
US7848137B2 (en) | MRAM and data read/write method for MRAM | |
US8213221B2 (en) | Magnetic shielding in magnetic multilayer structures | |
JP2011527094A (ja) | 分離cppアシスト書込を行うスピン注入mramデバイス | |
US6794695B2 (en) | Magneto resistive storage device having a magnetic field sink layer | |
US7796419B2 (en) | Magnetic memory | |
JP4128418B2 (ja) | 導体を埋め込まれた磁気的に軟らかい基準層を含む磁気抵抗素子 | |
JP2005515625A (ja) | 低減された粗さを有する抵抗性メモリ素子 | |
US7683446B2 (en) | Magnetic memory using spin injection flux reversal | |
JP2003188359A (ja) | 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子 | |
CN110890458A (zh) | 一种提高磁性随机存储器写入效率的方法 | |
JP2004311513A (ja) | 磁気記憶装置およびその製造方法 | |
US6849466B2 (en) | Method for manufacturing MTJ cell of magnetic random access memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |