JP2006005342A - 超小型電子デバイスにおいて導電ワイヤの周囲のライナとして磁界コンセントレータを製造する方法 - Google Patents

Abstract

【課題】 書き込み磁界をＭＴＪの自由層に集中させる磁気ライナ形状を効率的に生成することができる方法を提供する。
【解決手段】 ＭＲＡＭセルにおいて、書き込み電流を低リラクタンス材料内に閉じ込める。この材料を、いくつかの方法のうち１つで処理して、保存要素に最も近い材料を無効として磁束を伝達し、これによって、磁束を保存要素へと集中させるＵ字形の断面を達成する。
【選択図】 図５

Description

本発明は、一般に、超小型電子回路における磁気デバイスに関し、更に特定すれば、磁気ランダム・アクセス・メモリ・デバイスのための磁界コンセントレータおよびこれを形成する方法に関する。

磁気ランダム・アクセス・メモリ（ＭＲＡＭ：magnetic random access memory）は、不揮発性メモリ技術であり、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）およびフラッシュ・メモリ等の従来のメモリに勝る著しい利点を多くの用途において提供する。ＭＲＡＭデバイスの速度を、その記憶装置の不揮発性の性質と組み合わせて、最終的には、システムがターンオンされるとすぐに動作する「瞬時オン（instant on）」システムが可能となる。これによって、低速の不揮発性メモリからマイクロプロセッサに対応可能な高速のメモリへとブート・データを転送する際に費やす時間および電力を節約する。

ほとんどの将来有望なＭＲＡＭデバイスにおける磁気メモリ要素は、磁気トンネル接合（ＭＴＪ：magnetic tunnel junction）として実現される。ＭＴＪは、薄い絶縁トンネル・バリアによって分離された強磁性層を有する構造である。メモリ要素では、磁気層における磁化ベクトルの方向として、デジタル情報が保存および表現される。より具体的には、１つの磁気層（「基準」層）の磁気モーメントは固定すなわちピンニングするが、他の磁気層（「自由」層）の磁気モーメントは、基準層の固定磁化方向に対して平行方向および逆平行方向間で切り替えることができる。自由層の状態（平行または逆平行）に応じて、磁気メモリ要素は２つの異なる抵抗値を示す。すなわち、平行の場合の低い抵抗および逆平行の場合の高い抵抗である。従って、抵抗値を検出することによって、ＭＲＡＭデバイスは、メモリ要素に保存する情報を供給することができる。

自由層の磁化方向を並行または逆平行に調整するには、この方向を再設定するのには充分な強さであるが基準層の磁化方位に影響を与えるほどの強さでない磁界を用いる。従来のＭＲＡＭデバイスにおいて、このいわゆる「書き込み」磁界は、オン・チップ導電ワイヤ（「書き込み」ワイヤ）を通る電流を駆動することによって発生させる。通常、自由層を切り替えるために充分な磁界を発生させるには、望ましくないほど大きな電流量が必要である。これは、オン・チップ・ワイヤが磁気層から離れた距離にある場合があり、発生した磁束の大部分が磁気層から離れた領域に失われるからである。

この状況に対する１つの改善策は、書き込みワイヤの一部を囲む追加の磁気膜を用いて、磁束をＭＴＪ自由層上に集中させるための低リラクタンス経路を提供することである。製造可能性と磁束集中効率との妥協により通常示されるのは、低リラクタンス経路を、高透磁率磁気材料の（断面が）Ｕ字形のライナとして、ＭＴＪに対向する側面を除く全ての側面で書き込みワイヤを取り囲むように形成することである（ＵＳ６，５５９，５１１号、N. Rizzo、「Narrow GapCladding Field Enhancement for Low Power Programming of a MRAM Device」）。このため、書き込みワイヤを囲む磁束が集中し、概ね所望の方向に、すなわち自由層に向けて逃げることができる。
米国特許第６，５５９，５１１号 Liesl Folks等によるIEEETransactions on Magnetics、vol 37、No.4、２００１年７月、１７３０〜１７３２ページ「Track Width Definition of Giant Magnetoresistive Sensors by IonIrradiation」 Liesl Folds等によるJ. Phys. D:Appls Phys.、vol 36、２００３年１１月、２６０１〜２６０４ページ「Localized MagneticModification of Permalloy Using Cr+ Ion Implantation」 Eugene Chen等によるJ. Appl.Phys.、vol 93、No.10、２００３年５月、８３７９〜８３８１ページ「Magnetic Tunnel Junction Pattern Technique」

超小型電子回路において、特に、ＭＴＪ膜（Ｕ字形の開口が下を向く箇所）の上にあるワイヤについて、かかる磁気ライナを物理的に実現するにあたって、著しい製造上の複雑さが存在する。小さい寸法（ディープ・サブミクロン（deep submicron））にスケーリングするのに適したほとんどの一般的な方法は、以下の処理ステップを伴う。（１）書き込みワイヤを包む誘電膜にトレンチをエッチングする。（２）磁気ライナ材料を堆積して、トレンチの側壁、および、望ましくないが底部もコーティングする。（３）ライナ材料を異方性エッチングして、側壁ライナを概ね不変のままとしながら、トレンチの底部のライナ材料を優先的に除去する。（４）例えばダマシン（Damascene）技術によって、書き込みワイヤ導体（例えば銅）を堆積してパターニングする。（５）無電解めっき磁気ライナ材料によって、ワイヤをキャッピングする。このシーケンスにおける最も困難なプロセスは、ステップ番号３であり、異方性エッチングを行って、側壁の材料を大きく変更させることなく、トレンチの底部のライナ材料を除去することである。

別の用途（「磁気ライナ」用途ではなく）において、明らかなエッチングを行わずに、ある磁気膜をパターニングまたは変更する方法が、最近例示されている。これらには、磁気材料に対するイオン注入（Liesl Folks等による、IEEETransactions on Magnetics、vol 37、No.4、２００１年７月、１７３０〜１７３２ページの「Track Width Definition of Giant Magnetoresistive Sensors by IonIrradiation」、Liesl Folds等による、J. Phys. D: Appls Phys.、vol 36、２００３年１１月、２６０１〜２６０４ページの「Localized Magnetic Modification of Permalloy Using Cr+ IonImplantation」）、および、磁気材料の酸化（EugeneChen等によるJ. Appl. Phys.、vol 93、No.10、２００３年５月、８３７９〜８３８１ページの「Magnetic Tunnel Junction Pattern Technique」）が含まれる。これらの方法は、現在まで、磁気ライナ用途における膜のパターニングには用いられていない。

書き込み磁界をＭＴＪの自由層に集中させる磁気ライナ形状をもっと効率的に生成することができるように、トレンチの底部の磁気ライナ材料を除去する改善された方法があれば、業界に大きな利益がもたらされるであろう。

本発明は、磁気メモリ・セルを製造する方法に関する。書き込みワイヤ上の磁気ライナは、ライナのある部分をエッチングにより除去するのではなく、その部分の磁気特性を変更することによって調整した特定の形状を有する。

本発明の特徴は、除去することが望ましいライナの部分を所定の位置に残すが、望ましくない材料を変更するか、または要素を追加することによって、その材料の磁気モーメントを低減させることにより、その部分を変更することである。

本発明の別の特徴は、追加層を加えて、望ましくない材料の磁化を飽和させ、ＭＲＡＭ「書き込み」動作に影響を与える高周波数電流に対して効果的に非応答とすることである。

参照する例示的な図面のいくつかにおいて、同様の要素は同様の番号で示す。

以下の考察では、ライナのある部分をエッチングにより除去するのではなく、その部分の磁気特性を変更することによって、特定の形状を調整することができる、磁気ライナの形成方法について説明する。

最初に図１を参照すると、本発明によって得られる改善を明らかにするのに役立つように、現時点での最新技術に従った代表的な磁気メモリ・セル構造の断面図を示す。図１において、アイテム５０は、ＭＴＪを構成する層のグループをまとめて示す。典型的に、アイテム４０は、１０ｎｍのＩｒＭｎの上に３ｎｍのＣｏＦｅを有する二重層等の材料から成る基準層であり、アイテム３０は、１ｎｍ厚さの酸化アルミニウム等の材料から成るトンネル・バリアであり、アイテム２０は、４ｎｍ厚さのＮｉＦｅ等の自由層である。アイテム１０は、導電ワイヤを断面で示し（すなわちこれは紙面の中へおよび外へと延在している）、これを用いて、自由層の磁化方向を変化させる（「ビットを書き込む」ための磁界を生成する。アイテム１０は、一般に、「書き込み要素」と呼ばれる。図面の矢印は、導電ワイヤに沿って、紙面の外側へと流れる電流によって発生する磁界を表す。かかる書き込み磁界の必要性を示すためにＭＴＪデバイスを用いるが、本発明はＭＴＪデバイスに限定されないことに留意すべきである。ＭＴＪの代わりに他の構造を用いることができ、導電ワイヤから集中した磁界を発生させるための本発明の利益を享受する。ＭＴＪ５０および同様の要素は、特許請求の範囲では「検知要素」と呼ぶ。例示の簡略化のため、ＭＴＪデバイスの状態を読み取るために用いる導体は図示しない。それらは、例えば、紙面の前または後ろにある場合がある。書き込み要素１０は、ＭＴＪ５０に対して方向付けされると考えられる。これは、書き込み要素の磁界が、有用なだけ検知要素を通過することを意味する。図示する例では、書き込み要素の軸はＭＴＪの軸と平行であり、双方とも紙面に垂直であり、検知要素に対向する書き込み要素の側面は、できるだけ近くに配置する。

当技術分野において既知のように、ＭＴＪ５０を流れる電流の大きさは、基準層４０の磁気モーメントの方位に対する自由層２０の磁気モーメントの方位に依存する。セルを囲む材料は、二酸化シリコン（ＳｉＯ２）等の層間誘電膜またはＳｉＣＯＨ等の低ｋ材料である。銅の拡散を防ぐ従来の拡散バリア層は、図から省略しており、材料どうしの接着を向上させるために従来用いる接着層も同様である。

ここで図２を参照すると、いっそう好適な構造が示されている。図示されているセルは、書き込みワイヤ１０が検知要素５０の上方に又はそこより先に配置され、ワイヤの１面（ＭＴＪに面した底面）を除く全ての面に沿って、低リラクタンス膜６０によってカプセルに包むように又は封入されている。低リランタクス磁気ライナ６０は、磁界をＭＴＪ５０に集中させるために用いる。明確さのため、この図および後の図においてワイヤの周囲の拡散バリア・ライナは図示しないが、これは、必要な場合に温度または時間によるデバイス特性の劣化を防ぐことを意図するものである。低リラクタンス材料６０を「磁気集中材料」と呼ぶ。なぜなら、これは、その内部および導体１０の底側（これを第１の側と呼ぶ）に磁束を集中させるからである。要素１０の上側を第２の側と呼び、左側および右側を接続側と呼ぶ。

ライナは、導体ワイヤ１０を流れる電流の所与の量について、ＭＴＪ上の磁界を増大させるように機能する。あるいは、ライナを実施すると、著しく小さい電流によって同様の磁界を生成することができる。これは、デバイスに磁界を印加するために用いられている超小型電子回路の電力消費を低減することができ、このことは業界において非常に重要である。課題は、かかるライナ構造を費用効率が高くなるように生成する方法である。これは、ＭＴＪの上に配置したワイヤの周囲にライナを配する場合は特に難しい。ＭＴＪの下に配置したワイヤについては、もっと簡単な処理がすでに利用可能である。

図２の構造は、所望の構造を簡略化した形態を表す。以下の考察では、かかる所望の構造を達成するための本発明の方法を示す。図２の矢印は、書き込みワイヤとＭＴＪとの間にあり、磁界がＭＴＪ構造５０の周囲に集中していることを示す。

図３は、本発明によるかかる磁気ライナ製造の開始点を示す。誘電体層８０に、トレンチ７０をエッチングする。ここに、ダマシン・プロセスでワイヤが形成される。誘電体８０は、従来のように形成し、ＭＴＪおよびこれ以前の回路の層を全て封入する。材料８０は、低ｋ材料または従来の酸化物誘電体とすることができる。

図４は、次のステップを示す。すなわち、ウエハ全体の上に、低リラクタンス磁気ライナ６０をブランケット状に堆積する。これは、いくつか例を挙げると、プラズマ気相堆積（ＰＶＣ：plasma vapor deposition）、化学気相堆積（ＣＶＤ：chemical vapor deposition）、イオン・ビーム・アシスト堆積（ＩＢＤ：ion-beam assisted deposition）、または原子層堆積（ＡＬＤ：atomic layer deposition）等のいくつかの方法のうち１つによって実行可能である。ライナ堆積の正確な方法は重要でない。当技術分野において既知のように、プロセスを調整して、トレンチの垂直壁上に堆積される材料の量を増す。これらの図に明示しないが、ライナに用いている材料に応じて、拡散バリア層および接着促進層が必要な場合があることに留意すべきである。ライナ材料は、強磁性が得られる原子分率を有するＣｏＦｅ、ＣｏＦｅＢ、またはＮｉＦｅの合金、および、低リラクタンス・ライナとして用いるために適切な特性を有する他のものを含む群から選択することができる。適切な材料は、「リラクタンス閾値」未満のリラクタンスの値を有する、これは、この目的に適切なリラクタンスの値を意味する。垂直壁上の材料６０の厚さは、好ましくは１０ｎｍより大きい。実際の値は、検知要素５０の感度と、書き込み要素において導体のために利用可能な空間量との間のトレードオフに左右される。拡散および接着層は、ＴａＮ、Ｔａ、ＴｉＮ、Ｒｕ、および、拡散バリアおよび接着促進材料として用いるのに適切な特性を有する他のものを含む群から選択することができる。特許請求の目的のため、拡散バリアまたは接着層が存在するにせよ存在しないにせよ、材料６０は、導体１０に「隣接」又は「隣接している」と称することにする。好適な実施形態では、低リラクタンス・ライナ材料として、ＴａＮ／Ｔａ二重層の次にＮｉＦｅを用いる。

図４に示す処理ステップの後、本発明では、図２のものと同様の構造を有効に形成する２つの方法を開示する。本発明の目的は、磁気「回路」から、トレンチ内部の層６０の水平部分を、物理的に除去することなく取り除くことであるが、これを行う形態は２つの主な手法を含む。（１）層の水平部分を損傷させるかまたは含浸させてそのリラクタンスを上げ、従って、書き込み要素の磁界に応答するその能力を無効にする、および（２）材料の追加層を加えて集中材料を飽和させ、ワイヤが発生する磁界に応答しないようにすることである。

図５は、トレンチの基部における磁気ライナを非活性化するための２つの好適な方法の第１のものを示す。すなわち、イオン注入によって膜を損傷させるか要素を追加して、材料の磁気モーメントを低減させる。本発明に従って処理してリラクタンスを増大させた低リラクタンス材料層は「無効」、「無効化」又は「無効になっている」、すなわち、そのリラクタンスがリラクタンス閾値よりも大きくなっていると考えられる。

第１の方法を示す図５では、方向性注入または損傷機構を用いる。適切な基板バイアスにより、プラズマ、熱、または電界により発生した荷電粒子１００（電子または荷電アルゴンもしくは酸素等のイオン）を容易に加速して、衝突する粒子にある方向性を与え、これによって、それらの粒子に、垂直表面よりもはるかに大きい影響を水平表面に与えさせることができる。この機構を用いて、（例えば結合を壊すことにより）材料を選択的に損傷させるか、または、垂直側壁材料６５を概ね不変としたまま水平表面上の材料の組成を変化させることができる。適切な衝突粒子の選択によって、水平材料の結晶構造を、もはや大きな磁化を保持せず、もはや低リラクタンス磁気回路の一部ではない程度まで損傷させることができる。

あるいは、酸素、アルゴン、キセノン、クリプトン、炭素、フッ素、ホウ素、リン、ヒ素、ゲルマニウム、ガリウム、インジウム、および窒素等の元素を材料に含浸させることによって、これを非磁性として、同じ効果を得ることができる。すなわち、そのリラクタンスをリラクタンス閾値よりも大きくし、磁気回路に大きく寄与しないようにする。側壁材料６５は、その磁気特性すなわち低リラクタンスを維持し、磁界集中のため有効なライナである。導電ワイヤ構造の完成は、図８を参照して以下で論じる。

図６に、第２の方法の第１の実施形態（追加層を加えて望ましくないライナ材料を非活性化する）を示す。図６は、トレンチの基部における磁気ライナを非活性化または無効にする若しくは無効化するための２つの好適な方法の第２のものの１つのバージョンを示す。すなわち、トレンチの基部においてライナを「ピンニング（pinning）」し、ライナ材料に隣接して反強磁性体９０を配置する。ピンニングという言葉は、対象材料の磁気モーメントが印加磁界によって非常に変化しにくいことを示すために、当分野においてごく普通に用いられる。反強磁性体９０は、磁気ライナ膜６０の前にも堆積可能なことに留意すべきである。いずれの場合にも、反強磁性体は、異方性堆積を行って、トレンチの底部のほうが側壁よりも厚く覆われるようになっており、側壁にはわずかな材料しかないので、反強磁性体のピンニングは役に立たなくなる。好ましくは、ピンニング材料の磁気モーメントは、紙面の中へおよび外へと向かう方向であり、ピンニングされていないライナ材料の磁化を飽和させないようにする。

従来のようにクリーンな界面の実施により、低リラクタンス・ライナ材料の上に、適切な結晶成長を促進して、プラチナ・マンガン（ＰｔＭｎ）もしくはイリジウム・マンガン（ＩｒＭｎ）またはいくつかの他のものの１つ等の反強磁性体９０を、ライナに密接させて堆積するようにすることができる。

この磁界内のサンプルをアニーリングした後、反強磁性体の方位を好適な方向にセットし、次いで、極めて強力なピンニング機構を提供して、ピンニング機構が上に配置されているライナ材料の方位を固定する。いったんかかる方法でピンニングされると、ライナ材料は、もはや、導電ワイヤの電流を切り替えることで発生する磁界のための低リラクタンス経路として応答しない。すなわち、書き込みワイヤの電流によって底部層６０に発生する磁界は小さすぎるので、層９０の効果を上回ることはない。

意図する実施のため、検知要素に最も近い低リラクタンス・ライナの水平表面のみを、反強磁性体ピンニング機構によって非活性化する必要がある。これを容易に達成するには、反強磁性体の異方性堆積を用いて、水平表面上に比較的大量の材料を配置する。

平行ＰＶＤまたはイオン・ビーム堆積等の周知の技法を用いて、水平表面と垂直表面との比が極めて大きい堆積厚さの反強磁性体を得ることができる。薄い反強磁性体層（約５ｎｍ以下）では、反強磁性体のピンニングは効果がなくなるので、いくぶんの側壁堆積は許容することができる。前述のことは、本発明の有利な特徴である。なぜなら、垂直側から反強磁性材料を除去するためのクリーンアップ・エッチングが不要になるからである。トレンチの底部を含む水平表面上の反強磁性体の意図する厚さは、５ｎｍより大きいが、一般的に４０ｎｍ以下である。その理由は、トレンチにおいて低抵抗材料（例えば銅またはアルミニウム）の割合を最大化することによって、書き込みワイヤの全体的な導電性を高い値に維持することである。

反強磁性体のピンニング方向を「セット」するための層９０のアニーリングは、導電ワイヤの長軸に沿うようにして（すなわち図６に対して紙面の内へおよび外へと）、側壁上のライナ材料における磁化の飽和を防止し、更に、ワイヤの直下のＭＴＪデバイス上に発生することがあるオフセット磁界を低減することが好ましい。典型的に、層９０は、３００℃で３０分間、１テスラの磁界でアニーリングする。

あるいは、いくつかの用途では、かかるオフセット磁界から利点が得られる。この場合、アクティブ・ライナ６０の所望の領域が飽和せず、低リラクタンス・ライナとして無効にならない限り、いかなる所望の方向にもピンニングを設定することができる。いずれの場合にも、ピンニングした膜の磁化が設定される方向は、製造業者によって選択することができ、これは、ライナ膜の側壁における磁化の好ましい方向を知る手段を提供する。磁化が、好ましくは（反磁界効果のため）ワイヤの長軸に沿っているが、未知の方向であることは、最新技術における一般的な問題である。例えば、１つのワイヤが紙面内に向かう方向の磁化を有するが、隣接するワイヤは紙面の外側に向かう方向の磁化を有する場合がある。この方向を知ることは重要であり得る。なぜなら、ＭＴＪデバイスに必要なあらゆる補償には、ワイヤ周囲のライナによって発生するオフセット磁界の方向および大きさを知ることが必要であるからである。本発明において記載するもののように、かかるピンニング機構に頼らない低リラクタンス・ライナ方法では、ライナにおける磁化方向の不要かつ潜在的にランダムな反転が生じる恐れがある。

図７に、第２の方法の第２の実施形態（追加層を加えて望ましくないライナ材料を非活性化する）を示す。これは、トレンチの基部における磁気ライナを非活性化する際に、結合層を用いて人工的な反強磁性体を生成して、第２の低リラクタンス・ライナ層による合成反強磁性を促進することによって、トレンチの基部における膜の磁化を有効に飽和させる。

この状況では、望ましくないライナ材料をピンニングするために反強磁性膜を用いるのではなく、我々が開示する方法によって、結合膜１１０の後に、膜６０と同じ材料とすることができる第２の磁気膜１２０を堆積することによって、人工的または合成の反強磁性体を生成する。結合膜の材料は、Ｒｕ、Ｏｓ、ＴａＮ、Ｒｅ、Ｃｒ、ＣｒＭｏ、および同様のものを含む材料の集合から選択して、適切な厚さで、最初の磁気ライナ膜６０と第２の磁気膜１２０との間に強い反強磁性体交換結合を誘発するようになっている。このため、層６０および１２０における磁化の方向は逆であり、交換結合は非常に強いので、書き込みワイヤにおける電流によって合成反強磁性体三重層に大きい磁気モーメントは引き起こされない。これによって、低リラクタンス磁気回路から三重層は有効に取り除かれる。結合層１１０、および、任意選択として上部磁気層１２０の異方性堆積を用いる場合、確実に水平表面のみに影響を及ぼすことができる。図７は、結合層１１０のみに異方性堆積を用いた場合を表す。

長いワイヤの反磁界により、ワイヤの長い寸法に沿って（すなわち紙面の内へまたは外へ）、これらの２つの層６０および１２０の好適な整合を行う。典型的に、層６０または１２０の一方を他方よりもわずかに厚くすることによって、または異なる磁化で異なる材料で形成することによって、意図的な不平衡を膜に加えない限り、具体的な方向は未知である。そして、強い電界を印加して、全てのワイヤの磁化を、同一の、製造業者が好む方向に設定する。先に述べたものと同様に、この方法でも、オフセット磁界を知ることの利点を実現することができる。

ライナを完了させるための最終処理ステップは、図８に示す最終構造に含まれる。図５、図６および図７に示した方法の各々において、低リラクタンス回路に対する水平表面の寄与を除去した後の次のステップは、ＴｉＮ、ＴａＮ、Ｔａ、Ｒｕ、またはこれらの任意の組み合わせ等の拡散バリアを任意選択的に堆積することである。

この後に、ダマシン・プロセスにおいて、銅を堆積およびめっきして、トレンチの深さを超える厚さとする。次いで、銅に化学機械研磨（ＣＭＰ）を行って、誘電体８０の上のライナ（または拡散バリア）の水平表面の上の銅を全て除去する。第２の（または拡張した第１の）ＣＭＰステップを用いて、誘電体８０の上に残っている拡散バリアおよび磁気材料を除去し、これによって、個々のワイヤを互いに絶縁する。最後の無電解めっきステップを用いて、図に示すＣｏＷＰ等の低リラクタンス膜のアイテム１３０により、露出した銅１４０にキャップすることができる。好ましくは、キャップ層は、側面との界面がクリーンで緩やかに湾曲し、磁束が最良に含まれるようにする。磁界がわずかな間隙を通過可能であることは、本発明の有利な特徴であるので、キャップと側面との間の磁気接続（または磁気接触）は完璧である必要はない。図に表すように、ライナ層１５０は、この時点で、低リラクタンス磁気回路の非活性化部分である。本発明において開示した方法の１つによって非活性化されたので、ライナの下部は、もはや磁束をそらさず、所望の上下逆のＵ字形ライナが残される。

本発明に従った磁気セルの形成方法は、以下のようにまとめることができる。
半導体ウエハを設け、これにトランジスタを形成して、データのための論理回路および入力／出力モジュールを構築する。
磁気セル・アレイのための位置に、磁気検知要素のアレイを形成する。
検知要素の周囲に支持誘電体を堆積する。
書き込み要素のための対応するトレンチ・アレイを形成する。
トレンチの底部および側部に低リラクタンス磁気集中材料を堆積する。
トレンチの底部の磁気集中材料を無効化する。
トレンチに導体を堆積する。
導体の上部に磁気集中材料のキャップを堆積し、書き込み要素の２つの側および上部を接続する低リラクタンス経路を形成する。

従来のバック・エンド・ステップでは、：（ａ）書き込まれるセルのアドレス；に応答してそのセルに書き込み電流を印加する、書き込み要素に対する接続、および（ｂ）読み出されるセルのアドレスに応答してセンス・アンプまたは他の読み取りユニットにセルを接続する、検知要素に対する接続、を提供する。

磁気集中材料の無効化ステップは、以下のように達成または実行される。
（ａ）材料に粒子を衝突させることによって材料に損傷を与える。
（ｂ）その領域の材料の化学的組成を、低リラクタンスを有しないものに変化させる。
（ｃ）磁気集中材料をピンニングする磁気層を堆積することによって材料をピンニングする。
（ｄ）磁気材料が書き込み要素によって発生する磁界に応答することを防ぐ三重層の反強磁性体を構築する。

図９は、本発明を用いる集積回路２００の上面図を示す。基板５は、バルク・シリコン、シリコン・オン・インシュレータ、シリコン−ゲルマニウム合金（ＳｉＧｅ）、ゲルマニウム等、いずれかの半導体とすることができる。

ブロック２１０は、従来の入力／出力回路を概略的に示し、これは、データを受信し、データを正しい位置に送り、データを出力ピンに送出する。

ブロック２２０は、電圧レベルを発生し、電流を様々な位置に送出する電力発生および分配回路を概略的に示す。例えば、書き込み電流は、論理または他の回路に用いられるものとは異なる電圧とすることができ、適切なセルに送出してそのセルにデータを書き込む必要がある。同様に、多くの種類のメモリ・セルは、メモリ検知ユニット５０に検知電流を流す必要がある。この検知電流も、正しい位置に送出しなければならない。

セルの状態は、セルおよび基準ユニットに接続したセンス・アンプ、または他のいずれかの従来の手段によって決定することができる。

ブロック２５０は、本発明によるメモリ・セルのアレイを表す。このアレイは、特殊なメモリ・チップの場合はチップをいっぱいに充填することができる。または、これを、メモリ以外の何らかの機能を主に実行するチップの小さい部分とすることも可能である。

ブロック２６０は、論理ユニットを表す。これは、汎用コンピュータ、マイクロ・コントローラ、チップ上のカスタム・システム、または、何らかのデータ処理機能を実行する他のいずれかの論理モジュール集合とすることができる。

当業者は、上述した例に多くの変更を行い得ることを認めるであろう。異なるタイプの磁気検知ユニットを用いることができる。同様に、導体は、例示したように銅とすることができ、またはアルミニウム、またはチップの設計者が適切と考える他のいずれかの材料とすることができる。

説明の簡略化のため、回路を規定するために用いる論理トランジスタもしくはトランジスタとメモリ・セルとの間の相互接続またはその双方の製造の詳細は、当業者には周知であるので省略した。基板においてトランジスタ（ＣＭＯＳまたはバイポーラ）を形成し、低レベルの相互接続を形成するステップの簡略な表現として、「基板を設ける」という言葉を用いる。同様に、様々なレベルの相互接続、パッド層、入力出力コンタクト等を形成するステップの簡略な表現として、「回路を完了させる」という言葉を用いる。

本発明について単一の好適な実施形態に関連付けて説明してきたが、特許請求の精神および範囲内で本発明を様々なバージョンで実行可能であることは、当業者には認められよう。

従来技術のＭＴＪデバイスの断面図であり、ＭＴＪの上に書き込みワイヤがある。 セルにおける同様の断面図であり、磁界をＭＴＪへと集中させる磁気ライナのほぼ理想低な形状を示す。 かかる磁気ライナを製造するための開始点を示し、ＭＴＪを封入する誘電体層にトレンチがエッチングされている。 低リラクタンス磁気ライナ膜の堆積後の構造を示す。 トレンチの基部における磁気ライナを非活性化させるための２つの好適な方法の第１のものを示す。 トレンチの基部における磁気ライナを非活性化させるための２つの好適な方法の第２のものの１つのバージョンを示す。 トレンチの基部における磁気ライナを非活性化させるための２つの好適な方法の第２のものの１つのバージョンを示す。 最終処理の後の、図５、図６、または図７の方法を用いて生成した最終構造を示す。 本発明を用いて構築した集積回路の上面図を示す。

符号の説明

５０ メモリ検知ユニット
６０ 磁気ライナ膜
６５ 垂直側壁材料
７０ トレンチ
８０ 誘電体
９０ 反強磁性体
１００ 荷電粒子
１１０ 結合膜
１２０ 第２の磁気膜
１４０ 露出した銅
１５０ ライナ層
２００ 集積回路

Claims (41)

1. 磁気メモリ・セルであって、
   磁気検知要素と、
   前記磁気検知要素の上方に配置された書き込み要素であって、前記磁気検知要素に対して方向付けられ、軸に沿って配置された導体を有し、該導体が、前記検知要素に面する第１の側と、前記第１の側に対向する第２の側と、前記第１および第２の側を接続する２つの接続側とを有する、書き込み要素と、
   リラクタンス閾値未満のリラクタンスを有し、前記接続側に隣接して配置された少なくとも１つの磁気集中材料と、
   を有し、これによって、前記導体における電流によって発生した磁界が、前記少なくとも１つの磁気集中材料によって集中し、前記磁気検知要素へと方向付けられる、磁気メモリ・セル。
2. 前記磁気集中材料から成る無効化層が前記第１の側に隣接して配置され、前記リラクタンス閾値より大きいリラクタンスを有する、請求項１に記載のセル。
3. 前記磁気集中材料の無効化層が、前記磁気集中材料のリラクタンスを前記リラクタンス閾値より大きくする少なくとも１つの材料を追加されている、請求項２に記載のセル。
4. 前記磁気集中材料の無効化層が損傷を与えられており、これによって、前記磁気集中材料のリラクタンスを前記リラクタンス閾値よりも大きくする、請求項２に記載のセル。
5. 第１の側の前記磁気集中材料に隣接して反強磁性層が堆積され、これによって、前記第１の側の前記磁気集中材料をピンニングする、請求項２に記載のセル。
6. 前記第１の側の前記材料が、前記磁気集中材料の第１の層と、結合層と、磁気集中材料の第２の層と、を有する三重層の反強磁性体を形成する、請求項１に記載のセル。
7. 前記磁気集中材料の前記第１の層および前記磁気集中材料の第２の層が同一の材料から形成される、請求項６に記載のセル。
8. 前記磁気集中材料の前記第１の層が、強磁性が得られる原子分率を有するＣｏＦｅ、ＣｏＦｅＢ、またはＮｉＦｅの合金を含む群から選択される、請求項１に記載のセル。
9. 前記書き込み要素の前記接続側に隣接して第１の磁気集中材料が配置され、前記第２の側に隣接して第２の磁気集中材料が配置される、請求項１に記載のセル。
10. 磁気メモリ・セルを形成する方法であって、
    磁気検知要素を形成するステップと、
    前記磁気検知要素の周囲に中間誘電体を堆積し、前記中間誘電体に書き込み要素のための開口を形成するステップであって、前記開口が前記磁気検知要素に対して方向付けられた開口軸を有すると共に前記磁気検知要素の上方に位置している、ステップと、
    前記開口内に第１の磁気集中材料のライナ層を堆積するステップであって、前記ライナ層が前記検知要素に面する底部と前記開口の垂直側面上の２つの接続側とを有し、前記第１の磁気集中材料がリラクタンス閾値未満のリラクタンスを有する、ステップと、
    前記底部において前記第１の磁気集中材料を無効化するステップと、
    前記開口内に導体を堆積するステップと、
    を有し、これによって、前記導体における電流によって発生した磁界が、前記接続側の前記第１の磁気集中材料によって集中し、前記磁気検知要素へと方向付けられる、方法。
11. 前記無効化するステップが、前記底部における前記第１の磁気集中材料の前記リラクタンスの値を前記リラクタンス閾値より大きくし、これによって、前記接続側の磁束を前記磁気検知要素に向けて下方向に送る、請求項１０に記載の方法。
12. 前記無効化するステップが、前記第１の磁気集中材料の前記底部において物質を注入することによって行われる、請求項１１に記載の方法。
13. 前記無効化するステップが、酸素、アルゴン、キセノン、クリプトン、炭素、フッ素、ホウ素、リン、ヒ素、ゲルマニウム、ガリウム、インジウム、および窒素を含む群からのイオンを注入することによって行われる、請求項１２に記載の方法。
14. 前記無効化するステップが、前記第１の磁気集中材料の結晶構造を破壊する粒子を前記第１の磁気集中材料の前記底部に注入することによって行われる、請求項１１に記載の方法。
15. 前記無効化するステップが、前記底部において前記第１の磁気集中材料をピンニングするピンニング材料層を堆積することによって行われる、請求項１０に記載の方法。
16. 前記ピンニング材料層を堆積するステップが、前記ピンニング材料を異方性堆積して、前記底部の前記ピンニング材料が前記底部において前記第１の磁気集中材料層をピンニングするために十分な厚さであり、前記接続側の前記ピンニング材料がピンニング厚さ閾値未満の厚さを有するようにし、これにより、前記接続側の前記第１の磁気集中材料はピンニングされない、請求項１５に記載の方法。
17. 前記ピンニング材料層を堆積するステップが、前記第１の磁気集中材料を堆積するステップの前に実行される、請求項１５に記載の方法。
18. 前記ピンニング材料層を堆積するステップが、前記第１の磁気集中材料を堆積するステップの後に実行される、請求項１５に記載の方法。
19. 前記無効化するステップが、前記第１の磁気集中材料と、結合層と、第２の磁気集中材料と、を有する三重層の反強磁性体を堆積することによって行われ、これにより、前記三重層の反強磁性体が、前記書き込み要素における電流に大きく応答しない、請求項１０に記載の方法。
20. 前記導体の上面に、前記接続側と磁気接触させて、第２の磁気集中材料の上層を堆積するステップを更に備え、これによって、前記導体における電流により発生する磁束が、前記上層および前記接続側内で優先的に流れ、このため、前記導体における前記電流によって、前記磁気検知要素に印加される磁界を増大させる、請求項１０に記載の方法。
21. 集積回路であって、
    データ信号を送出するための入力／出力回路を含む半導体基板と、
    磁気メモリ・セルのアレイであって、各セルが、
    磁気検知要素と、
    前記磁気検知要素の上方に配置された書き込み要素であって、前記磁気検知要素に対して方向付けられ、軸に沿って配置された導体を有し、該導体が、前記検知要素に対向する第１の側と、前記第１の側に対向する第２の側と、前記第１および第２の側を接続する２つの接続側とを有する、書き込み要素と、
    リラクタンス閾値未満のリラクタンスを有し、前記接続側に隣接して配置された少なくとも１つの磁気集中材料と、
    を有し、これによって、前記導体における電流によって発生した磁界が、前記少なくとも１つの磁気集中材料によって集中し、前記磁気検知要素へと方向付けられる、磁気メモリ・セル・アレイと、
    を有する、集積回路。
22. 論理動作を行うための、前記磁気メモリ・セル・アレイに接続された論理ユニットを更に有する、請求項２１に記載の集積回路。
23. 少なくとも１つのセルが、前記リラクタンス閾値より大きいリラクタンスを有する、前記第１の側に隣接して配置された前記磁気集中材料の無効化層を有する、請求項２１に記載の集積回路。
24. 前記磁気集中材料の無効化層が、前記磁気集中材料のリラクタンスを前記リラクタンス閾値より大きくする少なくとも１つの材料を追加されている、請求項２３に記載の集積回路。
25. 前記磁気集中材料の無効化層が損傷を与えられており、これによって、前記磁気集中材料のリラクタンスを前記リラクタンス閾値よりも大きくする、請求項２３に記載の集積回路。
26. 第１の側の前記磁気集中材料に隣接して反強磁性層が堆積され、これによって、前記第１の側の前記磁気集中材料をピンニングする、請求項２３に記載の集積回路。
27. 前記第１の側の前記材料が、前記磁気集中材料の第１の層と、結合層と、磁気集中材料の第２の層と、を有する三重層の反強磁性体を形成する、請求項２３に記載の集積回路。
28. 前記磁気集中材料の前記第１の層および前記磁気集中材料の第２の層が同一の材料から形成される、請求項２３に記載の集積回路。
29. 前記磁気集中材料の前記第１の層が、強磁性が得られる原子分率を有するＣｏＦｅ、ＣｏＦｅＢ、またはＮｉＦｅの合金を含む群から選択される、請求項２１に記載の集積回路。
30. 前記書き込み要素の前記接続側に隣接して第１の磁気集中材料が配置され、前記書き込み要素の前記第２の側に隣接して第２の磁気集中材料が配置される、請求項２１に記載の集積回路。
31. 磁気メモリ・セルのアレイを有する集積回路を形成する方法であって、
    半導体基板を設けるステップと、
    前記磁気メモリ・セルのアレイにおいて１組の磁気検知要素を形成することによって前記セル・アレイを形成するステップと、
    前記磁気検知要素の周囲に中間誘電体を堆積し、前記中間誘電体に書き込み要素のための開口を形成するステップであって、前記開口が前記磁気検知要素に対して方向付けられた開口軸を有すると共に前記磁気検知要素の上方に位置している、ステップと、
    前記開口内に第１の磁気集中材料のライナ層を堆積するステップであって、前記ライナ層が前記検知要素に対向する底部と前記開口の垂直側面上の２つの接続側とを有し、前記第１の磁気集中材料がリラクタンス閾値未満のリラクタンスを有する、ステップと、
    前記底部において前記第１の磁気集中材料を無効化するステップと、
    前記開口内に導体を堆積するステップと、
    を有し、これによって、前記導体における電流によって発生した磁界が、前記接続側の前記第１の磁気集中材料によって集中し、前記磁気検知要素へと方向付けられる、方法。
32. 前記無効化するステップが、前記底部における前記第１の磁気集中材料の前記リラクタンスの値を前記リラクタンス閾値より大きくし、これによって、前記接続側の磁束を前記磁気検知要素に向けて下方向に送る、請求項３１に記載の方法。
33. 前記無効化するステップが、前記第１の磁気集中材料の前記底部において物質を注入することによって行われる、請求項３２に記載の方法。
34. 前記無効化するステップが、酸素、アルゴン、キセノン、クリプトン、炭素、フッ素、ホウ素、リン、ヒ素、ゲルマニウム、ガリウム、インジウム、および窒素を含む群からのイオンを注入することによって行われる、請求項３３に記載の方法。
35. 前記無効化するステップが、前記第１の磁気集中材料の結晶構造を破壊する粒子を前記第１の磁気集中材料の前記底部に注入することによって行われる、請求項３２に記載の方法。
36. 前記無効化するステップが、前記底部において前記第１の磁気集中材料をピンニングするピンニング材料層を堆積することによって行われる、請求項３２に記載の方法。
37. 前記ピンニング材料層を堆積するステップが、前記ピンニング材料を異方性堆積して、前記底部の前記ピンニング材料が前記底部において前記第１の磁気集中材料層をピンニングするために十分な厚さであり、前記接続側の前記ピンニング材料がピンニング厚さ閾値未満の厚さを有するようにし、これにより、前記接続側の前記第１の磁気集中材料はピンニングされない、請求項３６に記載の方法。
38. 前記ピンニング材料層を堆積するステップが、前記第１の磁気集中材料を堆積するステップの前に実行される、請求項３６に記載の方法。
39. 前記ピンニング材料層を堆積するステップが、前記第１の磁気集中材料を堆積するステップの後に実行される、請求項３６に記載の方法。
40. 前記無効化するステップが、前記第１の磁気集中材料と、結合層と、第２の磁気集中材料と、を有する三重層の反強磁性体を堆積することによって行われ、これにより、前記三重層の反強磁性体が、前記書き込み要素における電流に大きく応答しない、請求項３１に記載の方法。
41. 前記導体の上面に、前記接続側と磁気接触させて、第２の磁気集中材料の上層を堆積するステップを更に備え、これによって、前記導体における電流により発生する磁束が、前記上層および前記接続側内で優先的に流れ、このため、前記導体における前記電流によって、前記磁気検知要素に印加される磁界を増大させる、請求項３１に記載の方法。

Images