KR101876587B1

KR101876587B1 - 자기 센서 및 그 제조 방법

Info

Publication number: KR101876587B1
Application number: KR1020130025230A
Authority: KR
Inventors: 김관수; 김동준; 류승한; 안희백; 정종열; 김경수; 신강섭
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2013-03-08
Filing date: 2013-03-08
Publication date: 2018-08-03
Also published as: US20160322561A1; KR20140111193A; EP2775314B1; US9419206B2; EP2775314A1; US20140252514A1; CN104035056B; US10256396B2; CN104035056A

Abstract

본 발명은 복수의 홀 소자와 자기 수속판을 구비하여 자기장의 방향을 검출할 수 있는 자기 센서 및 그 제조 방법에 관한 것으로, 복수의 홀 소자가 설치된 반도체 기판; 상기 반도체 기판상에 형성된 보호층; 상기 보호층 상에 형성된 기초층; 및 상기 기초층 상에 형성된 자기 수속판을 구비하되, 상기 기초층은, 그 표면 상에 굴곡면을 갖는 것을 특징으로 하는 것으로서, 굴곡 형태를 갖는 자기 수속판을 구비함으로써 제조 공정을 간편하게 하며, 홀 소자의 스트레스를 일정한 균일도로 낮추어 센서 특성을 향상시킬 수 있다.

Description

자기 센서 및 그 제조 방법{MAGNETIC SENSOR AND METHOD OF MANUFACTURING THEREOF}

본 발명은 자기 센서 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 복수의 홀 소자와 자기 수속판을 구비하여 자기장의 방향을 검출할 수 있는 자기 센서 및 그 제조 방법에 관한 것이다.

일반적으로 자기 센서(magnetic sensor)란 자기신호를 검출하는 기능을 가진 것으로서, 종래부터 홀 소자(hall element)와 자기 증폭 기능을 갖는 자기 수속판(IMC : Integrated magnetic concentrator)을 조합한 자기 센서가 알려져 있다.

일 예로, 평평한 형상을 갖는 자성체의 자기 수속판과, 홀 효과 소자가 자기 수속판의 단부 영역에 배치하여 3차원의 자장의 방향을 검출할 수 있도록 한 자장 방향 검출 센서 등이 있다.

이와 같은 구성을 갖는 자기 센서에 의해, 자기 수속판에 의해 수평 자장을 검출할 수 있음과 함께, 또한 홀 효과 소자가 존재하는 영역의 자장을 증폭할 수 있다고 하는 효과가 있다.

도 1은, 종래의 자기 센서를 설명하기 위한 평면도(특허 문헌 1 참조)로서, 도면부호 3은 자기 수속판(concentrator), 2.1~2.6은 홀 소자를 나타내고 있다.

도 1에 도시된 바와 같은 구성의 자기 센서는, 편평한(flat shape) 자기 수속판(3)의 형태를 갖고 있다. 이러한 형태는 홀 소자(2.1~2.6)에 높은 스트레스를 주어 오프셋 전압을 높이는 단점이 있었다. 이에, 두꺼운 자기 수속판의 스트레스를 줄여 오프셋 전압을 낮추는 노력이 이루어져 왔다. 여기서 오프셋 전압은 마그네틱 필드(magnetic field)가 걸리지 않은 상태에서 홀 소자의 전압이 제로(zero)값을 보여야 하는데, 다른 값을 보일 때 그 차이를 말하는 것이다. 오프셋 전압의 크기가 클수록 오작동 확률이 높다. 즉, 오프셋 전압이 크다는 것은 마그네틱 필드를 걸었을 때 실제 홀 소자의 전압의 변화가 미미해서 민감도(sensitivity)가 떨어지는 것이다. 즉, 시그널 대 노이즈(signal-to-noise)값이 작다고 볼 수 있다. 즉, 마그네틱 필드의 미세변화를 감지해야 하는데, 오프셋 전압이 높으면 미세 변화를 읽기가 힘들다는 문제점이 있는 것이다.

특허문헌 1 : 미국등록특허 제6,545,462호 (2003.04.08)

본 발명은 상술한 종래기술의 문제점을 극복하기 위한 것으로서, 굴곡 형태를 갖는 자기 수속판을 구비함으로써 제조 공정을 간편하게 하며, 홀 소자의 스트레스를 일정한 균일도로 낮추어 센서 특성을 향상시킨 자기 센서 및 그 제조 방법을 제공하는 데에 그 목적이 있다.

상기 목적을 달성하기 위해 본 발명에 따른 자기 센서는, 복수의 홀 소자가 설치된 반도체 기판; 상기 반도체 기판상에 형성된 보호층; 상기 보호층 상에 형성된 기초층; 및 상기 기초층 상에 형성된 자기 수속판을 구비하되, 상기 기초층 및 자기 수속판은, 그 표면 상에 굴곡면을 갖는 것을 특징으로 한다.

상기 자기 수속판의 면적은 상기 기초층의 면적보다 같거나 크도록 형성될 수 있다.

상기 보호층은, 그 표면 상에 복수의 돌출부가 형성될 수 있다.

상기 기초층 및 자기 수속판의 굴곡면은, 그 단면 형상이 다수의 요철(凹凸) 모양으로 규칙 또는 불규칙적으로 배열될 수 있다.

상기 홀 소자가 상기 자기 수속판의 끝단부와 중첩되도록 위치할 수 있다.

상기 보호층은 패시베이션 절연막과 버퍼층을 포함할 수 있으며, 상기 보호층은 부식 방지막을 더 포함할 수 있다.

상기 부식 방지막은 실리콘 산화막 또는 실리콘 질화막 중의 어느 하나로 이루어질 수 있다.

상기 부식 방지막은 5 ~ 50 nm 두께를 가지는 것이 바람직하다.

상기 부식 방지막은 상기 패시베이션 절연막과 상기 버퍼층 사이에 있을 수 있으며, 상기 돌출부는 폴리이미드를 포함할 수 있다.

상기 자기 수속판이 NiFe 합금일 경우 상기 Fe의 함량이 10 이상 30%(atomic%) 이하의 조성을 가질 수 있다.

상기 기초층은 TiW 및 Cu 물질을 포함할 수 있다.

또한, 본 발명에 따른 자기 센서의 제조 방법은, 복수의 홀 소자가 설치된 반도체 기판을 형성하는 단계; 상기 반도체 기판상에 보호층을 형성하는 단계; 상기 보호층 상에 버퍼층을 형성하는 단계; 상기 버퍼층의 표면 상에 복수의 돌출부를 형성하는 단계; 상기 복수의 돌출부에 대응되는 굴곡면을 갖는 기초층을 형성하는 단계; 및 상기 기초층 상에 굴곡면을 갖는 자기 수속판을 형성하는 단계;를 포함하는 것을 특징으로 한다.

상기 기초층 또는 상기 자기 수속판의 굴곡면은, 그 단면 형상이 다수의 요철(凹凸) 모양으로 규칙 또는 불규칙적으로 배열될 수 있다.

상기 기초층은 TiW 및 Cu 물질의 2중층으로 이루어질 수 있으며 또한, 부식 방지막을 더 포함할 수 있다.

상기 부식 방지막은 상기 보호층과 상기 버퍼층 사이에 형성할 수 있으며, 상기 돌출부는 폴리이미드를 포함할 수 있다.

상기와 같이 구성된 본 발명에 따른 자기 센서 및 그 제조 방법에 의하면, 굴곡 형태를 갖는 자기 수속판을 구비함으로써 종래의 기초층을 수평방향으로 식각하기 위하여 매우 정교한 식각 공정이 필요 없어 제조 공정을 간편하게 하는 효과가 있다.

또한, 자기 수속판의 굴곡 형태를 일정하게 형성함으로써, 홀 소자의 스트레스를 일정한 균일도로 낮추어 센서 특성을 향상시키는 효과도 있다.

도 1은 종래의 자기 센서를 설명하기 위한 평면도.
도 2는 본 발명의 바람직한 일 실시예에 따른 자기 센서를 나타낸 단면도.
도 3a 내지 3n은 본 발명의 바람직한 일 실시예에 따른 자기 센서의 제조 방법을 설명하기 위한 단면도.
도 4a 내지 4o는 본 발명의 바람직한 다른 실시예에 따른 자기 센서의 제조 방법을 설명하기 위한 단면도.
도 5는 본 발명에 따른 자기 센서의 굴곡진 자기 수속판의 평면 및 단면 SEM 사진을 나타낸 도면.
도 6은 홀 소자에 미치는 X,Y축 방향의 스트레스를 나타낸 그래프.
도 7은 자기 수속판의 자기장 플럭스 시뮬레이션 결과를 나타낸 그래프.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하기로 한다.

도 2는 본 발명의 바람직한 일 실시예에 따른 자기 센서를 나타낸 단면도이다.

도시된 바와 같이, 본 발명의 바람직한 일 실시예에 따른 자기 센서는, 복수의 홀 소자(210)가 형성된 반도체 기판(220); 상기 반도체 기판(220) 상에 보호층(230); 상기 보호층(230) 상에 기초층(240); 및 상기 기초층(240) 상에 자기 수속판(250)을 구비하되, 상기 기초층(240) 및 자기 수속판(250)은, 그 표면 상에 굴곡면을 갖는다. 여기서 보호층(230)은 패시베이션(passivation) 절연막과 버퍼층을 포함할 수 있다. 패시베이션 절연막은 실리콘 산화막 및 질화막으로 이루어질 수 있다. 패시베이션 절연막은 칩 내부로 수분 침투를 방지하는 역할을 한다. 그리고 패드의 부식을 방지하기 위하여 추가로 패시베이션 절연막 위에 부식 방지막을 형성할 수 있다. 부식 방지막으로 실리콘 산화막을 사용할 수 있다. 그리고 버퍼층은 폴리이미드 등의 폴리머 물질로 형성될 수 있다.

상기 기초층(240)위에 굴곡면을 만들기 위하여, 상기 보호층(230)의 표면 상에 복수의 돌출부(235a)가 형성된다. 돌출부(235a)의 폭, 높이 및 숫자는 홀 소자에 미치는 스트레스를 최소화하도록 설계된다. 일례로 폭의 길이는 5 ~ 30㎛, 높이는 1 ~ 10㎛ 를 가지며 돌출부(235a)의 개수는 1 ~ 8개를 가질 수 있다. 돌출부(235a)의 개수가 많을수록 홀 소자(210)에 미치는 스트레스는 최소화될 수 있다. 돌출부(235a)를 구성하는 물질은 버퍼층을 식각하여 형성된 것이기 때문에 폴리이미드 등의 폴리머 물질이다.

상기 자기 수속판(250) 및 기초층(240)의 평면 형상은, 원형 또는 다각형으로 형성될 수 있다.

홀 소자(210)의 자기력(magnetic field)에 민감도를 높이기 위해서 상기 홀 소자(210)의 중심 위치가 상기 자기 수속판(250)의 끝단부와 중첩되도록 위치하되, 상기 자기 수속판(250)의 끝단부를 기준으로 상기 홀 소자(210)의 중심부가 그 폭 길이(A) 이내에 위치한다. 이때, 상기 홀 소자(210)의 폭 길이는, 일 예로서 50㎛ 이하인 것이 바람직하다.

상기 홀 소자(210)의 상부로부터 상기 자기 수속판(250)의 하부까지의 거리가 일 예로서 1㎛ 이상 30㎛ 이하일 수 있다.

또한, 상기 자기 수속판(250)이 자성체로 이루어지는데, 상기 자성체는 전해 도금을 이용하여 형성될 수 있다.

상기 자성체는 Ni, Fe, Co, Mo 또는 Mn 중 2종류 이상을 함유하는 합금으로 이루어지고, 상기 자성체의 열팽창율이 5 ~ 20 ppm/°C인 것이 바람직하다. 또한, 상기 자성체가 NiFe 합금일 경우 상기 Fe의 함량이 10 이상 30%(atomic%) 이하의 조성을 갖는다. 조성에 따라 자기력의 세기가 결정되는데, 그 중에 Fe의 함량은 보자력에 영향을 미친다. 보자력의 적절한 값을 주기 위해 Fe의 함량을 10 ~ 30%로 설정한 것이다.

상기 기초층(240)은 수지 또는 금속으로 이루어질 수 있고, 상기 기초층(240)의 굴곡면은, 그 단면 형상이 다수의 요철(凹凸) 모양으로 규칙 또는 불규칙적으로 배열될 수 있으며, 그 평면 형상이 다수로 배열된 원형 또는 다각형 루프 형상으로 형성될 수 있다. 이에 따라 기초층(240) 위에 형성되는 자기 수속판(250)도 기초층을 따라 굴곡면을 갖게 된다. 자기 수속판(250) 및 기초층(240)이 굴곡면을 갖게 됨에 따라 홀 소자(210)에 미치는 스트레스가 평평한 수속판 및 기초층을 갖는 구조에 비해 작아지는 효과가 있다. 자기 수속판(250)의 면적은 제조 방법에 따라 기초층(240) 면적과 동일하게 또는 크게 할 수 있다. 이렇게 함으로써 오프셋 전압의 크기를 줄일 수 있고 홀 소자(210)의 민감도를 향상시킬 수 있다.

또한, 상기 반도체 기판(220)의 일측에는 패드(211)가 형성된다.

도 3a 내지 3l은 본 발명의 바람직한 일 실시예에 따른 자기 센서의 제조 방법을 설명하기 위한 단면도이다.

본 발명의 일 실시예에 따른 자기 센서의 제조 방법은, 복수의 홀 소자(210)가 설치된 반도체 기판(220)을 형성하는 단계; 상기 반도체 기판(220)상에 보호층(230)을 형성하는 단계; 상기 보호층(230) 상에 버퍼층(234,235)을 형성하는 단계; 상기 버퍼층(234,235)의 표면 상에 복수의 돌출부(235a)를 형성하는 단계; 상기 보호층(230)의 그 표면 상에 상기 복수의 돌출부(235a)에 대응되는 굴곡면을 갖는 기초층(240)을 형성하는 단계; 및 e)상기 기초층(240) 상에 굴곡면을 갖는 자기 수속판(250)을 형성하는 단계를 포함한다. 상기 자기 수속판(250)은 전해 도금을 이용하여 자성체로 형성할 수 있다. 상기 자성체는 Ni, Fe, Co, Mo 또는 Mn 중 2종류 이상을 함유하는 합금으로 이루어지고, 상기 자성체의 열팽창율이 5 이상 20ppm/℃ 이하인 것이 바람직하다. 상기 자성체가 NiFe 합금일 경우 상기 Fe의 함량이 10 이상 30%(atomic%) 이하의 조성을 갖는다. 상기 기초층(240)은 수지 또는 금속으로 이루어진다. 상기 기초층(240)의 굴곡면은, 그 단면 형상이 다수의 요철(凹凸) 모양으로 규칙 또는 불규칙적으로 배열된다. 상기 반도체 기판(220)의 일측에 패드(211)를 형성한다.

상기와 같이 구성된 본 발명의 자기 센서를 제조하기 위한 방법을 첨부된 도 3a 내지 3l을 참조하여 더욱 상세히 설명한다.

먼저, 도 3a에 도시된 바와 같이, 홀 소자(210)와 패드(211)를 Si 기판 상에 형성한다. 즉, 복수의 홀 소자(210)를 서로 소정의 거리를 두고 Si나 GaAs로 이루어지는 반도체 기판(220) 내에 매립하거나 상기 기판(220) 상에 형성한다. 홀 소자(210)는 기판(220)에 N형 또는 P형 이온 주입을 하여 형성한다. 상기 홀 소자(210)는 자성체 의해 증폭된 자기력의 변화를 감지할 수 있어야 한다. 다음으로, 홀 소자(210)가 형성되어 있는 반도체 기판(220) 위에 보호층(231)을 형성한다. 상기 보호층(231)은 실리콘 산화막 및 질화막으로 이루어질 수 있다. 홀 소자(210)에 전압을 가하기 위해 홀 소자(210)와 연결되도록 보호층(231)을 식각 한 후 패드(211)를 형성한다. 홀 소자(210) 및 패드 (211) 사이에는 절연막 증착 및 금속 배선 형성 등의 여러 가지 공정이 추가될 수 있다. 그런데 홀 소자(211) 위에는 되도록 금속 배선이 위치하지 않도록 해야 한다. 금속 배선이 존재하면 홀 소자(211) 위에 형성되는 자기 수속판에 의해 증폭된 자기장의 세기가 금속 배선에 의해 가려져서 홀 소자(211)에 미치는 자기장의 세기가 감소될 수 있기 때문이다.

이후, 도 3b에 도시된 바와 같이, 패드(211)를 노출시키기 위하여 패드 패턴(232)을 이용하여 에칭 공정을 수행한다.

상기와 같이 패드(211)가 노출되면, 도 3c에 도시된 바와 같이, 패드 패턴(232)을 제거한다. 패드 패턴(232)의 제거는 애슁 공정으로 제거한다.

이후, 도 3d에 도시된 바와 같이, PSPI(Photo Sensitive PolyImide) 코팅 공정을 수행하여, 상기 패드(211) 및 보호층(231) 상에 제1 버퍼층(234)을 형성한다. 상기 제1 버퍼층(234)은 폴리이미드로 이루어지는 것이 바람직하다. 이 과정에서 다시 패드(211) 상부가 제1 버퍼층(234)으로 덮이게 된다.

도 3e에 도시된 바와 같이, 상기 제1 버퍼층(234) 상에 제1 버퍼 마스크(미도시)를 사용하여 패드(211)를 다시 노출시킨다. 노광 공정에 의해 패드(211) 상에 형성된 제1 버퍼층(234)의 일부가 제거된다. 제1 버퍼층(234)은 노광 공정에 의해 쉽게 제거된다. 그리고 제1 버퍼층(234)을 경화시키기 위해 큐어링(curing) 공정을 수행한다. 경화된 제1 버퍼층(234)은 열산화막(thermal oxide)과 같은 성질을 가지게 되어 후속 공정의 노광 및 식각 공정에서 쉽게 제거되지 않는다.

도 3f에 도시된 바와 같이, 다시 PSPI 코팅 공정을 수행하여, 상기 경화된 제1 버퍼층(234) 및 패드(211) 상에 제2 버퍼층(235)을 형성한다. 상기 제2 버퍼층(235)도 상기 제1 버퍼층(234)과 동일하게 폴리이미드로 이루어지는 것이 바람직하다. 이 과정에서 다시 패드(211) 상부가 제2 버퍼층(235)으로 덮이게 된다.

도 3g에 도시된 바와 같이, 돌출부(elevation)(235a)를 형성하기 위해 상기 제2 버퍼층(235) 상에 제2 버퍼 마스크(미도시)를 사용하여 노광 공정을 수행한다. 이때, 돌출부(235a)를 형성하면서 패드(211) 상부도 오픈시킨다. 그리고 다시 돌출부(235a)를 경화시키기 위해 큐어링(curing) 공정을 수행하여, 경화된 돌출부(235a)를 형성한다. 이러한 돌출부(235a)의 형성에 의해 후속 공정으로 형성되는 기초층(240) 및 자기 수속판(250)의 형상도 평평하지 않고 돌출된 형상을 갖게 된다.

도 3g에는 1개의 돌출부(235a)가 형성되었지만, 실제로는 2개 이상의 다수개의 모양을 만들 수 있다. 이때, 상기 돌출부(235a)는 굴곡진 자기 수속판(250)을 만들기 위해 추가적으로 필요한 부분으로서, 후속 공정으로 자기 수속판(250)의 기초층(base layer)(240)를 위해서 그 단면이 수직 혹은 상부가 좁고 하부가 넓은 형태의 돌출 경사(positive slope)를 유지하는 것이 유리하다. 그 이유는, 상기 기초층(240)은 TiW 및 Cu을 PVD(Physical Vapor Deposition) 또는 스퍼터링(sputtering) 방식으로 증착하면서 표면의 증착 두께가 균일하게 형성되기 때문이다. 반대로 함몰 경사(negative slope)의 경우 기초층(240)의 증착 두께가 균일하게 되지 않을 수 있으므로, 본 발명의 실시예에서는 돌출 경사 구조에 대하여 설명한다.

이후, 도 3h에 도시된 바와 같이, 돌출부(235a)가 형성된 제1 버퍼층(234) 상에 전해 도금의 기초층(240)으로서 TiW층(242) 및 Cu층(241) 스퍼터링법 또는 진공 증착법에 의해 연속적으로 증착한다. 그래서 TiW(242) 위에 Cu층(241)이 형성되게 된다. TiW(242) 및 Cu(241)의 총 두께는 200 ~ 800nm 두께를 가지도록 한다. 기초층(240)의 역할은 후속 공정인 자성체의 전기 도금을 잘 형성되도록 하는데 있다. 앞에서도 언급되었듯이 이미 형성된 돌출부(235a) 위에도 기초층(240)이 형성되기 때문에 기초층(240)의 단면이 굴곡된 면을 갖게 된다.

도 3i에 도시된 바와 같이, 자기 수속판 또는 자성체를 형성하기 위해 먼저 자기 수속판(250)의 패턴 마스크(243)를 포토리소그래피에 의해 제작한다. 상기 자기 수속판은 자성체로 이루어질 수 있으며, 이하의 본 발명의 바람직한 일 실시예에서 상기 자기 수속판을 자성체(250)로 명명하여 설명한다.

이어서, 도 3j에 도시된 바와 같이, 상기 패턴 마스크(243) 상에 NiFe를 전기 도금(Electroplating)하여 자성체(250)를 증착한다.

상기 전기 도금 완료 후, 도 3k에 도시된 바와 같이, 상기 패턴 마스크(243)를 제거하여 자성체(250)만 남게 된다.

도 3l에 도시된 바와 같이, 습식 식각(wet etch) 공정을 통하여 패드(211) 상부의 Cu층(241)과 TiW층(242)으로 이루어진 기초층(240)을 제거한다. 이렇게 함으로써 자성체(250) 하부에만 기초층(240)이 남게 되고 나머지는 제거되는 것이다. 또한, 경화된 돌출부(235a) 위에 형성됨으로써, 굴곡진 모양의 자성체(250)를 갖게 되는 것이다. 또한, 굴곡진 모양의 자성체(250)로 인해 기판(220)과의 스트레스가 감소되어 오프셋 전압을 줄 일 수 있다.

도 3m에 도시된 바와 같이, 기초층(250) 상에 제3 버퍼층(251)을 코팅하여 형성한다. 이때, 상기 제3 버퍼층(251)은 폴리이미드로 이루어지는 것이 바람직하다.

이후, 도 3n에 도시된 바와 같이, 상기 제3 버퍼층(251) 상에 제3 버퍼 마스크(미도시)를 사용하여 PSPI 노출 및 큐어링 공정을 수행하여, 패드(211) 상부를 오픈시킴으로써 본 발명의 일 실시예에 따른 자기 센서를 완성한다.

도 4a 내지 4o는 본 발명의 바람직한 다른 실시예에 따른 자기 센서의 제조 방법을 설명하기 위한 단면도이다.

도 4a 내지 4o에 도시된 바와 같이, 본 발명의 바람직한 다른 실시예에 따른 자기 센서의 제조 방법에 개시된 대부분의 단계들은, 상기 도 3a 내지 3n을 통하여 설명한 본 발명의 바람직한 일 실시예에 따른 자기 센서의 제조 방법과 대동소이하므로 이에 대한 세세한 설명은 생략한다.

본 발명의 바람직한 다른 실시예에 따른 자기 센서의 제조 방법은 패드의 부식을 방지하기 위하여 실리콘 산화막 등의 부식 방지막을 추가로 형성하는 것을 포함한다. 도 4c에 도시된 바와 같이, 상기 반도체 기판(220)의 일측에 패드(211)를 형성한 후, 상기 패드(211) 상에 절연막을 증착하여 부식 방지막(231a)을 더 형성하는 단계를 추가한다. 여기서 부식 방지막(231a)은 산화막 또는 질화막 계열로서, PECVD 방법으로 증착 가능하다. PECVD 방법으로 증착할 경우 TEOS 물질을 이용한 실리콘 산화막이 적합하다. 최적의 두께는 5 ~ 50 nm가 적절하다. 왜냐하면, 50nm 보다 두꺼울 경우, 절연막을 식각하기 어려워서, 패드가 노출되지 않을 수 있다. 그리고 두께가 5 nm 미만이 되면 너무 얇아서 보호막 구실을 할 수 없다. 상기의 두께에 대한 임계적 수치 한정값은 본 발명의 일 실시예에 따라 수차례 반복된 실험을 통하여 얻어진 결과값을 이용하여 가장 바람직한 값을 획득한 것으로서, 그 임계적 특징 및 효과를 가지고 있는 것이다.

그리고 도 4d 에 도시된 바와 같이 부식 방지막(231a) 상에 제1 버퍼막(234)을 증착한다. 그러므로 부식 방지막(231a)은 보호층(231)과 제1 버퍼막(234) 사이에 위치한다. 그리고 도4e 및 도4g에 도시된 바와 같이 반복되는 PSPI 막의 노광 및 현상(developing)공정이 진행된다. 그런데 패드(211) 상부를 부식 방지막(231a)이 덮고 있어서 현상할 때 사용하는 현상액의 하나인 TMAH용액으로부터 패드(211) 상부의 부식을 방지할 수 있다.

그리고 도4h에 도시된 바와 같이 부식 방지막(231a) 위에도 Cu층(241)과 TiW층(242)으로 이루어진 기초층(240)이 형성된다. 또한, 도4l에 도시된 바와 같이 기초층(240)을 식각할 때도 패드(211) 위에 부식 방지막(231a)이 형성되어 있어 패드(211)가 식각되는 것을 방지할 수 있다. 도4n에서도 마찬가지로 PSPI 막의 노광 및 현상(developing) 공정시에도 패드(211) 위에 부식 방지막(231a)으로 보호하고 있어 패드(211)의 부식을 방지할 수 있다.

상기와 같이 형성된 부식 방지막(231a)은 도 4o에 도시된 바와 같이, 상기 제3 버퍼층(251) 상에 제3 버퍼 마스크(미도시)를 사용하여 PSPI 노출 및 큐어링 공정을 수행한 후에 제거된다. 따라서, 최종적으로 부식 방지막 제거 공정을 통하여 패드(211) 상부를 오픈시킨다.

상기와 같이 최종적으로 제거되는 부식 방지막(231a)을 통하여 반복되는 PSPI 막의 노광 및 현상(developing)공정 시 사용하는 현상액의 하나인 TMAH용액으로부터 패드(211) 상부가 부식되는 것을 방지할 수 있다. 따라서 부식 방지막(231a)은 TMAH용액 등의 현상액으로부터 화학적으로 잘 견딜 수 있는 실리콘 산화막 등의 물질을 사용하는 것이 바람직하다. 패드 상부가 부식되면 전기적 접촉 불량이 발생할 수 있어 이를 해결하는 것이 중요하다.

상기와 같은 본 발명의 바람직한 실시예들을 통하여 제작된 본 발명에 따른 자기 센서의 굴곡진 자기 수속판의 평면 및 단면 SEM 사진을 도 5에 나타내었다.

도 5에 도시된 바와 같이, (A)는 전체적인 자기 수속판(250)의 평면 모양을 나타내었고, (B)는 제1 버퍼층(234) 상에 형성된 돌출부(235a)를 통하여 자기 수속판(250)의 굴곡진 모양에 대한 단면부를 나타내었다.

또한, 도 6은 홀 소자에 미치는 X,Y축 방향의 스트레스를 나타낸 그래프이고, 도 7은 자기 수속판의 자기장 시뮬레이션 결과를 나타낸 그래프이다.

전술한 바와 같이, 자기 수속판(250) 밑에 자기장을 센싱하는 홀 소자(210)가 존재하는데, 이 부분에 스트레스를 최소화하는 것이 자기 센서의 특성에 있어 중요한 부분이다. 일반적으로 자기 수속판(250)의 끝 부분에 주로 스트레스가 가장 높게 걸리는데, 이 스트레스가 홀 소자(210)에 미치는 영향을 시뮬레이션을 통하여 확인하였으며, 그 결과를 도 6에 나타내었다.

특히, 도 6의 (A)는 홀 소자의 깊이에 따른 자기 수속판의 X축 방향의 스트레스를 나타낸 것이고, 도 6의 (B)는 자기 수속판의 Y축 방향의 스트레스를 나타낸 것이다. 여기서 스트레스는 홀 소자가 형성되어 있는 기판에 미치는 압축 또는 응력 스트레스를 말한다. 자기 수속판과 홀 소자 사이에 여러 층의 절연막이 존재한다. 자기 수속판의 모양에 따라 절연막에 스트레스를 주게 되는데, 그 절연막이 다시 홀 소자에 스트레스를 전달하게 된다. 본 발명에서의 자기 수속판의 두께가 5 ~ 20㎛, 폭(width)이 200 ~ 400㎛ 두께로 매우 크기 때문에 자기 수속판의 아래에 존재하는 절연막 및 홀 소자에 미치는 스트레스가 매우 크다고 볼 수 있다.

도시된 바와 같이, 편평한 자기 수속판을 갖는 종래 기술(A, B)대비 본 발명에 따른 굴곡진 모양(C)의 자기 수속판이 X축 및 Y축 방향 모두 가장 낮은 스트레스를 갖는 것을 알 수 있다. 이러한 스트레스 개선 효과는 홀 소자의 오프셋(offset) 특성을 개선하여 센싱 민감도를 높일 수 있다. 이때 하나의 굴곡진 모양보다는 다수의 굴곡진 모양의 경우가 보다 효과가 있다. 예를 들어 굴곡진 모양은 도 2에서, 폭의 길이가 5 ~ 30㎛, 높이가 1 ~ 10㎛의 돌출부(235a) 및 기초층(240) 위에 자성체의 자기 수속판(250)을 전기도금 하여 형성할 수 있다.

또한, 스트레스 개선을 위하여 제안된 굴곡진 모양의 자기 수속판(250)이 자기 수속판 본연의 역할인 자기장을 수직방향으로 집중시켜주는 효과를 잘 수행하는지 확인하기 위하여 자기장 시뮬레이션을 진행하였다.

도 7에 자기장 플럭스(magnetic flux) 시뮬레이션 결과를 나타내었으며, 종래의 편평한 모양의 자기 수속판 (A)과 스트레스 개선을 위하여 굴곡진 형태로 제안된 본 특허의 자기 수속판(B) 모두 홀 소자에 미치는 Bz(자기장의 수직 성분)의 값은 비슷한 수준인 것으로 확인되었다.

본 명세서에 기재된 본 발명의 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 관한 것이고, 발명의 기술적 사상을 모두 포괄하는 것은 아니므로, 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다. 따라서 본 발명은 상술한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 권리범위 내에 있게 된다.

210 : 홀 소자
220 : 반도체 기판
230, 231 : 보호층
234, 235 : 버퍼층
235a : 돌출부
240 : 기초층
250 : 자기 수속판(자성체)

Claims

복수의 홀 소자가 설치된 반도체 기판;
상기 반도체 기판상에 형성된 보호층;
상기 보호층 상에 형성된 기초층; 및
상기 기초층 상에 형성된 자기 수속판을 구비하되,
상기 기초층 및 자기 수속판은, 그 표면 상에 굴곡면을 갖고
상기 보호층은 패시베이션 절연막과 버퍼층을 포함하고 부식 방지막을 더 포함하는 것을 특징으로 하는 자기 센서.
제 1항에 있어서,
상기 자기 수속판의 면적은 상기 기초층의 면적보다 같거나 크도록 형성된 것을 특징으로 하는 자기 센서.
제 1항에 있어서,
상기 보호층은, 그 표면 상에 복수의 돌출부가 형성된 것을 특징으로 하는 자기 센서.
제 1항에 있어서,
상기 기초층 및 자기 수속판의 굴곡면은,
그 단면 형상이 다수의 요철(凹凸) 모양으로 규칙 또는 불규칙적으로 배열된 것을 특징으로 하는 자기 센서.
제 1항에 있어서,
상기 홀 소자가 상기 자기 수속판의 끝단부와 중첩되도록 위치하는 것을 특징으로 하는 자기 센서.
삭제
삭제
제 1항에 있어서,
상기 부식 방지막은 실리콘 산화막 또는 실리콘 질화막 중의 어느 하나로 이루어진 것을 특징으로 하는 자기 센서.
제 1항에 있어서,
상기 부식 방지막은 5 ~ 50 nm 두께를 가지는 것을 특징으로 하는 자기 센서.
제 1항에 있어서,
상기 부식 방지막은 상기 패시베이션 절연막과 상기 버퍼층 사이에 있는 것을 특징으로 하는 자기 센서.
제 3항에 있어서,
상기 돌출부는 폴리이미드를 포함하는 것을 특징으로 하는 자기 센서.
제 1항에 있어서,
상기 자기 수속판이 NiFe 합금일 경우 상기 Fe의 함량이 10 이상 30%(atomic%) 이하의 조성을 갖는 것을 특징으로 하는 자기 센서.
제 1항에 있어서,
상기 기초층은 TiW 및 Cu 물질을 포함하는 것을 특징으로 하는 자기 센서.
복수의 홀 소자가 설치된 반도체 기판을 형성하는 단계;
상기 반도체 기판상에 패시베이션 절연막과 부식 방지막을 포함하는 보호층을 형성하는 단계;
상기 보호층 상에 버퍼층을 형성하는 단계;
상기 버퍼층 상에 굴곡면을 갖는 기초층을 형성하는 단계; 및
상기 기초층 상에 굴곡면을 갖는 자기 수속판을 형성하는 단계;를 포함하는 것을 특징으로 하는 자기 센서의 제조 방법.
제 14항에 있어서,
상기 기초층 또는 상기 자기 수속판의 굴곡면은,
그 단면 형상이 다수의 요철(凹凸) 모양으로 규칙 또는 불규칙적으로 배열된 것을 특징으로 하는 자기 센서의 제조 방법.
제 14항에 있어서,
상기 기초층은 TiW 및 Cu 물질의 2중층으로 이루어진 것을 특징으로 하는 자기 센서의 제조 방법.
삭제
제 14항에 있어서,
상기 부식 방지막은 실리콘 산화막 또는 실리콘 질화막 중의 어느 하나로 이루어진 것을 특징으로 하는 자기 센서의 제조 방법.
제 14항에 있어서,
상기 부식 방지막은 상기 보호층과 상기 버퍼층 사이에 형성하는 것을 특징으로 하는 자기 센서의 제조 방법.
제 14항에 있어서,
상기 버퍼층은 돌출부를 포함하고 상기 돌출부는 폴리이미드를 포함하는 것을 특징으로 하는 자기 센서의 제조 방법.