JP6697909B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP6697909B2
JP6697909B2 JP2016051495A JP2016051495A JP6697909B2 JP 6697909 B2 JP6697909 B2 JP 6697909B2 JP 2016051495 A JP2016051495 A JP 2016051495A JP 2016051495 A JP2016051495 A JP 2016051495A JP 6697909 B2 JP6697909 B2 JP 6697909B2
Authority
JP
Japan
Prior art keywords
magnetic
semiconductor device
plating
forming
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016051495A
Other languages
English (en)
Other versions
JP2017166925A (ja
Inventor
岸 松雄
松雄 岸
未英 佐藤
未英 佐藤
高橋 寛
寛 高橋
美香 海老原
美香 海老原
孝明 飛岡
孝明 飛岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2016051495A priority Critical patent/JP6697909B2/ja
Priority to US15/457,346 priority patent/US10504957B2/en
Priority to KR1020170031958A priority patent/KR102312647B1/ko
Priority to TW106108294A priority patent/TWI705589B/zh
Priority to CN201710153099.2A priority patent/CN107192968B/zh
Publication of JP2017166925A publication Critical patent/JP2017166925A/ja
Application granted granted Critical
Publication of JP6697909B2 publication Critical patent/JP6697909B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/101Semiconductor Hall-effect devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/0052Manufacturing aspects; Manufacturing of single devices, i.e. of semiconductor magnetic sensor chips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/02Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07Hall effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/80Constructional details
    • H10N52/85Magnetic active materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)

Description

本発明は、磁気を検出するための半導体装置とその製造方法に関するものである。より詳しくは、複数のホール素子とこの半導体装置近傍を通過する磁束を収束するための磁性体を備えることにより、2次元または3次元方向の磁気を感度良く検出できる半導体装置とその製造方法に関する。
ホール効果により磁気を検出するための半導体装置は古くから知られており、更に、その感度や性能を高めたり、2次元または3次元方向からの磁気を検出したりするために、磁性体と組み合わせた半導体装置が考案されている。
たとえば、特許文献1に記載のホール効果を用いた磁場方向センサは、複数のホール素子とこれらのホール素子領域上部に平らな形状を有する軟磁性体材料からなる磁気収束板が配置されている。
この磁場方向センサでは、磁気収束板の端部がホール素子領域に配置されているので、磁気収束板より収束される磁束がホール素子表面近傍で、ホール素子に対して垂直方向に集中するため、ホール素子を通過する磁束密度が高くなり、その検出感度が高くなり、更に、複数個のホール素子を通過する磁束の強度をそれぞれ検出し、演算することにより磁束の方向とそれぞれの方向における強度を算出することができる。これにより、磁場方向センサに対する磁束の方向をこのセンサを基準とする座標軸に分解することが可能となる。単純なホール素子による磁気センサに対し、格段の性能向上を図ることができる。
また、特許文献2に記載のホール効果を用いた磁気センサは、特許文献1と同様な構造と原理に基づいている。磁気収束板とこれを搭載している半導体基板との間に生じる材料の違いによる応力、特に、熱膨張差による応力がセンサ特性に大きく影響するため、この影響を小さくするための構造を有している。
この目標を達成するため、この磁気センサでは、磁気収束板と半導体基板との間に下地層を形成し、この下地層の半導体基板に接続する面積を磁気収束板の面積より小さくするとともに、この下地層の少なくとも一部がホール素子領域を覆うような構造とすることを採用している。
また、特許文献2に記載のホール効果を用いた磁気センサでは、磁気収束板の縦断面における形状を規制することにより、その性能を向上することを採用している。
図8は、従来の磁気センサである特許文献1に記載の磁気センサを説明するための図であり、主要部の縦断面図を示している。
図8(a)では、前記の下地層の面積を磁気収束板の面積より小さくした磁気センサを示しており、半導体基板101aの一表面近傍に埋め込まれ形成されているホール素子102aおよび102bの表面に絶縁保護層103が形成され、その表面にホール素子102a、102bを覆うように、下地層104が形成され、更にその上部に下地層104の面積より大きくなるように磁性材料からなる磁気収束板105aが形成されている。
図8(b)および(c)では、磁気収束板105b、105cの端面方向に直線からなるテーパーを付けた構造を示している。
しかしながら、ホール素子領域上に応力を発生することとなる下地層や磁気収束板を直接的に接続することは、好ましいことではないことは明らかであり、素子性能改善のためにもホール素子領域上に下地層や磁気収束板等の構造体を形成することは避けるべき点であった。
また、半導体基板に平行方向(面方向)に形成されているホール素子領域面に効率よく垂直に磁束を収束するためには、磁気収束板の端面がホール素子方向を向き、さらに磁気収束板のうち半導体基板に平行な方向部を通過する磁束が磁気収束板端部で半導体基板に対して垂直方向に効率良く偏向する構造となるような曲率を有することが好ましく、図8(b)および(c)に示したテーパー構造では不完全であった。
磁気収束板を有する磁気センサの作製方法は、特許文献2や特許文献3に記載されているように、フォトリソグラフィー法、気相めっき法および電解めっき法によっているが、直線テーパーを有する磁気収束板105bや105cを形成する方法として、フォトレジストによる電解めっき用の型としての形状規制が採用されている。
一方、フォトリソグラフィー法と電解めっき法を組み合わせることにより、略1/4円形形状のめっき物を形成する方法が知られている(例えば、特許文献3)。
この方法によれば、断面形状において、略1/4円形形状を有する曲面を有する構造体を電解めっき法により形成することができる。
特開2002−71381号公報 国際公開第WO2007/119569号 特開2008−55663号公報
上記のごとく、ホール素子領域に下地層や磁気収束板等の構造体を搭載することは好ましいことではなく、ホール素子領域に直接構造体が無く磁気収束板がホール素子領域の直上に形成できる有効な手段がないという問題があった。
また、磁束をホール素子領域に垂直に偏向するための適切な構造を有する磁気収束板とその製造方法が望まれていた。
本発明は上記事情に鑑みて成されたものであり、半導体製造技術により作られる微細構造を有するホール素子と磁束をホール素子領域面に垂直かつ効率よく通過させることができる端面構造を有する磁気収束板を搭載した磁気センサを有する半導体装置とその製造方法を提供することを目的とする。
本発明は、上記課題を解決するため、以下の手段を採用する。
本発明に係る半導体装置は、複数のホール素子が設けられた半導体基板と、前記半導体基板上の設けられた磁気収束機能を有する磁性体とを有する半導体装置であって、前記半導体基板上の前記磁性体の縦断面外形形状において、その外周部の少なくとも一部に曲線形状を有する部分と、前記半導体基板と略平行な部分とを有しており、前記磁性体内部に非磁性物質からなる構造体の少なくとも一部が埋め込まれていることを特徴とする。
本発明に係る半導体装置の製造方法は、複数のホール素子が設けられた半導体基板と、前記半導体基板に設けられた磁気収束機能を有する磁性体とを備えた半導体装置の製造方法において、前記半導体基板の表面に前記複数のホール素子を埋め込み形成する工程と、前記ホール素子上に絶縁物からなる保護層を形成する工程と、前記保護層上に非磁性物質からなる構造体を形成する工程と、前記非磁性物質を磁性体により覆う工程とを有することを特徴とする。
本発明によれば、高感度を有する2次元または3次元方向からの磁気を検出するための磁気収束板を搭載した半導体装置を提供することができる。
本発明の実施形態に係る半導体装置の主要部を示す上方および断面方向からの図である。 本発明の実施形態に係る半導体装置の製造工程のうち、保護層を形成する工程と、非磁性薄膜形成工程と、レジスト層形成工程を縦断面図により示した図である。 本発明の実施形態に係る半導体装置の製造工程のうち、非磁性めっき構造体形成工程を縦断面図により示した図である。 発明の実施形態に係る半導体装置の製造工程のうち、磁性めっき形成工程を縦断面図により示した図である。 本発明の実施形態に係る半導体装置の製造工程のうち、レジスト層除去工程と、導電性膜エッチング工程を縦断面図により示した図である。 本発明の実施形態の半導体装置の別の形態の縦断面図を示した図である。 本発明の実施形態の半導体装置の別の形態の縦断面図を示した図である。 従来の磁性体を搭載した半導体装置の主要部の縦断面図である。
本発明に係る実施形態について、図1から図5を参照して説明する。
図1(a)は、本発明に係る半導体装置の表面上方からの概略を示す図であり、図1(b)は図1(a)に示したA−A′における縦断面図の概略を示す図である。
半導体装置201は、シリコンからなる半導体基板202の表面に形成された2つのホール素子203a、203bと、その上に形成されている絶縁性保護層204と、金属からなる下地層205と、非磁性構造体206と、磁気収束板となるべき磁性体207とから構成されており、ホール素子203aと203b、非磁性構造体206、磁性体207は、図1(a)に示したごとく、対称の位置関係にある。
このうち、図1(b)の縦断面図に示したごとく、非磁性構造体206と磁性体207が接する面の一部と、磁性体207の縦断面外形形状を規定する外周部の一部に、曲線形状である略1/4円形形状部208、209をそれぞれ有している。
また、下地層205は、保護層204を介して直接ホール素子203a、203bの上面で接しておらず、さらに、非磁性構造体206と磁性体207は、保護層204とは接せず、ホール素子203a、203bの上面近傍部では、間隙210を介している。
また、磁性体207のうち略1/4円形形状部209の端部211と、非磁性構造体206のうち略1/4円形形状部208の端部212との間の磁性体底面部213は、ホール素子203a面と平行関係にあり、この底面部213は、ホール素子203a面を完全に覆う大きさ、位置関係にある。
このような、半導体装置201を作製するための工程を、図1(b)に示した縦断面部に相当する部分について図2から図5に示す。
まず、図示しないシリコン半導体製造プロセスによりシリコン半導体基板202の表面近傍にサイズが30μmの2つのホール素子203a、203bを埋め込み形成する工程を通し、さらに、図2(a)に示した保護層を形成する工程により、ホール素子203a、203bが形成された面に絶縁物からなる保護層204を形成する。保護層204としては、酸化膜、窒化膜等の絶縁性無機化合物膜やポリイミド等有機物からなる膜の単独もしくは複数の組み合わせからなる膜で構成することができるが、本実施の形態では信頼性を向上するために無機化合物絶縁膜の他、最上層にポリイミド膜を形成した。
図2(b)は、半導体基板202の表面のうち保護層204表面上に導電性膜304を形成する非磁性薄膜形成工程を示した図であり、導電性膜304としてスパッタリング法により銅膜を500nm形成した。
図2(c)および(d)はフォトリソグラフィーにより所望とする開口部を有するレジストを形成するレジスト層形成工程を示したものであり、この工程では、半導体基板202の表面のうち導電性膜304表面にフォトレジスト305をコートし(図2(c))、露光・現像によりレジスト開口部306を有するめっきレジスト層307を形成する(図2(d))。フォトレジスト305のタイプとして、ポジタイプ、ネガタイプのいずれを用いてもよく、さらに、液状だけでなくドライフィルムフォトレジストのようなフィルム状フォトレジストを用いてもよい。本実施の形態では、液状ポジタイプフォトレジストをスピンコーターにより厚みが3μmとなるようにコートした。また、レジスト開口部306は、そのレジスト端部308a、308bとホール素子203a、203bのレジスト開口部306側での距離が5μmとなるようにした。
図3は、非磁性物質からなる構造体を形成する工程を湿式めっき法により作製する非磁性めっき構造体形成工程を示した図であり、図3(a)と図3(b)は、めっき構造体の成長過程を示したものであり、本実施形態では、硫酸銅めっき液をめっき液として用い、析出してできるめっき構造体が銅である例について記す。
図3(a)では、図示されていない銅めっき液中にて導電性膜304を通して電流を通電することにより、レジスト開口部306表面から銅めっき406が析出し、厚みがレジスト厚みである3μmに達し、レジスト開口部306が銅めっき406で完全に埋め込まれた状態を示した図である。
一般にめっきの条件は、めっき単位面積当たりに対して一定の電流値、すなわち電流密度を一定にするように設定され、これにより析出物の組成および析出速度を一定にすることができる。
したがって、図3(a)では、この間の銅めっき条件は、めっき面積が一定であることから、一定電流によるめっきが好ましく、その電流値の設定は、銅めっきにおける最適電流密度にレジスト開口部306の面積を乗じた値となる。
図3(b)では、さらに通電し、銅めっきがレジスト端部308a、308bに至ると、半導体基板202の表面に対して垂直方向と平行方向について等方的に成長を開始することになるが、この開始から、3μm成長したところ、すなわち、総厚みとして6μm成長したところで銅めっきを終了することにより、略1/4円形形状部分208を有する銅めっきからなる非磁性構造体206の形成が終了する。この非磁性構造体206の端部212は、ホール素子203a、203bの一端の直上から2μmのところに位置することになる。
図3(b)に示した領域では、めっきの進行とともに表面積が増えることとなるが、端部308aからのめっき成長を1/4円形形状であると考えると、レジスト開口部306の縁の長さをLとし、1/4円形形形状の半径をRとし、面積の増加分をS2とすると、縁の長さLに沿った1/4円形形状による表面積と、長方形の4つの角部が1/4半球形状であることから、
2=2×π×R÷4×L+4×π×R2÷2÷4×4
=π×R×L/2+2×π×R2
となる。したがって、レジスト開口部306の表面積をS1とし、めっき面積をSとすれば、
S=S1+S2=S1+π×R×L/2+2×π×R2
となる。
半径Rは成長時間tと電流密度Id(成長速度Vは電流密度に比例)で決まる値である。
すなわち、kを比例定数とし、レジスト端部308a、308bを超えてからの時間をt2とすると、
V=k×Id
R=V×t=k×Id×t2
であるから、時間t2での電流をI(t2)とすると、電流値I(t2)は、
I(t2)=Id×S=Id×(S1+π×R×L/2+2×π×R2
=Id×(S1+π×(k×Id×t2×L)/2+2×π×(k×Id×t22
となり、この式に従って、めっき電流値を変化することにより、安定的なめっき状態を得ることができる。
本実施形態では、銅めっきの電流密度を15mA/cm2としたが、この時の成長速度は、0.33μm/分であり、銅めっきの総厚みを6μmとしたことから、めっき時間は18分とした。
図4は、磁性体めっき形成工程を示した図であり、銅めっきからなる非磁性構造体206の表面に磁性体めっき207を形成した図である。この磁性体めっき207の形状および構造は、銅めっきからなる非磁性構造体206の一部を構成している略1/4円形形状部208と同心円となる磁性体めっき207の一部を構成している略1/4円形形状部209と、レジスト開口部端部308aから延びる非磁性構造体206の端部212からの延長である磁性体めっき端部211を有しており、端部308aから端部212を通って、端部211に至る底面部213は、ホール素子203aの表面と平行関係にあり、底面部213のうち磁性体めっき207に係る部分はホール素子203aを覆う位置関係となっている。具体的には、磁性めっき207は、めっき厚みとして34μmとなるように設定されており、底面部213のうち磁性体めっき207に係る部分は長さ30μmを有するホール素子203aの両端面に対して、両側2μmずつ大きくなっている。
このように形成される磁性体めっき方法について述べる。磁性体めっき液として、スルファミン酸ニッケルとスルファミン酸第一鉄をそれぞれ、金属量として50g/L、5g/Lを含有し、同時に、PH調整剤としてのホウ酸、さらに光沢剤として水溶性有機物を含有するものを使用した。
図3(b)に示した銅めっきである非磁性構造体206の表面上に、導電性膜304を介して通電することにより、このめっき液から、鉄の含有量が20wt%となるようにニッケルと鉄の合金を析出させる。なお、鉄の含有量は、めっき液内のニッケルイオン濃度と第一鉄イオンの比と、電気めっき中の電流密度の値により制御することができる。本実施形態では、各イオン濃度と、電流密度を一定に保つことにより、析出するニッケルと鉄からなる磁性体めっきの組成の安定化を図った。電流値の設定は、銅めっきの成長と同様に上述の1/4円形形状成長を仮定とし、表面積変化に従って変化させた。このニッケル−鉄合金めっきでは、電流密度を20mA/cm2とすることが最適条件であり、この時、めっきは約0.4μm/分の速度で成長するので、総厚み34μmでは、85分要した。
図5(a)は、レジスト層除去工程を示した図であり、図5(b)は、導電性膜エッチング工程を示した図である。
レジスト層除去工程では、ポジ型フォトレジストからなるレジスト層307を専用剥離液で除去する。これにより、レジスト層307が無くなると同時に、磁性めっき207の端部211と銅めっきからなる非磁性構造体206の内部端部608により作られている底面部213と、導電性膜304との間に、レジスト層307の厚みである3μmを有する間隙210が形成される。
図5(b)に示した導電性膜エッチング工程では、図5(a)に示される導電性膜304のうち、表面に露出した部分と間隙210の底面を構成している部分を湿式エッチングによりエッチング除去する。湿式エッチング液としては、過硫酸アンモニウム水溶液にアンモニア水を加え、PHを12程度に調整したものを用いた。
この工程により、導電性膜304は、半導体基板202の表面に設けられた保護層204の上の表面露出部に加え、磁性体めっき207の端部211から銅めっきからなる非磁性構造体206の内部端部608に至る底面部213の下において、エッチング除去されることになり、導電性膜304は下地層205となる部分のみが残存することになる。
これにより、下地層205、非磁性構造体206、磁性体めっき207は、半導体基板202表面に埋め込まれたホール素子203a、203b上の保護層303と間に間隙210が形成されるため直接接することが無くなる。
これにより完成した半導体装置201は図1に示した半導体装置201と同じものであり、底面部213はホール素子203a、203bの表面と平行な関係となっていると同時にホール素子203a、203bを完全に覆う位置関係・大きさとなっている。
このように作られた、半導体装置616あるいは半導体装置201は、縦断面形状が外側、内側とも略U字型を有する磁性体207を搭載することになり、優れた磁気収束性能を有するホール素子搭載半導体装置となる。すなわち、この半導体装置201近傍を通過する磁束は、ニッケル80wt%−鉄20wt%からなる優れた磁気収束性能を有する略U字型磁性体207で収束し、底面部213で半導体基板202の表面部に埋め込まれたホール素子203a、203bに対して垂直に入出力することとなる。このため、ホール素子203a、203bのホール素子からの出力は非常に高くなり、半導体装置201の磁場に対する感度は格段に向上することになる。
本実施形態では、1対のホール素子203aと203bを磁性体207に対して対称の位置関係に配置したことから、半導体装置201に対して、平行方向、すなわち、ホール素子203aおよび203bに対して平行方向の磁場は、磁性体207により変更し、ホール素子203a、203bに対して垂直方向に入出力することになるが、ホール素子203aとホール素子203bとでは、その向きが反対方向になることから、ホール素子203aとホール素子203bからの出力の差を算出すれば、半導体装置201に対して平行方向の磁場成分を算出することができる。
また、半導体装置201に対して、垂直方向、すなわち、ホール素子203aおよび203bに対して垂直方向の磁場は、磁性体207をそのまま通過することになり、ホール素子203a、203bに対しても、そのままの方向で垂直方向出入りし、その方向は、ホール素子203aとホール素子203bとで同じ方向となることから、ホール素子203aとホール素子203bからの出力の和を算出すれば、半導体装置201に対して垂直方向の磁場成分を算出することができる。
さらに、半導体装置201では、下地層205がホール素子203a、203bの内側に存在しているため、ホール素子203a、203bと、下地層205や非磁性構造体206、磁性体207が直上で保護層204を介して接していないことから、ホール素子203a、203bは、これらからの残存応力や熱による応力等を受けることが無くなるので、ピエゾ効果等による影響、ノイズ等の大幅な低減を図ることができると同時に、機械的な衝撃等によるホール素子203a、203bの破損を防ぐ効果が大となる。
以上から、本実施形態による縦断面形状が略U字型を有し、当該U字型部の端部底面部がホール素子と平行であり、かつ、底面部がホール素子上部に配置されている磁性体を搭載した半導体装置は、当該半導体装置の外部からの磁場を当該半導体装置に対して平行成分と垂直成分に分離し、かつ、高感度で出力することができると同時に、信頼性、安定性に優れたものとなる。
なお、本実施形態では、2つのホール素子を配した場合について述べたが、磁場の方向性や感度を高めるため、2つ以上のホール素子を配した場合も同じ効果が得られることは言うまでもない。
また、本実施形態の半導体装置201は、底面部213面はホール素子203a、203bの表面と平行な関係となっていると同時に完全に覆う位置関係・大きさとなっているが、ホール素子に対する非磁性構造体と磁性体の大きさ、位置関係は、その使用目的によって選ばれるものである。
たとえば、図6(a)に示したごとく、磁性体706aの底面部709aがホール素子703a面より小さい場合、また、図6(b)に示したごとく、磁性体706bの底面部709bがホール素子703b面に対して、外周側のみが覆っている場合、さらに、図6(c)に示したごとく、磁性体706cの底面部709cがホール素子703c面に対して、内周側のみが覆っている場合が考えられるが、本実施形態と同様の効果が期待できることは言うまでもない。
さらに、図7に示したように、半導体基板802に設けられた半導体装置801において、ホール素子803aと803bの距離が小さくなり、それにしたがって保護層804の表面に設けられた下地層805が非磁性構造体806や磁性体807に対して相対的に小さくなる場合には、非磁性構造体806の曲面部809は、外周全体が曲面となり、それに従い、磁性体807の曲面部810も縦断面外形形状を規定する外周部全体を曲面とすることができる。この場合、銅めっき液に含有している光沢剤等を適宜選択することにより、この曲面形状を比較的自由に変えることができ、半導体装置801やホール素子803a、803bの小型化において、その効果が大きく発揮される。
さらに、本発明に係る半導体装置を実装・パッケージ化するに当たり、樹脂等でモールド・封止することがあるが、この際、磁性体ひさし部底面部とホール素子面との間に存在する間隙に樹脂等が充填されても、本発明に係る半導体装置の本質に係るものではなく、本発明に含まれることは明らかである。
201、701a、701b、701c、801 半導体装置
202、802 半導体基板
203a、203b、702a、702b、702c、803a、803b ホール素子
204、703a、703b、703c、804 保護層
205、704a、704b、704c、805 下地層
206、705a、705b、705c、806 非磁性構造体
207 磁性体
208、209 略1/4円形形状部
210、710a、710b、710c、811 間隙
211、212、707a、707b、707c、708a、708b、708c 端部
213、709a、709b、709c、808 底面部
304 導電性膜
305 フォトレジスト
306 レジスト開口部
307 レジスト層
406 銅めっき
507、706a、706b、706c、807 磁性体めっき
809、810 曲面部

Claims (12)

  1. 複数のホール素子が設けられた半導体基板と、前記半導体基板上に設けられた磁気収束機能を有する磁性体とを有する半導体装置であって、
    前記半導体基板上の前記磁性体の縦断面外形形状を規定する外周部において、
    略U字型形状の部分又は曲面形状の部分と、前記半導体基板と対向し前記半導体基板と略平行な部分とを有し、
    前記略U字型形状の部分又は前記曲面形状の部分において、前記略平行な部分につながっている2つの終端部が、一の前記ホール素子の上方近傍と、他の前記ホール素子の上方近傍とにそれぞれ配置されており、
    前記磁性体内部に非磁性物質からなる構造体の少なくとも一部が、前記略U字型形状の部分又は前記曲面形状の部分において前記磁性体が所定の厚さを有するように埋め込まれていることを特徴とする半導体装置。
  2. 前記半導体基板と略平行な部分との間に間隙を有していることを特徴とする請求項1に記載の半導体装置。
  3. 前記間隙によりホール素子領域と磁性体部が分離されていることを特徴とする請求項に記載の半導体装置。
  4. 前記略平行な部分がホール素子領域の一部または全体を覆っていることを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体装置。
  5. 前記略U字型形状の部分又は前記曲面形状の部分が略1/4円形形状を含むことを特徴とする請求項1乃至請求項4のいずれか1項に記載の半導体装置。
  6. 前記磁性体と非磁性物質からなる構造体の同一面縦断面において、前記磁性体および前記非磁性物質からなる構造体の両方が、少なくとも一部に略1/4円形形状を有し、これらの1/4円形形状の関係が略同じ中心を有する同心円上にある関係にあることを特徴とする請求項1乃至請求項5のいずれか1項に記載の半導体装置。
  7. 前記磁性体の磁性物質がニッケル、鉄から少なくとも一つを含む磁性材料であることを特徴とする請求項1乃至請求項6のいずれか1項に記載の半導体装置。
  8. 前記非磁性物質が銅または金を主成分とする金属からなることを特徴とする請求項1乃至請求項7のいずれか1項に記載の半導体装置。
  9. 複数のホール素子が設けられた半導体基板と、前記半導体基板に設けられた磁気収束機能を有する磁性体とを備えた半導体装置の製造方法において、
    前記半導体基板の表面に前記複数のホール素子を埋め込み形成する工程と、
    前記ホール素子上に絶縁物からなる保護層を形成する工程と、
    前記保護層上に非磁性物質からなる構造体を形成する工程と、
    前記非磁性物質を磁性体により覆う工程と、を有し、
    前記非磁性物質からなる構造体を形成する工程と、前記非磁性物質からなる構造体を磁性体により覆う工程は、
    非磁性薄膜層形成工程と、
    フォトリソグラフィーにより所望とする開口部を有するレジストを形成するレジスト層形成工程と、
    前記非磁性物質からなる構造体を前記レジスト開口部から電気めっきにより形成する非磁性めっき構造体形成工程と、
    非磁性めっき構造体表面に、電気めっきにより磁性体めっきを形成する磁性体めっき形成工程と、を含むことを特徴とする半導体装置の製造方法。
  10. 前記磁性体を電解めっきにより形成する磁性体めっき形成工程において、磁性体めっきを半導体基板に対して、垂直方向および平行方向に等方的に成長させる工程を有することを特徴とする請求項9に記載の半導体装置の製造方法。
  11. 前記非磁性物質からなる構造体を前記レジスト開口部から電気めっきにより形成する非磁性めっき構造体形成工程において、レジスト開口部上部のレジスト端部より、非磁性物質をレジスト垂直方向および平行方向に等方的に成長させる工程を有することを特徴とする請求項9に記載の半導体装置の製造方法。
  12. 前記非磁性物質からなる構造体を形成する非磁性めっき構造体形成工程と、前記非磁性物質からなるめっき構造体を磁性体により覆う磁性体めっき形成工程において、
    前記非磁性物質からなる非磁性めっき構造体を前記レジスト開口部から電気めっきにより形成する非磁性めっき構造体形成工程であって、レジスト開口部上部のレジスト端部より、非磁性物質をレジスト垂直方向および平行方向に等方的に成長させる工程と、
    前記非磁性物質からなる構造体の表面に前記磁性体を電気めっきにより形成する工程と、を有することを特徴とする請求項9に記載の半導体装置の製造方法。
JP2016051495A 2016-03-15 2016-03-15 半導体装置とその製造方法 Expired - Fee Related JP6697909B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016051495A JP6697909B2 (ja) 2016-03-15 2016-03-15 半導体装置とその製造方法
US15/457,346 US10504957B2 (en) 2016-03-15 2017-03-13 Semiconductor device with hall elements and magnetic flux concentrator
KR1020170031958A KR102312647B1 (ko) 2016-03-15 2017-03-14 반도체 장치와 그것의 제조 방법
TW106108294A TWI705589B (zh) 2016-03-15 2017-03-14 半導體裝置及其製造方法
CN201710153099.2A CN107192968B (zh) 2016-03-15 2017-03-15 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016051495A JP6697909B2 (ja) 2016-03-15 2016-03-15 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2017166925A JP2017166925A (ja) 2017-09-21
JP6697909B2 true JP6697909B2 (ja) 2020-05-27

Family

ID=59855914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016051495A Expired - Fee Related JP6697909B2 (ja) 2016-03-15 2016-03-15 半導体装置とその製造方法

Country Status (5)

Country Link
US (1) US10504957B2 (ja)
JP (1) JP6697909B2 (ja)
KR (1) KR102312647B1 (ja)
CN (1) CN107192968B (ja)
TW (1) TWI705589B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6663259B2 (ja) * 2016-03-15 2020-03-11 エイブリック株式会社 半導体装置とその製造方法
CN111448470B (zh) 2017-12-04 2022-07-22 株式会社村田制作所 磁传感器
WO2019111766A1 (ja) 2017-12-04 2019-06-13 株式会社村田製作所 磁気センサ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211954A (ja) * 1994-01-18 1995-08-11 Victor Co Of Japan Ltd ヘテロ接合ホール素子
JP4936299B2 (ja) 2000-08-21 2012-05-23 メレクシス・テクノロジーズ・ナムローゼフェンノートシャップ 磁場方向検出センサ
CN1868045A (zh) * 2003-10-03 2006-11-22 斯平内克半导体股份有限公司 使用各向同性蚀刻工艺的肖特基势垒mosfet制造方法
US8169215B2 (en) * 2006-04-13 2012-05-01 Asahi Kasei Emd Corporation Magnetic sensor and method of manufacturing thereof
JP5089107B2 (ja) * 2006-08-30 2012-12-05 セイコーインスツル株式会社 微細部品の製造方法
US9222992B2 (en) * 2008-12-18 2015-12-29 Infineon Technologies Ag Magnetic field current sensors
EP2412006A1 (en) * 2009-02-05 2012-02-01 S.O.I.Tec Silicon on Insulator Technologies Epitaxial methods and structures for forming semiconductor materials
JP5105266B2 (ja) * 2010-06-02 2012-12-26 株式会社デンソー 回転角度検出装置
JP5186533B2 (ja) * 2010-06-02 2013-04-17 パナソニック株式会社 磁気検出装置、地磁気センサ
JP5679906B2 (ja) * 2010-07-05 2015-03-04 セイコーインスツル株式会社 ホールセンサ
JP6022777B2 (ja) * 2012-02-28 2016-11-09 エスアイアイ・セミコンダクタ株式会社 半導体装置の製造方法
KR101876587B1 (ko) * 2013-03-08 2018-08-03 매그나칩 반도체 유한회사 자기 센서 및 그 제조 방법
KR101768254B1 (ko) * 2013-06-12 2017-08-16 매그나칩 반도체 유한회사 반도체 기반의 자기 센서 및 그 제조 방법

Also Published As

Publication number Publication date
US10504957B2 (en) 2019-12-10
CN107192968A (zh) 2017-09-22
TW201801361A (zh) 2018-01-01
KR20170107403A (ko) 2017-09-25
KR102312647B1 (ko) 2021-10-14
CN107192968B (zh) 2021-06-29
US20170271401A1 (en) 2017-09-21
JP2017166925A (ja) 2017-09-21
TWI705589B (zh) 2020-09-21

Similar Documents

Publication Publication Date Title
JP6697909B2 (ja) 半導体装置とその製造方法
CN104237812B (zh) 磁传感器及其制造方法
US10256396B2 (en) Magnetic sensor and method of fabricating the same
JP6663259B2 (ja) 半導体装置とその製造方法
WO2007119569A1 (ja) 磁気センサ及びその製造方法
US20190103215A1 (en) Thin film type inductor
JP7323268B2 (ja) 磁性配線回路基板およびその製造方法
TWI728065B (zh) 磁性感測器及其製造方法
US9927499B2 (en) Semiconductor device
JP5635421B2 (ja) 半導体装置及びその製造方法
JP5187705B2 (ja) 異方性エッチング方法、三次元構造体、及び、デバイス
US20010010615A1 (en) Thin film magnetic head comprising magnetoresistive element having shield layer formed by plating and method of manufacturing the thin film magnetic head
JP5463562B2 (ja) 半導体装置及びその製造方法
US20140327094A1 (en) Semiconductor structure for electromagnetic induction sensing and a method of manufacturing the same
KR101363405B1 (ko) 삼차원 집적 회로 형성을 위한 기판 접합 방법 및 접합 장치
JP6296688B2 (ja) センサ、センサを製造する方法およびセンサを取り付ける方法
JP5053559B2 (ja) 磁気センサ
JP2007263721A (ja) 磁気センサ及びその製造方法
JP2018030766A (ja) Iii族窒化物系化合物半導体結晶板製造方法
JPS6040198B2 (ja) 磁電変換素子及びその製造法
尊Gold Meltback Micro tens Array for New optical Devices
JPH02260104A (ja) 薄膜磁気ヘッド
JPS59189234U (ja) 半導体製造用治具

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200427

R150 Certificate of patent or registration of utility model

Ref document number: 6697909

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees