KR20170107403A - 반도체 장치와 그것의 제조 방법 - Google Patents

반도체 장치와 그것의 제조 방법 Download PDF

Info

Publication number
KR20170107403A
KR20170107403A KR1020170031958A KR20170031958A KR20170107403A KR 20170107403 A KR20170107403 A KR 20170107403A KR 1020170031958 A KR1020170031958 A KR 1020170031958A KR 20170031958 A KR20170031958 A KR 20170031958A KR 20170107403 A KR20170107403 A KR 20170107403A
Authority
KR
South Korea
Prior art keywords
magnetic
semiconductor substrate
forming
magnetic body
plating
Prior art date
Application number
KR1020170031958A
Other languages
English (en)
Other versions
KR102312647B1 (ko
Inventor
마츠오 기시
미에이 다카하마
히로시 다카하시
미카 에비하라
다카아키 히오카
Original Assignee
에스아이아이 세미컨덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스아이아이 세미컨덕터 가부시키가이샤 filed Critical 에스아이아이 세미컨덕터 가부시키가이샤
Publication of KR20170107403A publication Critical patent/KR20170107403A/ko
Application granted granted Critical
Publication of KR102312647B1 publication Critical patent/KR102312647B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • H01L43/065—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0052—Manufacturing aspects; Manufacturing of single devices, i.e. of semiconductor magnetic sensor chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • H01L43/04—
    • H01L43/10—
    • H01L43/14—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

복수의 홀 소자가 설치된 반도체 기판과, 상기 반도체 기판 상에 설치된 자기 수속 기능을 갖는 자성체를 갖고, 상기 반도체 기판 상의 상기 자성체의 종단면 외형 형상에 있어서, 그 외주부의 적어도 일부에 곡선 형상을 갖는 부분과, 상기 반도체 기판과 대략 평행한 부분을 갖고 있으며, 상기 자성체 내부에 비자성 물질로 이루어지는 구조체의 적어도 일부가 매입되어 있는 것을 특징으로 하는 반도체 장치 및 그것의 제조 방법을 제공한다.

Description

반도체 장치와 그것의 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은, 자기를 검출하기 위한 반도체 장치와 그것의 제조 방법에 관한 것이다. 보다 상세하게는, 복수의 홀 소자와 이 반도체 장치 근방을 통과하는 자속을 수속(收束)하기 위한 자성체를 구비함으로써, 2차원 또는 3차원 방향의 자기를 감도 좋게 검출할 수 있는 반도체 장치와 그것의 제조 방법에 관한 것이다.
홀 효과에 의해 자기를 검출하기 위한 반도체 장치는 예로부터 알려져 있고, 또한, 그 감도나 성능을 높이거나, 2차원 또는 3차원 방향으로부터의 자기를 검출하기 위해, 자성체와 조합한 반도체 장치가 고안되어 있다.
예를 들어, 특허 문헌 1에 기재된 홀 효과를 이용한 자장 방향 센서는, 복수의 홀 소자와 이들 홀 소자 영역 상부에 평평한 형상을 갖는 연자성체 재료로 이루어지는 자기 수속판이 배치되어 있다.
이 자장 방향 센서에서는, 자기 수속판의 단부가 홀 소자 영역에 배치되어 있으므로, 자기 수속판으로부터 수속되는 자속이 홀 소자 표면 근방에서, 홀 소자에 대해 수직 방향으로 집중하기 때문에, 홀 소자를 통과하는 자속 밀도가 높아지고, 그 검출 감도가 높아지며, 또한, 복수 개의 홀 소자를 통과하는 자속의 강도를 각각 검출하고, 연산함으로써 자속의 방향과 각각의 방향에 있어서의 강도를 산출할 수 있다. 이것에 의해, 자장 방향 센서에 대한 자속의 방향을 이 센서를 기준으로 하는 좌표축으로 분해하는 것이 가능해진다. 단순한 홀 소자에 의한 자기 센서에 대해, 각별한 성능 향상을 도모할 수 있다.
또, 특허 문헌 2에 기재된 홀 효과를 이용한 자기 센서는, 특허 문헌 1과 같은 구조와 원리에 의거하고 있다. 자기 수속판과 이것을 탑재하고 있는 반도체 기판 사이에 발생하는 재료의 차이에 의한 응력, 특히, 열팽창 차에 의한 응력이 센서 특성에 크게 영향을 주기 때문에, 이 영향을 작게 하기 위한 구조를 갖고 있다.
이 목표를 달성하기 위해, 이 자기 센서에서는, 자기 수속판과 반도체 기판 사이에 하지(下地)층을 형성하고, 이 하지층의 반도체 기판에 접속하는 면적을 자기 수속판의 면적보다 작게 함과 더불어, 이 하지층의 적어도 일부가 홀 소자 영역을 덮는 구조로 하는 것을 채용하고 있다.
또, 특허 문헌 2에 기재된 홀 효과를 이용한 자기 센서에서는, 자기 수속판의 종단면에 있어서의 형상을 규제함으로써, 그 성능을 향상시키는 것을 채용하고 있다.
도 8은, 종래의 자기 센서인 특허 문헌 1에 기재된 자기 센서를 설명하기 위한 도이고, 주요부의 종단면도를 도시하고 있다.
도 8(a)에서는, 상기의 하지층의 면적을 자기 수속판의 면적보다 작게 한 자기 센서를 도시하고 있고, 반도체 기판(101a)의 한 표면 근방에 매입되어 형성되어 있는 홀 소자(102a 및 102b)의 표면에 절연 보호층(103)이 형성되며, 그 표면에 홀 소자(102a, 102b)를 덮도록, 하지층(104)이 형성되고, 또한 그 상부에 하지층(104)의 면적보다 커지도록 자성 재료로 이루어지는 자기 수속판(105a)이 형성되어 있다.
도 8(b) 및 (c)에서는, 자기 수속판(105b, 105c)의 단면 방향에 직선으로 이루어지는 테이퍼를 붙인 구조를 도시하고 있다.
그러나, 홀 소자 영역 상에 응력이 발생하게 되는 하지층이나 자기 수속판을 직접적으로 접속하는 것은, 바람직한 것은 아닌 것은 분명하고, 소자 성능 개선을 위해서도 홀 소자 영역 상에 하지층이나 자기 수속판 등의 구조체를 형성하는 것은 피해야 할 점이었다.
또, 반도체 기판에 평행 방향(면방향)에 형성되어 있는 홀 소자 영역면에 효율적으로 수직으로 자속을 수속하기 위해서는, 자기 수속판의 단면이 홀 소자 방향을 향하고, 또한 자기 수속판 중 반도체 기판에 평행한 방향부를 통과하는 자속이 자기 수속판 단부에서 반도체 기판에 대해 수직 방향으로 효율적으로 편향하는 구조가 되는 곡률을 갖는 것이 바람직하며, 도 8(b) 및 (c)에 도시한 테이퍼 구조에서는 불완전했다.
자기 수속판을 갖는 자기 센서의 제작 방법은, 특허 문헌 2나 특허 문헌 3에 기재되어 있는 바와 같이, 포토리소그래피법, 기상 도금법 및 전해 도금법에 따르고 있는데, 직선 테이퍼를 갖는 자기 수속판(105b나 105c)을 형성하는 방법으로서, 포토레지스트에 의한 전해 도금용의 틀로서의 형상 규제가 채용되어 있다.
한편, 포토리소그래피법과 전해 도금법을 조합함으로써, 대략 1/4 원형 형상의 도금물을 형성하는 방법이 알려져 있다(예를 들어, 특허 문헌 3).
이 방법에 의하면, 단면 형상에 있어서, 대략 1/4 원형 형상을 갖는 곡면을 갖는 구조체를 전해 도금법에 의해 형성할 수 있다.
일본국 특허 공개 2002-71381호 공보 국제 공개 제WO2007/119569호 일본국 특허 공개 2008-55663호 공보
상기와 같이, 홀 소자 영역에 하지층이나 자기 수속판 등의 구조체를 탑재하는 것은 바람직한 것은 아니며, 홀 소자 영역에 직접 구조체를 설치하지 않고 자기 수속판을 홀 소자 영역의 바로 위에 형성시킬 수 있는 유효한 수단이 없었다.
또, 자속을 홀 소자 영역에 수직으로 편향시키기 위한 보다 적절한 구조를 갖는 자기 수속판과 그것의 제조 방법이 요구되고 있었다.
본 발명은 상기 사정을 감안하여 이루어진 것이며, 반도체 제조 기술에 의해 만들어지는 미세 구조를 갖는 홀 소자와 자속을 홀 소자 영역면에 수직으로 또한 효율적으로 통과시킬 수 있는 단면 구조를 갖는 자기 수속판을 탑재한 자기 센서를 갖는 반도체 장치와 그것의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은, 상기 과제를 해결하기 위해, 이하의 수단을 채용한다.
본 발명에 따르는 반도체 장치는, 복수의 홀 소자가 설치된 반도체 기판과, 상기 반도체 기판 상에 설치된 자기 수속 기능을 갖는 자성체를 갖는 반도체 장치로서,
상기 반도체 기판 상의 상기 자성체의 종단면 외형 형상을 규정하는 외주부에 있어서,
상기 외주부의 적어도 일부에 곡선 형상을 갖는 부분과, 상기 반도체 기판과 대략 평행한 부분을 갖고 있으며,
상기 자성체 내부에 비(非)자성 물질로 이루어지는 구조체의 적어도 일부가 매입되어 있는 것을 특징으로 한다.
본 발명에 따르는 반도체 장치의 제조 방법은, 복수의 홀 소자가 설치된 반도체 기판과, 상기 반도체 기판에 설치된 자기 수속 기능을 갖는 자성체를 구비한 반도체 장치의 제조 방법에 있어서,
상기 반도체 기판의 표면에 상기 복수의 홀 소자를 매입 형성하는 공정과,
상기 홀 소자 상에 절연물로 이루어지는 보호층을 형성하는 공정과,
상기 보호층 상에 비자성 물질로 이루어지는 구조체를 형성하는 공정과,
상기 비자성 물질을 자성체에 의해 덮는 공정을 갖는 것을 특징으로 한다.
본 발명에 의하면, 고감도를 갖는 2차원 또는 3차원 방향으로부터의 자기를 검출하기 위한 자기 수속판을 탑재한 반도체 장치를 제공할 수 있다.
도 1은 본 발명의 실시 형태에 따르는 반도체 장치의 주요부를 도시하는 상방 및 단면 방향으로부터의 도이다.
도 2는 본 발명의 실시 형태에 따르는 반도체 장치의 제조 공정 중, 보호층을 형성하는 공정과, 비자성 박막 형성 공정과, 레지스트층 형성 공정을 종단면도에 의해 도시한 도이다.
도 3은 본 발명의 실시 형태에 따르는 반도체 장치의 제조 공정 중, 비자성 도금 구조체 형성 공정을 종단면도에 의해 도시한 도이다.
도 4는 발명의 실시 형태에 따르는 반도체 장치의 제조 공정 중, 자성 도금 형성 공정을 종단면도에 의해 도시한 도이다.
도 5는 본 발명의 실시 형태에 따르는 반도체 장치의 제조 공정 중, 레지스트층 제거 공정과, 도전성막 에칭 공정을 종단면도에 의해 도시한 도이다.
도 6은 본 발명의 실시 형태의 반도체 장치의 다른 형태의 종단면도를 도시한 도이다.
도 7은 본 발명의 실시 형태의 반도체 장치의 다른 형태의 종단면도를 도시한 도이다.
도 8은 종래의 자성체를 탑재한 반도체 장치의 주요부의 종단면도이다.
본 발명에 따르는 실시 형태에 대해, 도 1 내지 도 5를 참조하여 설명한다.
도 1(a)는, 본 발명에 따르는 반도체 장치의 표면 상방으로부터의 개략을 도시하는 도이고, 도 1(b)는 도 1(a)에 도시한 A－A'에 있어서의 종단면도의 개략을 도시하는 도이다.
반도체 장치(201)는, 실리콘으로 이루어지는 반도체 기판(202)의 표면에 형성된 2개의 홀 소자(203a, 203b)와, 그 위에 형성되어 있는 절연성 보호층(204)과, 금속으로 이루어지는 하지층(205)과, 비자성 구조체(206)와, 자기 수속판이 되어야 할 자성체(207)로 구성되어 있고, 홀 소자(203a와 203b), 비자성 구조체(206), 자성체(207)는, 도 1(a)에 도시한 바와 같이, 대칭의 위치 관계에 있다.
이 중, 도 1(b)의 종단면도에 도시한 바와 같이, 비자성 구조체(206)와 자성체(207)가 접하는 면의 일부와, 자성체(207)의 종단면 외형 형상을 규정하는 외주부의 일부에, 곡선 형상인 대략 1/4 원형 형상부(208, 209)를 각각 갖고 있다.
또, 하지층(205)은, 보호층(204)을 개재하여 직접 홀 소자(203a, 203b)의 상면에서 접해 있지 않고, 또한, 비자성 구조체(206)와 자성체(207)는, 보호층(204)과는 접하지 않으며, 홀 소자(203a, 203b)의 상면 근방부에서는, 간극(210)을 개재하고 있다.
또, 자성체(207) 중 대략 1/4 원형 형상부(209)의 단부(211)와, 비자성 구조체(206) 중 대략 1/4 원형 형상부(208)의 단부(212) 사이의 자성체(207)의 저면부(213)는, 홀 소자(203a)면과 평행 관계에 있으며, 이 저면부(213)는, 홀 소자(203a)를 평면도에 있어서 완전히 덮는 크기, 위치 관계에 있다.
이러한, 반도체 장치(201)를 제작하기 위한 공정을, 도 1(b)에 도시한 종단면부에 상당하는 부분에 대해 도 2 내지 도 5에 도시한다.
우선, 도시하지 않은 실리콘 반도체 제조 프로세스에 의해 표면 근방에 사이즈가 30㎛인 2개의 홀 소자(203a, 203b)가 형성된 실리콘 반도체 기판(202)을 준비한다. 또한, 도 2(a)에 도시한 보호층을 형성하는 공정에 의해, 홀 소자(203a, 203b)가 형성된 면에 절연물로 이루어지는 보호층(204)을 형성한다. 보호층(204)으로는, 산화막, 질화막 등의 절연성 무기 화합물막이나 폴리이미드 등 유기물로 이루어지는 막의 단독 혹은 복수의 조합으로 이루어지는 막으로 구성할 수 있는데, 본 실시 형태에서는 신뢰성을 향상시키기 위해 무기 화합물 절연막 외, 최상층에 폴리이미드막을 형성했다.
도 2(b)는, 반도체 기판(202)의 표면에 설치된 보호층(204)의 표면 상에 도전성막(304)을 형성하는 비자성 박막 형성 공정을 도시한 도이고, 도전성막(304)으로서 스패터링법에 의해 구리막을 500nm 형성했다.
도 2(c) 및 (d)는 포토리소그래피에 의해 원하는 개구부를 갖는 레지스트를 형성하는 레지스트층 형성 공정을 도시한 것이고, 이 공정에서는, 반도체 기판(202)의 현재 표면의 일부를 이루는 도전성막(304) 표면에 포토레지스트(305)를 코트하며(도 2(c)), 노광·현상에 의해 레지스트 개구부(306)를 갖는 도금 레지스트층(307)을 형성한다(도 2(d)). 포토레지스트(305)의 타입으로서, 포지티브 타입, 네거티브 타입 중 어느 하나를 이용해도 되고, 또한, 액상뿐만 아니라 드라이 필름 포토레지스트와 같은 필름형상 포토레지스트를 이용해도 된다. 본 실시 형태에서는, 액상 포지티브 타입 포토레지스트를 스핀 코터에 의해 두께가 3㎛가 되도록 코트했다. 또, 레지스트 개구부(306)는, 그 레지스트 단부(308a, 308b)와 홀 소자(203a, 203b)의 레지스트 개구부(306)측에서의 거리가 5㎛가 되도록 했다.
도 3은, 비자성 물질로 이루어지는 구조체를 형성하는 공정을 습식 도금법에 의해 제작하는 비자성 도금 구조체 형성 공정을 도시한 도이고, 도 3(a)와 도 3(b)는, 도금 구조체의 성장 과정을 도시한 것이며, 본 실시 형태에서는, 황산 구리 도금액을 도금액으로서 이용하여, 석출 가능한 도금 구조체가 구리인 예에 대해 기록한다.
도 3(a)에서는, 도시되어 있지 않은 구리 도금액 중에서 도전성막(304)을 통해 전류를 통전함으로써, 레지스트 개구부(306) 표면으로부터 구리 도금(406)이 석출되고, 두께가 레지스트 두께인 3㎛에 이르며, 레지스트 개구부(306)가 구리 도금(406)으로 완전히 매입된 상태를 도시한 도이다.
일반적으로 도금의 조건은, 도금 단위 면적당에 대해 일정한 전류값, 즉 전류 밀도를 일정하게 하도록 설정되고, 이것에 의해 석출물의 조성 및 석출 속도를 일정하게 할 수 있다.
따라서, 도 3(a)에서는, 이전의 구리 도금 조건은, 도금 면적이 일정하기 때문에, 일정 전류에 의한 도금이 바람직하고, 그 전류값의 설정은, 구리 도금에 있어서의 최적 전류 밀도에 레지스트 개구부(306)의 면적을 곱한 값이 된다.
도 3(b)에서는, 또한 통전하고, 구리 도금이 레지스트 단부(308a, 308b)에 이르면, 반도체 기판(202)의 표면에 대해 수직 방향과 평행 방향에 대해 등방적으로 성장을 개시하게 되는데, 이 개시로부터, 3㎛ 성장한 부분, 즉, 총 두께로서 6㎛ 성장한 부분에서 구리 도금을 종료함으로써, 대략 1/4 원형 형상 부분(208)을 갖는 구리 도금으로 이루어지는 비자성 구조체(206)의 형성이 종료한다. 이 비자성 구조체(206)의 단부(212)는, 홀 소자(203a, 203b)의 일단의 바로 위로부터 2㎛인 부분에 위치하게 된다.
도 3(b)에 도시한 영역에서는, 도금의 진행과 더불어 표면적이 증가하게 되는데, 단부(308a)로부터의 도금 성장을 1/4 원형 형상이라고 생각하면, 레지스트 개구부(306)의 가장자리의 길이를 L로 하고, 1/4 원형 형상의 반경을 R로 하며, 면적의 증가분을 S2로 하면, 가장자리의 길이 L을 따른 1/4 원형 형상에 의한 표면적과, 장방형의 4개의 각부가 1/4 반구 형상이기 때문에,
S2=2×π×R÷4×L＋4×π×R2÷2÷4×4
=π×R×L/2＋2×π×R2
가 된다. 따라서, 레지스트 개구부(306)의 표면적을 S1로 하고, 도금 면적을 S로 하면,
S=S1＋S2=S1＋π×R×L/2＋2×π×R2
이 된다.
반경 R은 성장 시간 t와 전류 밀도 Id(성장 속도 V는 전류 밀도에 비례)로 정해지는 값이다.
즉, k를 비례 상수로 하고, 레지스트 단부(308a, 308b)를 넘고 나서부터의 시간을 t2로 하면,
V=k×Id
R=V×t=k×Id×t2
이기 때문에, 시간 t2에서의 전류를 I(t2)로 하면, 전류값 I(t2)는,
I(t2)=Id×S=Id×(S1＋π×R×L/2＋2×π×R2)
=Id×(S1＋π×(k×Id×t2×L)/2＋2×π×(k×Id×t2)2)
이 되며, 이 식에 따라, 도금 전류값을 변화시킴으로써, 안정적인 도금 상태를 얻을 수 있다.
본 실시 형태에서는, 구리 도금의 전류 밀도를 15mA/cm2로 했는데, 이때의 성장 속도는, 0.33㎛/분이며, 구리 도금의 총 두께를 6㎛로 했기 때문에, 도금 시간은 18분으로 했다.
도 4는, 자성체 도금 형성 공정을 도시한 도이고, 구리 도금으로 이루어지는 비자성 구조체(206)의 표면에 자성체(207)를 형성한 도이다. 이 자성체(207)의 형상 및 구조는, 구리 도금으로 이루어지는 비자성 구조체(206)의 일부를 구성하고 있는 대략 1/4 원형 형상부(208)와 동심원이 되는 자성체(207)의 일부를 구성하고 있는 대략 1/4 원형 형상부(209)와, 레지스트 개구부 단부(308a)로부터 연장되는 비자성 구조체(206)의 단부(212)로부터의 연장인 자성체 도금 단부(211)를 갖고 있으며, 단부(308a)로부터 단부(212)를 통해, 단부(211)에 이르는 저면부(213)는, 홀 소자(203a)의 표면과 평행 관계에 있고, 저면부(213) 중 자성체(207)에 따르는 부분은 홀 소자(203a)를 덮는 위치 관계로 되어 있다. 구체적으로는, 자성체(207)는, 도금 두께로서 34㎛가 되도록 설정되어 있고, 저면부(213) 중 자성체(207)에 따르는 부분은 길이 30㎛를 갖는 홀 소자(203a)의 양단면에 대해, 좌우로 2㎛씩 커져 있다.
이와 같이 형성되는 자성체(207)의 도금 방법에 대해 기술한다. 자성체 도금액으로서, 설파민산 니켈과 설파민산 제1철을 각각, 금속량으로서 50g/L, 5g/L을 함유하고, 동시에, pH 조정제로서의 붕산, 또한 광택제로서 수용성 유기물을 함유하는 것을 사용했다.
도 3(b)에 도시한 구리 도금인 비자성 구조체(206)의 표면 상에, 도전성막(304)을 개재하여 통전함으로써, 이 도금액으로부터, 철의 함유량이 20wt%가 되도록 니켈과 철의 합금을 석출시킨다. 또한, 철의 함유량은, 도금액 내의 니켈 이온 농도와 제1철 이온의 비와, 전기 도금 중의 전류 밀도의 값에 따라 제어할 수 있다. 본 실시 형태에서는, 각 이온 농도와, 전류 밀도를 일정하게 유지함으로써, 석출하는 니켈과 철로 이루어지는 자성체 도금의 조성의 안정화를 도모했다. 전류값의 설정은, 구리 도금의 성장과 마찬가지로 상기 서술한 1/4 원형 형상 성장을 가정으로 하여, 표면적 변화에 따라 변화시켰다. 이 니켈-철합금 도금에서는, 전류 밀도를 20mA/cm2로 하는 것이 최적 조건이며, 이때, 도금은 약 0.4㎛/분의 속도로 성장하므로, 총 두께 34㎛에서는, 85분 필요로 했다.
도 5(a)는, 레지스트층 제거 공정을 도시한 도이고, 도 5(b)는, 도전성막 에칭 공정을 도시한 도이다.
레지스트층 제거 공정에서는, 포지티브형 포토레지스트로 이루어지는 레지스트층(307)을 전용 박리액으로 제거한다. 이것에 의해, 레지스트층(307)이 없어짐과 동시에, 자성체(207)의 단부(211)와 구리 도금으로 이루어지는 비자성 구조체(206)의 내부 단부(608)에 의해 만들어져 있는 저면부(213)와, 도전성막(304) 사이에, 레지스트층(307)의 두께인 3㎛를 갖는 간극(210)이 형성된다.
도 5(b)에 도시한 도전성막 에칭 공정에서는, 도 5(a)에 도시되는 도전성막(304) 중, 표면에 노출된 부분과 간극(210)의 저면을 구성하고 있는 부분을 습식 에칭에 의해 에칭 제거한다. 습식 에칭액으로는, 과황산 암모늄 수용액에 암모니아수를 더해, pH를 12 정도로 조정한 것을 이용했다.
이 공정에 의해, 도전성막(304)은, 반도체 기판(202)의 표면에 설치된 보호층(204) 위의 표면 노출부에 더해, 자성체(207)의 단부(211)로부터 구리 도금으로 이루어지는 비자성 구조체(206)의 내부 단부(608)에 이르는 저면부(213)의 아래에 있어서, 에칭 제거되게 되어, 도전성막(304)은 하지층(205)이 되는 부분만이 잔존하게 된다.
이것에 의해, 하지층(205), 비자성 구조체(206), 자성체(207)는, 반도체 기판(202) 표면에 매입된 홀 소자(203a, 203b) 상의 보호층(204)과의 사이에 간극(210)이 형성되기 때문에 직접 접하지 않게 된다.
이것에 의해 완성된 반도체 장치(201)는 도 1에 도시한 반도체 장치(201)와 같은 것이며, 저면부(213)는 홀 소자(203a, 203b)의 표면과 평행한 관계로 되어 있음과 동시에 홀 소자(203a, 203b)를 평면도에 있어서 완전히 덮는 위치 관계·크기로 되어 있다.
이와 같이 만들어진, 반도체 장치(201)는, 종단면 형상이 외측, 내측 모두 대략 U자형을 갖는 자성체(207)를 탑재하게 되고, 뛰어난 자기 수속 성능을 갖는 홀 소자 탑재 반도체 장치가 된다. 즉, 이 반도체 장치(201) 근방을 통과하는 자속은, 니켈 80wt%-철 20wt%로 이루어지는 뛰어난 자기 수속 성능을 갖는 대략 U자형 자성체(207)에서 수속하고, 저면부(213)에서 반도체 기판(202)의 표면부에 매입된 홀 소자(203a, 203b)에 대해 수직으로 입출력하게 된다. 이로 인해, 홀 소자(203a, 203b)의 홀 소자로부터의 출력은 매우 높아지고, 반도체 장치(201)의 자장에 대한 감도는 현격히 향상하게 된다.
본 실시 형태에서는, 1쌍의 홀 소자(203a와 203b)를 자성체(207)에 대해 대칭의 위치 관계에 배치했기 때문에, 반도체 장치(201)에 대해, 평행 방향, 즉, 홀 소자(203a 및 203b)에 대해 평행 방향의 자속은, 자성체(207)에 의해 변경되고, 홀 소자(203a, 203b)에 대해 수직 방향으로 입출력하게 되는데, 홀 소자(203a)와 홀 소자(203b)에서는, 그 방향이 반대 방향이 되기 때문에, 홀 소자(203a)와 홀 소자(203b)로부터의 출력의 차를 산출하면, 반도체 장치(201)에 대해 평행 방향의 자장 성분을 산출할 수 있다.
또, 반도체 장치(201)에 대해, 수직 방향, 즉, 홀 소자(203a 및 203b)에 대해 수직 방향의 자속은, 자성체(207)를 그대로 통과하게 되고, 홀 소자(203a, 203b)에 대해서도, 그대로의 방향으로 출입하며, 그 방향은, 홀 소자(203a)와 홀 소자(203b)에서 같은 방향이 되기 때문에, 홀 소자(203a)와 홀 소자(203b)로부터의 출력의 합을 산출하면, 반도체 장치(201)에 대해 수직 방향의 자장 성분을 산출할 수 있다.
또한, 반도체 장치(201)에서는, 하지층(205)이 홀 소자(203a, 203b)의 내측에 존재하고 있고, 홀 소자(203a, 203b)와, 하지층(205)이나 비자성 구조체(206), 자성체(207)가 바로 위에서 보호층(204)을 개재하여 접하고 있지 않기 때문에, 홀 소자(203a, 203b)는, 이들로부터의 잔존 응력이나 열에 의한 응력 등을 받지 않게 되므로, 피에조 효과 등에 의한 영향, 노이즈 등의 대폭적인 저감을 도모함과 동시에, 기계적인 충격 등에 의한 홀 소자(203a, 203b)의 파손을 막는 효과도 있다.
이상으로부터, 본 실시 형태에 의한 종단면 형상이 대략 U자형을 갖고, 상기 U자형부의 단부 저면부가 홀 소자와 평행하며, 또한, 저면부가 홀 소자 상부에 배치되어 있는 자성체를 탑재한 반도체 장치는, 상기 반도체 장치의 외부로부터의 자장을 상기 반도체 장치에 대해 평행 성분과 수직 성분으로 분리하고, 또한, 고감도로 출력할 수 있음과 동시에, 신뢰성, 안정성이 뛰어난 것이 된다.
또한, 본 실시 형태에서는, 2개의 홀 소자(203a, 203b)를 배치한 경우에 대해 기술했으나, 자장의 방향성이나 감도를 높이기 위해, 3개 이상의 홀 소자를 배치한 경우도 같은 효과가 얻어지는 것은 말할 필요도 없다.
또, 본 실시 형태의 반도체 장치(201)는, 저면부(213)면은 홀 소자(203a, 203b)의 표면과 평행한 관계로 되어 있음과 동시에 완전히 덮는 위치 관계·크기로 되어 있는데, 홀 소자에 대한 비자성 구조체와 자성체의 크기, 위치 관계는, 그 사용 목적에 따라 선택되는 것이다.
예를 들어, 도 6(a)에 도시한 바와 같이, 자성체(706a)의 저면부(709a)가 홀 소자(703a)면보다 작은 경우, 또, 도 6(b)에 도시한 바와 같이, 자성체(706b)의 저면부(709b)의 외주측만이 홀 소자(703b)를 덮고 있는 경우, 또한, 도 6(c)에 도시한 바와 같이, 자성체(706c)의 저면부(709c)의 내주측만이 홀 소자(703c)를 덮고 있는 경우를 생각할 수 있는데, 본 실시 형태와 같은 효과를 기대할 수 있는 것은 말할 필요도 없다.
또한, 도 7에 도시한 바와 같이, 반도체 기판(802)에 설치된 반도체 장치(801)에 있어서, 홀 소자(803a와 803b)의 거리가 작아지고, 그것에 따라 보호층 (804)의 표면에 설치된 하지층(805)이 비자성 구조체(806)나 자성체(807)에 대해 상대적으로 작아지는 경우에는, 비자성 구조체(806)의 곡면부(809)는, 외주 전체가 곡면이 되며, 그것에 따라, 자성체(807)의 곡면부(810)도 종단면 외형 형상을 규정하는 외주부 전체를 곡면으로 할 수 있다. 이 경우, 구리 도금액에 함유되어 있는 광택제 등을 적절히 선택함으로써, 이 곡면 형상을 비교적 자유롭게 바꿀 수 있고, 반도체 장치(801)나 홀 소자(803a, 803b)의 소형화에 있어서, 그 효과가 크게 발휘된다.
또한, 본 발명에 따르는 반도체 장치를 실장·패키지화하는데 있어서, 수지 등으로 몰드·봉지하는 경우가 있는데, 이때, 자성체 차양부 저면부와 홀 소자면 사이에 존재하는 간극에 수지 등이 충전되어도, 본 발명에 따르는 반도체 장치의 본질에 따르는 것이 아니며, 본 발명에 포함되는 것은 분명하다.
201, 701a, 701b, 701c, 801: 반도체 장치
202, 802: 반도체 기판
203a, 203b, 702a, 702b, 702c, 803a, 803b: 홀 소자
204, 703a, 703b, 703c, 804: 보호층
205, 704a, 704b, 704c, 805: 하지층
206, 705a, 705b, 705c, 806: 비자성 구조체
207: 자성체 208, 209: 대략 1/4 원형 형상부
210, 710a, 710b, 710c, 811: 간극
211, 212, 707a, 707b, 707c, 708a, 708b, 708c: 단부
213, 709a, 709b, 709c, 808: 저면부
304: 도전성막 305: 포토레지스트
306: 레지스트 개구부 307: 레지스트층
406: 구리 도금 706a, 706b, 706c, 807: 자성체 도금
809, 810: 곡면부

Claims (13)

  1. 복수의 홀 소자가 설치된 반도체 기판과, 상기 반도체 기판 상에 설치된 자기 수속(收束) 기능을 갖는 자성체를 갖는 반도체 장치로서,
    상기 반도체 기판 상의 상기 자성체의 종단면 외형 형상을 규정하는 외주부에 있어서,
    상기 외주부의 적어도 일부에 곡선 형상을 갖는 부분과, 상기 반도체 기판과 대략 평행한 부분을 갖고 있으며,
    상기 자성체 내부에 비(非)자성 물질로 이루어지는 구조체의 적어도 일부가 매입되어 있는 것을 특징으로 하는 반도체 장치.
  2. 청구항 1에 있어서,
    상기 반도체 기판과 대략 평행한 부분 사이에 간극을 갖고 있는 것을 특징으로 하는 반도체 장치.
  3. 청구항 2에 있어서,
    상기 간극에 의해 홀 소자 영역과 자성체가 분리되어 있는 것을 특징으로 하는 반도체 장치.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 대략 평행한 부분이 홀 소자 영역의 일부 또는 전체를 덮고 있는 것을 특징으로 하는 반도체 장치.
  5. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 곡선 형상을 갖는 부분이 대략 1/4 원형 형상인 것을 특징으로 하는 반도체 장치.
  6. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 비자성 물질로 이루어지는 구조체가, 종단면에 있어서, 상기 자성체와 접하는 면에서, 적어도 일부에 곡선 형상을 갖는 부분을 갖는 것을 특징으로 하는 반도체 장치.
  7. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    동일면 종단면에 있어서, 상기 자성체 및 상기 비자성 물질로 이루어지는 구조체는 둘 다, 적어도 일부에 대략 1/4 원형 형상을 갖고, 이들 1/4 원형 형상의 관계가 대략 같은 중심을 갖는 동심원 상에 있는 관계에 있는 것을 특징으로 하는 반도체 장치.
  8. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 자성체가 니켈, 코발트, 철로부터 적어도 하나를 포함하는 것을 특징으로 하는 반도체 장치.
  9. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 비자성 물질이 구리 또는 금을 주성분으로 하는 금속으로 이루어지는 것을 특징으로 하는 반도체 장치.
  10. 복수의 홀 소자가 설치된 반도체 기판과, 상기 반도체 기판에 설치된 자기 수속 기능을 갖는 자성체를 구비한 반도체 장치의 제조 방법으로서,
    상기 반도체 기판의 표면에 상기 복수의 홀 소자를 매입 형성하는 공정과,
    상기 홀 소자 상에 절연물로 이루어지는 보호층을 형성하는 공정과,
    상기 보호층 상에 비자성 물질로 이루어지는 구조체를 형성하는 공정과,
    상기 비자성 물질을 자성체에 의해 덮는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 청구항 10에 있어서,
    상기 비자성 물질로 이루어지는 구조체를 형성하는 공정과, 상기 비자성 물질로 이루어지는 구조체를 자성체에 의해 덮는 공정은,
    비자성 박막층 형성 공정과,
    포토리소그래피에 의해 원하는 개구부를 갖는 레지스트를 형성하는 레지스트층 형성 공정과,
    상기 비자성 물질로 이루어지는 구조체를 상기 레지스트 개구부로부터 전기 도금에 의해 형성하는 비자성 도금 구조체 형성 공정과,
    비자성 도금 구조체 표면에, 전기 도금에 의해 자성체 도금을 형성하는 자성체 도금 형성 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 청구항 11에 있어서,
    상기 자성체를 전기 도금에 의해 형성하는 자성체 도금 형성 공정에 있어서, 자성체 도금을 반도체 기판에 대해, 수직 방향 및 평행 방향으로 등방적으로 성장시키는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 청구항 11에 있어서,
    상기 비자성 물질로 이루어지는 구조체를 상기 레지스트 개구부로부터 전기 도금에 의해 형성하는 비자성 도금 구조체 형성 공정에 있어서, 레지스트 개구부 상부의 레지스트 단부로부터, 비자성 물질을 레지스트 수직 방향 및 평행 방향으로 등방적으로 성장시키는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020170031958A 2016-03-15 2017-03-14 반도체 장치와 그것의 제조 방법 KR102312647B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-051495 2016-03-15
JP2016051495A JP6697909B2 (ja) 2016-03-15 2016-03-15 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
KR20170107403A true KR20170107403A (ko) 2017-09-25
KR102312647B1 KR102312647B1 (ko) 2021-10-14

Family

ID=59855914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170031958A KR102312647B1 (ko) 2016-03-15 2017-03-14 반도체 장치와 그것의 제조 방법

Country Status (5)

Country Link
US (1) US10504957B2 (ko)
JP (1) JP6697909B2 (ko)
KR (1) KR102312647B1 (ko)
CN (1) CN107192968B (ko)
TW (1) TWI705589B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6663259B2 (ja) * 2016-03-15 2020-03-11 エイブリック株式会社 半導体装置とその製造方法
WO2019111766A1 (ja) 2017-12-04 2019-06-13 株式会社村田製作所 磁気センサ
CN111448470B (zh) 2017-12-04 2022-07-22 株式会社村田制作所 磁传感器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002071381A (ja) 2000-08-21 2002-03-08 Sentron Ag 磁場方向検出センサ
WO2007119569A1 (ja) 2006-04-13 2007-10-25 Asahi Kasei Emd Corporation 磁気センサ及びその製造方法
JP2008055663A (ja) 2006-08-30 2008-03-13 Seiko Instruments Inc 型および微細部品の製造方法
KR20140145227A (ko) * 2013-06-12 2014-12-23 매그나칩 반도체 유한회사 반도체 기반의 자기 센서 및 그 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211954A (ja) * 1994-01-18 1995-08-11 Victor Co Of Japan Ltd ヘテロ接合ホール素子
CN1868045A (zh) * 2003-10-03 2006-11-22 斯平内克半导体股份有限公司 使用各向同性蚀刻工艺的肖特基势垒mosfet制造方法
US9222992B2 (en) * 2008-12-18 2015-12-29 Infineon Technologies Ag Magnetic field current sensors
EP2412006A1 (en) * 2009-02-05 2012-02-01 S.O.I.Tec Silicon on Insulator Technologies Epitaxial methods and structures for forming semiconductor materials
JP5105266B2 (ja) * 2010-06-02 2012-12-26 株式会社デンソー 回転角度検出装置
JP5186533B2 (ja) * 2010-06-02 2013-04-17 パナソニック株式会社 磁気検出装置、地磁気センサ
JP5679906B2 (ja) * 2010-07-05 2015-03-04 セイコーインスツル株式会社 ホールセンサ
JP6022777B2 (ja) * 2012-02-28 2016-11-09 エスアイアイ・セミコンダクタ株式会社 半導体装置の製造方法
KR101876587B1 (ko) * 2013-03-08 2018-08-03 매그나칩 반도체 유한회사 자기 센서 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002071381A (ja) 2000-08-21 2002-03-08 Sentron Ag 磁場方向検出センサ
WO2007119569A1 (ja) 2006-04-13 2007-10-25 Asahi Kasei Emd Corporation 磁気センサ及びその製造方法
KR20080111469A (ko) * 2006-04-13 2008-12-23 아사히 가세이 일렉트로닉스 가부시끼가이샤 자기 센서 및 그 제조 방법
JP2008055663A (ja) 2006-08-30 2008-03-13 Seiko Instruments Inc 型および微細部品の製造方法
KR20140145227A (ko) * 2013-06-12 2014-12-23 매그나칩 반도체 유한회사 반도체 기반의 자기 센서 및 그 제조 방법

Also Published As

Publication number Publication date
CN107192968B (zh) 2021-06-29
CN107192968A (zh) 2017-09-22
US20170271401A1 (en) 2017-09-21
JP6697909B2 (ja) 2020-05-27
TW201801361A (zh) 2018-01-01
JP2017166925A (ja) 2017-09-21
KR102312647B1 (ko) 2021-10-14
US10504957B2 (en) 2019-12-10
TWI705589B (zh) 2020-09-21

Similar Documents

Publication Publication Date Title
KR20170107403A (ko) 반도체 장치와 그것의 제조 방법
EP3467530B1 (en) Magnetoresistive sensor having compensating coil
US9018028B2 (en) Magnetic sensor and method of manufacture thereof
US8848316B2 (en) Perpendicular write head with laminated side shields
KR102312638B1 (ko) 반도체 장치와 그것의 제조 방법
EP0896324A1 (en) A magnetoresistive sensor & method of making the same
US8144426B2 (en) Perpendicular magnetic recording head having front and back poles of different specific resistances
US10634740B2 (en) Magnetic sensor and method of manufacturing the same
US20080157910A1 (en) Amorphous soft magnetic layer for on-die inductively coupled wires
US9523747B2 (en) Magnetoresistive device and method for manufacturing the same
JP2001004726A (ja) 磁界センサ
JP3384366B2 (ja) 薄膜磁気ヘッドの製造方法
JP2008020308A (ja) 磁気センサ及びその製造方法
JP2007263720A (ja) 磁気センサ及びその製造方法
JP5064706B2 (ja) 磁気センサ及びその製造方法
JP2007108011A (ja) 磁気センサ及びその製造方法
US7626784B2 (en) Magnetic recording head including main magnetic pole layer, return path layer, and coil layer
JPH0318242B2 (ko)
JPH0664718B2 (ja) 薄膜磁気ヘツド
JP2516144Y2 (ja) 電磁石
JP2009104730A (ja) 電子装置とその製造方法
JPH11289937A (ja) 釣用水中浮き
JPS60242578A (ja) 複合型磁気バブルメモリ素子
JP2001027546A (ja) パッケージ構造
JPS58133697A (ja) 単一複合膜型二層導体磁気バブル転送路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant