JP5064706B2 - 磁気センサ及びその製造方法 - Google Patents

Description

本発明は、磁気センサ及びその製造方法に関し、より詳細には、ホール素子と磁気増幅機能を有する磁性体とを備え、この磁性体の膜厚を考慮した磁気センサ及びその製造方法に関する。

従来から、ホール素子と磁気増幅機能を有する磁性体（磁気収束板）とを組み合わせた磁気センサは知られている。例えば、特許文献１に記載のものは、磁場の方向を２次元で決定できるようにした磁場方向検出センサに関するもので、平らな形状を有する磁気収束板と、第１のホール効果素子及び第２のホール効果素子とを備え、これらのホール効果素子が磁気収束板の端部領域に配置してなるものである。

このような構成により、磁気収束板によりホール効果素子の領域の磁場を増幅することができるという効果を有している。

図１は、従来の磁気センサを説明するための構成図（特許文献２参照）で、図中符号１半導体基板、２ａ，２ｂはホール素子、３は保護層、４は下地金属層、５は磁気収束板を示している。

この従来の磁気センサは、磁気増幅機能を有する磁気収束板を備え、その磁気収束板の端部より漏れる磁束を半導体ホール素子により検出する磁気センサの製造方法に関するもので、半導体基板１上に保護層３を介して下地金属層４を設け、さらにその上に磁気増幅機能を有する磁気収束板５を設けたものである。この場合の磁気収束板５の厚さは１５μｍである。

このような製造方法により、半導体ホール素子及び軟磁性材料による磁気収束板を有する磁気センサが、ＬＳＩの製造工程に準拠した製造方法により小型かつ容易に製造でき、半導体ホール素子に磁気収束板を近づけることができ、磁気センサの高感度化が実現できるという効果を有している。

図２は、従来の磁気センサの磁気収束板の製造方法を説明するための工程図で、磁性体テープを半導体基板１１に貼り付けるプロセスを示している。まず、ＩＣ加工済みウエハを準備する。次に、ウエハ上にエポキシ接着剤を用いて磁性体テープ（非晶質金属テープ）を接着する。次に、磁束収束パターン１４をフォトリソグラフィーにより形成する。次に、非晶質金属エッチングを行なう。このようにして、半導体基板１１上に磁気収束板を形成する。この場合の磁気収束板の膜厚は２０μｍ以上である。

特開２００２−７１３８１号公報 特開２００３−１４２７５２号公報

しかしながら、図１に示した磁気センサにおいては、磁気収束板の膜厚は１５μｍ以上であり、また、図２に示した磁気センサにおいては、半導体基板１１上に設けられた磁気収束板の厚さは、磁性体テープにより２０μｍ以上の厚さで構成されている。このような磁性体テープを用いる場合には、半導体基板１１上にエポキシ接着剤１２を用いて接着するので、下方のホール素子に大きな応力が発生するという問題があった。また、磁性体テープを用いる場合には、磁性体の厚みを制御することは不可能であるという問題があった。

本発明は、このような問題に鑑みてなされたもので、その目的とするところは、複数のホール素子と磁気増幅機能を有する磁性体とを組み合わせ、この磁性体の厚さを制御可能にしてホール素子に大きな応力が発生しないようにした磁気センサ及びその製造方法を提供することにある。

本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、複数のホール素子が設けられた半導体基板と、該半導体基板上に設けられて前記ホール素子の各々を少なくとも部分的に覆っている磁気増幅機能を有する一つの磁性体とを備え、前記ホール素子が前記磁性体の端部近傍に位置した磁気センサにおいて、前記磁性体が、電解めっきで形成されており、かつ、前記磁性体の膜厚が、６．１〜１４μｍであり、前記ホール素子に大きな応力が発生しないようにして、ピエゾ効果によるオフセット電圧の発生が抑制されるようにしたことを特徴とする。

また、請求項２に記載の発明は、複数のホール素子が設けられた半導体基板と、該半導体基板上に設けられて前記ホール素子の各々を少なくとも部分的に覆っている磁気増幅機能を有する一つの磁性体とを備え、前記ホール素子が前記磁性体の端部近傍に位置した磁気センサの製造方法において、前記半導体基板の表面に、前記複数のホール素子を埋め込み形成する工程と、前記複数のホール素子上に電解めっき用の下地金属層を形成する工程と、前記下地金属層上に、前記複数のホール素子の上面周辺が空隙部となるようにレジストパターンニングによりレジストを形成する工程と、前記下地金属層上の前記空隙部に前記磁気増幅機能を有する磁性体を電解めっきにより膜厚６．１〜１４μｍに制御可能に形成する工程とを有し、前記ホール素子に大きな応力が発生しないようにして、ピエゾ効果によるオフセット電圧の発生が抑制されるようにしたことを特徴とする。

また、請求項３に記載の発明は、請求項２に記載の発明において、前記レジストは、フォトリソグラフィーにより形成することを特徴とする。

本発明によれば、複数のホール素子が設けられた半導体基板と、この半導体基板上に設けられた磁気増幅機能を有する磁性体とを備え、この磁性体の膜厚を６．１〜１４μｍにするとともに、磁性体を電解めっきで形成することにより膜厚の制御を可能にして、ホール素子に大きな応力が発生しないようにした磁気センサを実現することができる。特に、Ｓｉモノリシックのホール素子では、ピエゾ効果によるオフセット電圧の発生が抑制され、より高精度な磁気測定が実現できる。

以下、図面を参照して本発明の実施例について説明する。
図３（ａ），（ｂ）は、本発明に係る磁気センサの磁気収束板の膜厚を示す図で、図３（ａ）は薄膜の場合、図３（ｂ）は厚膜の場合を示している。

本発明の磁気センサは、複数のホール素子２２ａ，２２ｂが埋め込み形成された半導体基板２１と磁気増幅機能を有する磁気収束板２３とを組み合わせたものである。半導体基板２１上には、この半導体基板２１の表面と略同一の平面になるように互いに所定の距離を隔てて埋め込まれた複数のホール素子２２ａ，２２ｂが設けられている。実際には、ホール素子と磁気収束板の間には、ＩＣ配線層などが設けられている。

また、ホール素子２２ａ，２２ｂ上及び半導体基板２１上には、磁気収束板２３を電解めっきするための下地金属層（図示せず）が設けられている。また、この下地金属層上には、磁気増幅機能を有する磁気収束板２３が電解めっきにより膜厚の厚さを制御可能に形成されている。この磁気収束板２３は、ＮｉＦｅからなり、磁性体が用いられる。また、磁気収束板２３及び下地金属層は、円形又は多角形であることが好ましい。

また、磁気収束板２３の底面は、複数のホール素子２２ａ，２２ｂの領域を少なくとも部分的に覆うように配置されている。また、磁気収束板２３の膜厚は、１〜１５μｍ未満であることが好ましく、５〜１４μｍであることが最適である。さらに好ましくは、６．１〜１４μｍであることが良い。

図４は、磁気収束板による磁気増幅率と磁気収束板膜厚の関係を示す図である。磁気増幅率は、膜厚の他に磁性体の透磁率にも依存し、膜厚が薄く、透磁率が低いほど磁気増幅率は低下する。磁気収束板膜厚が１μｍとなっても、磁性体の透磁率が３０００以上確保できれば、磁気増幅率の低下は招かない。３０００という透磁率の磁性体は、電解めっきプロセスでも十分に達成可能な値である。

以下に、磁気収束板の膜厚の下限値５μｍ及び上限値１４μｍが最適である根拠について説明する。
磁性体は、薄ければ薄いほど磁気飽和が早くなる。現在、このコンセプトを用いたアプリケーションとして、方向角センサや回転角度センサがある。通常、手に入る磁性材料の飽和磁束密度の値（典型的には１Ｔ前後）では、５μｍ以下の膜厚では、おそらく２０ｍＴ前後で磁気飽和が始まってしまう。磁気飽和が早いとアプリケーションや磁気設計的にかなりの制限を受けると考えられる。そのため、５μｍ以下で使用するのは実用的には特殊な用途を除いては難しいと言わざるを得ない。

また、方向角センサでは、磁気収束板の厚み方向（垂直方向）に若干の磁気収束効果を有し、方位角センサの感度が１０％程度増加する。５μｍ以下の膜厚では、垂直方向の磁気収束効果がほぼ零になり、Ｓ／Ｎ低下をもたらす。また、極端に膜厚が薄いと（例えば、１μｍ以下）、横方向（ＸＹ方向）の磁気増幅効果も低下して実用的ではない。そこで、膜厚の下限値を５μｍとした。

その他、プロセス上のメリットとしては、図４から明らかなように、膜厚を６．１μｍ以上とすることで、磁性体に求められる透磁率のスペックを大幅にリラックスでき、成膜のプロセスマージンを確保することが可能である。

上述した特許文献では、磁気収束板の膜厚は１５μｍになっている。この１５μｍ以上の膜厚になると、上述したように、ホール素子に大きな応力が発生することになる。そこで、本発明では上限値を１４μｍ以下としたものである。

図３（ｂ）に示すように、磁気収束板２３の膜厚を厚膜にした場合には、ホール素子２２ａ，２２ｂにかかるストレスが大きくなり、オフセットがピエゾ効果で増大する。これによりホール素子による検出精度が低下する。

そこで、図３（ａ）に示すように、磁気収束板２３の膜厚を薄膜にした場合には、ホール素子２２ａ，２２ｂにかかるストレスが小さくなり、オフセット変化が小さくなる。これによりホール素子による検出精度の低下が少なくなる。

このように、半導体基板上に設けられる磁気収束板の膜厚を１〜１５μｍ未満、好ましくは５〜１４μｍと、従来の膜厚１５〜２０μｍよりも薄くし、また、電解めっきにより膜厚を制御可能にしたので、ホール素子に大きな応力が発生することのない磁気センサが実現できる。

次に、本発明の磁気収束板の膜厚を制御して薄膜を作製する方法について説明する。
まず、ＳｉやＧａＡｓからなる半導体基板２１中に、この半導体基板２１の表面と略同一の平面になるように互いに所定の距離を隔てて複数のホール素子２２ａ，２２ｂを埋め込み形成する（磁気センサチップの作製）。

次に、複数のホール素子２２ａ，２２ｂ上に電解めっき用の下地金属層（図示せず）をスパッタリング法又は真空蒸着法により形成する（下地金属層の形成）。

次に、図５に示すように、下地金属層上に、ホール素子２２ａ，２２ｂ上が空隙部２４ａとなるようなレジストパターンニングによりレジスト２４を形成する（レジストパターン形成）。このレジストは、フォトリソグラフィーにより形成する。

次に、下地金属層上の空隙部２４ａに、磁気増幅機能を有する磁気収束板２３を電解めっきにより、磁気収束板２３の底面がホール素子２２ａ，２２ｂの領域を少なくとも部分的に覆うように膜厚１〜１５μｍ未満に制御可能に形成する（磁性体めっき処理）。この膜厚は５〜１４μｍが最適である。

この磁気収束板２３は、Ｆｅ−Ｎｉ系合金を電解めっきにより作製したもので、パーマロイやスーパーマロイ（Ｆｅ−Ｎｉ系合金）からなることが好ましく、それにＣｏを添加したものは、磁気ヒステリシスが減少するのでより好ましい。さらには、パーメンジュール（Ｆｅ−Ｃｏ系合金）又はセンダスト（Ｆｅ−Ｓｉ−Ａｌ系合金）からなることが好ましい。

次に、レジストパターン２４を除去する（レジストパターン除去）。その結果、磁気収束板２３が下地金属層上に残ることになる。

最後に、複数の磁気センサチップをダイシングにより単体のチップに分離する（ダイシング）。

このように、従来の磁気収束板の膜厚が、１５〜２０μｍであったものが、電解めっきにより６．１〜１４μｍまで薄くすることができるようになり、ホール素子にかかる応力を少なくすることができる。特に、Ｓｉモノリシックのホール素子では、ピエゾ効果はよるオフセット電圧の発生が抑制され、より高精度な磁気測定が実現できる。

従来の磁気センサを説明するための構成図である。 従来の磁気センサの磁気収束板の製造方法を説明するための工程図である。 本発明に係る磁気センサの磁気収束板の膜厚を示す図で、（ａ）は薄膜の場合、（ｂ）は厚膜の場合を示している。 磁気収束板による磁気増幅率と磁気収束板膜厚の関係を示す図である。 本発明の磁気収束板の膜厚を制御して薄膜を作製する方法について説明するための図である。

符号の説明

１ 半導体基板
２ａ，２ｂ ホール素子
３ 保護層
４ 下地金属層
５ 磁気収束板
１１ 半導体基板
１２ エポキシ接着剤
１３ 磁性体テープ
１４ 磁束収束パターン
２１ 半導体基板
２２ａ，２２ｂ ホール素子
２３ 磁気収束板
２４ レジスト
２４ａ 空隙部

Claims (3)

1. 複数のホール素子が設けられた半導体基板と、該半導体基板上に設けられて前記ホール素子の各々を少なくとも部分的に覆っている磁気増幅機能を有する一つの磁性体とを備え、前記ホール素子が前記磁性体の端部近傍に位置した磁気センサにおいて、
   前記磁性体が、電解めっきで形成されており、かつ、前記磁性体の膜厚が、６．１〜１４μｍであり、
   前記ホール素子に大きな応力が発生しないようにして、ピエゾ効果によるオフセット電圧の発生が抑制されるようにしたことを特徴とする磁気センサ。
2. 複数のホール素子が設けられた半導体基板と、該半導体基板上に設けられて前記ホール素子の各々を少なくとも部分的に覆っている磁気増幅機能を有する一つの磁性体とを備え、前記ホール素子が前記磁性体の端部近傍に位置した磁気センサの製造方法において、
   前記半導体基板の表面に、前記複数のホール素子を埋め込み形成する工程と、
   前記複数のホール素子上に電解めっき用の下地金属層を形成する工程と、
   前記下地金属層上に、前記複数のホール素子の上面周辺が空隙部となるようにレジストパターンニングによりレジストを形成する工程と、
   前記下地金属層上の前記空隙部に前記磁気増幅機能を有する磁性体を電解めっきにより膜厚６．１〜１４μｍに制御可能に形成する工程とを有し、
   前記ホール素子に大きな応力が発生しないようにして、ピエゾ効果によるオフセット電圧の発生が抑制されるようにしたことを特徴とする磁気センサの製造方法。
3. 前記レジストは、フォトリソグラフィーにより形成することを特徴とする請求項２に記載の磁気センサの製造方法。

Images