CN107833873A - 记忆体结构与其制备方法 - Google Patents

Abstract

本发明揭露一种记忆体结构与其制备方法。记忆体结构包含一绝缘层、一穿孔、一导电接触以及一记忆体单元。穿孔贯穿此绝缘层。导电接触则位于穿孔中，并具有一第一高度与一第二高度，且第一高度与第二高度之间具有一高度差。而记忆体单元位于导电接触上。

Description

记忆体结构与其制备方法

本申请是申请日为2015年04月20日、申请号为201510188810.9、发明名称为“记忆体结构与其制备方法”的专利申请的分案申请。

技术领域

本发明是有关一种记忆体结构，特别是有关一种具有较大接面的记忆体结构与其制备方法。

背景技术

记忆体是用以储存资料或数据的半导体组件，主要可分为非挥发性记忆体与挥发性记忆体两种。随着科技的蓬勃发展，产业对于记忆体的需求也逐渐提升，例如高可靠度、高擦写次数、快速的储存速度以及大容量等。因此，半导体产业持续努力开发各种技术以缩减组件尺寸，并增加记忆体的组件密度。

通常，记忆体单元是通过导电接触电性连接至半导体组件，然而缩减组件尺寸的同时也减少了记忆体单元与导电接触之间的接触面积，此将增加接面电阻，并大幅降低记忆体单元的效率。因此，业界急需开发一种具有较大接触面积的记忆体结构，以及制备此记忆体结构的方法，以解决上述的问题。

发明内容

本发明的一方面是提供一种记忆体结构，包含一绝缘层、一穿孔、一导电接触以及一记忆体单元。其中，穿孔贯穿绝缘层，而导电接触则位于穿孔中，并具有一第一高度与一第二高度，且第一高度与第二高度之间具有一高度差。记忆体单元则位于导电接触上。

根据本发明一或多个实施方式，第一高度与第二高度之间形成一斜面轮廓或一阶状轮廓。

根据本发明一或多个实施方式，斜面轮廓与穿孔的一侧壁之间的夹角介于110至150度之间。

根据本发明一或多个实施方式，形成阶状轮廓的第二高度与第一高度之间的高度比值介于0.5至0.8之间。

根据本发明一或多个实施方式，记忆体单元包含电阻式记忆体与磁式记忆体。

根据本发明一或多个实施方式，一阻障层位于穿孔中，并环绕导电接触。

本发明的另一方面是提供一种记忆体结构的制备方法，包含下列步骤。先形成一绝缘层于一基层上，并形成一穿孔贯穿该绝缘层。接着形成一导电接触于穿孔中；更凹陷此导电接触，令使其具有一第一高度与一第二高度，且第一高度与该第二高度之间具有一高度差。最后形成一记忆体单元于此导电接触上。

根据本发明一或多个实施方式，凹陷导电接触包含下列步骤。先形成一光阻层于绝缘层与导电接触上，再图案化光阻层以暴露部分导电接触。接着移除部分导电接触，再移除光阻层。

根据本发明一或多个实施方式，凹陷该导电接触包含下列步骤。先形成一硬罩幕于绝缘层与导电结构上，再形成一光阻层于硬罩幕上，并图案化光阻层以暴露部分硬罩幕。接着移除部分硬罩幕与部分光阻层，以令使导电接触上的硬罩幕具有高度差。最后移除部分硬罩幕与部分导电接触，以令使导电接触形成一斜面轮廓。

根据本发明一或多个实施方式，是以一第一蚀刻制程同时移除部分硬罩幕与部分光阻层；以一第二蚀刻制程同时部分硬罩幕与部分导电接触。第一蚀刻制程与第二蚀刻制程为一气体等离子蚀刻制程，而气体等离子蚀刻制程使用的气体包含六氟化硫、氦气、四氟化碳、三氟甲烷、或其组合。

根据本发明一或多个实施方式，凹陷导电接触包含下列步骤。先形成一光阻层于绝缘层与导电接触上，接着图案化光阻层以暴露部分导电接触。最后移除部分导电接触，以令使导电接触形成一阶状轮廓。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的详细说明如下：

图1绘示依据本发明部分实施方式的一种记忆体结构的剖面图；

图2绘示依据本发明其他部分实施方式的一种记忆体结构的剖面图；

图3A、图4A、图5A、图6A、图7A及图8A绘示图1的记忆体结构，在制程各个阶段的上视图；

图3B、图4B、图5B、图6B、图7B及图8B绘示图1的记忆体结构，在制程各个阶段的剖面图。

图9A、图10A、图11A及图12A绘示图2的记忆体结构，在制程各个阶段的上视图；以及

图9B、图10B、图11B及图12B绘示图2的记忆体结构，在制程各个阶段的剖面图。

具体实施方式

以下将以附图揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些已知惯用的结构与组件在附图中将以简单示意的方式绘示。

此外，相对词汇，如“下”或“底部”与“上”或“顶部”，用来描述文中在附图中所示的一组件与另一组件的关系。相对词汇是用来描述装置在附图中所描述的外的不同方位是可以被理解的。例如，如果一附图中的装置被翻转，组件将会被描述原为位于其它组件的“下”侧将被定向为位于其他组件的“上”侧。例示性的词汇“下”，根据附图的特定方位可以包含“下”和“上”两种方位。同样地，如果一附图中的装置被翻转，组件将会被描述原为位于其它组件的“下方”或“之下”将被定向为位于其他组件上的“上方”。例示性的词汇“下方”或“之下”，可以包含“下方”和“上方”两种方位。

请先参阅图1。图1绘示依据本发明部分实施方式的一种记忆体结构的剖面图。如图1所示，一记忆体结构100包含一基层110、一接触区112、一绝缘层120、一穿孔130、一导电接触140、一记忆体单元150以及一导电层160。值得注意的是，此处所述的基层110可包含一半导体层、金属层与绝缘层，而此处所述的接触区112可包含半导体的掺杂区域与金属缓冲层。上述的记忆体结构100是使电流于导电层160与接触区及/或基层110之间流动。在本发明的部分实施例中，接触区112并非必要，导电接触140可与基层110直接电性接触。

绝缘层120则位于基层100上，绝缘层120的材质选用的材料包含，例如：氧化硅、氮化硅、氮氧化硅或其组合，在本发明的其他部分实施例中，绝缘层120的材质亦可包含硅酸盐、芳香醚、聚对二甲苯(parylene)、聚合氟化物、非晶质氟化碳、钻石结构碳、多孔硅酸盐、多孔聚亚酰胺、与多孔芳香醚。

穿孔130贯穿绝缘层120以暴露基层110中的接触区112，而导电接触140位于穿孔130中，并电性连接至暴露于穿孔130中的接触区112。导电接触140的材质包含钨、铜、镍、多晶硅、或其组合，但不以此为限。位于穿孔130中的导电接触140具有一第一高度H1与一第二高度H2，且第一高度H1与第二高度H2之间具有一高度差。请参阅图2，此处所述的第一高度H1与第二高度H2意指基层110上导电接触140的高度。在此实施例中，一斜面轮廓142自第一高度H1延伸至第二高度H2，且斜面轮廓142与穿孔130的一侧壁之间的夹角α介于100至170度之间，较佳为介于110度至150度之间。此外，第一高度H1约略同于绝缘层120的厚度T1，亦即第一高度H1可与绝缘层的厚度T1相同，或稍低于绝缘层的厚度T1。换句话说，导电接触140是相对于绝缘层120的上表面凹陷化，但此凹陷化制程并非均匀的减少导电接触140的高度，而只将其一侧的高度自第一高度H1降低至第二高度H2，以形成具有斜面轮廓142的导电接触140。在本发明的其他部分实施例中，导电接触140的第一高度H1延伸至第二高度H2的轮廓亦可为弧面轮廓。

此外，记忆体结构100还具有一阻障层170位于穿孔130中，并环绕导电接触140。因导电接触140中的导电材料容易以电性迁移的方式扩散。电性迁移可能产生须状物，并影响其邻近的电路。当与硅接触时，导电材料更将破坏半导体组件的运作。因此，需使用阻障层170以防止导电材料扩散的情况发生。

记忆体单元150则位于导电接触140上并接触导电接触140，以令使记忆体单元150电性连接至接触区112。在本发明的部分实施例中记忆体结构100中并无接触区112，导电接触140是直接电性连接至基层110。相较于已知具有平接面的导电接触，本发明揭露的导电接触140的斜面轮廓142增加了其与记忆体单元150之间的接触面积，使接面电阻降低，进而提升记忆体结构100的效能。导电层160则位于记忆体单元150上，以电性连接至记忆体单元150。在本发明的部分实施例中，记忆体单元150为一电阻式随机存取记忆体(resistiverandom access memory,RRAM)，包含一底电极、一顶电极、以及一氧化物层位于底电极与顶电极之间。其中底电极与顶电极的材质包含铂、金、银、或其组合，而氧化物层的材质包含氧化镍、氧化锌、氧化铜、氧化锆、氧化钛、氧化铪、或其组合。在本发明的其他部分实施例中，记忆体单元150可为一磁阻式随机存取记忆体(magnetoresistive random-accessmemory,MRAM)，包含一参考层、一自由层、以及一氧化物层位于参考层与自由层之间。在本发明的其他部分实施例中，导电层160的材质包含包含钨、铜、镍、多晶硅、或其组合，但不以此为限。

请接着参阅图2以理解本发明的其他实施方式，图2绘示依据本发明其他部分实施方式的一种记忆体结构的剖面图。应了解到，已叙述过的组件材料将不再重复赘述。在以下叙述中，将叙述其他实施方式的记忆体结构。

如图2所示，一记忆体结构200包含一基层110、一绝缘层120、一穿孔130、一导电接触240、一记忆体单元150以及一导电层160。值得注意的是，此处所述的基层110可包含一半导体层、金属层与绝缘层，而此处所述的接触区112可包含半导体的掺杂区域与金属缓冲层。上述的记忆体结构100是使电流于导电层160与接触区及/或基层110之间流动。在本发明的部分实施例中，接触区112并非必要，导电接触140可与基层110直接电性接触。

绝缘层120则位于基层110上，而穿孔130贯穿绝缘层120以暴露基层110中的接触区112。导电接触240则位于穿孔130中，以电性连接至暴露于穿孔130中的接触区112。在本发明的部分实施例中记忆体结构100中并无接触区112，导电接触140是直接电性连接至基层110。导电接触240具有一第一高度H4与一第二高度H3，且第一高度H4与第二高度H3之间具有一高度差。请参阅图2，此处所述的第一高度H4与第二高度H3意指基层110上导电接触240的高度。图2的半导体结构200与图1的半导体结构100的差别在于，图2的导电接触240具有一阶状轮廓242自第一高度H4延伸至第二高度H3，且第一高度H4约略同于绝缘层130的厚度T1。亦即第一高度H4可与绝缘层的厚度T1相同，或稍低于绝缘层的厚度T1。在本发明的部分实施例中，第二高度H3低于第一高度H4。在本发明的其他部分实施例中，第二高度H3与第一高度H4之间的高度比值介于0.5至0.8之间。导电接触240是相对于绝缘层130的上表面凹陷化，但此凹陷化制程并非均匀的减少导电接触240的高度，而只将其一侧的高度自第一高度H4降低至第二高度H3，以形成具有阶状轮廓242的导电接触240。

记忆体单元150位于导电接触240上并接触导电接触240，以令使记忆体单元150电性连接至接触区112。导电接触240的阶状轮廓242同样可增加其与记忆体单元150之间的接触面积，降低接面电阻，进而提升记忆体结构200的效能。导电层160则位于记忆体单元150上，以电性连接至记忆体单元150。

请参阅图3A、图4A、图5A、图6A、图7A及图8A与图3B、图4B、图5B、图6B、图7B及图8B以理解图1的记忆体结构100的制备方法。图3A、图4A、图5A、图6A、图7A及图8A绘示图1的记忆体结构100，在制程各个阶段的上视图，而图3B、图4B、图5B、图6B、图7B及图8B绘示图1的记忆体结构100，在制程各个阶段的剖面图。

如图3A与图3B所示，形成绝缘层120于基层110上，并形成穿孔130贯穿绝缘层120，接着再形成导电接触140于此穿孔130中。可利用任何合适的方式形成绝缘层120，例如：物理气相沉积(PVD)、化学气相沉积(CVD)或原子层沉积(ALD)。在沉积绝缘层120后，利用微影蚀刻方式形成贯穿绝缘层120的穿孔130，以暴露基层110中的接触区112。接着可使用例如是溅镀(sputtering)、蒸镀(evaporating)、电镀(electroplating)或无电镀(electrolessplating)的方式来沉积导电材料于穿孔130中，以形成导电接触140。在本发明的部分实施例中，会先形成阻障层170至穿孔130的侧壁，再形成导电接触140，阻障层170可通过物理气相沉积、化学气相沉积或原子层沉积方式形成。

请接着参阅图4A与图4B。在图4A与图4B中，先形成一硬罩幕410于绝缘层120与导电结构140上，接着形成一光阻层420于硬罩幕410上，并图案化此光阻层420以暴露部分的硬罩幕410。形成硬罩幕410的方式可例如为物理气相沉积、化学气相沉积或原子层沉积，接着将光阻层420旋转涂布至硬罩幕410上。利用曝光将一光罩(未绘示)的图案转移至光阻层420上，以形成暴露部分硬罩幕410的第一开口430，且此第一开口430的宽度为D1。

请接着参阅图5A与图5B。在图5A与图5B中，移除部分硬罩幕410与部分光阻层420，以令使导电接触140上的硬罩幕410具有一厚度差。在此步骤中，通过光阻层420的第一开口430移除部分硬罩幕420，且是使用第一蚀刻制程来移除部分硬罩幕420。值得注意的是，此步骤不会对光阻层420的侧壁做太多的保护，因此在蚀刻硬罩幕410的同时亦会移除部分的光阻层420，使第一开口430的宽度自D1增加至D2。更清楚的说，此步骤不仅蚀刻暴露于第一开口430中的硬罩幕410，更侧向蚀刻部分的光阻层420，以暴露原先覆盖于光阻层420下的硬罩幕410。在失去光阻层420的保护下，第一蚀刻制程同样会移除这些硬罩幕410，由于硬罩幕410中每个位置蚀刻时间长短的不同，因而能形成具有厚度差的硬罩幕410。第一蚀刻制程为一气体等离子蚀刻制程，其使用的气体包含六氟化硫、氦气、四氟化碳、三氟甲烷、或其组合。通过调控气体流量比例可控制第一蚀刻制程以同时移除部分硬罩幕410与部分光阻层420，以令使硬罩幕410具有厚度差。

在本发明的部分实施例中，六氟化硫的流量介于10～100sccm、氦气的流量介于20～100sccm、四氟化碳的流量介于10～100sccm、以及三氟甲烷的流量介于10～30sccm。在本发明的部分实施例中，第一蚀刻制程后形成的第一开口430可如第5B图所示不暴露导电接触140，但不以此为限。形成的第一开口430亦可暴露导电接触140，而不影响本发明的精神。

请接着参阅图6A与图6B。在图6A与图6B中绘示凹陷导电接触140的步骤，令使其具有第一高度H1与第二高度H2，且第一高度H1与第二高度H2之间具有一高度差。如图6A与图6B所示，先移除光阻层420，接着移除部分硬罩幕410与部分导电接触140，以令使导电接触140形成一斜面轮廓142。其中，是使用第二蚀刻制程来移除部分硬罩幕410以暴露穿孔130中的导电接触140。值得注意的是，第二蚀刻制程会同时移除穿孔130中的部分导电接触140。更清楚的说，具有厚度差的硬罩幕410在第二蚀刻制程中逐渐被移除而暴露原先覆盖于其下的导电接触140。在失去硬罩幕410的保护下，第二蚀刻制程同样会移除这些导电接触140，且因导电接触140中每个位置蚀刻时间长短的不同，而能形成具有斜面轮廓142的导电接触140。第二蚀刻制程同样为一气体等离子蚀刻制程，其使用的气体包含六氟化硫、氦气、四氟化碳、三氟甲烷、或其组合。通过调控气体流量比例可控制第二蚀刻制程以同时移除部分硬罩幕410与部分导电接触140，形成具有斜面轮廓142的导电接触140。在本发明的部分实施例中，第一蚀刻制程的气体比例可同于第二蚀刻制程的气体比例，但并不以此为限。在本发明的其他部分实施例中，可依制程需求调控第一蚀刻制程与第二蚀刻制程的气体比例。

请继续参阅图7A与图7B。在图7A与图7B中绘示形成记忆体单元150至导电接触140上的步骤。在此步骤中，可利用任何合适的方式沉积记忆体单元150覆盖于绝缘层120与导电接触140上，且可视记忆体单元150种类的不同，例如：电阻式记忆体与磁式记忆体，以选用合适的沉积材料。举例来说，若欲形成电阻式记忆体于导电接触140上，可先以溅镀、蒸镀、电镀或无电镀的方式来形成底电极于导电接触140上，接着以物理气相沉积、化学气相沉积或原子层沉积方法形成氧化层于底电极上，最后再用溅镀、蒸镀、电镀或无电镀的方式形成顶电极于氧化层上。接着再将光阻层(未绘示)旋转涂布至记忆体单元150上。接着利用曝光将光罩(未绘示)的图案转移至光阻层上，以暴露部分记忆体单元150。最后移除暴露的区域以完成图案化记忆体单元150的步骤。如第7B图所示，记忆体单元150会直接接触导电接触140的斜面轮廓142，此大幅增加记忆体单元150与导电接触140之间的接面面积，而降低了接面电阻。

最后请参阅图8A与图8B。在图8A与图8B中绘示形成导电层160于记忆体单元150上的步骤。在此步骤中，先以溅镀、蒸镀、电镀或无电镀的方式沉积导电材料，例如：钨、铜、镍、铝、多晶硅于绝缘层120与记忆体单元150上，以形成导电层160。接着将光阻层(未绘示)旋转涂布至导电层160上，并利用曝光将光罩(未绘示)的图案转移至光阻层上，以暴露部分导电层160。接着移除暴露的区域以完成记忆体结构100的布线。

接着请参阅下述说明以进一步理解其他记忆体结构的制备方法。请参阅图3A与图9A、图10A、图11A及图12A，与图3B与图9BA、图10B、图11B及图12B以理解图2的记忆体结构200的制备方法。图3A与图9A、图10A、图11A及图12A绘示图2的记忆体结构200，在制程各个阶段的上视图，而图3B与图9BA、图10B、图11B及图12B绘示图2的记忆体结构200，在制程各个阶段的剖面图。

如图3A与图3B所示，先形成绝缘层120于基层110上，并形成穿孔130贯穿绝缘层120，接着再形成导电接触240于此穿孔130中。可利用任何合适的方式形成绝缘层120，例如：物理气相沉积、化学气相沉积或原子层沉积。在沉积绝缘层120后，利用微影蚀刻方式形成贯穿绝缘层120的穿孔130，以暴露基层110中的接触区112。接着可使用例如是溅镀、蒸镀、电镀或无电镀的方式来沉积导电材料于穿孔130中，以形成导电接触240。在本发明的部分实施例中，会先形成阻障层170至穿孔130的侧壁，再形成导电接触140，阻障层可通过物理气相沉积、化学气相沉积或原子层沉积方式形成。

请接着参阅图9A与图9B。在图9A与图9B中，形成一光阻层520于绝缘层120与导电结构130上，并图案化此光阻层520以暴露部分导电接触240。先将光阻层520旋转涂布至绝缘层与导电结构上，并利用曝光将一光罩(未绘示)的图案转移至光阻层520上，以形成暴露部分导电接触240的第一开口530。

请接着参阅图10A与图10B。在图10A与图10B中绘示凹陷导电接触240的步骤，令使其具有第一高度H4与第二高度H3，且第一高度H4与第二高度H3之间具有高度差。在本发明的部分实施例中，第二高度H3低于第一高度H4。在本发明的其他部分实施例中，第二高度H3与第一高度H4之间的高度比值介于0.5至0.8之间。如图10A与图10B所示，移除部分导电接触240以形成具有阶状轮廓242的导电接触240。其中，是使用气体等离子蚀刻来移除暴露于第一开口530中的导电接触240，使用的气体可包含六氟化硫、氦气、四氟化碳、三氟甲烷、或其组合。值得注意的是，在此步骤中需调控气体流量比例以保护光阻层520，使第一开口530在蚀刻过程中维持同样大小。此外，暴露于第一开口530中的部分导电接触240，其每个位置的蚀刻时间均相同，因此高度自第一高度H4降低至第二高度H3，以形成具有阶状轮廓242的导电接触240。在凹陷导电接触240后，即可移除光阻层520。

此外，阻障层170的材料性质略同于导电接触240，因此在凹陷导电接触240的同时亦会移除部分的阻障层170，此使得阻障层170的高度略为下降。

在本发明的部分实施例中，六氟化硫的流量介于10～100sccm、氦气的流量介于20～100sccm、四氟化碳的流量介于10～100sccm、以及三氟甲烷的流量介于10～30sccm。

请继续参阅图11A与图11B。在图11A与图11B中绘示形成记忆体单元150至导电接触140上的步骤。在此步骤中，先将光阻层旋转涂布至记忆体单元150上。可利用任何合适的方式沉积记忆体单元150覆盖于绝缘层120与导电接触240上，且可视记忆体单元150种类的不同，例如：电阻式记忆体与磁式记忆体，以选用合适的沉积材料。举例来说，若欲形成电阻式记忆体于导电接触240上，可先以溅镀、蒸镀、电镀或无电镀的方式来形成底电极于导电接触140上，接着以物理气相沉积、化学气相沉积或原子层沉积方法形成氧化层于底电极上，最后再用溅镀、蒸镀、电镀或无电镀的方式形成顶电极于氧化层上。接着再利用曝光将光罩(未绘示)的图案转移至光阻层上，以暴露部分记忆体单元150。最后移除暴露的区域以完成图案化记忆体单元150的步骤。如图11B所示，记忆体单元150会直接接触导电接触240的阶状轮廓242，此大幅增加记忆体单元150与导电接触240之间的接面面积，而降低了接面电阻。

最后请参阅图12A与图12B。在图12A与图12B中绘示形成导电层160于记忆体单元150上的步骤。在此步骤中，先以溅镀、蒸镀、电镀或无电镀的方式沉积导电材料，例如：钨、铜、镍、铝、多晶硅于绝缘层120与记忆体单元150上，以形成导电层160。接着将光阻层旋转涂布至导电层160上，并利用曝光将光罩(未绘示)的图案转移至光阻层上，以暴露部分导电层160。接着移除暴露的区域以完成记忆体结构200的布线。

由上述本发明实施例可知，本发明具有下列优点。本发明降低导电接触一侧的高度，令使导电接触具有高度差。此外，更可依制程需求控制气体流量比例，使导电接触的高度差形成斜面轮廓或阶状轮廓，此均能增加其与记忆体单元的接触面积，进而降低接面电阻并提升记忆体结构的效能。

虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (9)

1.一种记忆体结构，其特征在于，包含：

一基层；

一接触区，配置于该基层中；

一绝缘层，配置于该基层及该接触区上；

一穿孔，贯穿该绝缘层并暴露该接触区；

一导电接触位于该穿孔中，且与该接触区直接接触，该导电接触具有一第一高度与一第二高度，且该第一高度与该第二高度之间具有一高度差；以及

一记忆体单元位于该导电接触上，且与该导电接触直接接触。

2.根据权利要求1所述的记忆体结构，其特征在于，该第一高度与该第二高度之间形成一斜面轮廓或一阶状轮廓。

3.根据权利要求2所述的记忆体结构，其特征在于，该斜面轮廓与该穿孔的一侧壁之间的夹角介于110至150度之间。

4.根据权利要求2所述的记忆体结构，其特征在于，形成该阶状轮廓的该第二高度与该第一高度之间的高度比值介于0.5至0.8之间。

5.根据权利要求1所述的记忆体结构，其特征在于，该记忆体单元包含电阻式记忆体与磁式记忆体。

6.根据权利要求1所述的记忆体结构，其特征在于，还包含一阻障层位于该穿孔中，并环绕该导电接触。

7.一种记忆体结构的制备方法，其特征在于，包含：

形成一绝缘层于一基层上；

形成一穿孔贯穿该绝缘层；

形成一导电接触于该穿孔中；

凹陷该导电接触，令使其具有一第一高度与一第二高度，且该第一高度与该第二高度之间具有一高度差；以及

形成一记忆体单元于该导电接触上。

8.根据权利要求7所述的记忆体结构的制备方法，其特征在于，凹陷该导电接触包含：

形成一光阻层于该绝缘层与该导电接触上；

图案化该光阻层以暴露部分该导电接触；

移除部分该导电接触；以及

移除该光阻层。

9.根据权利要求7所述的记忆体结构的制备方法，其特征在于，凹陷该导电接触包含：

形成一光阻层于该绝缘层与该导电接触上；

图案化该光阻层以暴露部分该导电接触；以及

移除部分该导电接触，以令使该导电接触形成一阶状轮廓。