KR100626390B1 - 자기 메모리 소자 및 그 형성 방법 - Google Patents
자기 메모리 소자 및 그 형성 방법 Download PDFInfo
- Publication number
- KR100626390B1 KR100626390B1 KR1020050011294A KR20050011294A KR100626390B1 KR 100626390 B1 KR100626390 B1 KR 100626390B1 KR 1020050011294 A KR1020050011294 A KR 1020050011294A KR 20050011294 A KR20050011294 A KR 20050011294A KR 100626390 B1 KR100626390 B1 KR 100626390B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- magnetic
- pinned
- tunnel junction
- pinning
- Prior art date
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 218
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000009413 insulation Methods 0.000 claims abstract description 23
- 229910052735 hafnium Inorganic materials 0.000 claims abstract description 9
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052727 yttrium Inorganic materials 0.000 claims abstract description 9
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims abstract description 9
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000003302 ferromagnetic material Substances 0.000 claims description 45
- 230000005415 magnetization Effects 0.000 claims description 45
- 238000009792 diffusion process Methods 0.000 claims description 38
- 238000000137 annealing Methods 0.000 claims description 27
- 230000003064 anti-oxidating effect Effects 0.000 claims description 20
- 230000002265 prevention Effects 0.000 claims description 11
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 10
- 239000000395 magnesium oxide Substances 0.000 claims description 10
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims description 10
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 8
- 239000002885 antiferromagnetic material Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- 230000004888 barrier function Effects 0.000 description 13
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 12
- 239000004020 conductor Substances 0.000 description 9
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- AMWRITDGCCNYAT-UHFFFAOYSA-L hydroxy(oxo)manganese;manganese Chemical compound [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 229910052715 tantalum Inorganic materials 0.000 description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 7
- 229910019236 CoFeB Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910017052 cobalt Inorganic materials 0.000 description 6
- 239000010941 cobalt Substances 0.000 description 6
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 6
- 229910052742 iron Inorganic materials 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- QVYYOKWPCQYKEY-UHFFFAOYSA-N [Fe].[Co] Chemical compound [Fe].[Co] QVYYOKWPCQYKEY-UHFFFAOYSA-N 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910003321 CoFe Inorganic materials 0.000 description 4
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- CYXIENZYTDFIFC-UHFFFAOYSA-N cobalt iron Chemical compound [Fe].[Fe].[Co] CYXIENZYTDFIFC-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910000480 nickel oxide Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000010948 rhodium Substances 0.000 description 4
- 229910052707 ruthenium Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 3
- 239000003963 antioxidant agent Substances 0.000 description 3
- 230000003078 antioxidant effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052748 manganese Inorganic materials 0.000 description 3
- 239000011572 manganese Substances 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910015136 FeMn Inorganic materials 0.000 description 2
- 229910019041 PtMn Inorganic materials 0.000 description 2
- ZDZZPLGHBXACDA-UHFFFAOYSA-N [B].[Fe].[Co] Chemical compound [B].[Fe].[Co] ZDZZPLGHBXACDA-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- GVPFVAHMJGGAJG-UHFFFAOYSA-L cobalt dichloride Chemical compound [Cl-].[Cl-].[Co+2] GVPFVAHMJGGAJG-UHFFFAOYSA-L 0.000 description 2
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- CTNMMTCXUUFYAP-UHFFFAOYSA-L difluoromanganese Chemical compound F[Mn]F CTNMMTCXUUFYAP-UHFFFAOYSA-L 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- SHMWNGFNWYELHA-UHFFFAOYSA-N iridium manganese Chemical compound [Mn].[Ir] SHMWNGFNWYELHA-UHFFFAOYSA-N 0.000 description 2
- NMCUIPGRVMDVDB-UHFFFAOYSA-L iron dichloride Chemical compound Cl[Fe]Cl NMCUIPGRVMDVDB-UHFFFAOYSA-L 0.000 description 2
- DALUDRGQOYMVLD-UHFFFAOYSA-N iron manganese Chemical compound [Mn].[Fe] DALUDRGQOYMVLD-UHFFFAOYSA-N 0.000 description 2
- FZGIHSNZYGFUGM-UHFFFAOYSA-L iron(ii) fluoride Chemical compound [F-].[F-].[Fe+2] FZGIHSNZYGFUGM-UHFFFAOYSA-L 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- IGOJMROYPFZEOR-UHFFFAOYSA-N manganese platinum Chemical compound [Mn].[Pt] IGOJMROYPFZEOR-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 2
- CADICXFYUNYKGD-UHFFFAOYSA-N sulfanylidenemanganese Chemical compound [Mn]=S CADICXFYUNYKGD-UHFFFAOYSA-N 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 210000004392 genitalia Anatomy 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
- G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
- G11B5/3909—Arrangements using a magnetic tunnel junction
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
- Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
- Y10T29/49032—Fabricating head structure or component thereof
- Y10T29/49034—Treating to affect magnetic properties
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
- Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
- Y10T29/49032—Fabricating head structure or component thereof
- Y10T29/49036—Fabricating head structure or component thereof including measuring or testing
- Y10T29/49043—Depositing magnetic layer or coating
- Y10T29/49044—Plural magnetic deposition layers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
자기 메모리 소자 및 그 형성 방법을 제공한다. 이 자기 메모리 소자는 하부 절연막을 개재하여 기판 상에 배치된 디짓 라인 및 상기 디짓 라인을 덮는 중간 절연막을 포함한다. 자기 터널 접합 패턴이 디짓 라인과 중첩되도록 중간 절연막 상에 배치된다. 자기 터널 접합 패턴은 차례로 적층된 하부 자성 패턴, 터널 절연 패턴, 상부 자성 패턴 및 캐핑 패턴을 포함한다. 기판 상에 상부 절연막이 배치된다. 비트 라인이 디짓 라인을 가로지르도록 상부 절연막 상에 배치된다. 비트 라인은 캐핑 패턴에 접속된다. 캐핑 패턴은 지르코늄(Zr), 이트륨(Y) 및 하프늄(Hf) 중에 선택된 적어도 하나로 형성된다.
Description
도 1은 본 발명의 실시예에 따른 자기 메모리 소자를 나타내는 평면도이다.
도 2는 도 1의 I-I'을 따라 취해진 단면도이다.
도 3은 본 발명에 따른 강자성체의 특성을 설명하기 위하여 어닐링 온도에 따른 보자력 값을 나타내는 그래프이다.
도 4는 본 발명에 따른 강자성체의 특성을 설명하기 위하여 어닐링 온도에 따른 포화자화 값을 나타내는 그래프이다.
도 5 내지 도 7은 본 발명의 실시예에 따른 자기 메모리 소자의 형성 방법을 설명하기 위하여 도 1의 I-I'을 따라 취해진 단면도들이다.
본 발명은 반도체 소자 및 그 형성 방법에 관한 것으로, 좀 더 구체적으로, 자기 메모리 소자 및 그 형성 방법에 관한 것이다.
자기 메모리 소자(Magnetic Random Access Memory device; MRAM device)는 고속 기입 및 읽기 동작이 가능하고, 비휘발성 특성을 갖는다. 이러한 특성들에 의 해 자기 메모리 소자는 새로운 기억 소자로서 각광 받고 있다.
통상, 자기 메모리 소자의 단위 셀은 데이타를 저장하는 요소로서, 자기 터널 접합 패턴(magnetic tunnel junction pattern; MTJ pattern)을 주로 채택하고 있다. 자기 터널 접합 패턴은 적층된 하부 강자성체 및 상부 강자성체를 포함한다. 하부 강자성체는 자화 방향이 고정되어 있으며, 상부 강자성체는 자화방향이 외부의 자장에 의해 변경이 가능하다. 이때, 하부 및 상부 강자성체들의 자화 방향에 따라 자기 터널 접합 패턴의 저항값이 달라진다. 즉, 하부 및 상부 강자성체들의 자화방향이 동일 방향일 때의 저항이 반대 방향일때의 저항 보다 작다. 자기 터널 접합 패턴의 저항 변화에 따른 전류량의 차이를 감지함으로써, 자기 기억 소자의 단위 셀에 저장된 정보가 논리 "1" 또는 논리 "0"인지를 판별할 수 있다.
한편, 상부 강자성체가 산화될 경우, 자기 터널 접합 패턴의 자기저항(magnetoresistance) 값이 저하되어 자기 메모리 소자가 오동작할 수 있다. 자기저항은 자기 터널 접합 패턴의 고저항과 저저항간 차이를 저저항에 대한 백분율로 표시하는 것으로 정의할 수 있다. 자기저항이 낮을 경우, 자기 터널 접합 패턴의 고저항과 저저항간의 차이가 감소되어 자기 기억 소자의 데이타 저장 특성이 저하된다. 이러한 상부 강자성체의 산화를 방지하기 위하여, 상부 강자성체 상에 탄탈늄막을 형성하는 방법이 공지된 바 있다.
하지만, 공지된 탄탈늄막의 탄탈늄 원소들은 높은 온도, 즉, 약 280℃ 이상의 온도에서 상부 강자성체와 반응하여 상부 강자성체의 특성을 급격히 열화시킬 수 있다. 이로 인하여, 자기 터널 접합 패턴의 자기저항 값이 저하되어 자기 메모 리 소자의 불량이 유발될 수 있다. 이러한 이유로 인하여, 자기 메모리 소자의 제조 공정들은 낮은 공정 온도로 수행하는 것이 요구되어 제조 공정의 공정 온도 마진이 저하될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 제조 공정의 공정 온도 마진을 향상시킬 수 있는 자기 메모리 소자 및 그 형성 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 고온에서 자기 터널 접합 패턴의 특성 열화를 방지할 수 있는 자기 메모리 소자 및 그 형성 방법을 제공하는데 있다.
상술한 기술적 과제들을 해결하기 위한 자기 메모리 소자를 제공한다. 이 자기 메모리 소자는 하부 절연막을 개재하여 기판 상에 배치된 디짓 라인 및 상기 디짓 라인을 덮는 중간 절연막을 포함한다. 자기 터널 접합 패턴이 상기 디짓 라인과 중첩되도록 상기 중간 절연막 상에 배치된다. 상기 자기 터널 접합 패턴은 차례로 적층된 하부 자성 패턴, 터널 절연 패턴, 상부 자성 패턴 및 캐핑 패턴을 포함한다. 상기 기판 상에 상부 절연막이 배치된다. 비트 라인이 상기 디짓 라인을 가로지르도록 상기 상부 절연막 상에 배치된다. 상기 비트 라인은 상기 캐핑 패턴에 접속된다. 상기 캐핑 패턴은 지르코늄(Zr), 이트륨(Y) 및 하프늄(Hf) 중에 선택된 적어도 하나로 형성된다.
구체적으로, 상기 자기 터널 접합 패턴은 상기 캐핑 패턴 상에 배치된 산화 방지 도전 패턴을 더 포함하는 것이 바람직하다. 이 경우에, 상기 비트 라인은 상기 산화 방지 도전 패턴에 접속된다. 상기 자기 터널 접합 패턴은 350℃ 이상의 온도에서 어닐링된 상태인 것이 바람직하다. 상기 터널 절연 패턴은 마그네슘산화막으로 이루어질 수 있다. 이와는 달리, 상기 터널 절연 패턴은 알루미늄산화막으로 이루어질 수 있다.
일 실시예에 있어서, 상기 자기 터널 접합 패턴은 상기 하부 자성 패턴은 반강자성체로 이루어진 피닝 패턴, 상기 피닝 패턴 상에 배치된 제1 핀드 패턴, 상기 제1 핀드 패턴 상에 배치된 반전 패턴, 및 상기 반전 패턴 상에 배치된 제2 핀드 패턴을 포함할 수 있다. 상기 제1 및 제2 핀드 패턴들은 강자성체로 이루어진다. 상기 제1 핀드 패턴은 상기 피닝 패턴에 의해 자화 방향이 고정되고, 상기 반전 패턴은 상기 제2 핀드 패턴의 자화 방향을 상기 제1 핀드 패턴의 자화 방향의 반대 방향으로 고정시킨다. 상기 하부 자성 패턴은 상기 피닝 패턴과 상기 제1 핀드 패턴 사이에 개재된 확산 방지 패턴을 더 포함할 수 있다. 상기 확산 방지 패턴은 상기 피닝 패턴내 원소들의 외확산을 억제한다. 상기 제1 핀드 패턴은 비정질 상태의 강자성체로 이루어질 수 있다.
일 실시예에 있어서, 상기 자기 터널 접합 패턴은 평면적으로 장방형일 수 있다. 이때, 상기 상부 자성 패턴은 상기 디짓 라인 및 상기 비트 라인으로부터 발생되는 자기장에 의하여 상기 자기 터널 접합 패턴의 장 방향과 평행한 자화 방향들로 변경된다.
일 실시예에 있어서, 상기 소자는 상기 자기 터널 접합 패턴과 상기 중간 절 연막 사이에 개재된 전극, 및 상기 디짓 라인과 이격되어 적어도 상기 중간 절연막을 관통하는 도전성 플러그를 더 포함할 수 있다. 상기 자기 터널 접합 패턴은 상기 전극과 접속되고, 상기 전극은 옆으로 연장되어 상기 도전 플러그와 접속된다.
상술한 기술적 과제들을 해결하기 위한 자기 메모리 소자의 형성 방법을 제공한다. 이 방법은 다음의 단계들을 포함한다. 기판 상에 형성된 하부 절연막 상에 디짓 라인을 형성하고, 상기 디짓 라인을 덮는 중간 절연막을 형성한다. 상기 중간 절연막 상에 차례로 적층된 하부 자성 패턴, 터널 절연 패턴, 상부 자성 패턴 및 캐핑 패턴을 포함하는 자기 터널 접합 패턴을 형성한다. 상기 기판에 350℃ 이상의 온도에서 어닐링을 수행하고, 상기 기판 상에 상부 절연막을 형성한다. 상기 상부 절연막 상에 상기 디짓 라인을 가로지르고, 상기 캐핑 패턴과 접속하는 비트 라인을 형성한다. 상기 캐핑 패턴은 지르코늄(Zr), 이트륨(Y) 및 하프늄(Hf) 중에 선택된 적어도 하나로 형성한다.
일 실시예에 있어서, 상기 자기 터널 접합 패턴은 상기 캐핑 패턴 상에 배치된 산화 방지 도전 패턴을 더 포함하도록 형성하는 것이 바람직하다. 이때, 상기 비트 라인은 상기 산화 방지 도전 패턴과 접속한다.
일 실시예에 있어서, 상기 자기 터널 접합 패턴을 형성하는 단계는 상기 중간 절연막 전면 상에 자기 터널 접합막을 형성하는 단계, 및 상기 자기 터널 접합막을 패터닝하여 상기 자기 터널 접합 패턴을 형성하는 단계를 포함할 수 있다. 이때, 상기 어닐링 공정은 상기 자기 터널 접합막을 형성하는 단계 후, 및 상기 자기 터널 접합막을 패터닝하기 전에 수행하는 것이 바람직하다.
일 실시예에 있어서, 상기 터널 절연 패턴은 마그네슘 산화막으로 형성할 수 있다. 이와는 달리, 상기 터널 절연 패턴은 알루미늄 산화막으로 형성할 수 있다.
일 실시에에 있어서, 상기 하부 자성 패턴은 반강자성체로 이루어진 피닝 패턴, 상기 피닝 패턴 상에 배치된 제1 핀드 패턴, 상기 제1 핀드 패턴 상에 배치된 반전 패턴, 및 상기 반전 패턴 상에 배치된 제2 핀드 패턴을 포함할 수 있다. 상기 제1 및 제2 핀드 패턴들은 강자성체로 형성한다. 상기 제1 핀드 패턴은 상기 피닝 패턴에 의해 자화 방향이 고정되고, 상기 반전 패턴은 상기 제2 핀드 패턴의 자화 방향을 상기 제1 핀드 패턴의 자화 방향의 반대 방향으로 고정시킨다.
일 실시예에 있어서, 상기 하부 자성 패턴은 상기 피닝 패턴과 상기 제1 핀드 패턴 사이에 개재되되, 상기 피닝 패턴내 원소들의 외확산을 억제하는 확산 방지 패턴을 더 포함하도록 형성할 수 있다.
일 실시예에 있어서, 상기 제1 핀드 패턴은 비정질 상태의 강자성체로 형성할 수 있다.
일 실시예에 있어서, 상기 자기 터널 접합 패턴은 평면적으로 장방형으로 형성할 수 있다. 이 경우, 상기 상부 자성 패턴은 상기 디짓 라인 및 상기 비트 라인으로부터 발생되는 자기장에 의하여 상기 자기 터널 접합 패턴의 장 방향과 평행한 자화 방향들로 변경될 수 있다.
일 실시예에 있어서, 상기 방법은 상기 자기 터널 접합 패턴을 형성하기 전에, 상기 디짓 라인과 이격되어 적어도 상기 중간 절연막을 관통하는 도전성 플러그를 형성하는 단계, 및 상기 중간 절연막 상에 상기 도전성 플러그와 접속하고, 상기 디짓 라인을 덮는 전극을 형성하는 단계를 더 포함할 수 있다. 이때, 상기 자기 터널 접합 패턴은 상기 전극 상에 형성되어 상기 전극과 접속된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층(또는 막) 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층(또는 막) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층(또는 막)이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 실시예에 따른 자기 메모리 소자를 나타내는 평면도이고, 도 2는 도 1의 I-I'을 따라 취해진 단면도이다.
도 1 및 도 2를 참조하면, 기판(100) 상에 하부 절연막(102)이 배치되고, 상기 하부 절연막(102) 상에 디짓 라인(108a, digit line)이 배치된다. 상기 디짓 라인(108a) 일측의 상기 하부 절연막(102) 상에 버퍼 패턴(108b)이 배치될 수 있다. 상기 디짓 라인(108a)과 상기 버퍼 패턴(108b)은 서로 이격되어 있다. 상기 버퍼 패턴(108b)은 상기 하부 절연막(102)내에 형성된 보조 플러그(106)와 접속한다. 상기 보조 플러그(106)는 상기 하부 절연막(102)을 관통하는 보조 콘택홀(104)을 채 운다. 상기 보조 플러그(106)는 상기 기판(100)과 접속할 수 있다.
상기 하부 절연막(102)은 실리콘 산화막등으로 형성될 수 있다. 상기 디짓 라인(108a)은 도전 물질로 이루어진다. 예컨대, 상기 디짓 라인(108a)은 텅스텐, 구리 또는 알루미늄등과 같은 금속을 포함할 수 있다. 상기 버퍼 패턴(108b)은 상기 디짓 라인(108a)과 동일한 물질로 이루어질 수 있다. 상기 보조 플러그(106)는 도전 물질로 이루어진다. 예컨대, 상기 보조 플러그(106)는 도핑된 폴리실리콘, 또는 텅스텐등과 같은 금속을 포함할 수 있다.
도시하지 않았지만, 상기 디짓 라인(108a) 아래에는 모스 트랜지스터가 배치될 수 있다. 상기 모스 트랜지스터의 게이트 전극은 워드 라인에 해당한다. 이때, 상기 워드 라인은 상기 디짓 라인(108a)과 평행할 수 있다. 상기 보조 플러그(106)는 상기 모스 트랜지스터의 소오스/드레인 영역과 접속할 수 있다.
중간 절연막(110)이 상기 디짓 라인(108a), 버퍼 패턴(108b) 및 하부 절연막(102)을 덮는다. 상기 중간 절연막(110)은 실리콘 산화막등으로 이루어질 수 있다. 상기 중간 절연막(110) 상에 전극(116)이 배치된다. 상기 전극(116)은 상기 디짓 라인(108a) 및 상기 버퍼 패턴(108b)을 덮는다.
전극 플러그(114)가 상기 중간 절연막(110)을 관통하여 상기 버퍼 패턴(108b)을 노출시키는 전극 콘택홀(112)을 채운다. 상기 전극 플러그(114)의 상부면은 상기 전극(116)과 접속하며, 상기 전극 플러그(114)의 하부면은 상기 버퍼 패턴(108b)과 접속한다.
상기 버퍼 패턴(108b)과 상기 보조 플러그(106)가 생략될 수 있다. 이 경우 에, 상기 전극 플러그(114) 및 상기 전극 콘택홀(112)이 아래로 연장되어 상기 하부 절연막(102)을 관통할 수 있다. 상기 연장된 전극 플러그(114)는 상기 기판(100)에 직접 접속할 수 있다. 상기 전극 플러그(114)는 도전 물질로 이루어진다. 예컨대, 상기 전극 플러그(114)는 도핑된 폴리실리콘, 텅스텐등과 같은 금속, 또는 질화티타늄등과 같은 도전성 금속질화물등을 포함할 수 있다.
상기 전극(116) 상에 자기 터널 접합 패턴(136a)이 배치된다. 상기 자기 터널 접합 패턴(136a)은 상기 디짓 라인(108a)과 중첩된다. 상기 자기 터널 접합 패턴(136a)은 차례로 적층된 하부 자성 패턴(128a), 터널 절연 패턴(130a), 상부 자성 패턴(132a) 및 캐핑 패턴(134a)을 포함한다. 이에 더하여, 상기 자기 터널 접합 패턴(136a)은 상기 캐핑 패턴(134a) 상에 배치된 산화 방지 도전 패턴(135a)을 더 포함할 수 있다. 상기 하부 자성 패턴(128a)은 자화 방향이 고정된(fixed) 상태이다. 상기 상부 자성 패턴(132a)은 외부의 자기장에 의해 자화 방향의 변경되는 강자성체이다.
상기 하부 자성 패턴(128a)은 차례로 적층된 피닝 패턴(118a, pinning pattern), 제1 핀드 패턴(122a, first pinned pattern), 반전 패턴(124a, reversing pattern) 및 제2 핀드 패턴(126a)을 포함하는 것이 바람직하다. 상기 피닝 패턴(118a)은 상기 제1 핀드 패턴(122a)의 자화 방향을 일 방향으로 고정시킨다. 상기 제1 및 제2 핀드 패턴들(122a,126a)은 강자성체로 이루어지는 것이 바람직하다. 상기 반전 패턴(124a)은 상기 제2 핀드 패턴(126a)의 자화 방향을 상기 제1 핀드 패턴(122a)의 고정된 자화 방향의 반대 방향으로 고정시킨다. 즉, 상기 제1 및 제2 핀드 패턴들(122a,126a)은 상기 반전 패턴(124a)에 의해 서로 반대 방향의 자화 방향들로 고정된다.
일방향으로 고정된 상기 핀드 패턴들(122a,126a)은 자기장을 발생시킨다. 상기 핀드 패턴들(122a,126a)에 의해 발생된 자기장들은 상기 상부 자성 패턴(132a)에 영향을 줄 수 있다. 이때, 상기 제1 핀드 패턴(122a)과 상기 제2 핀드 패턴(126a)은 서로 반대방향의 자화 방향을 가지기 때문에, 상기 제1 핀드 패턴(122a)에 의해 상기 상부 자성 패턴(132a)에 영향을 주는 자기장과 상기 제2 핀드 패턴(126a)에 의해 상기 상부 자성 패턴(132a)에 영향을 주는 자기장은 서로 상쇄된다. 이에 따라, 상기 상부 자성 패턴(132a)은 상기 핀드 패턴들(122a,126a)에 의해 발생된 자기장에 의한 영향을 전혀 받지 않는다. 상기 제1 핀드 패턴(122a)과 상기 상부 자성 패턴(132a)간 거리는 상기 제2 핀드 패턴(126a)과 상기 상부 자성 패턴(132a)간 거리에 비하여 멀다. 이에 따라, 상기 제1 및 제2 핀드 패턴들(122a,126a)에 의한 자기장들을 서로 상쇄시키기 위하여 상기 제1 핀드 패턴(122a)이 상기 제2 핀드 패턴(126a)에 비하여 두꺼운 것이 바람직하다.
상기 피닝 패턴(118a)은 반강자성체로 이루어지는 것이 바람직하다. 예컨대, 상기 피닝 패턴(118a)은 망간철(FeMn), 망간이리듐(IrMn), 망간백금(PtMn), 산화망간(MnO), 황화망간(MnS), 텔루르망간(MnTe), 불화망간(MnF2), 불화철(FeF2), 염화철(FeCl2), 산화철(FeO), 염화코발트(CoCl2), 산화코발트(CoO), 염화니켈(NiCl2
), 산화니켈(NiO) 및 크롬(Cr)중에 선택된 적어도 하나로 이루어질 수 있다.
한편, 상기 피닝 패턴(118a)내 원소들이 상기 핀드 패턴들(122a,126a) 또는/및 상기 터널 절연 패턴(130a)으로 확산될 경우, 상기 자기 터널 접합 패턴(136a)의 특성이 열화될 수 있다. 이러한 상기 피닝 패턴(118a)내 원소들의 외확산을 억제하기 위하여, 상기 하부 자성 패턴(128a)은 상기 피닝 패턴(118a)과 상기 제1 핀드 패턴(122a) 사이에 개재된 확산 방지 패턴(120a)을 더 포함할 수 있다. 상기 확산 방지 패턴(120a)은 고온, 즉, 350℃ 이상의 온도에서 상기 피닝 패턴(118a)내 원소들의 외확산을 억제한다. 예컨대, 상기 확산 방지 패턴(120a)은 상기 피닝 패턴(118a)내 망간과 같은 원소들이 상기 핀드 패턴들(122a,126a) 또는/및 상기 터널 절연 패턴(130a)으로 확산되는 것을 억제한다. 물론, 상기 확산 방지 패턴(120a)은 상기 피닝 패턴(118a)내 다른 원소들의 외확산도 억제한다. 상기 확산 방지 패턴(120a)은 코발트 또는/및 철등을 포함하는 산화막등으로 이루어질 수 있다. 상기 확산 방지 패턴(120a)이 고저항을 가질 경우, 상기 확산 방지 패턴(120a)은 1Å 내지 10Å 의 매우 얇은 두께로 이루어지는 것이 바람직하다.
이와는 다르게, 상기 피닝 패턴(118a)내 원소들의 외확산을 억제하기 위하여, 상기 제1 핀드 패턴(122a)을 비정질 상태의 강자성체로 형성할 수 있다. 비정질 상태의 강자성체는 그레인 바운더리(grain boundary)가 존재하지 않음으로, 상기 피닝 패턴(118a)내 원소들의 외확산을 억제할 수 있다. 상기 제1 핀드 패턴(122a)과 더불어 상기 제2 핀드 패턴(126a)도 비정질 상태의 강자성체로 형성할 수 있다. 이 경우, 상기 확산 방지 패턴(120a)은 생략될 수 있다. 물론, 상기 확산 방지 패턴(120a)이 상기 피닝 패턴(118a)과 상기 제1 핀드 패턴(122a) 사이에 개재됨 과 더불어, 상기 제1 핀드 패턴(122a)은 비정질 상태의 강자성체로 형성될 수 있다.
상기 제1 및 제2 핀드 패턴들(122a,126a)은 강자성체로 이루어지는 것이 바람직하다. 즉, 상기 제1 및 제2 핀드 패턴들(122a,126a)은 철, 니켈 또는 코발트의 단일 물질, 또는 이들 중에 적어도 하나를 포함하는 화합물등으로 이루어질 수 있다. 예컨대, 상기 제1 및 제2 핀드 패턴들(122a,126a)은 철코발트(CoFe), 철니켈(NiFe) 또는 붕소화철코발트(CoFeB)등으로 형성될 수 있다. 특히, 붕소화철코발트(CoFeB)는 비정질 상태의 강자성체이다. 즉, 상기 제1 핀드 패턴(122a), 또는 상기 제1 및 제2 핀드 패턴들(122a,126a)이 비정질 상태의 강자성체로 형성될 경우, 이들은 붕소화철코발트로 형성될 수 있다.
상기 반전 패턴(124a)은 루테늄(Ru), 이리듐(Ir) 또는 로듐(Rh)등으로 이루어질 수 있다.
상기 터널 절연 패턴(126a)은 마그네슘 산화막으로 이루어질 수 있다. 이와는 달리, 상기 터널 절연 패턴(126a)은 알루미늄 산화막으로 이루어질 수도 있다.
상기 상부 자성 패턴(132a)은 강자성체로서, 철, 니켈 또는 코발트의 단일 물질, 또는 이들 중에 적어도 하나를 포함하는 화합물등으로 이루어질 수 있다. 예컨대, 상기 상부 자성 패턴(132a)은 철코발트(CoFe), 철니켈(NiFe) 또는 붕소화철코발트(CoFeB)등으로 이루어질 수 있다.
상기 캐핑 패턴(134a)은 350℃ 이상의 온도에서 상기 상부 자성 패턴(132a)과 거의 미반응되는 금속으로 형성된다. 다시 말해서, 상기 캐핑 패턴(134a)은 350℃ 이상의 온도에서 상기 상부 자성 패턴(132a)과의 가용성(solubility)이 거의 없는 금속으로 이루어진다. 특히, 상기 캐핑 패턴(134a)은 350℃ 내지 450℃의 온도에서 상기 상부 자성 패턴(132a)과 거의 미반응되는 금속으로 형성되는 것이 바람직하다. 상기 캐핑 패턴(134a)은 지르코늄(Zr), 이트륨(Y) 및 하프늄(Hf) 중에 선택된 적어도 하나로 형성되는 것이 바람직하다.
상기 자기 터널 접합 패턴(136a)은 그것의 특성을 위하여 350℃ 이상의 온도에서 어닐링(annealing)된 상태인 것이 바람직하다. 좀 더 구체적으로, 상기 자기 터널 접합 패턴(136a)은 350℃ 내지 450℃의 온도에서 어닐링된 상태인 것이 바람직하다.
상기 터널 절연 패턴(130a)으로 사용되는 마그네슘 산화막은 그것의 고유 특성을 향상시키기 위하여 약 360℃ 이상의 온도에서 어닐링되는 것이 요구된다. 즉, 약 360℃ 이상의 온도에서 어닐링된 마그네슘 산화막으로 형성된 상기 터널 절연 패턴(130a)에 의하여 상기 자기 터널 접합 패턴(136a)의 자기저항은 매우 높은 값(약 230%)을 가질 수 있다. 이에 따라, 상기 자기 터널 접합 패턴(136a)을 갖는 자기 메모리 셀의 센싱 마진이 대폭 향상된다. 물론, 상기 터널 절연 패턴(130a)은 상술한 바와 같이, 알루미늄 산화막으로 형성될 수도 있다. 상기 터널 절연 패턴(130a)이 알루미늄 산화막으로 형성된 경우, 상기 자기 터널 접합 패턴(136a)의 자기저항은 약 60% 일 수 있다.
상기 산화 방지 도전 패턴(135a)은 상기 캐핑 패턴(134a)의 산화를 최소화한다. 상기 캐핑 패턴(134a)의 상부면이 산화될 경우, 상기 자기 터널 접합 패턴 (136a)과 후속에 설명되는 비트 라인(144)과의 접촉저항이 증가될 수 있다. 이에 따라, 상기 캐핑 패턴(134a) 상에 상기 산화 방지 도전 패턴(135a)이 적층됨으로써, 상기 캐핑 패턴(134a)의 산화를 최소화할 수 있다. 상기 산화 방지 도전 패턴(135a)은 상기 캐핑 패턴(134a)의 산화를 억제할 수 있는 금속으로 이루어지는 것이 바람직하다. 예컨대, 상기 산화 방지 도전 패턴(135a)은 탄탈늄 및 루세늄 중에 선택된 적어도 하나로 이루지는 것이 바람직하다.
상술한 바와 같이, 상기 캐핑 패턴(134a)은 350℃ 이상의 온도에서 상기 상부 자성 패턴(132a)과 거의 미반응되는 금속인 지르코늄(Zr), 이트륨(Y) 및 하프늄(Hf) 중에 선택된 적어도 하나로 형성된다. 이에 따라, 상기 자기 터널 접합 패턴(136a)가 350℃ 이상의 온도에서 어닐링된 상태일지라도, 상기 캐핑 패턴(134a)과 상기 상부 자성 패턴(132a)간의 반응이 최대한 억제되어 상기 자기 터널 접합 패턴(136a)의 특성 열화를 최소화할 수 있다. 특히, 상기 상부 자성 패턴(132a)의 자성 특성의 열화를 최소화할 수 있다. 그 결과, 상기 자기 터널 접합 패턴(136a) 갖는 자기 메모리 소자의 오동작 또는/및 불량을 방지할 수 있다. 또한, 상기 자기 메모리 소자를 제조하는 제조 공정의 공정 온도 마진을 향상시킬 수 있다.
계속해서, 도 1 및 도 2를 참조하면, 상기 전극(116)은 도전 물질로 이루어진다. 특히, 상기 전극(116)은 반응성이 매우 낮은 도전 물질인 도전성 금속질화물(ex, 질화티타늄 또는 질화탄탈늄등)로 이루어지는 것이 바람직하다.
상기 자기 터널 접합 패턴(136a)을 갖는 기판(100) 상에 상부 절연막(138)이 배치된다. 상기 상부 절연막(138)은 실리콘 산화막등으로 이루어질 수 있다. 상기 상부 절연막(138) 상에 상기 디짓 라인(108a)을 가로지르는 비트 라인(144)이 배치된다. 상기 비트 라인(144)는 상기 자기 터널 접합 패턴(136a)에 중첩된다. 상기 디짓 라인(108a)과 상기 비트 라인(144) 사이에 상기 자기 터널 접합 패턴(136a)이 배치된다. 상기 비트 라인(144)은 상기 캐핑 패턴(134a)에 전기적으로 접속된다. 상기 산화 방지 도전 패턴(135a)이 개재된 경우, 상기 비트 라인(144)은 상기 산화 방지 도전 패턴(135a)에 직접 접촉하여 상기 캐핑 패턴(134a)에 전기적으로 접속한다.
상기 디짓 라인(108a) 및 상기 비트 라인(144)에 의해 발생된 자기장들에 의하여 상기 상부 자성 패턴(132a)의 자화방향은 변경된다. 이에 따라, 상기 자기 터널 접합 패턴(136a)의 저항값이 변경되어 자기 메모리 소자의 단위 셀은 데이타 "0" 또는 데이타 "1"을 저장할 수 있다. 상기 캐핑 패턴(134a)과 접속된 상기 비트 라인(144)과 상기 하부 자성 패턴(128a)과 접속된 상기 전극(116)간에 흐르는 전류량의 차이를 이용하여 자기 메모리 셀의 데이타를 읽을 수 있다.
도시된 바와 같이, 상기 상부 절연막(138)이 상기 자기 터널 접합 패턴(136a)의 상부면을 덮을때, 상기 비트 라인(144)은 상기 상부 절연막(138)을 관통하는 배선 콘택홀(140)을 경유하여 상기 캐핑 패턴(134a)에 전기적으로 접속될 수 있다. 이때, 상기 배선 콘택홀(140)은 배선 플러그(142)에 의해 채워질 수 있다. 이와는 다르게, 상기 비트 라인(144)의 일부가 연장되어 상기 배선 콘택홀(140)을 채움으로써, 상기 비트 라인(144)이 상기 캐핑 패턴(134a)에 직접 접속할 수 있다.
도시하지 않았지만, 이와는 또 다르게, 상기 상부 절연막(138)의 상부면이 상기 자기 터널 접합 패턴(136a)의 상부면과 동일한 높이를 가질수 있다. 즉, 상기 상부 절연막(138)은 상기 자기 터널 접합 패턴(136a)의 측벽을 둘러싸는 형태일 수 있다. 이때, 상기 자기 터널 접합 패턴(136a)의 상부면, 즉, 상기 캐핑 패턴(134a)의 상부면은 노출되고, 상기 비트 라인(144)은 상기 캐핑 패턴(134a)의 노출된 상부면과 직접 접촉할 수 있다.
상기 비트 라인(144)은 도전막으로 이루어진다. 예컨대, 상기 비트 라인(144)은 텅스텐, 구리 또는 알루미늄등과 같은 금속을 포함할 수 있다. 상기 배선 플러그(142)도 도전 물질로 이루어진다. 예컨대, 상기 배선 플러그(142)는 도전성 금속질화물(ex, 질화티타늄 또는 질화탄탈늄등) 또는 금속(텅스텐 또는 알루미늄등)등을 포함할 수 있다.
상기 자기 터널 접합 패턴(136a)은 평면적으로 장방형인 것이 바람직하다. 이에 따라, 상기 상부 자성 패턴(132a)의 자화방향의 배열이 매우 용이해진다. 즉, 상기 상부 자성 패턴(132a)의 자화방향은 상기 디짓 라인(108a) 및 비트 라인(144)에 의해 발생된 자기장들에 의해 상기 자기 터널 접합 패턴(136a)의 장 방향과 평행한 자화방향들로 변경된다.
본 발명의 실시예에 따른 캐핑 패턴(134a)과 상부 자성 패턴(132a)의 반응 특성을 확인하기 위한 실험을 수행하였다. 실험을 위하여 시료 1 및 시료 2를 준비하였다. 상기 시료 1은 기판 상에 철니켈막 및 종래의 탄탈늄막을 차례로 형성한 후에, 공정 온도를 변화시키면서 어닐링을 수행하였다. 상기 시료 2는 기판 상에 철니켈막, 및 본 발명에 따른 지르코늄막을 차례로 형성한 후에, 공정 온도를 다르 게 하여 어닐링을 수행하였다.
상기 시료 1 및 시료 2의 니켈철막들의 어닐링 온도에 대한 보자력(coercive force) 값들을 도 3의 그래프로 도시하였으며, 상기 시료 1 및 시료 2의 니켈철막들의 어닐링 온도에 대한 포화자화(saturation magnetization) 값들을 도 4의 그래프로 도시하였다.
도 3은 본 발명에 따른 강자성체의 특성을 설명하기 위하여 어닐링 온도에 따른 보자력 값을 나타내는 그래프이고, 도 4는 본 발명에 따른 강자성체의 특성을 설명하기 위하여 어닐링 온도에 따른 포화자화 값을 나타내는 그래프이다.
도 3을 참조하면, 그래프의 x축 및 y축은 각각 어닐링 온도 및 보자력 값을 나타낸다. 점선(200)은 상기 시료 1의 철니켈막에 대한 데이타들이며, 실선(220)은 상기 시료 2의 니켈철막에 대한 데이타들이다. 상기 점선(200)에 따르면, 약 280℃를 기점으로 어닐링 온도가 증가함에 따라, 상기 시료 1의 철니켈막의 보자력 값이 급격히 감소한다. 이후, 약 340℃의 어닐링 온도에서 상기 시료 1의 철니켈막의 보자력 값은 0 이 된다. 이에 반하여, 상기 실선(220)에 따르면, 상기 시료 2의 철니켈막은 350℃ 이상의 어닐링 온도에서도 소정의 보자력 값을 유지함을 알 수 있다.
도 4를 참조하면, 그래프의 x축 및 y축은 각각 어닐링 온도 및 포화자화값을 나타낸다. 점선(250)은 상기 시료 1의 철니켈막의 데이타들이며, 실선(270)은 상기 시료 2의 철니켈막의 데이타들이다. 상기 점선(250)에 따르면, 약 270℃를 기점으로 어닐링 온도가 증가함에 따라, 상기 시료 1의 철니켈막의 포화자화 값은 급격히 감소되며, 약 340℃의 어닐링 온도에서 상기 시료 1의 철니켈막의 포화자화값은 0 이 된다. 이와 달리, 상기 실선(270)에 따르면, 상기 시료 2의 철니켈막은 350℃ 이상의 어닐링 온도에서도 소정의 포화자화 값을 유지함을 알 수 있다.
상술한 바와 같이, 약 280℃ 이상의 어닐링 온도에서 상기 시료 1의 철니켈막은 보자력 값 및 포화자화값이 급격히 감소된다. 이후에, 약 340℃의 어닐링 온도에서 상기 시료 1의 철니켈막의 보자력값 및 포화자화값이 모두 0 이 되었다. 이는, 상기 시료 1의 철니켈막이 자성 특성을 완전히 잃어버렸음을 의미한다. 다시 말해서, 약 340℃의 어닐링 온도에서 탄탈늄막과 철니켈막이 반응하여 상기 시료 1의 철니켈막은 자성 특성을 잃어버렸다.
이와는 달리, 상기 시료 2는 약 350℃ 이상의 어닐링에서도 그것의 보자력 값 및 포화자화값이 소정 수준으로 유지된다. 따라서, 상기 시료 2의 철니켈막은 자성 특성을 유지한다. 즉, 약 350℃ 이상의 어닐링 공정에서 지르코늄과 철니켈막의 반응이 거의 없음을 알 수 있다.
도 5 내지 도 7은 본 발명의 실시예에 따른 자기 메모리 소자의 형성 방법을 설명하기 위하여 도 1의 I-I'을 따라 취해진 단면도들이다.
도 5를 참조하면, 기판(100) 상에 하부 절연막(102)을 형성한다. 상기 하부 절연막(102)은 실리콘 산화막등으로 형성할 수 있다. 상기 하부 절연막(102)을 패터닝하여 상기 기판(100)을 노출시키는 보조 콘택홀(104)을 형성한다. 이어서, 상기 보조 콘택홀(104)을 채우는 보조 플러그(106)를 형성한다. 상기 보조 플러그(106)는 도전막인 도핑된 폴리실리콘 또는 텅스텐등을 포함할 수 있다.
상기 하부 절연막(102) 상에 디짓 도전막을 형성하고, 상기 디짓 도전막을 패터닝하여 서로 이격된 디짓 라인(108a) 및 버퍼 패턴(108b)을 형성한다. 상기 버퍼 패턴(108b)은 상기 보조 플러그(106)의 상부면과 접속한다. 상기 디짓 도전막은 텅스텐, 구리 또는 알루미늄등과 같은 금속을 포함할 수 있다.
도시하지 않았지만, 상기 하부 절연막(102)을 형성하기 전에, 상기 기판(100)에 모스 트랜지스터를 형성할 수 있다. 상기 모스 트랜지스터의 게이트 전극은 워드라인에 해당한다. 상기 보조 플러그(106)는 상기 모스 트랜지스터의 소오스/드레인 영역에 접속되도록 형성할 수 있다.
계속해서, 상기 디짓 라인(108a) 및 상기 버퍼 패턴(108b)을 갖는 기판(100) 상에 중간 절연막(110)을 형성한다. 상기 중간 절연막(110)은 실리콘 산화막등으로 형성할 수 있다. 상기 중간 절연막(110)을 패터닝하여 상기 버퍼 패턴(108b)을 노출시키는 전극 콘택홀(112)을 형성한다. 이어서, 상기 전극 콘택홀(112)을 채우는 전극 플러그(114)를 형성한다. 상기 전극 플러그(114)는 도전 물질로 형성한다. 예컨대, 상기 전극 플러그(114)는 도핑된 폴리실리콘, 텅스텐등과 같은 금속, 또는 질화티타늄등과 같은 도전성 금속질화물등을 포함할 수 있다.
상기 버퍼 패턴(108b) 및 상기 보조 플러그(104)의 형성 공정은 생략될 수 있다. 이 경우, 상기 전극 콘택홀(112)은 상기 중간 및 하부 절연막들(110,102)을 연속적으로 패터닝하여 형성하고, 상기 전극 플러그(114)를 상기 중간 및 하부 절연막들(110,102)을 관통한 상기 전극 콘택홀(112)을 채우도록 형성할 수 있다.
상기 중간 절연막(110) 상에 전극(116)을 형성한다. 상기 전극(116)은 상기 전극 플러그(114)의 상부면과 접촉하며, 옆으로 연장되어 상기 디짓 라인(108a)을 덮는다. 상기 전극(116)은 반응성이 낮은 도전 물질로 형성하는 것이 바람직하다. 예컨대, 상기 전극(116)은 질화티타늄 또는 질화탄탈늄등과 같은 도전성 금속질화물로 형성할 수 있다.
도 6을 참조하면, 상기 전극(116)을 갖는 기판(100) 상에 자기 터널 접합막(136)을 형성한다. 상기 자기 터널 접합막(136)은 차례로 적층된 하부 자성막(128), 터널 절연막(130), 상부 자성막(132) 및 캐핑막(134)을 포함한다. 이에 더하여, 상기 자기 터널 접합막(136)은 상기 캐핑막(134) 상에 배치된 산화 방지 도전막(135)을 더 포함할 수 있다.
상기 하부 자성막(128)은 차례로 적층된 피닝막(118), 제1 핀드막(122), 반전막(124) 및 제2 핀드막(126)을 포함한다. 상기 하부 자성막(128)은 상기 피닝막(118)과 상기 제1 핀드막(122) 사이에 개재된 확산 방지막(120)을 더 포함할 수 있다. 상기 확산 방지막(120)은 상기 피닝막(118)내 원소들의 외확산을 억제한다. 상기 확산 방지막(120)은 철 또는/및 코발트를 포함하는 산화막으로 형성할 수 있다. 상기 확산 방지막(120)이 고저항을 가질 경우, 상기 확산 방지막(120)은 1Å 내지 10Å의 얇은 두께로 형성하는 것이 바람직하다.
상기 피닝막(118)은 상기 제1 핀드막(122)의 자화 방향을 일방향으로 고정시키는 물질로 형성한다. 상기 피닝막(118)은 반강자성체로 형성하는 것이 바람직하다. 예컨대, 상기 피닝막(118)은 망간철(FeMn), 망간이리듐(IrMn), 망간백금(PtMn), 산화망간(MnO), 황화망간(MnS), 텔루르망간(MnTe), 불화망간(MnF2), 불화철 (FeF2), 염화철(FeCl2), 산화철(FeO), 염화코발트(CoCl2), 산화코발트(CoO), 염화니켈(NiCl2), 산화니켈(NiO) 및 크롬(Cr)중에 선택된 하나로 형성할 수 있다.
상기 제1 및 제2 핀드막(122,126)은 강자성체로 형성하는 것이 바람직하다. 이때, 상기 제1 핀드막(122)은 상기 제2 핀드막(126)에 비하여 두껍게 형성하는 것이 바람직하다. 상기 제1 핀드막(122)은 비정질 상태의 강자성체로 형성할 수 있다. 상기 제1 핀드막(122)을 비정질 상태의 강자성체로 형성함에 따라, 상기 피닝막(118)내 원소들의 외확산을 억제할 수 있다. 상기 제1 핀드막(122)을 비정질 상태의 강자성체로 형성할 경우, 상기 확산 방지막(120)은 생략될 수 있다. 물론, 상기 확산 방지막(120)을 형성함과 더불어 상기 제1 핀드막(122)을 비정질 상태의 강자성체로 형성할 수 있다. 상기 제2 핀드막(126)도 비정질 상태의 강자성체로 형성할 수 있다. 상기 제1 및 제2 핀드막(122,126)은 철, 니켈 또는 코발트의 단일 물질, 또는 이들 중에 적어도 하나를 포함하는 화합물등으로 형성할 수 있다. 예컨대, 상기 제1 및 제2 핀드막(122,126)은 철코발트(CoFe), 철니켈(NiFe) 또는 붕소화철코발트(CoFeB)등으로 이루어질 수 있다. 붕소화철코발트(CoFeB)는 비정질 상태의 강자성체이다.
상기 반전막(124)은 상기 제2 핀드막(126)의 자화 방향을 상기 제1 핀드막(122)의 고정된 자화 방향의 반대 방향으로 고정시키는 물질로 형성한다. 예컨대, 상기 반전막(124)은 루테늄(Ru), 이리듐(Ir) 또는 로듐(Rh) 중에 선택된 적어도 하나로 형성할 수 있다.
상기 터널 절연막(130)은 마그네슘 산화막으로 형성할 수 있다. 이와는 달리, 상기 터널 절연막(130)은 알루미늄 산화막으로도 형성할 수 있다.
상기 상부 자성막(132)은 강자성체로 형성하는 것이 바람직하다. 상기 상부 자성막(134)은 철, 니켈 또는 코발트의 단일 물질, 또는 이들 중에 적어도 하나를 포함하는 화합물등으로 형성할 수 있다. 예컨대, 상기 상부 자성막(132)은 철코발트(CoFe), 철니켈(NiFe) 또는 붕소화철코발트(CoFeB)등으로 형성할 수 있다.
상기 캐핑막(134)은 350℃ 이상의 온도에서 상기 상부 자성막(132)과 거의 미반응되는 금속으로 형성한다. 특히, 상기 캐핑막(134)은 350℃ 내지 450℃의 온도에서 상기 상부 자성막(132)과 거의 미반응되는 금속으로 형성하는 것이 바람직하다. 상기 캐핑막(134)은 지르코늄(Zr), 이트륨(Y) 및 하프늄(Hf) 중에 선택된 적어도 하나로 형성하는 것이 바람직하다.
상기 산화 방지 도전막(135)은 상기 캐핑막(134)의 산화를 방지하는 도전 물질로 형성된다. 예컨대, 상기 산화 방지 도전막(135)은 탄탈늄 및 루세늄 중에 선택된 적어도 하나로 형성할 수 있다.
상기 자기 터널 접합막(136)을 갖는 상기 기판(100)에 350℃ 이상의 온도로 어닐링 공정을 수행한다. 특히, 상기 어닐링 공정은 350℃ 내지 450℃에서 수행하는 것이 바람직하다. 상기 어닐링 공정으로 인하여, 상기 피닝막(118) 또는/및 상기 터널 절연막(130)의 고유 특성을 극대화할 수 있다.
특히, 상기 터널 절연막(130)으로 형성되는 마그네슘 산화막은 약 360℃ 이상의 온도에서 어닐링 공정을 수행함으로써, 그것의 고유 특성이 극대화되어 후속 에 형성되는 자기 터널 접합 패턴의 자기저항 값이 높아질 수 있다.
도 7을 참조하면, 상기 자기 터널 접합막(136)을 패터닝하여 상기 전극(116) 상에 자기 터널 접합 패턴(136a)을 형성한다. 상기 자기 터널 접합 패턴(136a)은 차례로 적층된 하부 자성 패턴(128a), 터널 절연 패턴(130a), 상부 자성 패턴(132a) 및 캐핑 패턴(134a)을 포함한다. 상기 자기 터널 접합막(136)이 상기 산화 방지 도전막(135)을 포함할 경우, 상기 자기 터널 접합 패턴(136a)은 상기 캐핑 패턴(134a) 상에 배치된 산화 방지 도전 패턴(135a)을 더 포함한다.
상기 하부 자성 패턴(128a)은 차례로 적층된 피닝 패턴(118a), 제1 핀드 패턴(122a), 반전 패턴(124a) 및 제2 핀드 패턴(124a)을 포함한다. 상기 피닝막(118) 및 상기 제1 핀드막(122) 사이에 상기 확산 방지막(120)이 형성된 경우, 상기 하부 자성 패턴(128a)은 상기 피닝 패턴(118a)과 상기 제1 핀드 패턴(122a) 사이에 개재된 확산 방지 패턴(120a)을 더 포함한다.
상기 자기 터널 접합 패턴(136a)은 평면적으로 장방형으로 형성되는 것이 바람직하다. 이에 따라, 상기 상부 자성 패턴(128a)의 자화방향이 매우 용이하게 배열될 수 있다. 즉, 상기 상부 자성 패턴(128a)의 자화 방향은 외부의 자기장들(즉, 디짓 라인(108a) 및 도 2의 비트 라인(144)에 의해 발생된 자기장들)에 의해 상기 자기 터널 접합 패턴(136a)의 장 방향과 평행한 자화 방향들로 변경된다.
상기 기판(100) 전면에 상부 절연막(138)을 형성한다. 상기 상부 절연막(138)은 실리콘 산화막으로 형성할 수 있다. 상기 상부 절연막(138)을 패터닝하여 상기 캐핑 패턴(134a)을 노출시키는 배선 콘택홀(140)을 형성한다. 상기 자기 터널 접합 패턴(136a)이 상기 산화 방지 도전 패턴(135a)을 포함할 경우, 상기 배선 콘택홀(140)은 상기 산화 방지 도전 패턴(135a)을 노출시킨다. 상기 배선 콘택홀(140)을 채우는 배선 플러그(142)를 형성한다.
상기 상부 절연막(138) 상에 상기 디짓 라인(108a)을 가로지르는 도 2의 비트 라인(144)을 형성한다. 상기 비트 라인(144)은 상기 배선 플러그(142)에 전기적으로 접속한다. 상기 배선 플러그(142)가 생략될 경우, 상기 비트 라인(144)이 아래로 연장되어 상기 배선 콘택홀(140)을 채울 수 있다.
이와는 다른 방법으로, 상기 비트 라인(144)을 상기 캐핑 패턴(134a)에 접속시킬 수 있다. 이 방법에서는, 상기 배선 콘택홀(140)을 형성하는 단계를 요구하지 않는다. 따라서, 성기 배선 플러그(142)를 형성하는 단계도 요구되지 않는다. 이 방법에 따르면, 상기 상부 절연막(138)을 형성한 후에, 상기 상부 절연막(138)을 상기 캐핑 패턴(134a)의 상부면이 노출될때까지 평탄화시킨다. 이후에, 도 2의 비트 라인(144)을 형성한다. 이 경우에, 상기 비트 라인(144)은 상기 노출된 캐핑 패턴(134a) 또는 상기 산화 방지 도전 패턴(135a)에 직접 접속한다.
상술한 바와 같이, 본 발명에 따르면, 캐핑 패턴은 350℃ 이상의 온도에서 상부 자성 패턴과 거의 반응하지 않는 금속인 지르코늄, 이트륨 및 하프늄 중에 선택된 적어도 하나로 형성된다. 이로 인하여, 자기 터널 접합 패턴이 350℃ 이상의 온도에 어닐링된 상태일지라도, 상기 상부 자성 패턴의 특성 열화가 최소화된다. 그 결과, 자기 메모리 소자의 특성 열화를 방지할 수 있다. 또한, 터널 절연 패턴 을 고온의 어닐링을 요구하는 마그네슘 산화막등으로 형성할 수 있다. 이로 인해, 상기 자기 터널 접합 패턴의 자기저항 값을 향상시켜 자기 메모리 소자의 센싱 마진을 대폭 향상시킬 수 있다. 이에 더하여, 자기 터널 접합 패턴 형성 이후의 후속 공정을 포함한 자기 메모리 소자의 공정 온도 마진을 향상시킬 수 있다.
Claims (22)
- 하부 절연막을 개재하여 기판 상에 배치된 디짓 라인;상기 디짓 라인을 덮는 중간 절연막;상기 디짓 라인과 중첩되도록 상기 중간 절연막 상에 배치되되, 차례로 적층된 하부 자성 패턴, 터널 절연 패턴, 상부 자성 패턴 및 캐핑 패턴을 포함하는 자기 터널 접합 패턴;상기 기판 상에 배치된 상부 절연막; 및상기 상부 절연막 상에 상기 디짓 라인을 가로지르도록 배치되되, 상기 캐핑 패턴에 접속된 비트 라인을 포함하되, 상기 캐핑 패턴은 지르코늄(Zr), 이트륨(Y) 및 하프늄(Hf) 중에 선택된 적어도 하나로 형성된 것을 특징으로 하는 자기 메모리 소자.
- 제 1 항에 있어서,상기 자기 터널 접합 패턴은 상기 캐핑 패턴 상에 배치된 산화 방지 도전 패턴을 더 포함하되, 상기 비트 라인은 상기 산화 방지 도전 패턴에 접속된 것을 특징으로 하는 자기 메모리 소자.
- 제 1 항에 있어서,상기 자기 터널 접합 패턴은 350℃ 내지 450℃의 온도에서 어닐링된 것을 특징으로 하는 자기 메모리 소자.
- 제 1 항에 있어서,상기 터널 절연 패턴은 마그네슘산화막으로 이루어진 것을 특징으로 하는 자기 메모리 소자.
- 제 1 항에 있어서,상기 터널 절연 패턴은 알루미늄산화막으로 이루어진 것을 특징으로 하는 자기 메모리 소자.
- 제 1 항 내지 제 5 항 중에 어느 한 항에 있어서,상기 하부 자성 패턴은,반강자성체로 이루어진 피닝 패턴;상기 피닝 패턴 상에 배치되되, 강자성체로 이루어진 제1 핀드 패턴;상기 제1 핀드 패턴 상에 배치된 반전 패턴; 및상기 반전 패턴 상에 배치되되, 강자성체로 이루어진 제2 핀드 패턴을 포함하되, 상기 제1 핀드 패턴은 상기 피닝 패턴에 의해 자화 방향이 고정되고, 상기 반전 패턴은 상기 제2 핀드 패턴의 자화 방향을 상기 제1 핀드 패턴의 자화 방향의 반대 방향으로 고정시키는 것을 특징으로 하는 자기 메모리 소자.
- 제 6 항에 있어서,상기 하부 자성 패턴은 상기 피닝 패턴과 상기 제1 핀드 패턴 사이에 개재되되, 상기 피닝 패턴내 원소들의 외확산을 억제하는 확산 방지 패턴을 더 포함하는 것을 특징으로 하는 자기 메모리 소자.
- 제 6 항에 있어서,상기 제1 핀드 패턴은 비정질 상태의 강자성체로 이루어진 것을 특징으로 하는 자기 메모리 소자.
- 제 6 항에 있어서,상기 하부 자성 패턴은 상기 피닝 패턴과 상기 제1 핀드 패턴 사이에 개재되되, 상기 피닝 패턴내 원소들의 외확산을 억제하는 확산 방지 패턴을 더 포함하고,상기 제1 핀드 패턴은 비정질 상태의 강자성체로 이루어진 것을 특징으로 하는 자기 메모리 소자.
- 제 1 항 내지 제 5 항 중에 어느 한 항에 있어서,상기 자기 터널 접합 패턴은 평면적으로 장방형이되, 상기 상부 자성 패턴은 상기 디짓 라인 및 상기 비트 라인으로부터 발생되는 자기장에 의하여 상기 자기 터널 접합 패턴의 장 방향과 평행한 자화 방향들로 변경되는 것을 특징으로 하는 자기 메모리 소자.
- 제 1 항 내지 제 5 항 중에 어느 한 항에 있어서,상기 자기 터널 접합 패턴과 상기 중간 절연막 사이에 개재된 전극; 및상기 디짓 라인과 이격되어 적어도 상기 중간 절연막을 관통하는 도전성 플러그를 더 포함하되, 상기 자기 터널 접합 패턴은 상기 전극과 접속되고, 상기 전극은 옆으로 연장되어 상기 도전 플러그와 접속된 것을 특징으로 하는 자기 메모리 소자.
- 기판 상에 형성된 하부 절연막 상에 디짓 라인을 형성하는 단계;상기 디짓 라인을 덮는 중간 절연막을 형성하는 단계;상기 중간 절연막 상에 차례로 적층된 하부 자성 패턴, 터널 절연 패턴, 상부 자성 패턴 및 캐핑 패턴을 포함하는 자기 터널 접합 패턴을 형성하는 단계;상기 기판에 350℃ 내지 450℃의 온도에서 어닐링을 수행하는 단계;상기 기판 상에 상부 절연막을 형성하는 단계; 및상기 상부 절연막 상에 상기 디짓 라인을 가로지르고, 상기 캐핑 패턴과 접속하는 비트 라인을 형성하는 단계를 포함하되, 상기 캐핑 패턴은 지르코늄(Zr), 이트륨(Y) 및 하프늄(Hf) 중에 선택된 적어도 하나로 형성하는 것을 특징으로 하는 자기 메모리 소자의 형성 방법.
- 제 12 항에 있어서,상기 자기 터널 접합 패턴은 상기 캐핑 패턴 상에 배치된 산화 방지 도전 패턴을 더 포함하도록 형성하되, 상기 비트 라인은 상기 산화 방지 도전 패턴과 접속되는 것을 특징으로 하는 자기 메모리 소자의 형성 방법.
- 제 12 항에 있어서,상기 자기 터널 접합 패턴을 형성하는 단계는,상기 중간 절연막 전면 상에 자기 터널 접합막을 형성하는 단계; 및상기 자기 터널 접합막을 패터닝하여 상기 자기 터널 접합 패턴을 형성하는 단계를 포함하되, 상기 어닐링 공정은 상기 자기 터널 접합막을 형성하는 단계 후, 및 상기 자기 터널 접합막을 패터닝하기 전에 수행하는 것을 특징으로 하는 자기 메모리 소자의 형성 방법.
- 제 12 항에 있어서,상기 터널 절연 패턴은 마그네슘 산화막으로 형성하는 것을 특징으로 하는 자기 메모리 소자의 형성 방법.
- 제 12 항에 있어서,상기 터널 절연 패턴은 알루미늄 산화막으로 형성하는 것을 특징으로 하는 자기 메모리 소자의 형성 방법.
- 제 12 항 내지 제 16 항 중에 어느 한 항 있어서,상기 하부 자성 패턴은,반강자성체로 이루어진 피닝 패턴;상기 피닝 패턴 상에 배치되되, 강자성체로 이루어진 제1 핀드 패턴;상기 제1 핀드 패턴 상에 배치된 반전 패턴; 및상기 반전 패턴 상에 배치되되, 강자성체로 이루어진 제2 핀드 패턴을 포함하되, 상기 제1 핀드 패턴은 상기 피닝 패턴에 의해 자화 방향이 고정되고, 상기 반전 패턴은 상기 제2 핀드 패턴의 자화 방향을 상기 제1 핀드 패턴의 자화 방향의 반대 방향으로 고정시키는 것을 특징으로 하는 자기 메모리 소자의 형성 방법.
- 제 17 항에 있어서,상기 하부 자성 패턴은 상기 피닝 패턴과 상기 제1 핀드 패턴 사이에 개재되되, 상기 피닝 패턴내 원소들의 외확산을 억제하는 확산 방지 패턴을 더 포함하도록 형성하는 것을 특징으로 하는 자기 메모리 소자의 형성 방법.
- 제 17 항에 있어서,상기 제1 핀드 패턴은 비정질 상태의 강자성체로 형성하는 것을 특징으로 하는 자기 메모리 소자의 형성 방법.
- 제 17 항에 있어서,상기 하부 자성 패턴은 상기 피닝 패턴과 상기 제1 핀드 패턴 사이에 개재되되, 상기 피닝 패턴내 원소들의 외확산을 억제하는 확산 방지 패턴을 더 포함하도록 형성하고,상기 제1 핀드 패턴은 비정질 상태의 강자성체로 형성하는 것을 특징으로 하는 자기 메모리 소자의 형성 방법.
- 제 12 항 내지 제 16 항 중에 어느 한 항에 있어서,상기 자기 터널 접합 패턴은 평면적으로 장방형으로 형성하되, 상기 상부 자성 패턴은 상기 디짓 라인 및 상기 비트 라인으로부터 발생되는 자기장에 의하여 상기 자기 터널 접합 패턴의 장 방향과 평행한 자화 방향들로 변경되는 것을 특징으로 하는 자기 메모리 소자의 형성 방법.
- 제 12 항 내지 제 16 항 중에 어느 한 항에 있어서,상기 자기 터널 접합 패턴을 형성하기 전에,상기 디짓 라인과 이격되어 적어도 상기 중간 절연막을 관통하는 도전성 플러그를 형성하는 단계; 및상기 중간 절연막 상에 상기 도전성 플러그와 접속하고, 상기 디짓 라인을 덮는 전극을 형성하는 단계를 더 포함하되, 상기 자기 터널 접합 패턴은 상기 전극 상에 형성되어 상기 전극과 접속되는 것을 특징으로 하는 자기 메모리 소자의 형성 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050011294A KR100626390B1 (ko) | 2005-02-07 | 2005-02-07 | 자기 메모리 소자 및 그 형성 방법 |
| US11/347,280 US7372090B2 (en) | 2005-02-07 | 2006-02-06 | Magnetic random access memory device and method of forming the same |
| US12/073,098 US7645619B2 (en) | 2005-02-07 | 2008-02-29 | Magnetic random access memory device and method of forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050011294A KR100626390B1 (ko) | 2005-02-07 | 2005-02-07 | 자기 메모리 소자 및 그 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060090082A KR20060090082A (ko) | 2006-08-10 |
| KR100626390B1 true KR100626390B1 (ko) | 2006-09-20 |
Family
ID=36778452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050011294A KR100626390B1 (ko) | 2005-02-07 | 2005-02-07 | 자기 메모리 소자 및 그 형성 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7372090B2 (ko) |
| KR (1) | KR100626390B1 (ko) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100626390B1 (ko) * | 2005-02-07 | 2006-09-20 | 삼성전자주식회사 | 자기 메모리 소자 및 그 형성 방법 |
| KR100727486B1 (ko) * | 2005-08-16 | 2007-06-13 | 삼성전자주식회사 | 자기 기억 소자 및 그 형성 방법 |
| US8120949B2 (en) * | 2006-04-27 | 2012-02-21 | Avalanche Technology, Inc. | Low-cost non-volatile flash-RAM memory |
| WO2008050790A1 (fr) * | 2006-10-24 | 2008-05-02 | Alps Electric Co., Ltd. | Elément de détection magnétique à tunnel et procédé de fabrication associé |
| US8124490B2 (en) * | 2006-12-21 | 2012-02-28 | Stats Chippac, Ltd. | Semiconductor device and method of forming passive devices |
| US9047963B2 (en) * | 2007-08-31 | 2015-06-02 | Iii Holdings 1, Llc | High density magnetic memory based on nanotubes |
| US9196272B1 (en) * | 2014-10-27 | 2015-11-24 | Seagate Technology Llc | Sensor structure having increased thermal stability |
| DE202015009702U1 (de) | 2015-04-20 | 2019-05-02 | Krones Ag | Behälterinspektionsvorrichtung zur Inspektion von Behältern |
| US10879307B2 (en) * | 2018-09-21 | 2020-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetic device and magnetic random access memory |
| KR102657361B1 (ko) * | 2019-07-05 | 2024-04-17 | 삼성전자주식회사 | 자기 메모리 장치 |
| US11361805B2 (en) | 2019-11-22 | 2022-06-14 | Western Digital Technologies, Inc. | Magnetoresistive memory device including a reference layer side dielectric spacer layer |
| US10991407B1 (en) * | 2019-11-22 | 2021-04-27 | Western Digital Technologies, Inc. | Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same |
| US11056640B2 (en) | 2019-11-22 | 2021-07-06 | Western Digital Technologies, Inc. | Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same |
| US11404193B2 (en) | 2019-11-22 | 2022-08-02 | Western Digital Technologies, Inc. | Magnetoresistive memory device including a magnesium containing dust layer |
| US11871679B2 (en) | 2021-06-07 | 2024-01-09 | Western Digital Technologies, Inc. | Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same |
| US11839162B2 (en) | 2019-11-22 | 2023-12-05 | Western Digital Technologies, Inc. | Magnetoresistive memory device including a plurality of reference layers |
| US11404632B2 (en) | 2019-11-22 | 2022-08-02 | Western Digital Technologies, Inc. | Magnetoresistive memory device including a magnesium containing dust layer |
| US11005034B1 (en) | 2019-11-22 | 2021-05-11 | Western Digital Technologies, Inc. | Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same |
| CN112992965B (zh) * | 2019-12-13 | 2023-08-15 | 联华电子股份有限公司 | 磁阻式随机存取存储器的布局图案 |
| US11889702B2 (en) | 2021-06-07 | 2024-01-30 | Western Digital Technologies, Inc. | Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same |
| US11887640B2 (en) | 2021-06-07 | 2024-01-30 | Western Digital Technologies, Inc. | Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030042794A (ko) * | 2001-11-24 | 2003-06-02 | 삼성전자주식회사 | 자기 랜덤 액세스 메모리 및 그 작동 방법 |
| KR20030092324A (ko) * | 2002-05-29 | 2003-12-06 | 삼성전자주식회사 | 자기 저항 램 및 그의 제조방법 |
| US20040136232A1 (en) | 2002-09-30 | 2004-07-15 | Masanori Hosomi | Magnetoresistive element and magnetic memory unit |
| JP2004214459A (ja) | 2003-01-06 | 2004-07-29 | Sony Corp | 不揮発性磁気メモリ装置及びその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5143794A (en) * | 1988-08-10 | 1992-09-01 | Hitachi, Ltd. | Magnetic recording media for longitudinal recording, process for producing the same and magnetic memory apparatus |
| US6627253B2 (en) * | 1988-08-10 | 2003-09-30 | Hitachi, Ltd. | Magnetic recording media for longitudinal recording, process for producing the same and magnetic memory apparatus |
| JP2970590B2 (ja) | 1997-05-14 | 1999-11-02 | 日本電気株式会社 | 磁気抵抗効果素子並びにこれを用いた磁気抵抗効果センサ、磁気抵抗検出システム及び磁気記憶システム |
| EP1014453B1 (en) | 1997-08-14 | 2016-04-27 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2003526911A (ja) | 2000-03-09 | 2003-09-09 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 結合層を備える磁気装置並びにそのような装置を製造及び作動させる方法 |
| US6555858B1 (en) * | 2000-11-15 | 2003-04-29 | Motorola, Inc. | Self-aligned magnetic clad write line and its method of formation |
| JP3699954B2 (ja) | 2002-10-25 | 2005-09-28 | 株式会社東芝 | 磁気メモリ |
| KR100542743B1 (ko) * | 2003-04-22 | 2006-01-11 | 삼성전자주식회사 | 자기 랜덤 엑세스 메모리 |
| US7154798B2 (en) * | 2004-04-27 | 2006-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM arrays and methods for writing and reading magnetic memory devices |
| KR100660539B1 (ko) * | 2004-07-29 | 2006-12-22 | 삼성전자주식회사 | 자기 기억 소자 및 그 형성 방법 |
| US7129098B2 (en) * | 2004-11-24 | 2006-10-31 | Freescale Semiconductor, Inc. | Reduced power magnetoresistive random access memory elements |
| KR100626390B1 (ko) * | 2005-02-07 | 2006-09-20 | 삼성전자주식회사 | 자기 메모리 소자 및 그 형성 방법 |
| US7598579B2 (en) * | 2007-01-30 | 2009-10-06 | Magic Technologies, Inc. | Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current |
-
2005
- 2005-02-07 KR KR1020050011294A patent/KR100626390B1/ko active IP Right Grant
-
2006
- 2006-02-06 US US11/347,280 patent/US7372090B2/en active Active
-
2008
- 2008-02-29 US US12/073,098 patent/US7645619B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030042794A (ko) * | 2001-11-24 | 2003-06-02 | 삼성전자주식회사 | 자기 랜덤 액세스 메모리 및 그 작동 방법 |
| KR20030092324A (ko) * | 2002-05-29 | 2003-12-06 | 삼성전자주식회사 | 자기 저항 램 및 그의 제조방법 |
| US20040136232A1 (en) | 2002-09-30 | 2004-07-15 | Masanori Hosomi | Magnetoresistive element and magnetic memory unit |
| JP2004214459A (ja) | 2003-01-06 | 2004-07-29 | Sony Corp | 不揮発性磁気メモリ装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060090082A (ko) | 2006-08-10 |
| US20060174473A1 (en) | 2006-08-10 |
| US7645619B2 (en) | 2010-01-12 |
| US20080153179A1 (en) | 2008-06-26 |
| US7372090B2 (en) | 2008-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100626390B1 (ko) | 자기 메모리 소자 및 그 형성 방법 | |
| US9985201B2 (en) | Magnetic memory based on spin hall effect | |
| US7535755B2 (en) | Magnetic memory device and method for fabricating the same | |
| KR100610710B1 (ko) | 자기 랜덤 액세스 메모리 | |
| JP4560025B2 (ja) | 磁気ランダムアクセスメモリ及びその製造方法 | |
| KR100719345B1 (ko) | 자기 기억 장치의 형성 방법 | |
| KR101921756B1 (ko) | 반도체 장치 | |
| US8686392B2 (en) | Semiconductor device | |
| US20030222322A1 (en) | Magneto-resistive random access memory and method for manufacturing the same | |
| KR20120097790A (ko) | 자기 메모리 장치 | |
| KR20020089017A (ko) | 마그네틱 램 및 그 형성방법 | |
| US7061034B2 (en) | Magnetic random access memory including middle oxide layer and method of manufacturing the same | |
| KR20180087976A (ko) | 반도체 소자 | |
| US7582941B2 (en) | Magnetic memory device and method of fabricating the same | |
| KR20120048989A (ko) | 자기 기억 소자 | |
| KR20020054656A (ko) | 마그네틱 램 | |
| CN110581213A (zh) | 半导体元件 | |
| KR101049651B1 (ko) | 자기저항 메모리셀, 및 이를 포함하는 메모리 소자의 제조 방법 | |
| US20120068282A1 (en) | Semiconductor device and manufacturing method of the same | |
| KR102398177B1 (ko) | 자기 메모리 장치 | |
| CN110890394B (zh) | 磁阻式随机存取存储器 | |
| US7732222B2 (en) | Magnetic memory device and method of fabricating the same | |
| EP1729339A2 (en) | Magnetic memory and method of manufacturing same | |
| JP2013033573A (ja) | 電子装置、半導体装置およびその制御方法、ならびに携帯端末装置 | |
| US20240203471A1 (en) | Layout pattern of magnetoresistive random access memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120831 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130902 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150831 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180831 Year of fee payment: 13 |