JP2004214459A - 不揮発性磁気メモリ装置及びその製造方法 - Google Patents

Abstract

【課題】トンネル磁気抵抗（ＴＲＭ）素子を構成する各種の層の平坦化を確実に達成でき、しかも、ＴＲＭ素子と選択用トランジスタとを電気的に接続する接続孔に高い信頼性を付与し得る構造を有するＭＲＡＭを提供する。
【解決手段】ＴＭＲタイプのＭＲＡＭは、選択用トランジスタＴＲ、第１の接続孔２３、第１の配線（書込みワード線ＲＷＬ）、第１の層間絶縁層２１及び第１の配線ＲＷＬを覆う第２の層間絶縁層２５、第２の層間絶縁層２５上に形成されたＴＲＭ素子３０、第３の層間絶縁層２６上に形成された第２の配線（ビット線）、及び、第２の層間絶縁層２５に設けられ、第１の接続孔２３と接続された第２の接続孔５２を有し、ＴＲＭ素子３０の他端の延在部３７の端面は第２の接続孔５２と接している。
【選択図】 図８

Description

【０００１】
【発明の属する技術分野】
本発明は、不揮発性磁気メモリ装置及びその製造方法に関し、より詳しくは、ＴＭＲ（Ｔｕｎｎｅｌ Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）タイプのＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と呼ばれる不揮発性磁気メモリ装置及びその製造方法に関する。
【０００２】
【従来の技術】
情報通信機器、特に携帯端末等の個人用小型機器の飛躍的な普及に伴い、これらを構成するメモリやロジック等の各種半導体装置には、高集積化、高速化、低電力化等、一層の高性能化が要請されている。特に不揮発性メモリは、ユビキタス時代に必要不可欠であると考えられている。電源の消耗やトラブル、サーバーとネットワークとが何らかの障害により切断された場合でも、不揮発性メモリによって重要な情報を保存、保護することができる。また、最近の携帯機器は不要の回路ブロックをスタンバイ状態とし、出来る限り消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば、消費電力とメモリの無駄を無くすことができる。また、電源を投入すると瞬時に起動できる「インスタント・オン」機能も、高速、且つ、大容量の不揮発性メモリが実現できれば可能となる。
【０００３】
不揮発性メモリとして、半導体材料を用いたフラッシュメモリや、強誘電体材料を用いた強誘電体型不揮発性半導体メモリ（ＦＥＲＡＭ，Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等を挙げることができる。しかしながら、フラッシュメモリは、書込み速度がマイクロ秒のオーダーであり、書込み速度が遅いという欠点がある。一方、ＦＥＲＡＭにおいては、書換え可能回数が１０^１２〜１０^１４であり、ＳＲＡＭやＤＲＡＭをＦＥＲＡＭに置き換えるにはＦＥＲＡＭの書換え可能回数が十分とは云えず、また、強誘電体層の微細加工が難しいという問題が指摘されている。
【０００４】
これらの欠点を有さない不揮発性メモリとして、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と呼ばれる不揮発性磁気メモリ装置が注目されている。初期のＭＲＡＭは、ＧＭＲ（Ｇｉａｎｔ ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）効果を用いたスピンバルブをベースにしたものであった。しかし、負荷のメモリセル抵抗が１０〜１００Ωと低いため、読み出し時のビット当たりの消費電力が大きく、大容量化が難しいという欠点があった。
【０００５】
一方、ＴＭＲ（Ｔｕｎｎｅｌ Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）効果を用いたＭＲＡＭは、開発初期においては、抵抗変化率が室温で１〜２％程度しかなかったが、近年、２０％近くの抵抗変化率が得られるようになり、ＴＭＲ効果を用いたＭＲＡＭに注目が集まっている。ＴＭＲタイプのＭＲＡＭは、構造が単純で、スケーリングも容易であり、また、磁気モーメントの回転により記録を行うために、書換え可能回数が大である。更には、アクセス時間についても非常に高速であることが予想され、既に１００ＭＨｚで動作可能であると云われている。
【０００６】
従来のＴＭＲタイプのＭＲＡＭ（以下、単に、ＭＲＡＭと呼ぶ）の模式的な一部断面図を、図４０に示す。このＭＲＡＭは、ＭＯＳ型ＦＥＴから成る選択用トランジスタＴＲと、トンネル磁気抵抗素子１３０から構成されている。
【０００７】
トンネル磁気抵抗素子１３０は、第１の強磁性体層、トンネル絶縁膜１３４、第２の強磁性体層の積層構造を有する。第１の強磁性体層は、より具体的には、例えば、下から反強磁性体層１３２と磁化固定層１３３（固着層とも呼ばれる）との２層構成を有し、これらの２層の間に働く交換相互作用によって強い一方向の磁気異方性を有する。磁化方向が比較的容易に回転する第２の強磁性体層は、自由層あるいは記録層１３５とも呼ばれる。トンネル絶縁膜１３４は、記録層１３５と磁化固定層１３３との間の磁気的結合を切ると共に、トンネル電流を流すための役割を担う。ＭＲＡＭとＭＲＡＭを接続するビット線ＢＬは、第３の層間絶縁層１２８上に形成されている。ビット線ＢＬと記録層１３５との間に設けられたトップコート膜１３６は、ビット線ＢＬを構成する原子と記録層１３５を構成する原子の相互拡散の防止、接触抵抗の低減、及び、記録層１３５の酸化防止を担っている。図中、参照番号１３１は、反強磁性体層１３２と第２の層間絶縁層１２５との間に形成されたバリア層を示す。
【０００８】
更には、トンネル磁気抵抗素子１３０の下方には、第２の層間絶縁層１２５を介して書込みワード線ＲＷＬが配置されている。尚、書込みワード線ＲＷＬの延びる方向（第１の方向）とビット線ＢＬの延びる方向（第２の方向）とは、通常、直交している。
【０００９】
一方、選択用トランジスタＴＲは、素子分離領域１１１によって囲まれたシリコン半導体基板１１０の部分に形成されており、第１の層間絶縁層１２１によって覆われている。そして、一方のソース／ドレイン領域１１４Ｂは、タングステンプラグから成る第１の接続孔１２３、ランディングパッド１２４、第２の接続孔１２７を介して、バリア層１３１、反強磁性体層１３２及び磁化固定層１３３に接続されている。即ち、第２の接続孔１２７は、バリア層１３１、反強磁性体層１３２及び磁化固定層１３３の延在部から構成されている。また、他方のソース／ドレイン領域１１４Ａは、コンタクトホール１１５を介してセンス線１１６に接続されている。図中、参照番号１１２はゲート電極を示し、参照番号１１３はゲート絶縁膜を示す。
【００１０】
ＭＲＡＭアレイにあっては、ビット線ＢＬ及び書込みワード線ＲＷＬから成る格子の交点にＭＲＡＭが配置されている。
【００１１】
このような構成のＭＲＡＭへのデータの書込みにおいては、ビット線ＢＬ及び書込みワード線ＲＷＬに電流を流し、その結果形成される合成磁界によって第２の強磁性体層（記録層１３５）の磁化の方向を変えることで、第２の強磁性体層（記録層１３５）に「１」又は「０」を記録する。
【００１２】
一方、データの読出しは、選択用トランジスタＴＲをオン状態とし、ビット線ＢＬに電流を流し、磁気抵抗効果によるトンネル電流変化をセンス線１１６にて検出することにより行う。記録層１３５と磁化固定層１３３の磁化方向が等しい場合、低抵抗となり（この状態を例えば「０」とする）、記録層１３５と磁化固定層１３３の磁化方向が反平行の場合、高抵抗となる（この状態を例えば「１」とする）。
【００１３】
図４０に示した従来のＭＲＡＭの製造方法の概要を、半導体基板等の模式的な一部断面図である図３４の（Ａ）、（Ｂ）、図３５〜図４０を参照して、以下、説明する。
【００１４】
［工程−１０］
先ず、周知の方法にて、選択用トランジスタＴＲとして機能するＭＯＳ型ＦＥＴをシリコン半導体基板から成る半導体基板１１０に形成する。次いで、全面に第１の層間絶縁層の下層を形成した後、ソース／ドレイン領域１１４Ａの上方の第１の層間絶縁層の下層にリソグラフィ技術及びＲＩＥ法に基づき開口部を形成し、次いで、開口部内を含む第１の層間絶縁層の下層上に、不純物がドーピングされたポリシリコン層をＣＶＤ法にて形成する。次いで、第１の層間絶縁層の下層上のポリシリコン層をパターニングすることで、第１の層間絶縁層の下層上にセンス線１１６を形成することができる。センス線１１６とソース／ドレイン領域１１４Ａとは、第１の層間絶縁層の下層に形成されたコンタクトホール１１５を介して接続されている。その後、全面に第１の層間絶縁層の上層を形成する。尚、第１の層間絶縁層の下層と第１の層間絶縁層の上層を纏めて、以下、単に、第１の層間絶縁層１２１と呼ぶ。
【００１５】
［工程−２０］
その後、ソース／ドレイン領域１１４Ｂの上方の第１の層間絶縁層１２１に第１の開口部１２２をＲＩＥ法にて形成した後、選択用トランジスタＴＲのソース／ドレイン領域１１４Ｂに接続された第１の接続孔１２３を第１の開口部１２２内に形成する。
【００１６】
その後、第１の層間絶縁層１２１上に、書込みワード線ＲＷＬを形成し、同時に、第１の接続孔１２３の頂面にランディングパッド１２４を形成する。その後、全面に第２の層間絶縁層１２５を形成する。こうして、図３４の（Ａ）に示す構造を得ることができる。
【００１７】
［工程−３０］
その後、第２の層間絶縁層１２５上にリソグラフィ技術に基づき、ランディングパッド１２４の上方に開口１４１が形成されたレジスト層１４０を形成する（図３４の（Ｂ）参照）。次いで、レジスト層１４０をマスクとして、第２の層間絶縁層１２５をエッチングして、第２の層間絶縁層に第２の開口部１２６を形成した後、アッシング技術に基づきレジスト層１４０を除去する。こうして、図３５に示す構造を得ることができる。次いで、良好なるコンタクトを取るため、第２の開口部１２６の底部に露出したランディングパッド１２４に対してアルゴンスパッタリング処理を施す。
【００１８】
［工程−４０］
その後、第２の開口部１２６内を含む全面に、スパッタリング法にて、バリア層１３１、反強磁性体層１３２、磁化固定層１３３、トンネル絶縁膜１３４、記録層１３５、及び、トップコート膜１３６を、順次、成膜する。第２の開口部１２６の側壁及び底面にも、バリア層１３１からトップコート膜１３６までを堆積させる。こうして、図３６に示す構造を得ることができる。
【００１９】
［工程−５０］
次いで、リソグラフィ技術及びＲＩＥ法に基づき、トップコート膜１３６、記録層１３５、及び、トンネル絶縁膜１３４をパターニングすることで、磁化固定層１３３、バリア層１３１及び反強磁性体層１３２が残され、更には、バリア層１３１、反強磁性体層１３２及び磁化固定層１３３の延在部から構成された第２の接続孔１２７を得ることができる。こうして、図３７に示す構造を得ることができる。
【００２０】
［工程−６０］
その後、磁化固定層１３３、反強磁性体層１３２及びバリア層１３１をパターニングし（図３８参照）、全面に第３の層間絶縁層１２８を形成した後、第３の層間絶縁層１２８をＣＭＰ法にて平坦化し、トップコート膜１３６を露出させる（図３９参照）。次いで、第３の層間絶縁層１２８上に、トップコート膜１３６と接続され、第１の方向と直交する第２の方向（図面の左右方向）に延びるビット線ＢＬを形成する（図４０参照）。尚、この際、周辺回路の配線（図示せず）、ボンディングパッド領域（図示せず）も併せて形成する。更に、全面にプラズマＣＶＤ法にてシリコン窒素膜（図示せず）を堆積し、ボンディングパッド部（図示せず）をシリコン窒素膜に開口して、ＭＲＡＭの製造工程を完了させる。
【００２１】
【発明が解決しようとする課題】
上述したとおり、高速・高集積化が容易という長所を有するＭＲＡＭではあるが、上述した従来のプロセスは以下に説明する問題点を有する。
【００２２】
トンネル磁気抵抗素子１３０の下地である第２の層間絶縁層１２５には、数オングストローム以下の非常に高い平坦性が要求される。トンネル磁気抵抗素子１３０の記録層１３５や磁化固定層１３３における磁化方向は、トンネル磁気抵抗素子１３０の表面に平行でなければならない。然るに、第２の層間絶縁層１２５の表面に凹凸が存在すると、記録層１３５や磁化固定層１３３が凹凸状態となり、記録層１３５や磁化固定層１３３における磁化方向に垂直成分が発生し、トンネル磁気抵抗素子１３０の特性が劣化してしまうし、あるいは又、トンネル磁気抵抗素子１３０の特性におけるばらつきが拡大する。更には、第２の層間絶縁層１２５の表面に凹凸が存在すると、１ｎｍ程度と非常に薄いトンネル絶縁膜１３４の膜厚にもばらつきが生じ、トンネル磁気抵抗素子１３０の特性にばらつきが発生する。
【００２３】
上述の［工程−３０］において、レジスト層１４０を第２の層間絶縁層１２５上から除去する際、第２の層間絶縁層１２５には凹凸が生成する。更には、ランディングパッド１２４のアルゴンスパッタリング処理によっても、第２の層間絶縁層１２５には凹凸が生成する。この第２の層間絶縁層１２５の表面が荒れた状態を模式的に図３５に示す。
【００２４】
また、第２の接続孔１２７は、バリア層１３１、反強磁性体層１３２及び磁化固定層１３３の延在部から構成されている。トンネル磁気抵抗素子１３０を構成する各層は膜厚が薄く、各層を形成するためのスパッタリング装置は、高精度で、しかも、平坦、且つ、膜厚ばらつきを抑えるような仕様になっており、スパッタリングも室温で行われる。それ故、第２の開口部１２６のカバレッジが通常のスパッタリング装置を用いた場合よりも悪く、磁化固定層１３３、反強磁性体層１３２及びバリア層１３１に段切れが発生し易いといった問題もある。
【００２５】
従って、本発明の目的は、トンネル磁気抵抗素子を構成する各種の層の平坦化を確実に達成でき、しかも、トンネル磁気抵抗素子と選択用トランジスタとを電気的に接続する接続孔に高い信頼性を付与し得る構造を有する不揮発性磁気メモリ装置、及び、その製造方法を提供することにある。
【００２６】
【課題を解決するための手段】
上記の目的を達成するための本発明の不揮発性磁気メモリ装置（より具体的には、ＴＭＲタイプのＭＲＡＭ）は、
（ａ）半導体基板に形成された選択用トランジスタ、
（ｂ）選択用トランジスタを覆う第１の層間絶縁層、
（ｃ）第１の層間絶縁層に設けられた第１の開口部内に形成され、選択用トランジスタと接続された第１の接続孔、
（ｄ）第１の層間絶縁層上に形成され、第１の方向に延びる第１の配線、
（ｅ）第１の層間絶縁層及び第１の配線を覆う第２の層間絶縁層、
（ｆ）第２の層間絶縁層上に形成され、トンネル絶縁膜が強磁性体層で挟まれて成るトンネル磁気抵抗素子、
（ｇ）トンネル磁気抵抗素子及び第２の層間絶縁層を覆う第３の層間絶縁層、（ｈ）第３の層間絶縁層上に形成され、トンネル磁気抵抗素子の一端と電気的に接続され、第１の方向と異なる（例えば、直交する）第２の方向に延びる第２の配線、及び、
（ｉ）第２の層間絶縁層に設けられた第２の開口部内に形成され、第１の接続孔と接続された第２の接続孔、
を有する不揮発性磁気メモリ装置であって、
トンネル磁気抵抗素子の他端の延在部の端面が第２の接続孔と接していることを特徴とする。
【００２７】
本発明の不揮発性磁気メモリ装置において、第２の配線はトンネル磁気抵抗素子の一端と電気的に接続されているが、このような構成には、第２の配線が、トンネル磁気抵抗素子の一端と間接的に接続されている形態が包含される。
【００２８】
上記の目的を達成するための本発明の第１の態様に係る不揮発性磁気メモリ装置（より具体的には、ＴＭＲタイプのＭＲＡＭ）の製造方法は、本発明の不揮発性磁気メモリ装置を製造するための方法であり、
（Ａ）半導体基板に選択用トランジスタを形成する工程と、
（Ｂ）全面に第１の層間絶縁層を形成する工程と、
（Ｃ）第１の層間絶縁層に第１の開口部を設け、該第１の開口部内に、選択用トランジスタと接続された第１の接続孔を形成する工程と、
（Ｄ）第１の方向に延びる第１の配線を、第１の層間絶縁層上に形成する工程と、
（Ｅ）全面に第２の層間絶縁層を形成する工程と、
（Ｆ）第２の層間絶縁層上に、少なくとも、第１の強磁性体層、トンネル絶縁膜、第２の強磁性体層から成る積層構造を形成する工程と、
（Ｇ）第１の接続孔の上方に位置する積層構造及び第２の層間絶縁層の部分に第２の開口部を形成する工程と、
（Ｈ）第２の開口部内を含む全面に導電体層を形成する工程と、
（Ｉ）導電体層、第２の強磁性体層及びトンネル絶縁膜をパターニングし、以て、第２の開口部内に第１の接続孔に接続された第２の接続孔を得る工程と、
（Ｊ）第１の強磁性体層をパターニングし、以て、トンネル絶縁膜が第１及び第２の強磁性体層で挟まれて成るトンネル磁気抵抗素子を得、併せて、第２の接続孔と端面が接した第１の強磁性体層の延在部を得る工程と、
（Ｋ）全面に第３の層間絶縁層を形成する工程と、
（Ｌ）第３の層間絶縁層上に、第２の強磁性体層と電気的に接続され、第１の方向と異なる（例えば、直交する）第２の方向に延びる第２の配線を形成する工程、
から成ることを特徴とする。
【００２９】
本発明の第１の態様に係る不揮発性磁気メモリ装置の製造方法にあっては、第１の強磁性体層が、後述するように、例えば、下から反強磁性体層と磁化固定層から構成されている場合、前記工程（Ｉ）において、導電体層、第２の強磁性体層及びトンネル絶縁膜に加えて、磁化固定層をパターニングしてもよく、この場合には、前記工程（Ｊ）において、第１の強磁性体層をパターニングするが、具体的には、反強磁性体層をパターニングし、第２の接続孔と端面が接した第１の強磁性体層の延在部（より具体的には、反強磁性体層の延在部）を得ることができる。
【００３０】
上記の目的を達成するための本発明の第２の態様に係る不揮発性磁気メモリ装置（より具体的には、ＴＭＲタイプのＭＲＡＭ）の製造方法は、本発明の不揮発性磁気メモリ装置を製造するための方法であり、
（Ａ）半導体基板に選択用トランジスタを形成する工程と、
（Ｂ）全面に第１の層間絶縁層を形成する工程と、
（Ｃ）第１の層間絶縁層に第１の開口部を設け、該第１の開口部内に、選択用トランジスタと接続された第１の接続孔を形成する工程と、
（Ｄ）第１の方向に延びる第１の配線を、第１の層間絶縁層上に形成する工程と、
（Ｅ）全面に第２の層間絶縁層を形成する工程と、
（Ｆ）第２の層間絶縁層上に、少なくとも、第１の強磁性体層、トンネル絶縁膜、第２の強磁性体層から成る積層構造を形成する工程と、
（Ｇ）第２の強磁性体層及びトンネル絶縁膜をパターニングする工程と、
（Ｈ）第１の接続孔の上方に位置する第１の強磁性体層及び第２の層間絶縁層の部分に第２の開口部を形成する工程と、
（Ｉ）第２の開口部内を含む全面に導電体層を形成する工程と、
（Ｊ）導電体層をパターニングし、以て、第２の開口部内に第１の接続孔に接続された第２の接続孔を形成する工程と、
（Ｋ）第１の強磁性体層をパターニングし、以て、トンネル絶縁膜が第１及び第２の強磁性体層で挟まれて成るトンネル磁気抵抗素子を得る工程と、
（Ｌ）全面に第３の層間絶縁層を形成する工程と、
（Ｍ）第３の層間絶縁層上に、第２の強磁性体層と電気的に接続され、第１の方向と異なる（例えば、直交する）第２の方向に延びる第２の配線を形成する工程、
から成ることを特徴とする。
【００３１】
本発明の第２の態様に係る不揮発性磁気メモリ装置の製造方法にあっては、第１の強磁性体層が、後述するように、例えば、下から反強磁性体層と磁化固定層から構成されている場合、前記工程（Ｇ）において、第２の強磁性体層及びトンネル絶縁膜に加えて、磁化固定層をパターニングしてもよく、この場合には、前記工程（Ｈ）において、具体的には、第１の接続孔の上方に位置する反強磁性体層及び第２の層間絶縁層の部分に第２の開口部を形成し、前記工程（Ｋ）において、第１の強磁性体層をパターニングするが、具体的には、反強磁性体層をパターニングする。これによって、第２の接続孔と端面が接した第１の強磁性体層の延在部（より具体的には、反強磁性体層の延在部）を得ることができる。
【００３２】
本発明の第２の態様に係る不揮発性磁気メモリ装置の製造方法にあっては、
前記工程（Ｇ）に引き続き、第１の強磁性体層をパターニングし、以て、トンネル絶縁膜が第１及び第２の強磁性体層で挟まれて成るトンネル磁気抵抗素子を得、且つ、第１の強磁性体層の延在部を得る工程を含み、
前記工程（Ｈ）においては、第１の接続孔の上方に位置する第１の強磁性体層の延在部及び第２の層間絶縁層の部分に第２の開口部を形成し、
前記工程（Ｊ）に引き続き、前記工程（Ｋ）を省略して、工程（Ｌ）を実行する構成とすることもできる。
【００３３】
尚、このような不揮発性磁気メモリ装置の製造方法を、便宜上、本発明の第３の態様に係る不揮発性磁気メモリ装置の製造方法と呼ぶ。
【００３４】
本発明の第１の態様〜第３の態様に係る不揮発性磁気メモリ装置の製造方法にあっては、第２の配線は第２の強磁性体層と電気的に接続されているが、このような構成には、第２の配線が、第２の強磁性体層と間接的に接続されている形態が包含される。
【００３５】
本発明の不揮発性磁気メモリ装置、本発明の第１の態様〜第３の態様に係る不揮発性磁気メモリ装置の製造方法（以下、これらを総称して、単に、本発明と呼ぶ場合がある）において、第１の強磁性体層は、より具体的には、例えば、下から反強磁性体層と磁化固定層（固着層とも呼ばれる）との２層構成を有していることが好ましく、これによって、これらの２層の間に働く交換相互作用によって強い一方向の磁気異方性を有することができる。磁化方向が比較的容易に回転する第２の強磁性体層は、自由層あるいは記録層とも呼ばれる。トンネル絶縁膜は、第２の強磁性体層（記録層）と磁化固定層との間の磁気的結合を切ると共に、トンネル電流を流すための役割を担う。
【００３６】
磁化固定層（固着層）及び第２の強磁性体層（記録層、自由層）は、例えば、遷移金属磁性元素、具体的には、ニッケル（Ｎｉ）、鉄（Ｆｅ）又はコバルト（Ｃｏ）から構成された強磁性体、あるいはこれらの合金（例えば、Ｃｏ−Ｆｅ、Ｃｏ−Ｆｅ−Ｎｉ、Ｎｉ−Ｆｅ等）を主成分とする強磁性体から構成することができる。また、所謂ハーフメタリック強磁性体材料や、ＣｏＦｅ−Ｂといったアモルファス強磁性体材料を用いることもできる。反強磁性体層を構成する材料として、例えば、鉄−マンガン合金、ニッケル−マンガン合金、白金−マンガン合金、イリジウム−マンガン合金、ロジウム−マンガン合金、コバルト酸化物、ニッケル酸化物を挙げることができる。これらの層は、例えば、スパッタリング法、イオンビーム堆積法、真空蒸着法に例示される物理的気相成長法（ＰＶＤ法）、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法に代表されるＣＶＤ法にて形成することができる。
【００３７】
トンネル絶縁膜を構成する絶縁材料として、アルミニウム酸化物（ＡｌＯ_Ｘ）、アルミニウム窒化物（ＡｌＮ）、マグネシウム酸化物（ＭｇＯ）、マグネシウム窒化物、シリコン酸化物、シリコン窒化物を挙げることができ、更には、Ｇｅ、ＮｉＯ、ＣｄＯ_Ｘ、ＨｆＯ_２、Ｔａ_２Ｏ_５、ＢＮ、ＺｎＳを挙げることができる。トンネル絶縁膜は、例えば、スパッタリング法にて形成された金属膜を酸化若しくは窒化することにより得ることができる。より具体的には、トンネル絶縁膜を構成する絶縁材料としてアルミニウム酸化物（ＡｌＯ_Ｘ）を用いる場合、例えば、スパッタリング法にて形成されたアルミニウムを大気中で酸化する方法、スパッタリング法にて形成されたアルミニウムをプラズマ酸化する方法、スパッタリング法にて形成されたアルミニウムをＩＰＣプラズマで酸化する方法、スパッタリング法にて形成されたアルミニウムを酸素中で自然酸化する方法、スパッタリング法にて形成されたアルミニウムを酸素ラジカルで酸化する方法、スパッタリング法にて形成されたアルミニウムを酸素中で自然酸化させるときに紫外線を照射する方法、アルミニウムを反応性スパッタリング法にて成膜する方法、酸化アルミニウムをスパッタリング法にて成膜する方法を例示することができる。あるいは又、トンネル絶縁膜をＡＬＤ法によって形成することができる。
【００３８】
第１の配線（書込みワード線）あるいは第２の配線（ビット線）は、例えば、アルミニウム、Ａｌ−Ｃｕ等のアルミニウム系合金、銅（Ｃｕ）から成り、例えば、スパッタリング法に例示されるＰＶＤ法や、化学的気相成長法（ＣＶＤ法）、電解メッキ法に代表されるメッキ法にて形成することができる。また、導電体層は、例えば、アルミニウム、Ａｌ−Ｃｕ等のアルミニウム系合金、銅（Ｃｕ）、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ、ＷＮ、ルテニウム（Ｒｕ）から成り、例えば、スパッタリング法に例示されるＰＶＤ法や、ＣＶＤ法、メッキ法にて形成することができる。第２の接続孔は、この導電体層から構成されている。
【００３９】
第１の接続孔は、不純物がドーピングされたポリシリコンや、タングステン、Ｔｉ、Ｐｔ、Ｐｄ、Ｃｕ、ＴｉＷ、ＴｉＮＷ、ＷＳｉ_２、ＭｏＳｉ_２等の高融点金属や金属シリサイドから構成することができ、ＣＶＤ法や、スパッタリング法に例示されるＰＶＤ法に基づき形成することができる。
【００４０】
積層構造のパターニングや選択的な除去は、例えば、反応性イオンエッチング（ＲＩＥ）法やイオンミリング法にて行うことができる。また、場合によっては、所謂リフトオフ法にてパターニングを行うこともできる。
【００４１】
選択用トランジスタは、例えば、周知のＭＩＳ型ＦＥＴやＭＯＳ型ＦＥＴ、バイポーラトランジスタから構成することができる。
【００４２】
各種の層間絶縁層を構成する材料として、酸化シリコン（ＳｉＯ_２）、窒化シリコン（ＳｉＮ）、ＳｉＯＮ、ＳＯＧ、ＮＳＧ、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＦＳＧ、ＳｉＯＣ、ＳｉＣ、有機膜（所謂Ｌｏｗ−ｋ材料）、あるいは、ＬＴＯ、Ａｌ_２Ｏ_３を例示することができる。
【００４３】
本発明の第１の態様に係る不揮発性磁気メモリ装置の製造方法においては、工程（Ｆ）の後に工程（Ｇ）を実行するので、第２の層間絶縁層の表面に凹凸が生成することを確実に防止することができる。また、工程（Ｈ）及び工程（Ｉ）において第２の接続孔を形成するので、トンネル磁気抵抗素子と選択用トランジスタとを電気的に接続する第２の接続孔に高い信頼性を与えることができる。
【００４４】
本発明の第２の態様あるいは第３の態様に係る不揮発性磁気メモリ装置の製造方法においては、工程（Ｆ）の後に工程（Ｈ）を実行するので、第２の層間絶縁層の表面に凹凸が生成することを確実に防止することができる。また、工程（Ｉ）及び工程（Ｊ）において第２の接続孔を形成するので、トンネル磁気抵抗素子と選択用トランジスタとを電気的に接続する第２の接続孔に高い信頼性を与えることができる。
【００４５】
【発明の実施の形態】
以下、図面を参照して、発明の実施の形態（以下、実施の形態と略称する）に基づき本発明を説明する。
【００４６】
（実施の形態１）
実施の形態１は、本発明の不揮発性磁気メモリ装置（以下、ＭＲＡＭと称する）、及び、本発明の第１の態様に係るＭＲＡＭの製造方法に関する。実施の形態１のＴＭＲタイプのＭＲＡＭの模式的な一部断面図を図８に示す。
【００４７】
このＭＲＡＭは、選択用トランジスタＴＲ、第１の層間絶縁層２１、第１の接続孔２３、第１の配線（書込みワード線ＲＷＬ）、第２の層間絶縁層２５、トンネル磁気抵抗素子３０、第３の層間絶縁層２６、第２の配線（ビット線ＢＬ）、及び、第２の接続孔５２を有する。
【００４８】
ここで、ＭＯＳ型ＦＥＴから成る選択用トランジスタＴＲは、シリコン半導体基板から成る半導体基板１０に形成されている。より具体的には、選択用トランジスタＴＲは、素子分離領域１１に囲まれた活性領域内に形成され、ゲート電極１２、ゲート絶縁膜１３、ソース／ドレイン領域１４Ａ，１４Ｂから構成されている。例えばＳｉＯ_２及びＢＰＳＧから成る第１の層間絶縁層２１は、選択用トランジスタＴＲを覆っている。タングステンプラグから成る第１の接続孔２３は、第１の層間絶縁層２１に設けられた第１の開口部２２内に形成されており、選択用トランジスタＴＲの一方のソース／ドレイン領域１４Ｂと接続されている。第１の接続孔２３は、更に、第１の層間絶縁層２１上に形成されたランディングパッド２４と接続されている。第１の配線（書込みワード線ＲＷＬ）は銅（Ｃｕ）から成り、第２の層間絶縁層２５上に形成され、第１の方向（図面の紙面垂直方向）に延びている。ＳｉＯ_２から成る第２の層間絶縁層２５は、第１の層間絶縁層２１及び書込みワード線ＲＷＬを覆っている。尚、選択用トランジスタＴＲの他方のソース／ドレイン領域１４Ａは、コンタクトホール１５を介してセンス線１６に接続されている。
【００４９】
トンネル磁気抵抗素子３０は、第２の層間絶縁層２５上に形成され、下から、第１の強磁性体層、ＡｌＯ_Ｘから成るトンネル絶縁膜３４、Ｎｉ−Ｆｅ合金から成る第２の強磁性体層３５（自由層あるいは記録層とも呼ばれる）の積層構造を有する。第１の強磁性体層は、より具体的には、下から、Ｆｅ−Ｍｎ合金から成る反強磁性体層３２、Ｎｉ−Ｆｅ合金から成る磁化固定層３３の２層構成を有する。この磁化固定層３３は、反強磁性体層３２との交換結合によって、磁化の方向がピニング（ｐｉｎｎｉｎｇ）される。外部印加磁場によって、第２の強磁性体層（記録層）３５の磁化の方向は、磁化固定層３３に対して平行又は反平行に変えられる。反強磁性体層３２と第２の層間絶縁層２５との間には、窒化チタン、タンタル若しくは窒化タンタルから成るバリア層３１が設けられている。尚、参照番号３６は、バリア層３１と同じ材料から成るトップコート膜である。トップコート膜３６は、ビット線ＢＬを構成する原子と第２の強磁性体層（記録層）３５を構成する原子の相互拡散の防止、接触抵抗の低減、及び、第２の強磁性体層（記録層）３５の酸化防止を担っている。
【００５０】
ＳｉＯ_２から成る第３の層間絶縁層２６は、トンネル磁気抵抗素子３０、第２の層間絶縁層２５、並びに、磁化固定層３３、反強磁性体層３２及びバリア層３１の延在部３７を覆っている。また、第２の配線であるビット線ＢＬは、第３の層間絶縁層２５上に形成され、トンネル磁気抵抗素子３０の一端（より具体的には、第２の強磁性体層（記録層）３５）と電気的に接続され、第１の方向と異なる（具体的には直交する）第２の方向（図面の左右方向）に延びている。
【００５１】
Ｔａから成る第２の接続孔５２は、第２の層間絶縁層２５に設けられた第２の開口部５０内に形成され、第１の接続孔２３と接続されている。より具体的には、第２の接続孔５２は、ランディングパッド２４と接している。第２の接続孔５２の頂部はトップコート膜３６上に形成されている。
【００５２】
そして、トンネル磁気抵抗素子の他端の延在部３７（より具体的には、第２の層間絶縁層２５上を延在する磁化固定層３３、反強磁性体層３２及びバリア層３１の延在部）の端面は、第２の接続孔５２と接している。
【００５３】
実施の形態１、あるいは、後述する実施の形態２〜実施の形態６におけるＭＲＡＭの動作、アレイ構成は、従来のＭＲＡＭの動作（書込み動作、読出し動作）、アレイ構成と基本的に同じである。
【００５４】
以下、半導体基板１０等の模式的な一部断面図である図１〜図８を参照して、実施の形態１のＭＲＡＭの製造方法を説明する。
【００５５】
［工程−１００］
先ず、選択用トランジスタＴＲとして機能するＭＯＳ型ＦＥＴをシリコン半導体基板から成る半導体基板１０に形成する。そのために、例えばトレンチ構造を有する素子分離領域１１を公知の方法に基づき形成する。尚、素子分離領域は、ＬＯＣＯＳ構造を有していてもよいし、ＬＯＣＯＳ構造とトレンチ構造の組合せとしてもよい。その後、半導体基板１０の表面を例えばパイロジェニック法により酸化し、ゲート絶縁膜１３を形成する。次いで、不純物がドーピングされたポリシリコン層をＣＶＤ法にて全面に形成した後、ポリシリコン層をパターニングし、ゲート電極１２を形成する。尚、ゲート電極１２をポリシリコン層から構成する代わりに、ポリサイドや金属シリサイドから構成することもできる。次に、半導体基板１０にイオン注入を行い、ＬＤＤ構造（図示せず）を形成する。その後、全面にＣＶＤ法にてＳｉＯ_２層を形成した後、このＳｉＯ_２層をエッチバックすることによって、ゲート電極１２の側面にゲートサイドウオール（図示せず）を形成する。次いで、半導体基板１０にイオン注入を施した後、イオン注入された不純物の活性化アニール処理を行うことによって、ソース／ドレイン領域１４Ａ，１４Ｂを形成する。
【００５６】
［工程−１０５］
次いで、全面にＳｉＯ_２から成る第１の層間絶縁層の下層をＣＶＤ法にて形成した後、化学的／機械的研磨法（ＣＭＰ法）にて第１の層間絶縁層の下層を研磨する。その後、ソース／ドレイン領域１４Ａの上方の第１の層間絶縁層の下層にリソグラフィ技術及びＲＩＥ法に基づき開口部を形成し、次いで、開口部内を含む第１の層間絶縁層の下層上に、不純物がドーピングされたポリシリコン層をＣＶＤ法にて形成する。次いで、第１の層間絶縁層の下層上のポリシリコン層をパターニングすることで、第１の層間絶縁層の下層上にセンス線１６を形成することができる。センス線１６とソース／ドレイン領域１４Ａとは、第１の層間絶縁層の下層に形成されたコンタクトホール１５を介して接続されている。その後、ＢＰＳＧから成る第１の層間絶縁層の上層をＣＶＤ法にて全面に形成する。尚、ＢＰＳＧから成る第１の層間絶縁層の上層の形成後、窒素ガス雰囲気中で例えば９００゜Ｃ×２０分間、第１の層間絶縁層の上層をリフローさせることが好ましい。更には、必要に応じて、例えばＣＭＰ法にて第１の層間絶縁層の上層の頂面を化学的及び機械的に研磨し、第１の層間絶縁層の上層を平坦化したり、レジストエッチバック法によって第１の層間絶縁層の上層を平坦化することが望ましい。尚、第１の層間絶縁層の下層と第１の層間絶縁層の上層を纏めて、以下、単に、第１の層間絶縁層２１と呼ぶ。
【００５７】
［工程−１１０］
その後、ソース／ドレイン領域１４Ｂの上方の第１の層間絶縁層２１に第１の開口部２２をＲＩＥ法にて形成した後、選択用トランジスタＴＲのソース／ドレイン領域１４Ｂに接続された第１の接続孔２３を第１の開口部２２内に形成する。第１の接続孔２３の頂面は第１の層間絶縁層２１の表面と略同じ平面に存在している。例えば、ブランケットタングステンＣＶＤ法にて第１の開口部２２をタングステンプラグで埋め込み、第１の接続孔２３を形成することができる。尚、タングステンにて第１の開口部２２を埋め込む前に、Ｔｉ層及びＴｉＮ層を順に例えばマグネトロンスパッタリング法にて第１の開口部２２内を含む第１の層間絶縁層２１の上に形成することが好ましい。ここで、Ｔｉ層及びＴｉＮ層を形成する理由は、オーミックな低コンタクト抵抗を得ること、ブランケットタングステンＣＶＤ法における半導体基板１０の損傷発生の防止、タングステンの密着性向上のためである。図面においては、Ｔｉ層及びＴｉＮ層の図示は省略している。第１の層間絶縁層２１上のタングステン層、ＴｉＮ層、Ｔｉ層は、ＣＭＰ法にて除去してもよい。また、タングステンの代わりに、不純物がドーピングされたポリシリコンを用いることもできる。
【００５８】
［工程−１１５］
その後、第１の層間絶縁層２１上に、Ｃｕ層をスパッタリング法にて成膜し、このＣｕ層をパターニングすることによって、第１の配線（書込みワード線ＲＷＬ）及びランディングパッド２４を形成する。
【００５９】
尚、第１の配線（書込みワード線ＲＷＬ）及びランディングパッド２４を、所謂ダマシン法にて形成してもよい。即ち、第１の層間絶縁層２１上に絶縁膜を形成し、第１の配線（書込みワード線ＲＷＬ）及びランディングパッド２４を形成すべき絶縁膜の部分に凹部を形成する。その後、厚さ２０ｎｍのＴａ膜、厚さ０．１μｍの銅膜を、それぞれ、スパッタリング法にて成膜した後、銅メッキを行い、凹部をＣｕ層で埋め込み、次いで、絶縁膜上のＣｕ層、銅膜、Ｔａ膜を、例えば、ＣＭＰ法にて除去する。
【００６０】
［工程−１２０］
その後、例えば、第１の配線（書込みワード線ＲＷＬ）上において厚さが５０ｎｍとなるように、全面に、ＣＶＤ法にてＳｉＯ_２から成る第２の層間絶縁層２５を形成する（図１参照）。この状態においては、第２の層間絶縁層２５の表面は十分に平滑である。尚、必要に応じて、例えばＣＭＰ法にて第２の層間絶縁層２５の平坦化処理を行ってもよい。
【００６１】
［工程−１２５］
その後、第２の層間絶縁層２５上に、少なくとも、第１の強磁性体層、トンネル絶縁膜３４及び第２の強磁性体層（記録層）３５から成る積層構造を形成する。
【００６２】
具体的には、バリア層３１、反強磁性体層３２、磁化固定層３３、トンネル絶縁膜３４、第２の強磁性体層（記録層）３５、バリア層３１と同じ材料から成るトップコート膜３６を、順次、ＰＶＤ法で成膜する。こうして、図２に示す構造を得ることができる。トンネル絶縁膜３４は、例えば、ＡｌＯ_Ｘから構成されている。トンネル絶縁膜３４は、膜厚が０．５ｎｍ〜５ｎｍと非常に薄いため、ＡＬＤ法によって形成し、あるいは又、スパッタリング法にてアルミニウム薄膜を成膜した後、アルミニウム薄膜をプラズマ酸化することで形成することが好ましいが、このような形成方法に限定するものではない。
【００６３】
［工程−１３０］
次いで、リソグラフィ技術に基づき、ランディングパッド２４の上方に開口４１が設けられたレジスト層４０をトップコート膜３６上に形成する（図３参照）。その後、第１の接続孔２３の上方に位置する積層構造（バリア層３１からトップコート膜３６までの積層構造）及び第２の層間絶縁層２５の部分にＲＩＥ法にて第２の開口部５０を形成した後、アッシング技術に基づきレジスト層４０を除去する。こうして、図４に示す構造を得ることができる。その後、必要に応じて、第２の開口部５０の底部に露出したランディングパッド２４に対してアルゴンスパッタリング処理を行う。
【００６４】
［工程−１３５］
その後、第２の開口部５０内を含む全面に、Ｔａから成る厚さ５０ｎｍの導電体層５１をスパッタリング法にて形成する（図５参照）。尚、導電体層５１は、例えばＣＶＤ法にて形成することもできる。
【００６５】
［工程−１４０］
次に、リソグラフィ技術及びＲＩＥ法に基づき、導電体層５１、トップコート膜３６、第２の強磁性体層（記録層）３５及びトンネル絶縁膜３４をパターニングする。こうして、第２の開口部５０内に第１の接続孔２３（より具体的には、ランディングパッド２４）に接続された第２の接続孔５２を得ることができる（図６参照）。尚、エッチングの終点がトンネル絶縁膜３４となるように、ＲＩＥ条件を設定する。エッチングガスとして、Ｃｌ_２、ＢＣｌ_３等のハロゲンの混合ガス、又は、ＣＯにＮＨ_３を添加したガス系等を用いることができる。第２の強磁性体層（記録層）３５とトンネル絶縁膜３４のエッチング選択比が１０以上となる条件（第２の強磁性体層３５のエッチング速度／トンネル絶縁膜３４のエッチング速度＝１０／１）とするか、あるいは又、エッチング速度を落として薄いトンネル絶縁膜３４中でエッチングを止めるように、エッチング条件を設定することが重要である。磁化固定層３３が厚さ方向に部分的にエッチングされると、磁化固定層３３の平面形状にばらつきが生じる結果、トンネル磁気抵抗素子３０の特性にばらつきが発生する虞がある。
【００６６】
［工程−１４５］
その後、第１の強磁性体層（磁化固定層３３及び反強磁性体層３２）、更には、バリア層３１をパターニングする。これによって、トンネル絶縁膜３４が第１及び第２の強磁性体層３２，３３，３５で挟まれて成るトンネル磁気抵抗素子３０を得ることができ、併せて、第２の接続孔５２と端面が接した第１の強磁性体層の延在部３７（磁化固定層３３及び反強磁性体層３２の延在部、更には、バリア層３１の延在部）を得ることができる。こうして、図７に示す構造を得ることができる。
【００６７】
［工程−１５０］
次いで、全面に、ＳｉＯ_２から成る厚さ０．３μｍの第３の層間絶縁層２６をプラズマＣＶＤ法にて形成した後、第３の層間絶縁層２６をＣＭＰ法にて平坦化する。
【００６８】
［工程−１５５］
その後、リソグラフィ技術及びエッチング技術に基づき、第３の層間絶縁層２６に開口を設け、この開口内を含む第３の層間絶縁層２６上に、第２の強磁性体層（記録層）３５と電気的に接続され（より具体的には、導電体層５１に接続され）、第１の方向と直交する第２の方向（図面の左右方向）に延びる第２の配線（ビット線ＢＬ）を、スパッタリング法、リソグラフィ技術及びエッチング技術に基づき形成する（図８参照）。尚、この際、周辺回路の配線（図示せず）、ボンディングパッド領域（図示せず）も併せて形成する。
【００６９】
［工程−１６０］
更に、全面にプラズマＣＶＤ法にてシリコン窒素膜（図示せず）を堆積し、ボンディングパッド部（図示せず）をシリコン窒素膜に開口して、ＭＲＡＭの製造工程を完了させる。
【００７０】
実施の形態１においては、［工程−１３０］において、レジスト層４０の除去の際、第２の層間絶縁層２５は積層構造によって覆われているので、第２の層間絶縁層２５の表面に凹凸が生成することは無い。また、必要に応じて、第２の開口部５０の底部に露出したランディングパッド２４に対してアルゴンスパッタリング処理を行ったときにも、第２の層間絶縁層２５の表面に凹凸が生成することは無い。更には、［工程−１３５］及び［工程−１４０］において第２の接続孔５２を設けるので、高い信頼性を有する第２の接続孔５２を得ることができる。
【００７１】
（実施の形態２）
実施の形態２は、実施の形態１のＭＲＡＭの製造方法の変形である。実施の形態２においては、前記［工程−１４０］と同様の工程において、導電体層５１、トップコート膜３６、第２の強磁性体層（記録層）３５及びトンネル絶縁膜３４に加えて、磁化固定層３３をパターニングする。そして、前記［工程−１４５］と同様の工程において、第１の強磁性体層をパターニングするが、具体的には、反強磁性体層３２をパターニングする。これによって、第２の接続孔５２と端面が接した第１の強磁性体層の延在部３７（より具体的には、反強磁性体層３２の延在部）を得ることができる。
【００７２】
以下、半導体基板１０等の模式的な一部断面図である図９〜図１１を参照して、実施の形態２のＭＲＡＭの製造方法を説明する。
【００７３】
［工程−２００］
先ず、実施の形態１の［工程−１００］〜［工程−１３５］までの工程と同様の工程を実行する。
【００７４】
［工程−２０５］
次いで、実施の形態１の［工程−１４０］と同様の工程において、導電体層５１、トップコート膜３６、第２の強磁性体層（記録層）３５及びトンネル絶縁膜３４に加えて、更には、磁化固定層３３をパターニングする。こうして、図９に示す構造を得ることができる。尚、露出した反強磁性体層３２の表面に磁化固定層３３が局所的に存在しないように、磁化固定層３３を若干オーバーエッチングすることが重要である。露出した反強磁性体層３２の表面に磁化固定層３３が局所的に存在すると、トンネル磁気抵抗素子３０の特性にばらつきが発生する虞がある。
【００７５】
［工程−２１０］
その後、実施の形態１の［工程−１４５］と同様の工程において、第１の強磁性体層を構成する反強磁性体層３２、更には、バリア層３１をパターニングする。こうして、第２の接続孔５２と端面が接した第１の強磁性体層の延在部３７（具体的には、反強磁性体層３２、更には、バリア層３１の延在部）を得ることができる（図１０参照）。
【００７６】
［工程−２１５］
次いで、実施の形態１の［工程−１５０］〜［工程−１６０］と同様の工程を実行することで、ＭＲＡＭを完成させる。尚、［工程−１５５］と同様が完了した時点の構造を、図１１に示す。
【００７７】
（実施の形態３）
実施の形態３は、本発明のＭＲＡＭ、及び、本発明の第２の態様に係るＭＲＡＭの製造方法に関する。実施の形態３のＴＭＲタイプのＭＲＡＭの模式的な一部断面図を図１７に示すが、トップコート膜３６、第２の強磁性体層（記録層）３５及びトンネル絶縁膜３４の側面にサイドウオール６０が形成されている点、第２の接続孔５２の頂部が磁化固定層３３上に形成されている点を除き、実質的に、実施の形態１にて説明したＭＲＡＭと同様の構造を有する。
【００７８】
以下、半導体基板１０等の模式的な一部断面図である図１２〜図１７を参照して、実施の形態３のＭＲＡＭの製造方法を説明する。
【００７９】
［工程−３００］
半導体基板１０に選択用トランジスタＴＲを形成する工程、全面に第１の層間絶縁層２１を形成する工程、第１の層間絶縁層２１に第１の開口部２２を設け、この第１の開口部２２内に選択用トランジスタＴＲと接続された第１の接続孔２３を形成する工程、第１の方向に延びる第１の配線（書込みワード線ＲＷＬ）を第１の層間絶縁層２１上に形成する工程、全面に第２の層間絶縁層２５を形成する工程、第２の層間絶縁層２５上に、少なくとも、第１の強磁性体層３２，３３、トンネル絶縁膜３４、第２の強磁性体層（記録層）３５から成る積層構造を形成する工程は、実質的に、実施の形態１の［工程−１００］〜［工程−１２５］と同様とすることができるので、詳細な説明は省略する。
【００８０】
［工程−３０５］
次いで、リソグラフィ技術に基づき、レジスト層（図示せず）をトップコート膜３６上に形成した後、トップコート膜３６、第２の強磁性体層（記録層）３５及びトンネル絶縁膜３４をパターニングし、アッシング技術に基づきレジスト層を除去する。こうして、図１２に示す構造を得ることができる。尚、エッチングの終点がトンネル絶縁膜３４となるように、ＲＩＥ条件を設定する。エッチングガスとして、Ｃｌ_２、ＢＣｌ_３等のハロゲンの混合ガス、又は、ＣＯにＮＨ_３を添加したガス系等を用いることができる。第２の強磁性体層（記録層）３５とトンネル絶縁膜３４のエッチング選択比が１０以上となる条件（第２の強磁性体層３５のエッチング速度／トンネル絶縁膜３４のエッチング速度＝１０／１）とするか、あるいは又、エッチング速度を落として薄いトンネル絶縁膜３４中でエッチングを止めるように、エッチング条件を設定することが重要である。磁化固定層３３が厚さ方向に部分的にエッチングされると、磁化固定層３３の平面形状にばらつきが生じる結果、トンネル磁気抵抗素子３０の特性にばらつきが発生する虞がある。
【００８１】
［工程−３１０］
その後、全面に、例えばＳｉＮ膜を成膜し、このＳｉＮ膜をエッチバックすることによって、トップコート膜３６、第２の強磁性体層（記録層）３５及びトンネル絶縁膜３４の側面にサイドウオール６０を形成する（図１３参照）。サイドウオール６０を形成することで、後の工程において、導電体層５１を形成したとき、各層が導電体層５１によって短絡することを確実に防止することができる。
【００８２】
［工程−３１５］
次に、第１の接続孔２３の上方（より具体的には、ランディングパッド２４の上方）に位置する第１の強磁性体層（磁化固定層３３及び反強磁性体層３２）並びに第２の層間絶縁層２５の部分に第２の開口部５０を形成する。具体的には、リソグラフィ技術に基づき、ランディングパッド２４の上方に開口が設けられたレジスト層（図示せず）を全面に形成する。その後、第１の接続孔２３の上方に位置する第１の強磁性体層（磁化固定層３３及び反強磁性体層３２）、バリア層３１、並びに、第２の層間絶縁層２５の部分にＲＩＥ法にて第２の開口部５０を形成した後、アッシング技術に基づきレジスト層を除去する。こうして、図１４に示す構造を得ることができる。その後、必要に応じて、第２の開口部５０の底部に露出したランディングパッド２４に対してアルゴンスパッタリング処理を行う。
【００８３】
［工程−３２０］
その後、第２の開口部５０内を含む全面に（より具体的には、第２の開口部５０内を含む磁化固定層３３上に）、Ｔａから成る厚さ５０ｎｍの導電体層５１をスパッタリング法にて形成する。尚、導電体層５１は、例えばＣＶＤ法にて形成することもできる。
【００８４】
［工程−３２５］
次に、リソグラフィ技術及びエッチング技術に基づき、導電体層５１をパターニングする。こうして、第２の開口部５０内に、第１の接続孔２３に接続された（より具体的には、ランディングパッド２４と接する）第２の接続孔５２を形成することができる（図１５参照）。
【００８５】
［工程−３３０］
その後、第１の強磁性体層（磁化固定層３３及び反強磁性体層３２）、更には、バリア層３１をパターニングする。これによって、トンネル絶縁膜３４が第１及び第２の強磁性体層３２，３３，３５で挟まれて成るトンネル磁気抵抗素子３０を得ることができ、併せて、第２の接続孔５２と端面が接した第１の強磁性体層の延在部３７（磁化固定層３３及び反強磁性体層３２の延在部、更には、バリア層３１の延在部）を得ることができる。こうして、図１６に示す構造を得ることができる。
【００８６】
［工程−３３５］
その後、全面に第３の層間絶縁層２６を形成する工程、第３の層間絶縁層２６上に第２の強磁性体層（記録層）３５と電気的に接続され、第１の方向と異なる第２の方向に延びる第２の配線（ビット線ＢＬ）を形成する工程を実行する。具体的には、実施の形態１の［工程−１５０］〜［工程−１６０］と同様の工程を実行すればよい。尚、［工程−１５５］と同様が完了した時点の構造を、図１７に示す。
【００８７】
実施の形態３においても、［工程−３１５］において、レジスト層の除去の際、第２の層間絶縁層２５は積層構造によって覆われているので、第２の層間絶縁層２５の表面に凹凸が生成することは無い。また、必要に応じて、第２の開口部５０の底部に露出したランディングパッド２４に対してアルゴンスパッタリング処理を行ったときにも、第２の層間絶縁層２５の表面に凹凸が生成することは無い。更には、［工程−３２０］及び［工程−３２５］において第２の接続孔５２を設けるので、高い信頼性を有する第２の接続孔５２を得ることができる。
【００８８】
（実施の形態４）
実施の形態４は、実施の形態３のＭＲＡＭの製造方法の変形である。
【００８９】
実施の形態４においては、前記［工程−３０５］と同様の工程において、トップコート膜３６、第２の強磁性体層（記録層）３５及びトンネル絶縁膜３４に加えて、磁化固定層３３をパターニングする。そして、前記［工程−３１５］と同様の工程において、第１の接続孔２３の上方に位置する反強磁性体層３２及び第２の層間絶縁層２５の部分に第２の開口部５０を形成する。更には、前記［工程−３２０］と同様の工程においては、第２の開口部５０内を含む反強磁性体層３２上に導電体層５１を形成し、前記［工程−３２５］と同様の工程において、第１の強磁性体層をパターニングするが、具体的には、反強磁性体層３２をパターニングする。これによって、第２の接続孔５２と端面が接した第１の強磁性体層の延在部３７（より具体的には、反強磁性体層３２の延在部）を得ることができる。尚、第２の接続孔５２の頂部が反強磁性体層３２上に形成されている点が、実施の形態３にて説明したＭＲＡＭと異なっている。
【００９０】
以下、半導体基板１０等の模式的な一部断面図である図１８〜図２３を参照して、実施の形態４のＭＲＡＭの製造方法を説明する。
【００９１】
［工程−４００］
先ず、実施の形態３の［工程−３００］と同様の工程を実行する。
【００９２】
［工程−４０５］
次いで、実施の形態３の［工程−３０５］と同様の工程において、トップコート膜３６、第２の強磁性体層（記録層）３５及びトンネル絶縁膜３４に加えて、磁化固定層３３をパターニングする。こうして、図１８に示す構造を得ることができる。尚、露出した反強磁性体層３２の表面に磁化固定層３３が局所的に存在しないように、磁化固定層３３を若干オーバーエッチングすることが重要である。露出した反強磁性体層３２の表面に磁化固定層３３が局所的に存在すると、トンネル磁気抵抗素子３０の特性にばらつきが発生する虞がある。
【００９３】
［工程−４１０］
その後、実施の形態３の［工程−３１０］と同様の工程において、トップコート膜３６、第２の強磁性体層（記録層）３５、トンネル絶縁膜３４及び磁化固定層３３の側面にサイドウオール６０を形成する（図１９参照）。
【００９４】
［工程−４１５］
次に、第１の接続孔２３の上方（より具体的には、ランディングパッド２４の上方）に位置する第１の強磁性体層（より具体的には、反強磁性体層３２）並びに第２の層間絶縁層２５の部分に第２の開口部５０を形成する。具体的には、リソグラフィ技術に基づき、ランディングパッド２４の上方に開口が設けられたレジスト層（図示せず）を全面に形成する。その後、第１の接続孔２３の上方に位置する第１の強磁性体層（具体的には、反強磁性体層３２）、バリア層３１及び第２の層間絶縁層２５の部分にＲＩＥ法にて第２の開口部５０を形成した後、アッシング技術に基づきレジスト層を除去する。こうして、図２０に示す構造を得ることができる。その後、必要に応じて、第２の開口部５０の底部に露出したランディングパッド２４に対してアルゴンスパッタリング処理を行う。
【００９５】
［工程−４２０］
その後、第２の開口部５０内を含む全面に（より具体的には、第２の開口部５０内を含む反強磁性体層３２上に）、Ｔａから成る厚さ５０ｎｍの導電体層５１をスパッタリング法にて形成する。尚、導電体層５１は、例えばＣＶＤ法にて形成することもできる。
【００９６】
［工程−４２５］
次に、リソグラフィ技術及びエッチング技術に基づき、導電体層５１をパターニングする。こうして、第２の開口部５０内に、第１の接続孔２３に接続された（より具体的には、ランディングパッド２４と接する）第２の接続孔５２を形成することができる（図２１参照）。
【００９７】
［工程−４３０］
その後、第１の強磁性体層（具体的には、反強磁性体層３２）、更には、バリア層３１をパターニングする。これによって、トンネル絶縁膜３４が第１及び第２の強磁性体層３２，３３，３５で挟まれて成るトンネル磁気抵抗素子３０を得ることができ、併せて、第２の接続孔５２と端面が接した第１の強磁性体層の延在部３７（具体的には、反強磁性体層３２の延在部、更には、バリア層３１の延在部）を得ることができる。こうして、図２２に示す構造を得ることができる。
【００９８】
［工程−４３５］
その後、全面に第３の層間絶縁層２６を形成する工程、第３の層間絶縁層２６上に第２の強磁性体層（記録層）３５と電気的に接続され、第１の方向と異なる第２の方向に延びる第２の配線（ビット線ＢＬ）を形成する工程を実行する。具体的には、実施の形態１の［工程−１５０］〜［工程−１６０］と同様の工程を実行すればよい。尚、［工程−１５５］と同様が完了した時点の構造を、図２３に示す。
【００９９】
（実施の形態５）
実施の形態５も、実施の形態３のＭＲＡＭの製造方法の変形であり、本発明の第３の態様に係るＭＲＡＭの製造方法に関する。
【０１００】
実施の形態５のＴＭＲタイプのＭＲＡＭの模式的な一部断面図を図２８に示すが、トップコート膜３６、第２の強磁性体層（記録層）３５、トンネル絶縁膜３４、磁化固定層３３、反強磁性体層３２及びバリア層３１の側面にサイドウオール６０が形成されている点、第２の接続孔５２の頂部が磁化固定層３３上に形成されている点を除き、実質的に、実施の形態１にて説明したＭＲＡＭと同様の構造を有する。
【０１０１】
実施の形態５においては、前記［工程−３０５］と同様の工程に引き続き、第１の強磁性体層をパターニングし、以て、トンネル絶縁膜３４が第１及び第２の強磁性体層３２，３３，３５で挟まれて成るトンネル磁気抵抗素子３０を得、且つ、第１の強磁性体層の延在部３７を得る工程を含む。また、前記［工程−３１５］と同様の工程においては、第１の接続孔２３の上方に位置する第１の強磁性体層の延在部３７及び第２の層間絶縁層２５の部分に第２の開口部５０を形成し、前記［工程−３２５］と同様の工程に引き続き、前記［工程−３３０］と同様の工程を省略して、［工程−３３５］と同様の工程以降の工程を実行する。実施の形態５のＭＲＡＭの製造方法にあっては、第２の接続孔５２と端面が接した第１の強磁性体層の延在部３７（より具体的には、磁化固定層３３及び反強磁性体層３２の延在部）を得ることができる。
【０１０２】
以下、半導体基板１０等の模式的な一部断面図である図２４〜図２８を参照して、実施の形態５のＭＲＡＭの製造方法を説明する。
【０１０３】
［工程−５００］
先ず、実施の形態３の［工程−３００］と同様の工程を実行する。
【０１０４】
［工程−５０５］
次いで、実施の形態３の［工程−３０５］と同様の工程を実行する。
【０１０５】
［工程−５１０］
その後、リソグラフィ技術及びＲＩＥ法に基づき、第１の強磁性体層をパターニングし、以て、トンネル絶縁膜３４が第１及び第２の強磁性体層３２，３３，３５で挟まれて成るトンネル磁気抵抗素子３０を得る。同時に、第１の強磁性体層の延在部３７（具体的には、磁化固定層３３、反強磁性体層３２及びバリア層３１の延在部）を得る。こうして、図２４に示す構造を得ることができる。
【０１０６】
［工程−５１５］
次に、実施の形態３の［工程−３１０］と同様の工程を実行することで、トップコート膜３６、第２の強磁性体層（記録層）３５、トンネル絶縁膜３４、磁化固定層３３、反強磁性体層３２及びバリア層３１の側面にサイドウオール６０を形成する（図２５参照）。
【０１０７】
［工程−５２０］
その後、第１の接続孔２３の上方（より具体的には、ランディングパッド２４の上方）に位置する第１の強磁性体層（より具体的には、磁化固定層３３及び反強磁性体層３２）並びに第２の層間絶縁層２５の部分に第２の開口部５０を形成する。具体的には、リソグラフィ技術に基づき、ランディングパッド２４の上方に開口が設けられたレジスト層（図示せず）を全面に形成する。その後、第１の接続孔２３の上方に位置する第１の強磁性体層（磁化固定層３３及び反強磁性体層３２）、バリア層３１並びに第２の層間絶縁層２５の部分にＲＩＥ法にて第２の開口部５０を形成した後、アッシング技術に基づきレジスト層を除去する。こうして、図２６に示す構造を得ることができる。その後、必要に応じて、第２の開口部５０の底部に露出したランディングパッド２４に対してアルゴンスパッタリング処理を行う。
【０１０８】
［工程−５２５］
その後、第２の開口部５０内を含む全面に（より具体的には、第２の開口部５０内を含む磁化固定層３３上に）、Ｔａから成る厚さ５０ｎｍの導電体層５１をスパッタリング法にて形成する。尚、導電体層５１は、例えばＣＶＤ法にて形成することもできる。
【０１０９】
［工程−５３０］
次に、リソグラフィ技術及びエッチング技術に基づき、導電体層５１をパターニングする。こうして、第２の開口部５０内に、第１の接続孔２３に接続された（より具体的には、ランディングパッド２４と接する）第２の接続孔５２を形成することができる（図２７参照）。
【０１１０】
［工程−５３５］
その後、全面に第３の層間絶縁層２６を形成する工程、第３の層間絶縁層２６上に第２の強磁性体層（記録層）３５と電気的に接続され、第１の方向と異なる第２の方向に延びる第２の配線（ビット線ＢＬ）を形成する工程を実行する。具体的には、実施の形態１の［工程−１５０］〜［工程−１６０］と同様の工程を実行すればよい。尚、［工程−１５５］と同様が完了した時点の構造を、図２８に示す。
【０１１１】
実施の形態５においても、［工程−５２０］において第２の開口部５０を形成する際、第２の層間絶縁層２５は第１の強磁性体層によって覆われているので、第２の層間絶縁層２５の表面に凹凸が生成することは無い。また、必要に応じて、第２の開口部５０の底部に露出したランディングパッド２４に対してアルゴンスパッタリング処理を行ったときにも、第２の層間絶縁層２５の表面に凹凸が生成することは無い。更には、［工程−５２５］及び［工程−５３０］において第２の接続孔５２を設けるので、高い信頼性を有する第２の接続孔５２を得ることができる。
【０１１２】
（実施の形態６）
実施の形態６は、実施の形態５のＭＲＡＭの製造方法の変形である。
【０１１３】
実施の形態６においては、前記［工程−５０５］と同様の工程において、トップコート膜３６、第２の強磁性体層（記録層）３５及びトンネル絶縁膜３４に加えて、磁化固定層３３をパターニングする。そして、前記［工程−５２０］と同様の工程において、第１の接続孔２３の上方に位置する反強磁性体層３２及び第２の層間絶縁層２５の部分に第２の開口部５０を形成する。更には、前記［工程−５２５］と同様の工程においては、第２の開口部５０内を含む反強磁性体層３２上に導電体層５１を形成する。実施の形態６のＭＲＡＭの製造方法にあっては、第２の接続孔５２と端面が接した第１の強磁性体層の延在部３７（より具体的には、反強磁性体層３２の延在部）を得ることができる。尚、第２の接続孔５２の頂部が反強磁性体層３２上に形成されている点が、実施の形態５にて説明したＭＲＡＭと異なっている。
【０１１４】
以下、半導体基板１０等の模式的な一部断面図である図２９〜図３３を参照して、実施の形態６のＭＲＡＭの製造方法を説明する。
【０１１５】
［工程−６００］
先ず、実施の形態３の［工程−３００］と同様の工程を実行する。
【０１１６】
［工程−６０５］
次いで、実施の形態３の［工程−３０５］と同様の工程において、トップコート膜３６、第２の強磁性体層（記録層）３５及びトンネル絶縁膜３４に加えて、磁化固定層３３をパターニングする。尚、露出した反強磁性体層３２の表面に磁化固定層３３が局所的に存在しないように、磁化固定層３３を若干オーバーエッチングすることが重要である。露出した反強磁性体層３２の表面に磁化固定層３３が局所的に存在すると、トンネル磁気抵抗素子３０の特性にばらつきが発生する虞がある。
【０１１７】
［工程−６１０］
その後、リソグラフィ技術及びＲＩＥ法に基づき、第１の強磁性体層（より具体的には、磁化固定層３３）をパターニングし、以て、トンネル絶縁膜３４が第１及び第２の強磁性体層３２，３３，３５で挟まれて成るトンネル磁気抵抗素子３０を得る。同時に、第１の強磁性体層の延在部３７（具体的には、反強磁性体層３２及びバリア層３１の延在部）を得る。こうして、図２９に示す構造を得ることができる。
【０１１８】
［工程−６１５］
次に、実施の形態３の［工程−３１０］と同様の工程を実行することで、トップコート膜３６、第２の強磁性体層（記録層）３５、トンネル絶縁膜３４、磁化固定層３３、反強磁性体層３２及びバリア層３１の側面にサイドウオール６０を形成する（図３０参照）。
【０１１９】
［工程−６２０］
その後、第１の接続孔２３の上方（より具体的には、ランディングパッド２４の上方）に位置する第１の強磁性体層（より具体的には、反強磁性体層３２）並びに第２の層間絶縁層２５の部分に第２の開口部５０を形成する。具体的には、リソグラフィ技術に基づき、ランディングパッド２４の上方に開口が設けられたレジスト層（図示せず）を全面に形成する。その後、第１の接続孔２３の上方に位置する第１の強磁性体層（具体的には、反強磁性体層３２）、バリア層３１並びに第２の層間絶縁層２５の部分にＲＩＥ法にて第２の開口部５０を形成した後、アッシング技術に基づきレジスト層を除去する。こうして、図３１に示す構造を得ることができる。その後、必要に応じて、第２の開口部５０の底部に露出したランディングパッド２４に対してアルゴンスパッタリング処理を行う。
【０１２０】
［工程−６２５］
その後、第２の開口部５０内を含む全面に（より具体的には、第２の開口部５０内を含む反強磁性体層３２上に）、Ｔａから成る厚さ５０ｎｍの導電体層５１をスパッタリング法にて形成する。尚、導電体層５１は、例えばＣＶＤ法にて形成することもできる。
【０１２１】
［工程−６３０］
次に、リソグラフィ技術及びエッチング技術に基づき、導電体層５１をパターニングする。こうして、第２の開口部５０内に、第１の接続孔２３に接続された（より具体的には、ランディングパッド２４と接する）第２の接続孔５２を形成することができる（図３２参照）。
【０１２２】
［工程−６３５］
その後、全面に第３の層間絶縁層２６を形成する工程、第３の層間絶縁層２６上に第２の強磁性体層（記録層）３５と電気的に接続され、第１の方向と異なる第２の方向に延びる第２の配線（ビット線ＢＬ）を形成する工程を実行する。具体的には、実施の形態１の［工程−１５０］〜［工程−１６０］と同様の工程を実行すればよい。尚、［工程−１５５］と同様が完了した時点の構造を、図３３に示す。
【０１２３】
以上、本発明を、発明の実施の形態に基づき説明したが、本発明はこれらに限定されるものではない。発明の実施の形態にて説明した各層を構成する材料、各層を形成する方法、ＭＲＡＭの構造等は例示であり、適宜変更することができる。
【０１２４】
トンネル絶縁膜３４が第１及び第２の強磁性体層３２，３３，３５で挟まれて成るトンネル磁気抵抗素子３０を形成する際、トンネル磁気抵抗素子３０の平面形状を、対向する２辺が第１の方向と平行な矩形としてもよいし、対向する２辺が第１の方向と平行な菱形や平行四辺形としてもよい。後者の場合、残りの対向する２辺が第２の方向と平行ではなくなり、第２の強磁性体層（記録層）３５の磁化方向の反転を高速化することができる。
【０１２５】
【発明の効果】
本発明においては、トンネル磁気抵抗素子３０の下地に相当する第２の層間絶縁層の表面は、積層構造を形成した後、実質的に何の処理も施されないが故に、第２の層間絶縁層の表面を非常に平坦な状態に保持することができる。また、トンネル磁気抵抗素子３０の引き出し配線に相当する反強磁性体層３２の延在部、あるいは、反強磁性体層３２と磁化固定層３３との延在部の端面と、第２の接続孔の側壁とが接触した構造を有するが故に、第２の開口部におけるカバレッジ部の段切れといった問題が発生することもなく、安定した低抵抗の第２の接続孔を得ることができる。以上の結果として、トンネル磁気抵抗素子の特性におけるばらつきを抑制することができるし、高い信頼性及び特性安定性を有する不揮発性磁気メモリ装置を製造することができる。
【図面の簡単な説明】
【図１】図１は、発明の実施の形態１のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図２】図２は、図１に引き続き、発明の実施の形態１のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図３】図３は、図２に引き続き、発明の実施の形態１のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図４】図４は、図３に引き続き、発明の実施の形態１のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図５】図５は、図４に引き続き、発明の実施の形態１のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図６】図６は、図５に引き続き、発明の実施の形態１のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図７】図７は、図６に引き続き、発明の実施の形態１のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図８】図８は、図７に引き続き、発明の実施の形態１のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図９】図９は、発明の実施の形態２のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図１０】図１０は、図９に引き続き、発明の実施の形態２のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図１１】図１１は、図１０に引き続き、発明の実施の形態２のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図１２】図１２は、発明の実施の形態３のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図１３】図１３は、図１２に引き続き、発明の実施の形態３のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図１４】図１４は、図１３に引き続き、発明の実施の形態３のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図１５】図１５は、図１４に引き続き、発明の実施の形態３のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図１６】図１６は、図１５に引き続き、発明の実施の形態３のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図１７】図１７は、図１６に引き続き、発明の実施の形態３のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図１８】図１８は、発明の実施の形態４のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図１９】図１９は、図１８に引き続き、発明の実施の形態４のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図２０】図２０は、図１９に引き続き、発明の実施の形態４のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図２１】図２１は、図２０に引き続き、発明の実施の形態４のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図２２】図２２は、図２１に引き続き、発明の実施の形態４のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図２３】図２３は、図２２に引き続き、発明の実施の形態４のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図２４】図２４は、発明の実施の形態５のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図２５】図２５は、図２４に引き続き、発明の実施の形態５のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図２６】図２６は、図２５に引き続き、発明の実施の形態５のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図２７】図２７は、図２６に引き続き、発明の実施の形態５のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図２８】図２８は、図２７に引き続き、発明の実施の形態５のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図２９】図２９は、発明の実施の形態６のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図３０】図３０は、図２９に引き続き、発明の実施の形態６のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図３１】図３１は、図３０に引き続き、発明の実施の形態６のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図３２】図３２は、図３１に引き続き、発明の実施の形態６のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図３３】図３３は、図３２に引き続き、発明の実施の形態６のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図３４】図３４の（Ａ）及び（Ｂ）は、従来のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図３５】図３５は、図３４（Ｂ）に引き続き、従来のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図３６】図３６は、図３５に引き続き、従来のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図３７】図３７は、図３６に引き続き、従来のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図３８】図３８は、図３７に引き続き、従来のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図３９】図３９は、図３８に引き続き、従来のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図４０】図４０は、図３９に引き続き、従来のＭＲＡＭタイプの不揮発性磁気メモリ装置の製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【符号の説明】
ＴＲ・・・選択用トランジスタ、ＲＷＬ・・・第１の配線（書込みワード線）、ＢＬ・・・第２の配線（ビット線）、１０・・・半導体基板、１１・・・素子分離領域、１２・・・ゲート電極、１３・・・ゲート絶縁膜、１４Ａ，１４Ｂ・・・ソース／ドレイン領域、１５・・・コンタクトホール、１６・・・センス線、２１・・・第１の層間絶縁層、２２・・・第１の開口部、２３・・・第１の接続孔、２４・・・ランディングパッド、２５・・・第２の層間絶縁層、２６・・・第３の層間絶縁層、３０・・・トンネル磁気抵抗素子、３１・・・バリア層、３２・・・反強磁性体層、３３・・・磁化固定層、３４・・・トンネル絶縁膜、３５・・・第２の強磁性体層（記録層）、３６・・・トップコート膜、３７・・・延在部、４０・・・レジスト層、４１・・・開口、５０・・・第２の開口部、５１・・・導電材料層、５２・・・第２の接続孔、６０・・・・・・サイドウオール

Claims (4)

1. （ａ）半導体基板に形成された選択用トランジスタ、
   （ｂ）選択用トランジスタを覆う第１の層間絶縁層、
   （ｃ）第１の層間絶縁層に設けられた第１の開口部内に形成され、選択用トランジスタと接続された第１の接続孔、
   （ｄ）第１の層間絶縁層上に形成され、第１の方向に延びる第１の配線、
   （ｅ）第１の層間絶縁層及び第１の配線を覆う第２の層間絶縁層、
   （ｆ）第２の層間絶縁層上に形成され、トンネル絶縁膜が強磁性体層で挟まれて成るトンネル磁気抵抗素子、
   （ｇ）トンネル磁気抵抗素子及び第２の層間絶縁層を覆う第３の層間絶縁層、（ｈ）第３の層間絶縁層上に形成され、トンネル磁気抵抗素子の一端と電気的に接続され、第１の方向と異なる第２の方向に延びる第２の配線、及び、
   （ｉ）第２の層間絶縁層に設けられた第２の開口部内に形成され、第１の接続孔と接続された第２の接続孔、
   を有する不揮発性磁気メモリ装置であって、
   トンネル磁気抵抗素子の他端の延在部の端面が第２の接続孔と接していることを特徴とする不揮発性磁気メモリ装置。
2. （Ａ）半導体基板に選択用トランジスタを形成する工程と、
   （Ｂ）全面に第１の層間絶縁層を形成する工程と、
   （Ｃ）第１の層間絶縁層に第１の開口部を設け、該第１の開口部内に、選択用トランジスタと接続された第１の接続孔を形成する工程と、
   （Ｄ）第１の方向に延びる第１の配線を、第１の層間絶縁層上に形成する工程と、
   （Ｅ）全面に第２の層間絶縁層を形成する工程と、
   （Ｆ）第２の層間絶縁層上に、少なくとも、第１の強磁性体層、トンネル絶縁膜、第２の強磁性体層から成る積層構造を形成する工程と、
   （Ｇ）第１の接続孔の上方に位置する積層構造及び第２の層間絶縁層の部分に第２の開口部を形成する工程と、
   （Ｈ）第２の開口部内を含む全面に導電体層を形成する工程と、
   （Ｉ）導電体層、第２の強磁性体層及びトンネル絶縁膜をパターニングし、以て、第２の開口部内に第１の接続孔に接続された第２の接続孔を得る工程と、
   （Ｊ）第１の強磁性体層をパターニングし、以て、トンネル絶縁膜が第１及び第２の強磁性体層で挟まれて成るトンネル磁気抵抗素子を得、併せて、第２の接続孔と端面が接した第１の強磁性体層の延在部を得る工程と、
   （Ｋ）全面に第３の層間絶縁層を形成する工程と、
   （Ｌ）第３の層間絶縁層上に、第２の強磁性体層と電気的に接続され、第１の方向と異なる第２の方向に延びる第２の配線を形成する工程、
   から成ることを特徴とする不揮発性磁気メモリ装置の製造方法。
3. （Ａ）半導体基板に選択用トランジスタを形成する工程と、
   （Ｂ）全面に第１の層間絶縁層を形成する工程と、
   （Ｃ）第１の層間絶縁層に第１の開口部を設け、該第１の開口部内に、選択用トランジスタと接続された第１の接続孔を形成する工程と、
   （Ｄ）第１の方向に延びる第１の配線を、第１の層間絶縁層上に形成する工程と、
   （Ｅ）全面に第２の層間絶縁層を形成する工程と、
   （Ｆ）第２の層間絶縁層上に、少なくとも、第１の強磁性体層、トンネル絶縁膜、第２の強磁性体層から成る積層構造を形成する工程と、
   （Ｇ）第２の強磁性体層及びトンネル絶縁膜をパターニングする工程と、
   （Ｈ）第１の接続孔の上方に位置する第１の強磁性体層及び第２の層間絶縁層の部分に第２の開口部を形成する工程と、
   （Ｉ）第２の開口部内を含む全面に導電体層を形成する工程と、
   （Ｊ）導電体層をパターニングし、以て、第２の開口部内に第１の接続孔に接続された第２の接続孔を形成する工程と、
   （Ｋ）第１の強磁性体層をパターニングし、以て、トンネル絶縁膜が第１及び第２の強磁性体層で挟まれて成るトンネル磁気抵抗素子を得る工程と、
   （Ｌ）全面に第３の層間絶縁層を形成する工程と、
   （Ｍ）第３の層間絶縁層上に、第２の強磁性体層と電気的に接続され、第１の方向と異なる第２の方向に延びる第２の配線を形成する工程、
   から成ることを特徴とする不揮発性磁気メモリ装置の製造方法。
4. 前記工程（Ｇ）に引き続き、第１の強磁性体層をパターニングし、以て、トンネル絶縁膜が第１及び第２の強磁性体層で挟まれて成るトンネル磁気抵抗素子を得、且つ、第１の強磁性体層の延在部を得る工程を含み、
   前記工程（Ｈ）においては、第１の接続孔の上方に位置する第１の強磁性体層の延在部及び第２の層間絶縁層の部分に第２の開口部を形成し、
   前記工程（Ｊ）に引き続き、前記工程（Ｋ）を省略して、工程（Ｌ）を実行することを特徴とする請求項３に記載の不揮発性磁気メモリ装置の製造方法。

Images