JP2017157874A - 磁気抵抗素子の製造方法、及び磁気抵抗素子 - Google Patents

磁気抵抗素子の製造方法、及び磁気抵抗素子 Download PDF

Info

Publication number
JP2017157874A
JP2017157874A JP2017119375A JP2017119375A JP2017157874A JP 2017157874 A JP2017157874 A JP 2017157874A JP 2017119375 A JP2017119375 A JP 2017119375A JP 2017119375 A JP2017119375 A JP 2017119375A JP 2017157874 A JP2017157874 A JP 2017157874A
Authority
JP
Japan
Prior art keywords
layer
magnetic layer
insulating layer
insulating
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017119375A
Other languages
English (en)
Other versions
JP6616803B2 (ja
Inventor
真 佐竹
Makoto Satake
真 佐竹
純 早川
Jun Hayakawa
純 早川
勉 手束
Tsutomu Tetsuka
勉 手束
剛 島田
Takeshi Shimada
剛 島田
直広 山本
Naohiro Yamamoto
直広 山本
篤 吉田
Atsushi Yoshida
篤 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2017119375A priority Critical patent/JP6616803B2/ja
Publication of JP2017157874A publication Critical patent/JP2017157874A/ja
Application granted granted Critical
Publication of JP6616803B2 publication Critical patent/JP6616803B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】フリー層に対する絶縁層選択比の高い磁気抵抗素子の製造方法を提供する。
【解決手段】磁気抵抗素子の製造方法において、フリー層206と、第一の磁性層の下方に配置された固定層204と、フリー層206と固定層204の間に配置され絶縁層である障壁層204とが形成された基板201を準備する工程(左図、中図)と、フリー層206をプラズマエッチングにより加工する工程(右図)と、を有し、障壁層を構成する絶縁層702はTa元素又はTi元素を含有する。
【選択図】図7

Description

本発明は、磁気抵抗素子の製造方法に関する。
近年、電子機器で使用されるメモリには低消費電力と高速動作であることにあることに加え、不揮発であることが望まれている。現在使われているメモリとしては電荷の蓄積を利用したDRAM(Dynamic Random Access Memory)とフラッシュメモリ等が挙げられる。DRAMはコンピューターのメインメモリとして使用されているが、電源を切ると記憶を失う揮発性メモリである。また、動作中もデータを保持するため一定時間置きに再書き込みが必要であり消費電力が大きくなる。一方、フラッシュメモリは不揮発性メモリであるが、情報の書き込み時間がμ秒オーダと遅い。これらの欠点なく、低消費電力かつ高速に動作する不揮発性メモリとして磁気抵抗メモリ(MRAM:Magnetroresistive Random Access Memory)の適応が期待されている。
図1に磁気抵抗メモリの基本構造を示す。磁気抵抗メモリはビット線101とワード線102の間に設置された磁気抵抗素子103と各抵抗素子を選択するためのトランジスタ104からなる。磁気抵抗素子103は外部磁場やスピン注入により磁化の向きが反転可能な磁性層であるフリー層105と磁化の向きが固定されたままの磁性膜である固定層106に絶縁層107が挟まれた構造をしており、図1(a)に示すようにフリー層105と固定層106の磁化の向き(図中の矢印)が平行のときは磁気抵抗素子103の電気抵抗が低く、図1(b)に示すようにフリー層105と固定層106の磁化の向きが反平行のときは磁気抵抗素子103の電気抵抗が高くなる。この磁気抵抗素子103の電気抵抗差を1・0信号に対応させたメモリが磁気抵抗メモリであり、心臓部である磁気抵抗素子の製造が重要である。そのため磁化の向きが平行な場合の電気抵抗をR、磁化の向きが反平行な場合をRapとした際に下記の式で表記されるMR比(Magnetroresistance Ratio)が高い素子の開発がおこなわれている。
Figure 2017157874
尚、図1では、フリー層105と固定層106の磁化の向きが膜面に対して水平方向に向いているが、膜面に対して垂直方向に向いている場合もある。このMR比を高くするために磁気抵抗素子の膜構造や製造法の開発が進んでおり、非特許文献1には604%のMR比を達成した結果が示されている。また、磁気抵抗メモリ以外にも、この磁気抵抗素子を使用した磁気ヘッドや磁気センサー等の開発も急速に進んでいる。磁気抵抗素子の製造ではフリー層や固定層で使用されるFe・Co・Ni等の元素を含む磁性材料やMgO(酸化マグネシウム)やAlO(酸化アルミニウム)等からなる絶縁層をドライエッチングにより微細加工する技術が必要である。ドライエッチングの方法としては、イオンビームエッチングを用いる方法とプラズマエッチングを用いる方法があるが、特にプラズマエッチングは半導体デバイスの製造で広く用いられており、大口径基板を均一に加工できることから量産性に優れている。また、化学反応を利用することで各種ハードマスク材料に対する選択比を向上できることも特徴である。
プラズマエッチングは、減圧された処理室に処理用のガスを導入し、平板アンテナやコイル状アンテナ等を介して、処理室にソース電源より高周波電力(以下、ソース電力と記載する)を投入することで該ガスをプラズマ化し、これにより発生したイオンやラジカルを基板に照射することにより進行する。プラズマ源には、プラズマを発生させる方式の違いにより、有磁場マイクロ波タイプ、誘導結合(ICP:Inductively Coupled Plasma)タイプ、容量結合(CCP:Capacitively Coupled Plasma)タイプ等、様々な方式が存在している。また、プラズマ中のイオンを積極的にウェハに引き込むため、ウェハを設置したステージにも高周波電力(以下、ウェハバイアス電力と記載する)を印加する場合もある。プラズマエッチングを用いた磁性膜加工法としてはArガスをプラズマ化した方法(非特許文献1)やCOとNHの混合ガスをプラズマ化した方法(特許文献1)やCHOHガス(特許文献2)をプラズマ化した方法が検討されている。
プラズマエッチングを用いた磁気抵抗素子の加工法の一例を図2に示す。図2において、符号201はSi基板を、符号202は電極膜を、符号203は固定層の結晶性の制御や固定層の磁化を安定させるための下地層を、符号204は固定層を、符号205は絶縁層を、符号206はフリー層を、符号207はフリー層を保護するためのキャップ層を、符号208はハードマスクを、符号209はレジストマスクを示す。図2には記載していないが、Si基板201と電極膜202の間に各抵抗素子を選択するためのトランジスタや各素子を結合するための配線が形成される。また、下地層203やキャップ層207が存在しない場合もある。磁気抵抗素子の加工法の1つに図2の左図に示したとおり各層を形成した後、ハードマスク層208とキャップ層207を加工し(図2〔1〕)、その後フリー層206のみ加工する(図2〔2〕)方法がある。この方法において図2[2]の工程でフリー層206のみを加工するのが特に重要である。非特許文献2には、Arプラズマを用いフリー層206のみを加工した結果が報告されている。
特許第02677321号公報 特許第04111274号公報
S. Ikeda et.al. 「Tunnel magnetoresistance of 604% at 300K by suppression of Ta diffusion in CoFeB/MgO/CoFeB pseudo spin-valves annealed at high temperature」 Appl. Phys. Lett.93 (2008) 082508. K. Kinoshita et.al. 「Etching Magnetic Tunnel Junction with Metal Etchers」 Jpn.J.Appl.Phys.49(2010) 08JB02.
しかし、ウェハ全面でフリー層のみを加工し、良好な特性を示す磁気抵抗素子を作製することは困難である。
非特許文献2によると、図2[2]の工程をおこなった後に図3(a)に示したように、フリー層206のエッチング量が不十分でフリー層206の一部が残存した場合、磁気抵抗素子の特性が劣化し、素子として使用できなくなる。また、図2[2]の工程をおこなった後にフリー層206のエッチング量が過剰すぎ、図3(b)に示したように、オーバーエッチング中に形成されたサブトレンチ301が下層の絶縁層205の一部を貫通してしまった場合も磁気抵抗素子の特性が大きく劣化する。そのため、ウェハ全面から良好な特性を示す磁気抵抗素子を作製するためには、ウェハ全面でフリー層のみを加工する技術が必要である。
ウェハ全面でフリー層のみを加工する方法の1つとして、ウェハ全面でのエッチング速度を均一にし、所定の時間処理することで、ウェハ面内の全ての素子でフリー層のみを加工する方法がある。この方法を達成するためにエッチング装置のハード面とプロセス面の両者で改善法が検討されている。しかし、ウェハ全面で加工速度を全く同じにすることは難しく、ウェハ面内の一部分でしかフリー層のみを加工し、絶縁層を全く貫通しない特性の良い磁気抵抗素子を作製することができない。
ウェハ全面で良好な特性を示す磁気抵抗素子を作製するもう1つの方法として、絶縁層の貫通を抑制するため、フリー層のエッチング速度に対して絶縁層のエッチング速度を遅くする方法がある。本目的を達成するためには、エッチング中に使用するガス種等のプロセス面での改善が検討されている。
表1に代表的なフリー層としてCoFeB、代表的な絶縁層としてMgOを用い、ガス種によるフリー層に対する絶縁層選択比を測定した結果を示す。
Figure 2017157874
尚、絶縁層選択比は下記の式で定義しており、絶縁層選択比が高いほどフリー層のエッチング速度に対して絶縁層のエッチング速度が遅いことを示す。
Figure 2017157874
また、それぞれの選択比はICPタイプのプラズマ源を用い下記のエッチング条件でガス種を変えてCoFeBフリー層とMgO絶縁層を加工した結果より算出した。尚、表1のCO/NHはCO:NH=1:5の流量比でガスを導入した時の結果である。
(エッチング条件1)
総ガス流量:60ccm、処理圧力:0.3Pa、ソース電力:1200W、ウェハバイアス電力:500W
非特許文献2によると、Arガスを用い直径200mmのウェハ上に作製した磁気抵抗素子を加工したところ、絶縁層の貫通により全体の一部からしか良品が得られなかった。同様の構成を用い、直径300mmのウェハ全面から良品が得られる方法を試算したところ、Arガスを用いた絶縁層選択比を3.67倍に増加させる必要がある。そのため、表1のArプロセスの絶縁層選択比1.6から考えると5.9以上の絶縁層選択比が必要である。
しかし、表1に示したとおり、検討した全てのガス種で選択比は3以下である。エッチング条件1を基準として、処理圧力やソース電力やウェハバイアス電力等のプロセス条件の検討をおこなったが、絶縁層選択比を大きく改善できなかった。そのため、絶縁層選択比を改善する新たな方法が必要である。
本発明の目的はフリー層直下の絶縁層の一部が貫通することによる磁気抵抗素子の特性悪化を防止するため、フリー層(磁性層)のエッチング速度に対して絶縁層のエッチング速度が遅い、つまりフリー層に対する絶縁層選択比の高い磁気抵抗素子の製造方法を提供することである。
上記の課題を解決するため、本発明の磁気抵抗素子の製造方法として、次のような技術的な手段を講じた。すなわち、
第一の磁性層と、前記第一の磁性層の下方に配置された第二の磁性層と、前記第一の磁性層と前記第二の磁性層の間に配置され絶縁層である障壁層とが形成された基板を準備する工程と、
前記第一の磁性層をプラズマエッチングにより加工する工程と、を有する磁気抵抗素子
の製造方法において、
前記障壁層は、Ta元素又はTi元素を含有することを特徴とする磁気抵抗素子の製造方法とする。
また、基板の上方に第二の磁性層を形成する工程と、
前記第二の磁性層の上に、絶縁層を構成する絶縁材料ターゲットと、Ta含有材料ターゲット又はTi含有材料ターゲットと、をスパッタすることによりTa元素又はTi元素を含有する絶縁層である障壁層を形成する工程と、
前記障壁層の上に第一の磁性層を形成する工程と、
前記第一の磁性層をプラズマエッチングにより加工する工程と、を有することを特徴とする磁気抵抗素子の製造方法とする。
本発明によれば、フリー層に対する絶縁層選択比の高い磁気抵抗素子の製造方法を提供することができる。
磁気抵抗素子の基本的な動作原理を説明するための模式図であり、(a)は固定層の磁化の向きとフリー層の磁化の向きが同じ場合を、(b)はそれらの向きが反対の場合を示す。 磁気抵抗素子のフリー層をプラズマエッチングにて加工するプロセスフローを示す模式図。 プラズマエッチングで磁気抵抗素子のフリー層を加工したときの課題を説明するための模式図であり、(a)はフリー層の加工が不十分な場合を、(b)はフリー層の加工が過剰の場合(絶縁層の下層まで加工)を示す。 本発明の第一の実施例に係る磁気抵抗素子の製造方法において、フリー層を加工した状態を示す磁気抵抗素子の模式図。 絶縁層のTa含有量とフリー層に対する絶縁層選択比の関係を示すグラフ。 絶縁層のTa含有量とMR比の関係を示すグラフ。 本発明の第二の実施例に係る磁気抵抗素子の製造方法において、フリー層を加工するプロセスフローを示す磁気抵抗素子の模式図。 本発明の第二の実施例に係る磁気抵抗素子の製造方法における効果を説明するための模式図。
以下、本発明の実施の実施例について、図面を参照して説明する。
本発明に係る第一の実施例を図4を用いて説明する。
図4は本実施例1に係る磁気抵抗素子の製造方法において、磁気抵抗素子のフリー層をプラズマエッチングにより加工した後の模式図を示している。図4において、符号201はSi基板を、符号202は電極膜を、符号203は固定層の結晶性の制御や固定層の磁化を安定させるための下地層を、符号204は固定層を、符号401はTa含有絶縁層である(MgO)100−xTaを、符号206はフリー層であるCoFeBを、符号207はフリー層を保護するためのキャップ層を、符号208はハードマスクを示しており、電極膜202から上の各層は基板201の上に順次形成する。又は、各層が形成された基板を準備してもよい。なお、本実施例では電極膜202として厚さ5nmのTa膜と10nmのRu膜との積層膜を、下地層203として厚さ5nmのTa層を、固定層204として厚さ5nmのCoFeB層を、フリー層206として厚さ4nmのCoFeB層を、キャップ層207として厚さ5nmのTa層と5nmのRu層の積層膜を、ハードマスク208として厚さ70nmのTa膜を用いた。また、Ta含有絶縁層401の厚さは2.1nmとした。なお、図4までの工程は基本的には図2と同様であるが、絶縁層205の組成や形成方法が異なる。図4に示す構造とした後、公知の方法により絶縁層以下の下層を加工し、磁気抵抗素子を作製した。
なお、図4には記載していないが、Si基板201と電極膜202の間に各抵抗素子を選択するためのトランジスタや各素子を結合するための配線が形成される。また、下地層203やキャップ層207が存在しない場合もある。図4に示した通り、固定層204とフリー層206の間にTa含有絶縁層401を挿入することで、絶縁層選択比が向上し、磁気抵抗素子として実用可能な特性を示すことができる。この理由を図5および図6を用いて説明する。
図5はフリー層にCoFeBを、絶縁層にMgOとTaを混合したTa含有絶縁層(MgO)100−xTaを用いた際のフリー層に対する絶縁層選択比のTa含有量依存性を示したものである。尚、図5においてTa含有量は体積比(vol%)で示しており、絶縁層選択比はICPタイプのプラズマ源を用い下記のエッチング条件2で加工した結果より算出した。また、数種の物質を混合した際のエッチング特性はその物質同士の体積比に比例するため、絶縁層にMgOのみを用いた場合をTa含有率0vol%、絶縁層にTaのみを用いた場合をTa含有率100vol%として実験を行い、両者の間の絶縁層選択比は直線近似にて算出した。
(エッチング条件2)
COガス流量:10ccm、NHガス流量:50ccm、処理圧力:0.3Pa、ソース電力:1200W、ウェハバイアス電力:300W
図5に示した通り、Ta含有率100vol%の場合は、絶縁層選択比80以上の高い値を示す。また、直径300mmのウェハ全面から良好な特性を示す磁気抵抗素子を作製するには絶縁層選択比5.9以上の達成が望ましいが、図5よりTaを5.1vol%以上含有すれば達成できることがわかる。
図6はフリー層にCoFeBを、絶縁層にMgOとTaを混合した(MgO)100−xTaを用いた際の、MR比のTa含有量依存性を示したものである。図6において、Ta含有量は体積比(vol%)で示している。尚、Ta含有量0vol%のMR比は公知の604%を用いた。また、Ta含有量100vol%の時は絶縁層が導電性を示すTaのみになり、絶縁層として機能を失うためMR比を0%とした。また、数種の物質を混合した際の磁気特性はその物質同士の体積比に比例するため、Ta含有率0vol%とTa含有率100vol%のMR比は直線近似にて算出した。
近年の予測では、2019年までに150%以上のMR比を達成した素子の実現が求められており、150%以上のMR比を達成できれば磁気抵抗素子として実用可能とみなすことができる。図6に示した通り、Ta含有率が増加するほどMR比は減少するが、Ta含有率75.2vol%以下であれば磁気抵抗素子として実用可能なMR比150%以上の値が得られることがわかる。
以上、図5および図6の結果より、絶縁層にTa含有絶縁層[(MgO)100−xTa]を用い、Ta含有率を5.1vol%以上75.2vol%以下とすることで、直径300mmのウェハ全面から良好な特性を示す磁気抵抗素子を作製可能な絶縁層選択比5.9以上と、磁気抵抗素子として実用可能なMR比150%以上を達成できることがわかった。
尚、図5の結果ではCOとNHを1:5の比率で混合したCOガスとNHガスとの混合ガスを用いたが、本プロセスではCOガスのみ、またはNHガスのみでもCoFeBに対するTaのエッチング速度が遅くなる。また、COガスとNHガスとの混合ガスと同様にCHOHガスを用いてもCoFeBに対するTaのエッチング速度が遅くなる。そのため、プロセス条件に合わせて絶縁層選択比5.9以上と、MR比150%以上を満たすようにTa含有率を調整すれば、COガスとNHガスとの混合ガスの混合比を代えたガスやCHOHガスを用いたプロセスで使用しても構わない。
本実施例ではフリー層にCoFeBを、Ta含有絶縁層にMgOにTaを含有した物質に関して記載したが、フリー層にNiFe等の他の磁性材料を用いたとしても、MgOの替わりにAlOやMgAlO等の他の絶縁層にTaを含有しても同様の効果が期待できる。また、TaのみならずTaCやTaSやTaSiやTaNやTaO等のTa含有物を絶縁層に混合した場合でも同様の効果が期待できる。そのため、絶縁層選択比5.9以上と、MR比150%以上を満たしていればフリー層の材質や絶縁層の材質やTa含有物の組成は特に問わない。但し、絶縁層の作製法としてMgとTa含有物を混合した膜、もしくはAlとTa含有物を混合した膜、もしくはMgAlとTa含有物を混合した膜を成膜し、その後、プラズマ酸化やオゾン酸化やラジカル酸化等の手法により、成膜した膜の全面を酸化させることでTa含有絶縁層を作製し、その後でTa含有絶縁層の上部にフリー層などの膜を成膜する方法も考えられる。しかし、Ta含有物は酸化により大きく密度が変化するため、成膜後に酸化すると酸化処理による急激な密度変化により絶縁層にクラックが発生し、磁気特性が大きく悪化する。そのため、Ta含有絶縁層を作製する場合は、成膜後に膜全面を酸化した後、その上部にフリー層などの膜を成膜してはならない。具体的には、Ta含有絶縁層を成膜する際はMgOとTa含有物を混合した単一ターゲット、もしくはAlOとTa含有物を混合した単一ターゲット、もしくはMgAlOとTa含有物を混合した単一ターゲットを用いてHeやNeやArやKrやXeといった希ガス雰囲気でスパッタ成膜する事が望ましい。また、MgOとTa含有物、もしくはAlOとTa含有物、もしくはMgAlOとTa含有物を別々のターゲットとして用い、複数のターゲットを同時にスパッタすることでTa含有絶縁層を成膜しても構わない。この際に、1つのMgOと1つのTa含有物、もしくは1つのAlOと1つのTa含有物、もしくは1つのMgAlOと1つのTa含有物をターゲットとして用いていれば、それ以外にCやSi等からなるターゲットを同時に用いても構わない。また、成膜後に酸化すると急激な密度変化により絶縁層にクラックが発生するが、成膜中に酸化すれば密度変化が穏やかになり、クラックの発生を抑制できる。そのため、MgとTa含有物、もしくはAlとTa含有物、もしくはMgAlとTa含有物の単一または複数のターゲットを用いて、希ガスに酸素を含有した雰囲気もしくは酸素雰囲気でスパッタすることでTa含有絶縁層を成膜しても構わない。また、所望のTaN含有絶縁層を得るために、希ガスに窒素を含有した雰囲気もしくは窒素含有雰囲気でスパッタすることでTaN含有絶縁層を成膜してもよく、スパッタ中の成膜雰囲気は特に問わない。
上記に示したCOガスとNHガスとの混合ガスとCHOHガスを用いたプロセスはTiやTiNやTiAlやTiBやTiCやTiOやTiSやTiSi等のTi含有物に関してもCoFeBに対するエッチング速度が遅くなる。そのため、絶縁層選択比5.9以上と、MR比150%以上を満たしていればTa含有物の代わりにTi含有物を用いても構わない。
但し、絶縁層の作製法としてMgとTi含有物を混合した、もしくはAlとTi含有物を混合した膜を成膜し、その後、プラズマ酸化やオゾン酸化やラジカル酸化等の手法により、成膜した膜の全面を酸化させることでTi含有絶縁層を作製し、その後でTi含有絶縁層の上部にフリー層などの膜を成膜する方法も考えられる。しかし、Ti含有物は酸化により大きく密度が変化するため、成膜後に酸化すると酸化処理による急激な密度変化により絶縁層にクラックが発生し、磁気特性が大きく悪化する。そのため、Ti含有絶縁層を作製する場合は、成膜後に膜全面を酸化した後、その上部にフリー層などの膜を成膜してはならない。具体的にはTi含有絶縁層を成膜する際はMgOとTi含有物を混合した単一ターゲット、もしくはAlOとTi含有物を混合した単一ターゲット、もしくはMgAlOとTi含有物を混合した単一ターゲットを用いてHeやNeやArやKrやXeといった希ガス雰囲気でスパッタ成膜する事が望ましい。また、MgOとTi含有物、もしくはAlOとTi含有物、もしくはMgAlOとTi含有物を別々のターゲットとして用い、複数のターゲットを同時にスパッタすることでTi含有絶縁層を成膜しても構わない。この際に、1つのMgOと1つのTi含有物、もしくは1つのAlOと1つのTi含有物、もしくは1つのMgAlOと1つのTi含有物をターゲットとして用いていれば、それ以外にCやSi等からなるターゲットを同時に用いても構わない。また、成膜後に酸化すると急激な密度変化により絶縁層にクラックが発生するが、成膜中に酸化すれば密度変化が穏やかになるため、クラックの発生を抑制できる。そのため、MgとTi含有物、もしくはAlとTi含有物、もしくはMgAlとTi含有物の単一または複数のターゲットを用いて、希ガスに酸素を含有した雰囲気もしくは酸素雰囲気でスパッタすることでTi含有絶縁層を成膜しても構わない。また、同様の理由により、所望のTi含有絶縁層を得るために、希ガスに窒素を含有した雰囲気もしくは窒素含有雰囲気でスパッタすることでTiN含有絶縁層を成膜してもよく、スパッタ中の成膜雰囲気は特に問わない。
以上、本実施例によれば、フリー層に対する絶縁層選択比の高い磁気抵抗素子の製造方法を提供することができる。
本発明に係る第二の実施例について図7および図8を用いて説明する。なお、実施例1に記載され本実施例に未記載の事項は特段の事情が無い限り本実施例にも適用することができる。
図7は本実施例2に係る磁気抵抗素子の製造方法において、フリー層をプラズマエッチングにより加工するプロセスフローを示す磁気抵抗素子の模式図である。図7において、符号201はSi基板を、符号202は電極膜を、符号203は固定層の結晶性の制御や固定層の磁化を安定させるための下地層を、符号204は固定層を、符号701は第一の絶縁層を、符号702は層間Ta含有層を、符号703は第二の絶縁層を、符号206はフリー層を、符号207はフリー層を保護するためのキャップ層を、符号208はハードマスクを、符号209はレジストマスクを示しており、電極膜202から上の各層は基板201の上に順次形成する。又は、各層が形成された基板を準備してもよい。図7には記載していないが、Si基板201と電極膜202の間に各抵抗素子を選択するためのトランジスタや各素子を結合するための配線が形成される。また、下地層203やキャップ層207が存在しない場合もある。図7の左図に示したとおり各層を形成した後、ハードマスク層208とキャップ層207を加工し(図7〔1〕)、その後フリー層206のみ加工する(図7〔2〕)。図7の右図に示す構造とした後、公知の方法により絶縁層以下の下層を加工し、磁気抵抗素子を作製した。
なお、プラズマエッチングはウェハを設置したステージにウェハバイアス電力を印加することで、プラズマ中のイオンを積極的にウェハに引き込みエッチングを促進する。ここで、ウェハに引き込まれるイオンのエネルギーが比較的高い場合、被加工面ではエッチングが進行すると共に被加工面にも多数のイオンが打ち込まれ、打ち込まれたイオンにより被加工面の下層の元素が上層に拡散される。特に図7[2]の磁性材料であるフリー層206を加工する工程では、イオンエネルギーの高いプロセスを用いるため元素の拡散が促進される。そのため、図7[2]のステップにおいて上層にハードマスク208が形成されていない被加工面では、照射されたイオンのエネルギーにより、層間Ta含有層702が第二の絶縁層703に拡散される。この状態を模式的に表したものを図8に示す。
図8に示したとおり、被加工面では層間Ta含有層702が第二の絶縁層703に拡散することで、Ta含有絶縁層801が形成される。図7[2]のステップにおいて、NHガスやCOガスとNHガスとの混合ガスやCHOHガスを用いたプロセスを用いる場合、絶縁層にTaが含有されると絶縁層選択比が向上するため、このTa含有絶縁層801の形成により、被加工面のみ絶縁層選択比が向上する。これにより、直径300mmのウェハ全面から良好な特性を示す磁気抵抗素子を作製可能な絶縁層選択比5.9以上を達成することができる。
また、Ta含有層702から拡散されるTaの量は第二の絶縁層の厚さが薄い方が多くなるため、絶縁層選択比が高くなる。そのため、ウェハ面内の一部で絶縁層選択比が足りず、第二の絶縁層のエッチングが進行したとしても、膜厚の減少に伴い絶縁層選択比が増加するため、第二の絶縁層のエッチング途中で絶縁層選択比5.9以上を達成できることになる。これにより、フリー層直下の絶縁層の一部が貫通することによる磁気抵抗素子の特性悪化を防止し、直径300mmのウェハ全面から良好な特性を示す磁気抵抗素子を作製することができる。
図7および図8では第一の絶縁層701と第二の絶縁層703の間にTa含有層702を挟んだ構成にしたが、特に必要がなければ第一の絶縁層701はなくても構わない。但し、第一の絶縁層701と接触しないと、ピン層(固定層)204の磁気特性が悪化する可能性があるため、第一の絶縁層701を挿入した方が望ましい。また、図7および図8では2つの絶縁層の間に1つのTa含有層を挿入したが、絶縁層の直下にTa含有層が形成されていれば、その個数は特に問わない。つまり、絶縁層を3つ形成し、その間にTa含有層を1つずつ計2つ形成しても構わない。但し、全ての絶縁層とTa含有層の合計膜厚が3nmより大きくなると、MR比が大きく減少し、磁気抵抗素子として実用可能なMR比150%以上を達成できないことが懸念されるため、全ての絶縁層とTa含有層の合計膜厚は3nm未満の有限値にすることが望ましい。また、1つのTa含有層の厚さが0.1nm未満になるとTa含有層が島上になり、1つの膜として維持するのが難しくなるため、1つのTa含有層の厚さは0.1nm以上にすることが望ましい。また、Ta含有層はTaだけも構わないが、TaCやTaSやTaSiやTaNやTaO等、Ta元素を含有した混合部であればその組成は特に問わない。
加えて、上記に示したCOガスとNHガスとの混合ガスとCHOHガスを用いたプロセスはTiやTiNやTiAlやTiBやTiCやTiOやTiSやTiSi等のTi含有物に関してもフリー層に対するエッチング速度が遅くなる。そのため、絶縁層選択比5.9以上と、MR比150%以上を満たしていればTa含有物の代わりにTi含有物を用いても構わない。
以上、本実施例によれば、フリー層に対する絶縁層選択比の高い磁気抵抗素子の製造方法を提供することができる。
以上、本願発明を詳細に説明したが、以下に主な発明の形態を列挙する。
(1)外部磁場やスピン注入により磁化の向きが反転可能な磁性層であるフリー層と外部磁場やスピン注入により磁化の向きが反転しない磁性層である固定層と、前記フリー層と固定層に挟まれた絶縁層を含む多層膜構造の磁気抵抗素子において、前記絶縁層がTa元素を含有したTa含有絶縁層からなることを特徴とする。
(2)(1)に記載の磁気抵抗素子において、上記Ta含有絶縁層がMgOとTaを混合した物からなり、Ta含有層内に占めるTaの割合が5.1vol%以上、75.2vol%以下あることを特徴とする。
(3)外部磁場やスピン注入により磁化の向きが反転可能な磁性層であるフリー層と外部磁場やスピン注入により磁化の向きが反転しない磁性層である固定層と、前記フリー層と固定層に挟まれた絶縁層を含む多層膜構造の磁気抵抗素子において、前記絶縁層がTi元素を含有したTi含有絶縁層からなることを特徴とする。
(4)外部磁場やスピン注入により磁化の向きが反転可能な磁性層であるフリー層と外部磁場やスピン注入により磁化の向きが反転しない磁性層である固定層を含む多層膜構造の磁気抵抗素子において、前記固定層とフリー層の間に、2つの絶縁層に挟まれたTa含有層を挿入することを特徴とする。
(5)外部磁場やスピン注入により磁化の向きが反転可能な磁性層であるフリー層と外部磁場やスピン注入により磁化の向きが反転しない磁性層である固定層を含む多層膜構造の磁気抵抗素子において、前記固定層とフリー層の間に、2つのMgO層に挟まれたTa層を挿入することを特徴とする。
(6)外部磁場やスピン注入により磁化の向きが反転可能な磁性層であるフリー層と外部磁場やスピン注入により磁化の向きが反転しない磁性層である固定層を含む多層膜構造の磁気抵抗素子において、前記固定層とフリー層の間に、2つの絶縁層に挟まれたTi含有層を挿入することを特徴とする。
(7)上記(1)〜(6)に記載の磁気抵抗素子の製造方法において、フリー層をNHガス、またはCOガス、またはNHガスとCOガスとの混合ガス、またはCHOHガスを用いたプラズマエッチングにより加工することを特徴とする。
本発明によれば、磁気抵抗素子の絶縁層にTaを含有したTa含有層もしくはTiを含有したTi含有層を用いることで、磁気抵抗素子のフリー層を加工する際に、フリー層に対する絶縁層選択比を高くすることができ、ウェハ全面で良好な特性を示す磁気抵抗素子を製造することができる。
また、固定層とフリー層の間に2つの絶縁層に挟まれたTa含有層またはTi含有層を挿入することで、フリー層に対する絶縁層選択比を高くすることができ、ウェハ全面で良好な特性を示す磁気抵抗素子を製造することができる。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることも可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
101…ビット線、102…ワード線、103…磁気抵抗素子、104…トランジスタ、105…フリー層、106…固定層、107…絶縁層、201…Si基板、202…電極膜、203…下地層、204…固定層、205…絶縁層、206…フリー層、207…キャップ層、208…ハードマスク、209…レジストマスク、301…サブトレンチ、401…Ta含有絶縁層、701…第一の絶縁層、702…層間Ta含有層、703…第二の絶縁層、801…Ta含有絶縁層。

Claims (15)

  1. 第一の磁性層と、前記第一の磁性層の下方に配置された第二の磁性層と、前記第一の磁性層と前記第二の磁性層の間に配置された障壁層と、を成膜する工程を有し、
    前記障壁層は、Ti元素を含有する絶縁層を含むことを特徴とする磁気抵抗素子の製造方法。
  2. 前記絶縁層は、Ta元素および前記Ti元素以外の金属元素を含有する絶縁膜を成膜するためのターゲットである絶縁ターゲットと前記Ti元素を含有するターゲットであるTi含有ターゲットとをスパッタすることにより成膜されることを特徴とする請求項1に記載の磁気抵抗素子の製造方法。
  3. 前記絶縁ターゲットは、MgOターゲット、AlOターゲットまたはMgAlOターゲットであることを特徴とする請求項2に記載の磁気抵抗素子の製造方法。
  4. 前記第一の磁性層は、磁化の向きが反転可能なフリー層であって、
    前記第二の磁性層は、磁化の向きが反転しない固定層であることを特徴とする請求項1に記載の磁気抵抗素子の製造方法。
  5. 前記絶縁層は、さらにMg元素を含有することを特徴とする請求項1に記載の磁気抵抗素子の製造方法。
  6. 前記障壁層は、第一の絶縁層と第二の絶縁層をさらに含み、
    前記絶縁層は、前記第一の絶縁層と前記第二の絶縁層の間に配置されていることを特徴とする請求項1に記載の磁気抵抗素子の製造方法。
  7. 前記障壁層の厚さは、3nm未満であることを特徴とする請求項6に記載の磁気抵抗素子の製造方法。
  8. 前記第一の絶縁層および前記第二の絶縁層がMgO膜であることを特徴とする請求項6に記載の磁気抵抗素子の製造方法。
  9. 第一の磁性層と、前記第一の磁性層の下方に配置された第二の磁性層と、前記第一の磁性層と前記第二の磁性層の間に配置された障壁層と、を成膜する工程を有し、
    前記障壁層は、第一の絶縁層と、前記第一の絶縁層の下方に配置された第二の絶縁層と、前記第二の絶縁層の下方に配置された第三の絶縁層と、Ta元素またはTi元素を含有する第四の絶縁層と、を含み、
    前記第四の絶縁層は、前記第一の絶縁層と前記第二の絶縁層の間および前記第二の絶縁層と第三の絶縁層の間に配置されていることを特徴とする磁気抵抗素子の製造方法。
  10. 第一の磁性層と、前記第一の磁性層の下方に配置された第二の磁性層と、前記第一の磁性層と前記第二の磁性層の間に配置された障壁層と、を成膜する工程を有し、
    前記障壁層は、Mg元素およびTa元素を含有する絶縁層を含み、
    前記絶縁層に対する前記Ta元素の含有率は、5.1 vol%以上、かつ、75.2vol%以下であることを特徴とする磁気抵抗素子の製造方法。
  11. 第一の磁性層と、前記第一の磁性層の下方に配置された第二の磁性層と、前記第一の磁性層と前記第二の磁性層の間に配置された障壁層と、を成膜する工程を有し、
    前記障壁層は、Mg元素およびTa元素を含有する絶縁層を含み、
    前記第一の磁性層と前記第二の磁性層の磁化の向きが平行の場合の前記第一の磁性層と前記第二の磁性層との間の電気抵抗をRp、前記第一の磁性層と前記第二の磁性層の磁化の向きが反平行の場合の前記第一の磁性層と前記第二の磁性層との間の電気抵抗をRapとしたとき、前記絶縁層に対する前記Ta元素の含有率をMR比={(Rap−Rp)/Rp}×100(%)が150%以上となる含有率とすることを特徴とする磁気抵抗素子の製造方法。
  12. 前記第一の磁性層と前記第二の磁性層の磁化の向きが平行の場合の前記第一の磁性層と前記第二の磁性層との間の電気抵抗をRp、前記第一の磁性層と前記第二の磁性層の磁化の向きが反平行の場合の前記第一の磁性層と前記第二の磁性層との間の電気抵抗をRapとしたとき、前記絶縁層に対する前記Ta元素の含有率をMR比={(Rap−Rp)/Rp}×100(%)が150%以上となる含有率とすることを特徴とする請求項10に記載の磁気抵抗素子の製造方法。
  13. 第一の磁性層と、前記第一の磁性層の下方に配置された第二の磁性層と、前記第一の磁性層と前記第二の磁性層の間に配置された障壁層と、により構成され、
    前記障壁層は、Ti元素を含有する絶縁層を含むことを特徴とする磁気抵抗素子。
  14. 第一の磁性層と、前記第一の磁性層の下方に配置された第二の磁性層と、前記第一の磁性層と前記第二の磁性層の間に配置された障壁層と、により構成され、
    前記障壁層は、Mg元素およびTa元素を含有する絶縁層を含み、
    前記絶縁層に対する前記Ta元素の含有率は、5.1 vol%以上、かつ、75.2vol%以下であることを特徴とする磁気抵抗素子。
  15. 第一の磁性層と、前記第一の磁性層の下方に配置された第二の磁性層と、前記第一の磁性層と前記第二の磁性層の間に配置された障壁層と、により構成され、
    前記障壁層は、Mg元素およびTa元素を含有する絶縁層を含み、
    前記第一の磁性層と前記第二の磁性層の磁化の向きが平行の場合の前記第一の磁性層と前記第二の磁性層との間の電気抵抗をRp、前記第一の磁性層と前記第二の磁性層の磁化の向きが反平行の場合の前記第一の磁性層と前記第二の磁性層との間の電気抵抗をRapとしたとき、前記絶縁層に対する前記Ta元素の含有率をMR比={(Rap−Rp)/Rp}×100(%)が150%以上となる含有率とすることを特徴とする磁気抵抗素子。
JP2017119375A 2017-06-19 2017-06-19 磁気抵抗素子の製造方法、及び磁気抵抗素子 Active JP6616803B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017119375A JP6616803B2 (ja) 2017-06-19 2017-06-19 磁気抵抗素子の製造方法、及び磁気抵抗素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017119375A JP6616803B2 (ja) 2017-06-19 2017-06-19 磁気抵抗素子の製造方法、及び磁気抵抗素子

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012239921A Division JP2014090109A (ja) 2012-10-31 2012-10-31 磁気抵抗素子の製造方法

Publications (2)

Publication Number Publication Date
JP2017157874A true JP2017157874A (ja) 2017-09-07
JP6616803B2 JP6616803B2 (ja) 2019-12-04

Family

ID=59810352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017119375A Active JP6616803B2 (ja) 2017-06-19 2017-06-19 磁気抵抗素子の製造方法、及び磁気抵抗素子

Country Status (1)

Country Link
JP (1) JP6616803B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214459A (ja) * 2003-01-06 2004-07-29 Sony Corp 不揮発性磁気メモリ装置及びその製造方法
JP2009512204A (ja) * 2005-10-14 2009-03-19 コミサリア、ア、レネルジ、アトミク 磁気抵抗トンネル接合素子およびmramへのその適用
JP2012114442A (ja) * 2010-11-22 2012-06-14 Headway Technologies Inc トンネルバリアの形成方法および磁気トンネル接合(mtj)の形成方法
JP2012129225A (ja) * 2010-12-13 2012-07-05 Sony Corp 記憶素子、メモリ装置
JP2012204683A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 磁気抵抗素子および磁気メモリ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214459A (ja) * 2003-01-06 2004-07-29 Sony Corp 不揮発性磁気メモリ装置及びその製造方法
JP2009512204A (ja) * 2005-10-14 2009-03-19 コミサリア、ア、レネルジ、アトミク 磁気抵抗トンネル接合素子およびmramへのその適用
JP2012114442A (ja) * 2010-11-22 2012-06-14 Headway Technologies Inc トンネルバリアの形成方法および磁気トンネル接合(mtj)の形成方法
JP2012129225A (ja) * 2010-12-13 2012-07-05 Sony Corp 記憶素子、メモリ装置
JP2012204683A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 磁気抵抗素子および磁気メモリ

Also Published As

Publication number Publication date
JP6616803B2 (ja) 2019-12-04

Similar Documents

Publication Publication Date Title
US9117924B2 (en) Magnetic memory element and method of manufacturing the same
US7897412B2 (en) Method of manufacturing magnetic random access memory including middle oxide layer
JP5774568B2 (ja) 半導体装置の製造方法
US7015524B2 (en) Method of etching magnetic material, magnetoresistive film and magnetic random access memory
US8431418B2 (en) Method of manufacturing magnetic tunnel junction device and apparatus for manufacturing the same
JP2013008868A (ja) 半導体記憶装置
KR102470367B1 (ko) 자기 저항 메모리 소자의 제조 방법
TWI440030B (zh) 用於形成一具改良阻障層之磁性穿隧接面裝置的方法
KR101813603B1 (ko) 자기 저항 소자의 제조 방법
JP2005303302A (ja) 磁気トンネル接合素子およびその形成方法
US8772845B2 (en) Technique for smoothing an interface between layers of a semiconductor device
KR20200085882A (ko) 수직으로 자화된 자기 터널 접합부들을 위한 저저항 MgO 캡핑 층
KR100955000B1 (ko) 자성소자의 제조방법
JP2008091484A (ja) 磁気抵抗効果素子の製造方法および磁気抵抗効果素子の製造装置
US20160020386A1 (en) Method of manufacturing magnetic device
CN108242502A (zh) 一种制备磁性隧道结的方法
Lee et al. Interdiffusion in antiferromagnetic/ferromagnetic exchange coupled NiFe/IrMn/CoFe multilayer
JP6018220B2 (ja) 磁気抵抗効果素子の製造方法
JP4541861B2 (ja) ホイスラー合金膜の成膜方法
CN108232000A (zh) 一种制造超小型磁性随机存储记忆单元的方法
JP2009194398A (ja) 磁気抵抗効果素子、及び磁気抵抗効果素子を備えた磁気記憶装置
JP6616803B2 (ja) 磁気抵抗素子の製造方法、及び磁気抵抗素子
JPWO2011148944A1 (ja) 薄膜磁気デバイス及びその製造方法
KR20170019035A (ko) 루테늄 박막의 식각방법
US20210343936A1 (en) Magnetoresistive stack device fabrication methods

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191108

R150 Certificate of patent or registration of utility model

Ref document number: 6616803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350