JP2008512875A - ストップ−オン−アルミニウム処理を含むウェーハ処理のためのシステム及び方法 - Google Patents

ストップ−オン−アルミニウム処理を含むウェーハ処理のためのシステム及び方法 Download PDF

Info

Publication number
JP2008512875A
JP2008512875A JP2007531406A JP2007531406A JP2008512875A JP 2008512875 A JP2008512875 A JP 2008512875A JP 2007531406 A JP2007531406 A JP 2007531406A JP 2007531406 A JP2007531406 A JP 2007531406A JP 2008512875 A JP2008512875 A JP 2008512875A
Authority
JP
Japan
Prior art keywords
magnetic member
magnetic
layer
etching
tunnel junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007531406A
Other languages
English (en)
Other versions
JP5261629B2 (ja
JP2008512875A5 (ja
Inventor
ロバート エイ ディティツィオ
Original Assignee
ティーガル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ティーガル コーポレイション filed Critical ティーガル コーポレイション
Publication of JP2008512875A publication Critical patent/JP2008512875A/ja
Publication of JP2008512875A5 publication Critical patent/JP2008512875A5/ja
Application granted granted Critical
Publication of JP5261629B2 publication Critical patent/JP5261629B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment

Abstract

磁気トンネル接合(MTJ)デバイスは、上側磁性層のプラズマ・オーバーエッチング中トンネル接合層が停止層として機能するストップ−オン−アルミナプロセスによって作製することができる。結果として得られたMTJデバイスの側壁は、上側磁性層を下側磁性層から電気絶縁するように機能するトンネル接合層の近傍で非垂直である。プラズマ・オーバーエッチング中に使用されるガスは、ハロゲン含有化学種を含まず、これによりアルミナ・トンネル障壁層に比べて、高度に選択性のある磁性層のエッチングを提供する。ガス内に酸素を導入することで、オーバーエッチングの再現性を高めることができる。最後に、作製プロセス中のフォトレジストの除去に続いて、He及びH2を用いてプラズマ処理した後に洗浄及び焼成することにより収率が高くなる。
【選択図】図1

Description

(優先権主張)
本出願は、2004年9月9日に出願された、Robert Ditizioによる名称「SYSTEM AND METHOD FOR PROCESSING A WAFER INCLUDING STOP−ON−ALUMINUM PROCESSING(ストップ−オン−アルミニウム加工を含むウェーハ処理のためのシステム及び方法)」の米国特許出願10/937,660(代理人整理番号TEGL−01172US0)に対する優先権を主張する。
(技術分野)
本発明は、全体的に半導体製造に関し、詳細には磁気トンネル接合デバイスの製造に関する。
磁気多層膜は、磁気ランダムアクセスメモリ(MRAM)又は同様のものなどのメモリ内の記憶素子として使用される。MRAM技術のメモリ素子は、多層材料のパターン化構造(メモリビット)である。磁気多層膜材料は、通常、パーマロイ(NiFe)、コバルト−鉄、銅、タンタルなどといった種々の材料のスタックから構成され、Al23のようなある種の絶縁体様材料を含むことができる。典型的なスタックは、これらの材料の異なる10種類以上もの重複層を含むことができる。記憶素子を作製するためには、重なるブランケット膜にこれらの材料を一層ずつ堆積させて、フォトレジスト(レジスト)のパターン化層を形成し、膜を適切な構造にエッチングすることが必要となる。
イオンビームミリング又はイオンビームエッチングプロセスは、磁気抵抗材料を除去するのに利用されている。イオンビームミリングは、物理的ミリング加工である。マスクで保護されていない領域は、イオン照射によって除去される。イオン照射は、非保護材料をスパッタ除去又は引き剥がす。イオンビームミリングは、比較的低い選択性で動作し、マスクの縁部に近接したスタックの部分又はMRAMセル本体の境界部が容易に損傷する可能性がある。
化学エッチングもまた、堆積シートの一部を選択的に除去するために利用されている。化学エッチングの実施例には、ドライエッチング及びウェットエッチングがある。多層材料の反応エッチングの終了後、スタックの残りの部分は通常、ポストエッチ(エッチング後)パッシベーションプラズマ処理される。
現在のエッチング技法の欠点の1つは、MRAM構造体の垂直プロファイルが、薄いトンネル接合を越えて電気短絡を生じやすいことである。図12に示されるように、MRAM構造体300は、直線垂直壁(エッチングされている表面の平面に対して垂直)を有する。上側マグネットと下側マグネットとを分離する薄いアルミナ絶縁層に隣接するこの垂直壁は、電気短絡を防止するには不十分である。
米国特許出願10/937,660公報 米国特許第6,673,675号公報 米国特許第6,677,165号公報 米国特許第6,024,885号公報 米国特許第5,650,958号公報 米国特許出願公開2003/003757公報 米国特許第5,672,239号公報 米国特許第4,464,223号公報 米国特許第4,209,357号公報 米国特許第4,357,195号公報 米国特許出願2002/0139665公報 米国特許第4,375,195号公報
本発明の実施形態は、特に、アルミナ・トンネル障壁層が上側磁性層のプラズマ・オーバーエッチング中の停止層として機能する磁気トンネル接合(MTJ)デバイスの製造を対象とする。結果として得られるMTJデバイスは、通常非垂直側壁を有し、トンネル障壁層によって上側磁性層及び下側磁性層の優れた電気絶縁性を示す。
別の実施形態において、プラズマ・オーバーエッチング中に使用されるガスは、好ましくはハロゲン含有化学種を含まず、これによりアルミナ・トンネル障壁層に比べて、高度に選択性のある上側磁性層のエッチングをもたらす。ガス内に酸素を導入することにより加工の再現性が高められる。
最後に、別の実施形態は、フォトレジストマスクの剥離の前或いはその間でのHe及びH2ガスを用いたコロージョン・プラズマ処理に関する。任意選択的に、水を用いた洗浄及びHe及びH2脱水焼成を前記剥離段階に続いて行うことができる。
本発明は、1つには、磁気ランダムアクセスメモリ(MRAM)デバイスで使用される磁気トンネル接合(MTJ)デバイスを作製するためのフル・スタックの成長、単一マスクエッチング、及び二重マスクエッチング技法に基づく。本明細書でより詳細に説明されるように、本発明の重要な態様は、本発明のプロセスによって調製されたMTJデバイスが、従来のMTJデバイスと比較してより優れた上部マグネット及び底部マグネットの電気絶縁をもたらすことである。
MTJは、例えばAl23である薄い絶縁トンネル障壁層によって分離された強磁性材料の多重層からなる。絶縁層は、電荷キャリアの量子力学トンネル現象が強磁性電極間に発生するほど十分に薄い。トンネリング過程は、電子スピンに依存し、これは、接合部を通るトンネル電流が強磁性材料のスピンに依存する電子物性によって左右され、2つの強磁性層の磁気モーメントの相対配向(磁化方向)の関数であることを意味する。2つの強磁性層は、磁場に対して異なる応答を有するように設計され、その結果、これらの磁気モーメントの相対配向は外部磁界に応じて変化することができるようになる。
本発明の実施形態は、図2に示される自立多層MRAM構造体又はスタックからのMTJデバイスを作製することにより説明されるが、多層構造体を形成する特定の層(例えば材料及びこれらの配列)は変えることができる点は理解される。MTJ及びMRAM構造体は当該技術分野で公知であり、例えば、Yate他に付与された名称「Methods of Fabricating an MRAM Device Using Chemical Mechanical Polishing(化学機械研磨を用いたMRAMデバイスの作製方法)」の米国特許第6,673,675号、Lu他に付与された名称「Magnetoresistive Random Access Memory (MRAM) Cell Patterning(磁気抵抗ランダムアクセスメモリ(MRAM)セルのパターンニング)」の米国特許第6,677,165号、Gurney他に付与された名称「Magnetic Memory with Tunnel Junction Memory Cells and Phase Transition Material for Controlling Current to the Cells(トンネル接合メモリセルを有する磁気メモリ及びセルに対する電流を制御するための相転移材料)」の米国特許第6,653,704号、Pendharkar他に付与された名称「Process for Patterning Magnetic Films(磁性膜をパターンニングするためのプロセス)」の米国特許第6,024,885号、及びGallagher他に付与された名称「Magnetic Tunnel Junctions with Controlled Magnetic Response(制御された磁気応答を有する磁気トンネル接合)」の米国特許第5,650,958号、並びに、Nallan他の名称「Method for Etching Tungsten or Tungsten Nitride in Semiconductor Structures(半導体構造においてタングステン又は窒化タングステンをエッチングする方法)」の米国特許出願公開2003/003757において記載されており、これらの全ては引用により本明細書に組み込まれる。
図1は、図2に示される多層MRAM構造体120から1つ又はそれ以上のMTJデバイスを作製するためのストップ−オン−アルミナプロセスにおける主要な段階を説明する。多層MRAM構造体120の個々の層は、集積回路及び関連する電子機器を作製するための従来の技法によって加工することができる。金属層を形成するために適用可能なプロセスには、低圧化学蒸着(LPCVD)を含む化学蒸着(CVD)技法、並びにスパッタリングなどの物理蒸着(PVD)がある。スパッタリング及び酸化を用いて、誘電層においてアルミナを形成することができる。適切な技法及びデバイスは、例えば、DeOrnellasに付与された名称「Integrated Semiconductor Wafer Processing System(集積半導体ウェーハ処理システム)」の米国特許第5,672,239号、Gorinに付与された名称「Plasma Reactor Apparatus and Method(プラズマ反応装置及び方法)」の米国特許第4,464,223号、Gorin他に付与された名称「Plasma Reactor Apparatus(プラズマ反応装置)」の米国特許第4,209,357号、及びGorinに付与された名称「Apparatus and Method of Controlling a Plasma Reaction(プラズマ反応を制御する装置及び方法)」の米国特許第4,357,195号、並びにDeOrnellas他の名称「Plasma Etch Reactor and Method(プラズマエッチング反応器及び方法)」の米国特許出願2002/0139665において記載され、これら全ては引用により組み込まれる。
図2に示されるように、多層MRAM構造体120は、異なる材料の幾つかの層が堆積する基板102を含む。明らかなように、図2の層の相対厚みは説明の目的のために誇張されている。用語「基板」は、露出した半導体表面を有するあらゆる半導体のベースとなる構造体を含むことができる。構造体には、例えば、シリコン、シリコン−オン・インシュレータ(SOI)、シリコン−オン・サファイア(SOS)、アルミニウム炭化チタンドープ及び非ドープ半導体、ベース半導体支持構造によって支持されたシリコンのエピタキシャル層、及び他の半導体構造体がある。半導体はシリコンベースである必要はない。半導体は、シリコン−ゲルマニウム、ゲルマニウム、又はガリウム砒素とすることができる。
層104は、例えばCoFe、NiFe、CoFeB、NiFeCr、CoNiFe、及びこれらの混合物などの適切な強磁性材料から作製された底部又は固定強磁性(又は磁性)層を含む。底部強磁性層は、その磁化方向が層の平面内にあるが、MTJデバイスにおいて対象とする望ましい範囲で印加された磁場の存在下で回転できないように固定されている点で「固定」される。固定強磁性層は通常、25Åから100Åの厚みがある。強磁性層は、下層の反強磁性層との層間交換結合によって固定される。適切な反強磁性層には、例えば、MnFe、NiMn、PtMn、IrMn、及びその混合物が挙げられる。下層の反強磁性層は通常、25Åから100Åの厚みがある。図2には図示されていないが、多層MRAM構造体は通常、基板100と底部磁性層104との間に位置する底部コンタクト層を含むであろう。適切な底部コンタクト層材料としては、例えば、Ta、Ti、及びこれらの混合物が挙げられる。最後に、基板とコンタクト層との間には、25Åから100Åの厚みのTiN層のような薄い接着促進層が使用されるのが好ましい。
トンネル障壁層106はアルミナから構成され、反応性スパッタリングによって形成することができる。アルミナ層は通常、5Åから20Åの厚みがある。
「フリー」強磁性(又は磁性)層108は、その磁化を固定強磁性層104の固定磁化に対して層の平面内で相対的に回転させることができる材料から構成される。例えば、CoFe、NiFe、CoFeB、NiFeCr、CoNiFe及びこれらの混合物などの適切な強磁性材料を使用することができる。フリー強磁性層は通常、20Åから50Åの厚みがある。好ましい実施形態において、層108は、NiFe(パーマロイ)及びCoFeの二重層を含み、CoFeがアルミナ上に直接堆積されている。NiFe/CoFe二重層の場合、NiFeは通常、15Åから50Åの範囲の厚みがあり、CoFeは通常、10Åから40Åの範囲の厚みがある。
多層MRAM構造体120は通常、フリー強磁性層108の上にキャッピング又は上部コンタクト層を含む。上部コンタクト層は通常、200Åから2000Åの厚みがある。材料の単一の層だけを使用することができるが、好ましい実施形態では、上側コンタクト層はTa/Ti二重層110、112を含む。Ta層110は通常、50Åから100Åの範囲の厚みがあり、Ti層112は通常、300Åから1500Åの範囲の厚みがある。本明細書で更に説明されるように、本発明の好ましい実施形態においては、Ti層はまた、オーバーエッチング段階におけるハードマスクとしても機能することになる。
一般的には、半導体製造においてフォトレジスト(PR)マスク116の堆積前に、反射防止コーティング(ARC)114が堆積される。ARC層は通常、300Åから800Åの厚みがある。ARCコーティングは、放射線を吸収して光学的に不透明な膜を形成し、イメージングレジストのコントラストを増強する。ARCコーティングは、入射した放射線が上層のPRマスク層116内に反射して戻るのを効果的に低減する。これによりフォトレジスト材料の露光過多を防止する。
反射防止コーティングは、これらの機能原理によって大きく2つのグループに分類される。第1のグループは、反射防止膜としていわゆる光吸収膜を利用し、照射光を吸収する高い能力を有しており、第2のグループは、光の干渉を利用し、反射を防止する。光吸収性有機膜は、基板表面によって反射される前に光を吸収するので、基板(又は下層の材料)から反射されてレジストに戻る光が軽減される。
第2のグループの反射防止膜の実施例としては、Si及びTiNが挙げられる。反射防止膜は通常、反射を軽減するためにレジスト/反射防止膜の境界面からの反射光と反射防止膜/基板の境界面からの反射光とが互いに逆位相であるような厚みで金属上に堆積される。
ポジ型或いはネガ型のフォトレジストを用いてPRマスク層116を作製することができるが、ポジ型の方が一般により良好な解像能力及びパターン転写特性を有するので、ネガ型フォトレジストよりもポジ型フォトレジストが好ましい。ポジ型フォトレジストでは、現像剤によって露光部分が除去されやすく、非露光部分は除去されにくい。フォトレジスト層が施工された後、次いで、フォトレジスト層の上に開口部を有するマスクが位置決めされて、光源をマスク上に配置し、フォトレジスト層の選択領域上に開口部を通して光を照射するようにする。
選択的露光後、フォトレジストがコーティングされた基板は、現像剤溶液で処理され、(ポジ型或いはネガ型フォトレジストの何れが使用されているかに応じて)放射線照射領域又は非照射領域を溶解除去してパターン形成又は現像されたフォトレジストが得られ、先行して堆積されていた下にあるTiを露出させる。次いで、パターン形成フォトレジストマスク層116は、フォトレジスト層の下にある層をエッチングするためのマスクとして使用され、硬化レジストによって保護されていない下層の一部分をエッチング除去することができる。
図1のフローダイアグラムにおいて示される本発明のストップ−オン−アルミナプロセスの実施形態は、最初の主エッチング段階を含み、これによりTi層112、Ta層110、及びフリー強磁性層106を構成するNiFe(パーマロイ)及びCoFe二重層の一部が、図2のMRAM構造体120内で連続的に除去される。これらの層は、種々の化学エッチングを用いるプラズマ反応エッチングによって除去されるのが好ましい。一般的に、当該化学的物質は、2つ又はそれ以上の以下の化学種:すなわちハロゲンガス、ハロゲン含有ガス、希ガス、及び2原子ガスを含み、最後の2つのガスは不活性キャリアガスとして働く。当該プロセスの重要な特徴は、主エッチングをCoFe/アルミナの境界面に到達する前に停止させることである。好ましくは、NiFe及びCoFe二重層からなる上側フリー磁性膜をエッチングする場合、使用される化学的物質は、約10%から50%容積のCl2と約10%から30%のBCl3との混合物を含み、残余は主として不活性キャリアガスである。(別途定めない限り、気体の全てのパーセンテージは容積ベースである。)この混合物は、磁性膜の実質的に残留物のないエッチングを可能にすることが実証されている。CoFe/アルミナ境界面付近で停止させるためには、最小限の残留物形成を伴ってエッチング速度を制御することが重要である。
Cl2及び/又はArを含有するエッチングガスでNiFeなどの遷移金属を含む磁性層をプラズマエッチングする場合、プラズマチャンバー内の酸素の量を調整することにより、下層のアルミナに対するエッチング選択性に影響を及ぼす可能性がある点も示されている。すなわち、プラズマチャンバー内への酸素の流入を制御することによって、より高いNiFe/アルミナ選択性が得られる。プラズマ・オーバーエッチプロセスの1つの実施形態では、バックグラウンド酸素をエッチングプロセスに影響を及ぼさないレベルまで低下させ、同時にプラズマチャンバー内に計測可能及び制御可能な形で酸素を再導入することを伴う。プラズマチャンバーに入ることができるバックグラウンド酸素の発生源には、例えば、(1)大気中の酸素、(2)チャンバー内の材料からのガス放出、(3)プロセスシステム内の他の処理モジュール、及び(4)プラズマエッチング中に発生するソース・ウィンドウ・スパッタリングがある。
チャンバー内の「非制御の」バックグラウンド酸素が低減されると、Ni/Feとアルミナとの間の選択性は、チャンバー内に極めて少量(例えば〜0.08sccm)の酸素を再導入することによって最適化することができる。酸素を再導入するための1つの技法では、チャンバーに接続された2つの別個のキャリアガス源を用いる。第1の供給源は99.9%Ar及び0.1%O2を含むAr/O2ガス混合物をプラズマチャンバーに供給し、第2の供給源は、100%Ar含有ガスをプラズマチャンバーに並行して供給する。プラズマチャンバー内に酸素を再導入する場合、チャンバーのベース圧力は〜0.001mTにまで低くされるのが好ましい。加えて、ソース電力はウィンドウスパッタリングを最小化するために低く(100−200W)する必要がある。
図1に示される主エッチング段階10に続いて、段階12で、パターン化フォトレジストマスク116が従来の方法によって除去される。ハロゲン含有エッチングプロセス後にCoFe含有スタック構造体を高温(>約150−175℃)に曝露することにより、著しい残渣形成をもたらすことが分かっている。加えて、図2のMRAM構造体120をドライストリップ・プロセスに曝すと、特に酸素が使用される場合には元来のアルミナ表面が著しく劣化されるようになることが分かっている。同様の結果は、窒素ストリッピングについても観察されている。従って、本発明の実施形態のMRAMスタックのストップ−オン−アルミナプロセスにおいては、ウェットフォトレジストストリッピング又はHe/H2を利用し、高温或いは酸素によるドライストリップの何れも利用しないことが好ましい。
図3は、パターンフォトレジストマスク116の除去の後で予期されるMRAM構造体のエッチング・プロファイルを示す。図3は、2つのセル220のみを示しているが、MRAM構造体は、最終的にMRAMデバイスの一部を形成する複数のセルを含むことができる点は理解される。各セルの側壁は、本質的に上縁部から始まり垂直方向に例えばNiFe層である上側磁性層に向かい、この際に、プロファイルは傾斜して非垂直傾斜表面230を形成する。フル・スタックエッチングの場合、表面230は外方に突出し、通常は底部コンタクト層に対応することになる表面240で終端する。
次いで、MRAM構造体120は、後続の処理の間での構造体120の腐食を防止するパッシベーション方法である腐食処理を受けるのが好ましい。好ましい腐食処理は、He及びH2の混合物を含有する環境でのプラズマ処理からなる。好ましくは、この混合物は、少なくとも96%のHeと、4%以下のH2とを含む。このプロセスは、100℃から285℃の間、好ましくは150℃の高温で行うのが好ましい。
任意的な水洗浄段階が続いて行われ、これによればデバイスは、好ましくは少なくとも1分から2分間洗浄され汚染が除去される。好ましくは、ほぼ室温(約30℃)で脱イオン水が使用される。
洗浄された後、段階18において、デバイスは100℃から285℃の間、好ましくは150℃の高温で1分から2分間焼成され、過剰な水分並びにHe及びH2が除去される。
最後に、構造体120はオーバーエッチングのエッチング段階を受け、これにより例えばNiFe及びCoFe二重層である露光されたフリー強磁性層108の残留部分が除去され、トンネル障壁層106のアルミナが停止層として機能する。図4は、オーバーエッチング段階20の後で予期されるMRAM構造体120のエッチング・プロファイルを示す。余分なNiFe/CoFeを選択的に除去することにより、階段状プロファイルが隔離領域236を定め、これはフリー強磁性層234と下方固定強磁性層238とを分離するアルミナ露出水平面である。このプロファイルは、隔離領域236まで本質的に垂直を保持している。MTJデバイスのこの構成においては、フリー強磁性層は、絶縁トンネル障壁(アルミナ)層の幅とほぼ同じ幅W1を有する。固定強磁性層は、W2>W1であるような幅W2を有する。加えて、底部磁性層(図示せず)の幅は、トンネル障壁層の幅よりも長い。MTJデバイスの別の実施形態においては、フリー強磁性層は幅W3を有し、固定強磁性層は幅W4を有し、絶縁トンネル障壁(アルミナ)層はW5を有し、W5>W4≧W3、好ましくはW4>W3である。
パターン化フォトレジストマスク116の除去では、Tiコンタクト層114はオーバーエッチングプロセスのハードマスクとして機能し、該プロセスは、上述のように少量の酸素を含有する雰囲気中でのプラズマエッチング反応を含む。好ましい実施形態において、約99%を超えるアルゴンと少量の酸素との混合物を含むガスが使用される。
図3及び図4は、単一マスク、フル・スタックのストップ−オン−アルミナプロセスを示す。本発明の別の実施形態において、図5Aから図5Gは、2マスク、フル・スタックのストップ−オン−アルミナプロセスの一連の段階を示す。
図5Aは、異なる材料の幾つかの層:すなわち、(1)底部又は固定強磁性層54、(2)トンネル障壁層56、(3)フリー強磁性層58、(4)キャップ層又はコンタクト層60、及び(5)フォトレジスト層62が堆積された基板52を含む多層MRAM構造体50を示す。パターン化フォトレジスト(PR)マスク68が、放射線への選択的露出によって形成され、次いで現像剤溶液で処理される。MRAM構造体50は、ARCを含むことができ、すなわち例証の目的でARCは別個の層ではなく上部コンタクト層60の一部とみなされる。層54、56、及び58は、構造体の「フル・スタック」を構成すると考えられるが、特定のデバイスのプロセス設計フローに応じて層60のような追加層を含めることもできる。
図5Bは、図5Aの上部コンタクト層60がPRマスク68を用いて部分的に除去されることによりコンタクト層66が形成された後の構造体を示す。フリー強磁性層64の一部が露出している。
図5Cは、ストップ−オン−アルミナプロセスの主エッチング後の構造体を示し、フリー強磁性層64の露出部分が除去されて、フリー強磁性層70が形成されている。トンネル障壁層56の一部が露出している。その後、図5Dに示されるように、PRマスク68が除去される。
続いて、図5Eに示されるように構造体の上にハードマスクの層が堆積される。このハードマスクは、好ましくは、例えばTa、Ti、TiN、TiAlN、及びSiO2などの材料を含む。次いで、パターン化フォトレジスト層(図示せず)がハードマスク72の上に形成される。
図5Fは、ハードマスクの一部がエッチングされ、パターン化PRマスクが除去された後の構造体を示す。残りのハードマスク74が、上部コンタクト層66及び上側磁性層70を覆っているのが分かる。次に、ハードマスク74を用いて露出したトンネル障壁層56及び下側強磁性層54をエッチングし、図5Gに示される構造体を残し、この構造体は、トンネル障壁層86の外周及び下側強磁性層76の外周がハードマスク72の外周と実質的に同一面にある。
オーバーエッチングプロセスは高い選択性を示す。フリー強磁性層は、例えばAl23である誘電体がエッチングされる速度よりも少なくとも7倍速い速度でエッチングされることが予期される。
図3及び図4に示されるように、オーバーエッチング段階を用いて、MRAMデバイスでの上部及び底部マグネット234、238の間の電気絶縁が達成される。この態様は、アルミナを停止層として用いるフリー強磁性層108のNiFe/CoFe二重層を選択的にエッチングすることによって得られる。NiFeとCoFeの間のスパッタリング閾値とアルミナのスパッタリング閾値とには顕著な差があるので、NiFe/CoFeエッチング速度を正確に制御することが可能である。これらの現象を検証する実験は、Tegal Corp.(カリフォルニア州ペタルーマ所在)が提供する6550Spectra(登録商標)エッチング・リアクタを用いて行った。
具体的には、NiFe及びCoFeスパッタリング速度を単層の試験ウェーハを用いて測定し、アルミナのエッチング速度をアルミナ/NiFe試験構造体を用いて測定した。この試験構造体は、その上に堆積されたNiFe層とそのNiFeの上の極めて薄いアルミナ層(〜15Å)とを有する基板から構成された。計測されたアルミナエッチング速度は、トンネル型磁気抵抗(TMR)スタックで見られる薄膜特性を示した。
図6のグラフから明らかなように、合金でのスパッタリングの開始とアルミナとの比較において、これらの間に顕著な差が観察された。10Wより大きく25W未満のバイアス電力レベルでアルミナ/NiFe試験構造体に関して行われたエッチング速度試験では、アルミナがエッチングされなかったことも観察された。これらの観察は、特定のエッチング条件下では、TMRスタックから顕著な量のNi及びCoFeをエッチングすることができると同時に、アルミナは少量しかエッチングされないことを示している。
TMRスタックのエッチングプロセスを監視するために、NiFe/CoFeエッチングの終点を検出する方法も開発された。下層のアルミナの上に形成されたNiFe及びCoFe層を備えるスタックウェーハを調製した。NiFeの上の層が反応性化学的物質を用いて除去されたのち、スタックウェーハは2つの異なるレベルでアルゴン単独化学的物質を用いるオーバーエッチングを受けた。2つの典型的なスタックウェーハからの発光終点検出(EPD)トレースが図7に示される。明らかなように、NiFe及びCoFeの元素組成は、アルゴンプラズマでかなり良好な発光体である。
EPDトレースは、一部の構造体がアルゴンエッチングプロセスの持続期間にわたりスタック内の個々の層から見えることを示している。図7の終点トレース内での最初のピーク120は、アルミナの上方の磁性層がないことを示す。上側のグラフ内の長い平坦な領域は、アルミナの緩慢な除去に相当する。この領域は、図7の下側で示されるより高出力のトレースではかなり短い。図7の上側での長い平坦な領域の後のピーク130の第2のセットは、アルミナの下方の磁性層のエッチング除去に相当する。ピーク140のこの第2のセットもまた、図7の下側でのより高出力の場合で観察される。
実際には、エッチング反応の進行は、光学フィルターを有するやや広帯域の光電セル検出器又は光電子増倍管などの光学検出器によって監視することができる。検出器はまた、質量分析計又は同様のものとすることができる。光電セルは、増幅器に結合されたときに、プラズマの発光強度に比例した電圧出力を提供する。検出器は、例えば、Gorinに付与された米国特許第4,357,195号で記載されており、これは引用により本明細書に組み込まれる。
図8A及び図8Bは、2つの透過型電子顕微鏡(TEM)写真を示しており、これらは、終点トレースの150のドットで示されたポイント、すなわち図7の上部に示される2つのピーク120、130の間の平坦域までエッチングされたMRAMスタックウェーハから撮られたものである。SiO2基板102上に堆積された固定強磁性層104、アルミナ層106、フリー強磁性層108、Ta層110、Ti層112、及びARC層114が、各TEMで明瞭に認められる。図8Aは、アレイの間の開き領域を示し、図8Bは、特徴部間の密集領域を示す。
図9は、MRAMウェーハから得られた走査型電子顕微鏡(SEM)写真であり、ウェーハは、組み合わされた主エッチングとオーバーエッチングとを受けた、アルミナの上方に堆積されたNiFe及びCoFeの双方を有している。この画像では、完了した上部電極エッチングが比較的ベールが無いことを示している。ベールは、処理間に特徴部の壁の上に形成する残渣であり、有機成分或いは無機成分からなることができる。このプロセスは、6インチウェーハ全体にわたって有効であり、ウェーハ上のどの場所にもアルミナの突き抜け現象の兆候は示されない。
図10A及び図10Bは、2つのMRAMウェーハのSEM写真であり、その両方は、図10Bのウェーハがエッチ後に水洗浄を受けたことを除いては、同一条件下でハロゲンベースの化学的物質を用いてエッチングされた。図10Aから明らかなように、ウェーハのフィールドエリア内の露出した磁性材料は、数時間の空気への曝露の結果として著しく腐食し、これに対して図10Bの洗浄ウェーハはあまり顕著には腐食されていない。洗浄は、ハロゲンの除去と表面のパッシベーションとにおいて有効であった。
図11は、本発明の技法で作製されたMTJデバイスのTEMである。明らかなように、アルミナ層は、上部マグネットと底部マグネットとの優れた電気絶縁を可能にする。
本発明の好ましい実施形態の上記詳細な説明は、図示及び説明の目的で提示された。本発明は、開示された厳密な形態に網羅され限定されるものではない。上述の教示に照らして多くの修正及び変形形態が実施可能である。本発明の範囲は、この詳細な説明によってではなく、本明細書に添付された請求項によって限定されるものとする。
MRAM用の磁気トンネル接合(MTJ)デバイスを製造する方法順序を示す図である。 エッチング前の支持基板上に堆積された多層膜を含む自立MRAMスタックの拡大断面図である。 非垂直プロファイルを示す主エッチング段階後のMRAM構造体の断面図である。 非垂直プロファイルを示すオーバーエッチング段階後のMRAM構造体の断面図である。 2マスクのストップ−オン−アルミナプロセスを示す図である。 2マスクのストップ−オン−アルミナプロセスを示す図である。 2マスクのストップ−オン−アルミナプロセスを示す図である。 2マスクのストップ−オン−アルミナプロセスを示す図である。 2マスクのストップ−オン−アルミナプロセスを示す図である。 2マスクのストップ−オン−アルミナプロセスを示す図である。 2マスクのストップ−オン−アルミナプロセスを示す図である。 アルゴン内でのオーバーエッチングプロセスにおけるプラズマエッチング中の下側電極出力の出力レベルに対するNiFe、CoFe、及びアルミナのエッチング速度を比較するグラフである。 パターン化MRAM構造体上で2つの異なる出力レベルを用いるNiFeオーバーエッチングプロセスでの時間に対する発光エッチングピッチ密度トレースのグラフである。 ストップ−オン−アルミナ・エッチングプロセス後に撮られたMTJデバイスのTEM写真である。 ストップ−オン−アルミナ・エッチングプロセス後に撮られたMTJデバイスのTEM写真である。 反応プラズマ主エッチング段階、オーバーエッチング、及びフォトレジストストリップ後のMRAMスタックウェーハのSEM写真である。 図9Aのウェーハがエッチング後のウェット洗浄を受けた以外は、同一条件でエッチングされたウェーハのSEM写真である。 図9Aのウェーハがエッチング後のウェット洗浄を受けた以外は、同一条件でエッチングされたウェーハのSEM写真である。 MTJデバイスのTEM写真である。 垂直プロファイルを有する従来技術のMRAM構造体を示す図である。

Claims (20)

  1. 磁気トンネル接合デバイスを作製する方法であって、
    (a)第1の磁性部材を形成する段階と、
    (b)第2の磁性部材を形成する段階と、
    (c)前記第1の磁性部材と前記第2の磁性部材との間に配置された誘電材料から構成され、エッチングによって前記第1の磁性部材と前記第2の磁性部材との間に電気短絡を生じることができるほど薄い絶縁トンネル障壁層を形成する段階と、
    (d)前記絶縁トンネル障壁層を停止層として使用し、前記第2の磁性部材の選択部分をプラズマエッチングして前記絶縁トンネル層を貫通せずに前記第2の磁性部材が前記第1の部材から電気絶縁されるようにする段階と、
    を含む方法。
  2. 前記方法が更に、前記段階(c)の後で且つ前記段階(d)の前に、
    (c1)前記第2の磁性部材の上側表面上にコンタクト層を形成する段階と、
    (c2)前記コンタクト層を覆ってパターン化マスクを形成する段階と、
    (c3)前記コンタクト層の一部を選択的に除去する段階と、
    (c4)前記パターン化マスクを除去する段階と、
    を含む請求項1に記載の方法。
  3. 前記パターン化マスクがハードマスクを含むことを特徴とする請求項2に記載の方法。
  4. 前記パターン化マスクがフォトレジストを含む請求項2に記載の方法。
  5. 前記段階(d)が、
    (i)前記第2の磁性部材の大部分を第1のエッチング条件下で選択的にエッチングする段階と、
    (ii)前記段階(i)の後に、前記絶縁トンネル障壁層が停止層として機能するように第2のエッチング条件下で前記第2の磁性部材の残余部分を選択的にエッチングする段階と、
    を含む請求項1に記載の方法。
  6. 前記段階(i)が、第1のハロゲンベースの化学的機能性エッチャント化学種を含む第1のプラズマ源ガスを用いてプラズマエッチングする段階を含み、
    前記段階(ii)が、アルゴン及び酸素を含む第2のプラズマ源ガスを用いてプラズマエッチングする段階を含む、
    ことを特徴とする請求項5に記載の方法。
  7. 前記段階(i)が、Cl2とBCl3との混合物を含むエッチャント化学種を用いて反応プラズマエッチングする段階を含む請求項5に記載の方法。
  8. 前記段階(ii)が、前記エッチャント化学種に酸素を付加する段階を含む請求項5に記載の方法。
  9. 前記磁気トンネル接合デバイスが、磁気ランダムアクセスメモリデバイスで利用されることを特徴とする請求項1に記載の方法。
  10. 前記方法が更に、前記段階(d)に続き、
    (1)前記デバイスをHe及びH2を含有する環境内でプラズマ処理して腐食材料を除去する段階と、
    (2)任意選択的に、前記処理されたデバイスを洗浄する段階と、
    (3)前記デバイスを焼成して前記He及びH2を除去する段階と、
    を含む請求項1に記載の方法。
  11. 前記段階(1)が、100℃から285℃の温度でプラズマ処理を含み、前記環境が、少なくとも96容積%のHeと4容積%未満のH2とを含有し、前記段階(3)が、100℃から285℃の温度で前記デバイスを加熱する段階を含むことを特徴とする請求項10に記載の方法。
  12. 前記第1の磁性部材が、対象とする範囲において印加磁場の存在下で好ましい方向に固定された磁気モーメントを有する固定強磁性層であり、前記第2の磁性部材が、対象とする範囲において印加磁場の存在下で磁気モーメントが自由に回転するフリー強磁性層であることを特徴とする請求項1に記載の方法。
  13. 前記固定強磁性層が、NiFe、CoFe、CoFeB、NiFeCr、CoNiFe及びこれらの混合物からなる群から選択された材料から形成され、前記フリー強磁性層が、NiFe、CoFe、CoFeB、NiFeCr、CoNiFe及びこれらの混合物からなる群から選択された材料から形成されることを特徴とする請求項12に記載の方法。
  14. 磁気トンネル接合デバイスを作製する方法であって、
    (a)第1の磁性部材を形成する段階と、
    (b)第2の磁性部材を形成する段階と、
    (c)前記第1の磁性部材と前記第2の磁性部材との間に配置された誘電材料から構成され、エッチングによって前記第1の磁性部材と前記第2の磁性部材との間に電気短絡を生じることができるほど薄い絶縁トンネル障壁層を形成する段階と、
    (d)前記第2の磁性部材の上側表面上にコンタクト層を形成する段階と、
    (e)前記コンタクト層を覆ってパターン化マスクを形成する段階と、
    (f)前記コンタクト層の一部を選択的に除去する段階と、
    (g)前記パターン化マスクを除去する段階と、
    (h)前記第2の磁性部材及び前記絶縁トンネル障壁層の少なくとも1つの側部が非垂直プロファイルを定め、該プロファイルが前記少なくとも1つの側部から外方に突出することによって前記絶縁トンネルの分離が拡がり、前記第2の磁性部材及び前記絶縁トンネル障壁層の一部を選択的に除去して前記第2の磁性部材が前記第1の磁性部材から電気絶縁されるようにする段階と、
    を含む方法。
  15. 前記方法が更に、前記段階(h)に続いて、(i)前記第2の磁性部材をオーバーエッチングする段階を含む請求項14に記載の方法。
  16. 前記方法が更に、前記段階(h)に続いて、
    (1)前記デバイスをHe及びH2を含有する環境内でプラズマ処理して腐食材料を除去する段階と、
    (2)任意選択的に、前記処理されたデバイスを洗浄する段階と、
    (3)前記デバイスを焼成して前記He及びH2を除去する段階と、
    を含む請求項14に記載の方法。
  17. (a)第1又は下側磁性部材と、
    (b)第1又は上側磁性部材と、
    (c)前記第1の磁性部材と前記第2の磁性部材との間に配置された誘電材料から構成された絶縁トンネル障壁層と、
    を備え、
    前記第2の磁性部材及び前記絶縁トンネル障壁層の少なくとも1つの側部が該少なくとも1つの側部から突出した非垂直プロファイルを定めることを特徴とする磁気トンネル接合デバイス。
  18. 前記絶縁材料がAl23を含むことを特徴とする請求項17に記載の磁気トンネル接合デバイス。
  19. 前記第1の磁性部材が、特定の範囲において印加磁場の存在下で好ましい方向に固定された磁気モーメントを有する固定強磁性層であり、前記第2の磁性部材が、特定の範囲において印加磁場の存在下で磁気モーメントが自由に回転するフリー強磁性層であることを特徴とする請求項17に記載の磁気トンネル接合デバイス。
  20. 前記固定強磁性層が、NiFe、CoFe、CoFeB、NiFeCr、CoNiFe及びこれらの混合物からなる群から選択された材料から形成され、前記フリー強磁性層が、NiFe、CoFe、CoFeB、NiFeCr、CoNiFe及びこれらの混合物からなる群から選択された材料から形成されることを特徴とする請求項17に記載の磁気トンネル接合デバイス。
JP2007531406A 2004-09-09 2005-09-09 ストップ−オン−アルミニウム処理を含むウェーハ処理のためのシステム及び方法 Active JP5261629B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/937,660 US7169623B2 (en) 2004-09-09 2004-09-09 System and method for processing a wafer including stop-on-aluminum processing
US10/937,660 2004-09-09
PCT/US2005/032303 WO2006029374A2 (en) 2004-09-09 2005-09-09 System and method for processing a wafer including stop-on-aluminum processing

Publications (3)

Publication Number Publication Date
JP2008512875A true JP2008512875A (ja) 2008-04-24
JP2008512875A5 JP2008512875A5 (ja) 2008-10-16
JP5261629B2 JP5261629B2 (ja) 2013-08-14

Family

ID=35996768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007531406A Active JP5261629B2 (ja) 2004-09-09 2005-09-09 ストップ−オン−アルミニウム処理を含むウェーハ処理のためのシステム及び方法

Country Status (3)

Country Link
US (2) US7169623B2 (ja)
JP (1) JP5261629B2 (ja)
WO (1) WO2006029374A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011060918A (ja) * 2009-09-08 2011-03-24 Nippon Hoso Kyokai <Nhk> スピン注入磁化反転素子、磁気ランダムアクセスメモリ、光変調器、表示装置、ホログラフィ装置、ホログラム記録装置および光変調器の製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7374952B2 (en) * 2004-06-17 2008-05-20 Infineon Technologies Ag Methods of patterning a magnetic stack of a magnetic memory cell and structures thereof
US7368299B2 (en) * 2004-07-14 2008-05-06 Infineon Technologies Ag MTJ patterning using free layer wet etching and lift off techniques
US8193096B2 (en) 2004-12-13 2012-06-05 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
US8582252B2 (en) 2005-11-02 2013-11-12 Seagate Technology Llc Magnetic layer with grain refining agent
US7445943B2 (en) * 2006-10-19 2008-11-04 Everspin Technologies, Inc. Magnetic tunnel junction memory and method with etch-stop layer
US7618894B2 (en) * 2007-07-26 2009-11-17 Unity Semiconductor Corporation Multi-step selective etching for cross-point memory
US7880209B2 (en) * 2008-10-09 2011-02-01 Seagate Technology Llc MRAM cells including coupled free ferromagnetic layers for stabilization
KR101527533B1 (ko) * 2009-01-09 2015-06-10 삼성전자주식회사 자기 메모리 소자의 형성방법
JP5058206B2 (ja) * 2009-04-27 2012-10-24 株式会社東芝 磁気抵抗素子の製造方法
US20110143548A1 (en) 2009-12-11 2011-06-16 David Cheung Ultra low silicon loss high dose implant strip
JP2012099589A (ja) * 2010-11-01 2012-05-24 Hitachi High-Technologies Corp プラズマ処理方法
US8962493B2 (en) * 2010-12-13 2015-02-24 Crocus Technology Inc. Magnetic random access memory cells having improved size and shape characteristics
US9613825B2 (en) * 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
US8748197B2 (en) * 2012-03-14 2014-06-10 Headway Technologies, Inc. Reverse partial etching scheme for magnetic device applications
US20140003118A1 (en) * 2012-07-02 2014-01-02 International Business Machines Corporation Magnetic tunnel junction self-alignment in magnetic domain wall shift register memory devices
US20150236248A1 (en) 2014-02-18 2015-08-20 Everspin Technologies, Inc. Top electrode etch in a magnetoresistive device and devices manufactured using same
US9466788B2 (en) * 2014-02-18 2016-10-11 Everspin Technologies, Inc. Top electrode etch in a magnetoresistive device and devices manufactured using same
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
SG11201706167QA (en) * 2015-02-15 2017-09-28 Acm Res (Shanghai) Inc Method for removing barrier layer for minimizing sidewall recess
US9525125B1 (en) * 2015-08-20 2016-12-20 International Business Machines Corporation Linear magnetoresistive random access memory device with a self-aligned contact above MRAM nanowire
US11043251B2 (en) * 2018-11-30 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction device and method of forming same
CN112563412B (zh) * 2019-09-25 2023-06-23 浙江驰拓科技有限公司 磁性隧道结刻蚀方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314170A (ja) * 2001-04-17 2002-10-25 Canon Inc トンネル磁気抵抗素子の加工方法
US20020160541A1 (en) * 2001-04-27 2002-10-31 Durcan D. Mark Method for forming minimally spaced MRAM structures
JP2003505873A (ja) * 1999-07-22 2003-02-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 磁気トンネル接合装置を製造する方法
JP2003078185A (ja) * 2001-09-03 2003-03-14 Nec Corp 強磁性トンネル接合構造及びその製造方法並びに該強磁性トンネル接合を用いた磁気メモリ
US20030199104A1 (en) * 2002-04-18 2003-10-23 Infineon Technologies North America Corp. Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
JP2003324187A (ja) * 2002-05-01 2003-11-14 Sony Corp 磁気メモリ装置の製造方法および磁気メモリ装置
JP2004214459A (ja) * 2003-01-06 2004-07-29 Sony Corp 不揮発性磁気メモリ装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3854839B2 (ja) * 2001-10-02 2006-12-06 キヤノン株式会社 磁気抵抗素子を用いた不揮発固体メモリ
JP2004128229A (ja) * 2002-10-02 2004-04-22 Nec Corp 磁性メモリ及びその製造方法
US6984529B2 (en) * 2003-09-10 2006-01-10 Infineon Technologies Ag Fabrication process for a magnetic tunnel junction device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003505873A (ja) * 1999-07-22 2003-02-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 磁気トンネル接合装置を製造する方法
JP2002314170A (ja) * 2001-04-17 2002-10-25 Canon Inc トンネル磁気抵抗素子の加工方法
US20020160541A1 (en) * 2001-04-27 2002-10-31 Durcan D. Mark Method for forming minimally spaced MRAM structures
JP2003078185A (ja) * 2001-09-03 2003-03-14 Nec Corp 強磁性トンネル接合構造及びその製造方法並びに該強磁性トンネル接合を用いた磁気メモリ
US20030199104A1 (en) * 2002-04-18 2003-10-23 Infineon Technologies North America Corp. Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
JP2003324187A (ja) * 2002-05-01 2003-11-14 Sony Corp 磁気メモリ装置の製造方法および磁気メモリ装置
JP2004214459A (ja) * 2003-01-06 2004-07-29 Sony Corp 不揮発性磁気メモリ装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011060918A (ja) * 2009-09-08 2011-03-24 Nippon Hoso Kyokai <Nhk> スピン注入磁化反転素子、磁気ランダムアクセスメモリ、光変調器、表示装置、ホログラフィ装置、ホログラム記録装置および光変調器の製造方法

Also Published As

Publication number Publication date
US20060051881A1 (en) 2006-03-09
JP5261629B2 (ja) 2013-08-14
US7169623B2 (en) 2007-01-30
WO2006029374A3 (en) 2006-11-09
US20060186496A1 (en) 2006-08-24
WO2006029374A2 (en) 2006-03-16

Similar Documents

Publication Publication Date Title
JP5261629B2 (ja) ストップ−オン−アルミニウム処理を含むウェーハ処理のためのシステム及び方法
US10043851B1 (en) Etch selectivity by introducing oxidants to noble gas during physical magnetic tunnel junction (MTJ) etching
US7955870B2 (en) Dry etch stop process for eliminating electrical shorting in MRAM device structures
US7645618B2 (en) Dry etch stop process for eliminating electrical shorting in MRAM device structures
TWI737607B (zh) 圖案化磁性通道接面的硬遮罩
US6759263B2 (en) Method of patterning a layer of magnetic material
US11088320B2 (en) Fabrication of large height top metal electrode for sub-60nm magnetoresistive random access memory (MRAM) devices
US7105361B2 (en) Method of etching a magnetic material
US7320942B2 (en) Method for removal of metallic residue after plasma etching of a metal layer
EP1389800A2 (en) Method for removal of residue from a film stack using a sacrificial mask layer
US20040026369A1 (en) Method of etching magnetic materials
US20120276657A1 (en) Method of patterning of magnetic tunnel junctions
US11367832B2 (en) Method of making magnetoresistive random access memory device
KR20040090928A (ko) Mram 장치 제조 방법
JP5085637B2 (ja) Mramデバイス構造内の電気的短絡を排除するドライエッチング停止処理
US10921707B2 (en) Self-adaptive halogen treatment to improve photoresist pattern and magnetoresistive random access memory (MRAM) device uniformity
US20200266340A1 (en) Integrated circuit
US20200052196A1 (en) Avoiding Oxygen Plasma Damage During Hard Mask Etching in Magnetic Tunnel Junction (MTJ) Fabrication Process
KR102399361B1 (ko) 20 nm 이하 mram 디바이스들을 제조하기 위한 다수의 하드 마스크 패터닝
US20030181056A1 (en) Method of etching a magnetic material film stack using a hard mask
CN101449361A (zh) 消除磁性随机存取存储器器件结构中的电短路的干法蚀刻停止工艺

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080828

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110711

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111011

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121203

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20121228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130322

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5261629

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250