TWI737607B - 圖案化磁性通道接面的硬遮罩 - Google Patents
圖案化磁性通道接面的硬遮罩 Download PDFInfo
- Publication number
- TWI737607B TWI737607B TW105114498A TW105114498A TWI737607B TW I737607 B TWI737607 B TW I737607B TW 105114498 A TW105114498 A TW 105114498A TW 105114498 A TW105114498 A TW 105114498A TW I737607 B TWI737607 B TW I737607B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- hard mask
- thin film
- dielectric
- etching
- Prior art date
Links
- 238000000059 patterning Methods 0.000 title claims description 8
- 239000010410 layer Substances 0.000 claims abstract description 275
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 36
- 239000006117 anti-reflective coating Substances 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims description 97
- 239000010409 thin film Substances 0.000 claims description 78
- 238000005530 etching Methods 0.000 claims description 57
- 239000010408 film Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 18
- 239000000203 mixture Substances 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 239000010941 cobalt Substances 0.000 claims description 12
- 229910017052 cobalt Inorganic materials 0.000 claims description 12
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 12
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 12
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052707 ruthenium Inorganic materials 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000000395 magnesium oxide Substances 0.000 claims description 3
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 3
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 2
- -1 tungsten nitride Chemical class 0.000 claims description 2
- 239000011787 zinc oxide Substances 0.000 claims description 2
- 239000011247 coating layer Substances 0.000 claims 1
- 229910021645 metal ion Inorganic materials 0.000 claims 1
- 230000005641 tunneling Effects 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 36
- 230000008569 process Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 12
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 229910052742 iron Inorganic materials 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 229910003321 CoFe Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- FQMNUIZEFUVPNU-UHFFFAOYSA-N cobalt iron Chemical compound [Fe].[Co].[Co] FQMNUIZEFUVPNU-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Drying Of Semiconductors (AREA)
- Magnetic Heads (AREA)
Abstract
本文提供元件結構及用於製造元件結構的方法。本文描述的磁性隨機存取記憶體（MRAM）元件可以包括薄膜疊層，該薄膜疊層包含磁性通道接合層、介電質覆蓋層、蝕刻終止層、導電硬遮罩層、介電質硬遮罩層、旋塗式碳層、及抗反射塗層。該薄膜疊層可以被一種或更多種選擇的化學物質蝕刻，以實現改良的薄膜疊層側壁垂直度。可以利用本文描述的方法和元件來製造臨界尺寸越來越均勻且越來越小的記憶體單元。
Description
本揭示的實施例大體而言係關於元件結構及用於形成元件結構的方法。更具體言之，本文描述的實施例係關於用於圖案化磁性通道接面（MTJs）的硬遮罩。
微電子元件通常被製造在半導體基板上成為積體電路。這種元件的實例是磁性隨機存取記憶體（MRAM）。MRAM元件通常包括被用來作為存儲元件的磁性多層薄膜疊層。薄膜疊層通常是各種材料構成的不同層的疊層，各種材料例如高導磁合金（NiFe）、鈷鐵（CoFe）、鉭（Ta）、銅（Cu）及類似物。薄膜疊層也可含有諸如氧化鋁的絕緣材料作為被夾置在薄膜疊層之各層間的薄通道層。該等層通常被依序沉積為毯覆薄膜。薄膜隨後藉由各種蝕刻製程圖案化，其中薄膜疊層的一個或更多個層被部分或全部移除，以形成元件特徵。
MRAM的一種類型是自旋轉移扭矩磁性隨機存取記憶體（STT-MRAM）。傳統的STT-MRAM製造製程通常使用光阻劑材料作為遮罩及反應離子蝕刻（RIE）來打開硬遮罩，從而產生具有錐形側壁的硬遮罩。由於相鄰MTJ之間的間距不斷縮小以得到密度越來越高的STT-MRAM元件，藉由傳統製程形成的硬遮罩的錐形側壁會減小相鄰MTJ之間的空間。結果，MTJ的蝕刻變得越來越困難，而且相鄰的MTJ不夠分開，從而導致元件產率降低，而且增加元件故障的可能性。
因此，所屬技術領域中需要的是薄膜疊層及提供改良的MRAM元件的製造製程。
在一個實施例中，提供一種薄膜疊層。該薄膜疊層包括磁性通道接合層、位於該磁性通道接合層上的介電質覆蓋層、及位於該介電質覆蓋層上的蝕刻終止層。導電硬遮罩層可以位於該蝕刻終止層上，而且介電質硬遮罩層可以位於該導電硬遮罩層上。旋塗式碳層可以位於該介電質硬遮罩層上，而且抗反射塗層可以位於該旋塗式碳層上。
在另一個實施例中，提供一種薄膜疊層。該薄膜疊層包括磁性通道接合層及位於該磁性通道接合層上的介電質覆蓋層。該介電質覆蓋層的厚度可以介於約5 Å和約20 Å之間。蝕刻終止層可以位於該介電質覆蓋層上，而且導電硬遮罩層可以位於該蝕刻終止層上。該蝕刻終止層的厚度可以介於約5 Å和約50 Å之間，而且該導電硬遮罩層的厚度可以介於約400 Å和約1000 Å之間。介電質硬遮罩層可以位於該導電硬遮罩層上，旋塗式碳層可以位於該介電質硬遮罩層上，而且抗反射塗層可以位於該旋塗式碳層上。
在又另一個實施例中，提供一種蝕刻薄膜疊層的方法。該方法包括以下步驟：圖案化光阻劑層及蝕刻薄膜疊層之抗反射塗層、使用該抗反射塗層作為第一遮罩來蝕刻該薄膜疊層之旋塗式碳層、以及使用該旋塗式碳層作為第二遮罩來蝕刻該薄膜疊層之介電質硬遮罩層。可以使用該介電質硬遮罩層作為第三遮罩來蝕刻該薄膜疊層之導電硬遮罩層，而且可以使用該導電硬遮罩層作為第四遮罩來蝕刻該薄膜疊層之蝕刻終止層，以暴露該薄膜疊層之介電質覆蓋層。該介電質覆蓋層可以位於磁性通道接合層上。
本文提供元件結構及用於製造元件結構的方法。本文描述的磁抗隨機存取記憶體（MRAM）元件可以包括薄膜疊層，該薄膜疊層包含磁性通道接合層、介電質覆蓋層、蝕刻終止層、導電硬遮罩層、介電質硬遮罩層、旋塗式碳層、及抗反射塗層。該薄膜疊層可以被一種或更多種選擇的化學物質蝕刻，以實現改良的薄膜疊層側壁垂直度。可以利用本文描述的方法和元件來製造臨界尺寸越來越一致且越來越小的記憶體單元。
可以利用薄膜疊層的各個層作為用於圖案化疊層的硬遮罩。硬遮罩的材料及用以蝕刻薄膜疊層的蝕刻化學物質可以提供改善的蝕刻選擇性，從而在薄膜疊層上形成側壁垂直輪廓改良的特徵和結構。有了改良的蝕刻特性可以實現高密度MRAM元件的應用。構思的是，薄膜疊層的一個或更多個硬遮罩還可以改善磁性通道接面的性能。
第1圖圖示薄膜疊層100的示意圖。薄膜疊層100包括：基板101、MTJ疊層102、介電質覆蓋層104、蝕刻終止層106、導電硬遮罩層108、介電質硬遮罩層110、旋塗式碳層112、及抗反射塗層114。光阻劑層116也可以被包括在薄膜疊層100中。一般來說，基板101、MTJ疊層102、介電質覆蓋層104、蝕刻終止層106、及導電硬遮罩層108形成MRAM元件的元件部分。介電質硬遮罩層110、旋塗式碳層112、抗反射塗層、及光阻劑層116通常形成用以圖案化元件部分130的圖案化部分132。圖案化部分132中包括的各個層在圖案化元件部分130的過程中或之後被移除。
基板101通常是由導電或半導電材料形成。在一個實施例中，基板101是STT-MRAM元件的底部電極。MTJ疊層102可以被形成在基板101上並與基板101接觸。MTJ疊層102可以是單層結構或多層結構。例如，MTJ疊層102可以包括被安排在疊層中的各個子層，例如磁性存儲層、通道阻障層、磁性參考層、及可選的釘扎層。MTJ疊層102可以從一種或更多種材料形成，包括含鈷材料、含鐵材料、含鎳材料、含錳材料、含釕材料、含鉭材料、含鉑材料、含硼材料、含氧材料、及上述材料之組合和混合物。
在一個實施例中，MTJ疊層102的磁性存儲子層可以包括第一鈷：鐵：硼材料層、第一鉭材料層、及第二鈷：鐵：硼材料層。通道阻障子層可以包括氧化鎂材料，磁性參考子層可以包括第三鈷：鐵：硼材料層、第二鉭材料層、第一鈷材料層、及第一鈷/鉑材料層。可選的釘扎子層可以包括第二鈷材料層、第二鈷/鉑材料層、鉑材料層、及底部觸點。在某些實施例中，底部觸點可以是基板101，或者底部觸點可以是形成在基板101上的附加材料層。在一個實施例中，釕材料層可以被配置在磁性參考子層與可選的釘扎子層之間。
在上述的實施例中，可選的釘扎子層可以被配置在基板101上並與基板101接觸，而磁性參考子層可以被配置在可選的釘扎子層上並與可選的釘扎子層接觸。在某些實施例中，釕材料層可以被配置在可選的釘扎子層與磁性參考子層之間。通道阻障子層可以被配置在磁性參考子層上並與磁性參考子層接觸，而磁性存儲子層可以被配置在通道阻障層上並與通道阻障層接觸。介電質覆蓋層104可以被配置在磁性存儲子層上並與磁性存儲子層接觸。
在一個實施例中，MTJ疊層102可以在MTJ疊層102與介電質覆蓋層104的界面含有含鈷材料、含硼材料、及上述材料之組合。或者，MTJ疊層102可以在MTJ疊層102與介電質覆蓋層104的界面含有含鈷材料、含硼材料、含鐵材料、及上述材料之組合。MTJ疊層102的厚度118可以介於約100 Å與約1000 Å之間。
介電質覆蓋層104可以被形成在MTJ疊層102上並與MTJ疊層102接觸。一般來說，介電質覆蓋層104可以由介電質材料形成。例如，介電質覆蓋層104可以由氧化鎂材料、氧化鋁材料、氧化鋅材料、氧化鈦材料、氧化鉭材料、氮化鉭材料、及上述材料之組合和混合物中之一者或更多者形成。介電質覆蓋層104的厚度120可以介於約5 Å和約20 Å之間，例如介於約8 Å和約12 Å之間。
介電質覆蓋層104可設以藉由提供附加的磁性金屬（MTJ疊層102）與介電質材料（介電質覆蓋層104）界面來改善MTJ疊層102的界面垂直磁性非等向性。因此，可以增強MTJ疊層102的矯頑磁場，從而提供改良的MTJ元件熱穩定性。此外，介電質覆蓋層104可以防止金屬從薄膜疊層100中的各種其他層擴散到MTJ層104中。因此，可以保持更純的磁性/介電質界面並且可以改善矯頑磁場。
蝕刻終止層106可以被形成在介電質覆蓋層104上並與介電質覆蓋層104接觸。蝕刻終止層106可以是單層或相同或不同材料的多層。一般來說，蝕刻終止層106可以由金屬材料形成。例如，蝕刻終止層106可以由含釕材料、含鎢材料、含鉭材料、含鉑材料、含鎳材料、含鈷材料、及上述材料之組合和混合物的一個或更多個層形成。蝕刻終止層106的厚度122可以介於約5 Å和約50 Å之間，例如介於約10 Å和約20 Å之間。蝕刻終止層106設以在蝕刻製程期間防止下方介電質覆蓋層104的蝕刻。藉由防止或降低蝕刻介電質覆蓋層104的可能性，可以保持MTJ疊層102的增強矯頑磁場。
導電硬遮罩層108可以被形成在蝕刻終止層106上並與蝕刻終止層106接觸。一般來說，導電硬遮罩層108是由導電材料形成。例如，導電硬遮罩層108可以由含鉭材料、含氮化鉭材料、含鈦材料、含氮化鈦材料、含鎢材料、含氮化鎢材料、以及上述材料之組合及混合物中之一者或更多者所形成。導電硬遮罩層108的厚度124可以介於約400 Å和約1000 Å之間，例如介於約700 Å和約900 Å之間。在MTJ元件形成製程期間，導電硬遮罩層108可設以發揮作為化學機械研磨（CMP）終止的功能。此外，導電硬遮罩層108可設以發揮作為MTJ元件中的頂部觸點的功能。
介電質硬遮罩層110可以被形成在導電硬遮罩層108上並與導電硬遮罩層108接觸。一般來說，介電質硬遮罩層110是由介電質材料形成。例如，介電質硬遮罩層110可以由含氧化矽材料、含氧化鋁材料、含氮化矽材料、以及上述材料之組合及混合物中之一者或更多者形成。介電質硬遮罩層110的厚度126可以介於約400 Å和約1000 Å之間，例如介於約500 Å和約700 Å之間。
旋塗式碳層112可以被形成在介電質硬遮罩層110上並與介電質硬遮罩層110接觸。一般來說，旋塗式碳層112是含非晶碳的材料。旋塗式碳層112可以具有介於約500 Å和約2500 Å之間的厚度128，例如介於約1000 Å和約2000 Å之間，例如介於約1250 Å和約1750 Å之間。旋塗式碳層112可被用來實現改善的蝕刻選擇性並用於控制臨界尺寸的均勻性。在一個實施例中，旋塗式碳層112可以被圖案化，以產生在相鄰的MTJ元件之間具有小於約500 nm（例如介於約50 nm和約250 nm之間）的間距的MTJ元件。
抗反射塗層114可以被形成在旋塗式碳層112上並與旋塗式碳層112接觸。一般來說，抗反射塗層114可以是有機或無機材料。在一個實施例中，抗反射塗層114可以是含矽的無機材料。例如，抗反射塗層114可以是氮化矽材料、氧氮化矽材料、碳化矽材料、以及上述材料之組合及混合物。在本實施例中，抗反射塗層114可以是富含矽的材料。例如，依重量百分比計，無機材料具有的矽含量可以大於約50％的矽，例如大於約75％的矽。
光阻劑層116可以被形成在抗反射塗層114上並與抗反射塗層114接觸。一般來說，光阻劑層116是適用於在光微影製程（例如193 nm光微影製程）中經由暴露於電磁輻射來進行圖案化的感光性材料。構思的是，用於光阻劑層116的材料可以適用於圖案化間距尺寸小於約400 nm的元件結構，例如間距尺寸小於約200 nm（例如約130 nm）的元件。
一般來說，薄膜疊層100的元件部分130可以包括基板101、MTJ疊層102、介電質覆蓋層104、蝕刻終止層106、及導電硬遮罩層108。元件部分130的各個層可以保持為MTJ元件內的結構。薄膜疊層的圖案化部分132可以包括介電質硬遮罩層110、旋塗式碳層112、抗反射塗層114、及光阻劑層116。圖案化部分132的各個層可被用來圖案化元件部分130的各個層，而且圖案化部分132可以被移除，使得圖案化部分的各個層不被包括在MTJ元件中。
當在薄膜疊層100上進行蝕刻製程時，可以選擇基板101以及形成薄膜疊層100的層102、104、106、108、110、112、114及116，以提供改善的蝕刻選擇性和性能。構思的是，在薄膜疊層100的形成過程中可以進行各種材料修飾製程（例如摻雜製程），以改良層102、104、106、108、110、112、114及116的蝕刻特性。例如，可以利用材料修飾製程來改善各種薄膜疊層的側壁垂直輪廓。
將結合第2-6圖同時討論第7圖，第7圖圖示用於蝕刻薄膜疊層100的方法700的操作。下面描述的蝕刻製程可以在乾電漿蝕刻腔室（例如反應離子蝕刻腔室）中進行。適當腔室的一個實例是購自加州聖克拉拉應用材料公司的ADVANTEDGE MESA腔室。構思的是，本文描述的蝕刻製程可以在來自其他製造商的其他適當設置設備上進行。
第2圖圖示依據本文描述的實施例蝕刻第1圖的薄膜疊層100中的層之後薄膜疊層100之示意圖。在操作710，光阻劑層116可以被圖案化，而且抗反射塗層114可以被蝕刻。可以調整或以其他方式設置蝕刻處理參數，以製造具有所需間距和臨界尺寸的MTJ元件結構。
在一個實施例中，諸如O2
、CHF3
、及CF4
的處理氣體可被用來蝕刻抗反射塗層114。O2
氣體可被以介於約1 sccm和約50 sccm之間的流動速率提供，例如約10 sccm。CHF3
氣體可被以介於約50 sccm和約150 sccm之間的流動速率提供，例如約100 sccm。CF4
氣體可被以介於約100 sccm和約200 sccm之間的流動速率提供，例如約150 sccm。處理氣體可被使用介於約250 W和約750 W之間的電源離子化，例如約500 W。處理環境還可被加偏壓以將處理氣體離子導向薄膜疊層100。例如，可以使用介於約50 W和約150 W之間的偏壓功率，例如約80 W。處理環境可以被保持在介於約1毫托和約10毫托之間的壓力下，例如約4毫托。抗反射塗層114的蝕刻可以進行介於約5秒和約60秒之間的時間量，例如介於約20秒和約30秒之間，例如約21秒。
在另一個實施例中，諸如CHF3
和CF4
的處理氣體可被用來蝕刻抗反射塗層114。CHF3
氣體可被以介於約50 sccm和約150 sccm之間的流動速率提供，例如約100 sccm。CF4
氣體可被以介於約100 sccm和約200 sccm之間的流動速率提供，例如約150 sccm。處理氣體可被使用介於約250 W和約750 W之間的電源離子化，例如約500 W。處理環境還可被加偏壓以將處理氣體離子導向薄膜疊層100。例如，可以使用介於約50 W和約150 W之間的偏壓功率，例如約80 W。處理環境可以被保持在介於約1毫托和約10毫托之間的壓力下，例如約4毫托。抗反射塗層114的蝕刻可以進行介於約5秒和約60秒之間的時間量，例如介於約20秒和約30秒之間，例如約25秒。
在上述的實施例中，構思的是，在蝕刻抗反射塗層114之後光阻劑層116可以保持位在抗反射塗層114上，或是可以在隨後的蝕刻製程之前移除光阻劑層116。
第3圖圖示依據本文描述的實施例蝕刻第2圖的薄膜疊層100中的層之後薄膜疊層100之示意圖。在操作720，可以利用抗反射塗層114作為遮罩來蝕刻薄膜疊層100的旋塗式碳層112。構思的是，可以利用旋塗式碳層112的蝕刻作為用以縮小任何隨後形成的MTJ元件結構之臨界尺寸的製程。
在一個實施例中，諸如Cl2
、HBr、O2
及N2
的處理氣體可被用來蝕刻旋塗式碳層112。Cl2
氣體可被以介於約10 sccm和約50 sccm之間的流動速率提供，例如約25 sccm。HBr氣體可被以介於約100 sccm和約300 sccm之間的流動速率提供，例如約200 sccm。O2
氣體可被以介於約10 sccm和約100 sccm之間的流動速率提供，例如約50 sccm。N2
氣體可被以介於約100 sccm和約200 sccm之間的流動速率提供，例如約150 sccm。處理氣體可被使用介於約500 W和約1500 W之間的電源離子化，例如約800 W。處理環境還可被加偏壓以將處理氣體離子導向薄膜疊層100。例如，可以使用介於約150 W和約300 W之間的偏壓功率，例如約225 W。處理環境可以被保持在介於約1毫托和約20毫托之間的壓力下，例如約10毫托。旋塗式碳層112的蝕刻可以進行介於約5秒和約60秒之間的時間量，例如介於約20秒和約30秒之間，例如約25秒。
在另一個實施例中，諸如Cl2
、HBr、O2
及N2
的處理氣體可被用來蝕刻旋塗式碳層112。Cl2
氣體可被以介於約10 sccm和約50 sccm之間的流動速率提供，例如約25 sccm。HBr氣體可被以介於約200 sccm和約400 sccm之間的流動速率提供，例如約300 sccm。O2
氣體可被以介於約10 sccm和約100 sccm之間的流動速率提供，例如約50 sccm。N2
氣體可被以介於約100 sccm和約200 sccm之間的流動速率提供，例如約150 sccm。處理氣體可被使用介於約500 W和約1500 W之間的電源離子化，例如約800 W。處理環境還可被加偏壓以將處理氣體離子導向薄膜疊層100。例如，可以使用介於約100 W和約250 W之間的偏壓功率，例如約175 W。處理環境可以被保持在介於約1毫托和約20毫托之間的壓力下，例如約10毫托。旋塗式碳層112的蝕刻可以進行介於約15秒和約90秒之間的時間量，例如介於約40秒和約60秒之間，例如約50秒。
在上述的實施例中，構思的是，在蝕刻旋塗式碳層112之後抗反射塗層114可以保持位在旋塗式碳層112上，或是可以在隨後的蝕刻製程之前移除抗反射塗層114。
第4圖圖示依據本文描述的實施例蝕刻第3圖的薄膜疊層100中的層之後薄膜疊層100之示意圖。在操作730，可以利用旋塗式碳層112作為遮罩來蝕刻薄膜疊層100的介電質硬遮罩層110。
在一個實施例中，諸如O2
和CHF3
的處理氣體可被用來蝕刻介電質硬遮罩層110。O2
氣體可被以介於約5 sccm和約50 sccm之間的流動速率提供，例如約10 sccm。CHF3
氣體可被以介於約200 sccm和約400 sccm之間的流動速率提供，例如約300 sccm。處理氣體可被使用介於約200 W和約400 W之間的電源離子化，例如約300 W。處理環境還可被加偏壓以將處理氣體離子導向薄膜疊層100。例如，可以使用介於約250 W和約750 W之間的偏壓功率，例如約500 W。處理環境可以被保持在介於約1毫托和約10毫托之間的壓力下，例如約4毫托。介電質硬遮罩層110的蝕刻可以進行介於約50秒和約150秒之間的時間量，例如介於約90秒和約110秒之間，例如約100秒。在另一個實施例中，上述的處理參數可被使用介於約10秒和約60秒之間的時間量，例如介於約30秒和約50秒之間，例如約40秒。
在上述的實施例中，構思的是，在蝕刻介電質硬遮罩層110之後旋塗式碳層112可以保持位在介電質硬遮罩層110上，或是可以在隨後的蝕刻製程之前移除旋塗式碳層112。
第5圖圖示依據本文描述的實施例蝕刻第4圖的薄膜疊層100中的層之後薄膜疊層100之示意圖及薄膜疊層100的圖案化部分132之側壁放大圖。在操作740，可以利用介電質硬遮罩層110作為遮罩來蝕刻薄膜疊層100的導電硬遮罩層108。
在一個實施例中，諸如CF4
的處理氣體可被用來蝕刻導電硬遮罩層108。CF4
氣體可被以介於約25 sccm和約75 sccm之間的流動速率提供，例如約50 sccm。處理氣體可被使用介於約250 W和約750 W之間的電源離子化，例如約500 W。處理環境還可被加偏壓以將處理氣體離子導向薄膜疊層100。例如，可以使用介於約10 W和約100 W之間的偏壓功率，例如約25 W。處理環境可以被保持在介於約1毫托和約10毫托之間的壓力下，例如約5毫托。導電硬遮罩層108的蝕刻可以進行介於約60秒和約180秒之間的時間量，例如介於約100秒和約130秒之間，例如約120秒。在另一個實施例中，上述的處理參數可被使用介於約60秒和約180秒之間的時間量，例如介於約130秒和約150秒之間，例如約140秒。
在上述的實施例中，構思的是，在蝕刻導電硬遮罩層108之後介電質硬遮罩層110可以保持位在導電硬遮罩層108上，或是可以在隨後的蝕刻製程之前移除介電質硬遮罩層110。
導電硬遮罩層108的側壁輪廓可以是大致垂直的。如本文所使用的，用語垂直的不是絕對方向，而是用語垂直的可以描述側壁相對於薄膜疊層100中的其他層的關係。例如，蝕刻終止層106與導電硬遮罩層108的被蝕刻側壁之間界定的角502相對於基準面504大於約75°。基準面504可以平行於蝕刻終止層106與導電硬遮罩層108之間的界面。在一個實施例中，角502可以大於約80°，例如大於約85°。構思的是，薄膜疊層100中的被蝕刻層之垂直輪廓可以藉由縮短基板上的相鄰MTJ元件結構之間的間距尺寸來提供改善的MTJ元件結構密度。
第6圖圖示依據本文描述的實施例蝕刻第5圖的薄膜疊層100中的層之後薄膜疊層100之示意圖。在操作750，可以利用導電硬遮罩層108作為遮罩來蝕刻薄膜疊層100的蝕刻終止層106、介電質覆蓋層104、及MTJ疊層102。可以利用用於蝕刻層106、104、102之金屬材料的適當蝕刻劑及處理參數來蝕刻層106、104、102直到基板101露出。例如，可以使用處理氣體蝕刻層106、104、102，該處理氣體包括氬、氙、氪、甲醇、氫、一氧化碳、二氧化碳、及上述氣體之組合。生成的元件部分130可以包括基板101、MTJ疊層102、介電質覆蓋層104、蝕刻終止層106、及導電硬遮罩層108。因此，由介電質覆蓋層104提供的效益可以藉由在MTJ元件結構的元件部分130中併入介電質覆蓋層104而保留。
因此，由於薄膜疊層內被蝕刻的層之改良的側壁垂直輪廓，使用本文描述的薄膜疊層100和蝕刻製程的MTJ元件結構可以提供改良的元件密度。因此，間距和臨界尺寸可以縮小。還可以改良所得MTJ元件結構的矯頑磁場，而且可以減少或防止層間擴散。
雖然前述是針對本揭示的實施例，但可以在不偏離本揭示之基本範圍下設計出本揭示的其他和進一步的實施例，而且該等實施例之範圍係由隨後的申請專利範圍決定。
100‧‧‧薄膜疊層101‧‧‧基板102‧‧‧MTJ疊層104‧‧‧介電質覆蓋層106‧‧‧蝕刻終止層108‧‧‧導電硬遮罩層110‧‧‧介電質硬遮罩層112‧‧‧旋塗式碳層114‧‧‧抗反射塗層116‧‧‧光阻劑層118‧‧‧厚度120‧‧‧厚度122‧‧‧厚度124‧‧‧厚度126‧‧‧厚度128‧‧‧厚度130‧‧‧元件部分132‧‧‧圖案化部分502‧‧‧角504‧‧‧基準面700‧‧‧方法710‧‧‧操作720‧‧‧操作730‧‧‧操作740‧‧‧操作750‧‧‧操作
為詳細瞭解上述本揭示之特徵，可參照實施例（其中一些圖示於附圖中）而對以上簡要概述的本揭示作更特定的描述。然而，應注意的是，附圖僅圖示例示性實施例，因此不應將該等附圖視為限制本揭示之範圍，而且可認可其他等同有效的實施例。
第1圖圖示依據本文描述的實施例具有圖案化阻劑層的薄膜疊層之示意圖。
第2圖圖示依據本文描述的實施例在蝕刻第1圖的薄膜疊層中的一個層之後該薄膜疊層之示意圖。
第3圖圖示依據本文描述的實施例在蝕刻第2圖的薄膜疊層中的一個層之後該薄膜疊層之示意圖。
第4圖圖示依據本文描述的實施例在蝕刻第3圖的薄膜疊層中的一個層之後該薄膜疊層之示意圖。
第5圖圖示依據本文描述的實施例在蝕刻第4圖的薄膜疊層中的一個層之後該薄膜疊層之示意圖及該薄膜疊層的圖案化部分之側壁放大圖。
第6圖圖示依據本文描述的實施例在蝕刻第5圖的薄膜疊層中的一個層之後該薄膜疊層之示意圖。
第7圖圖示依據本文描述的實施例用於蝕刻薄膜疊層的方法之操作。
為了便於理解，已在可能處使用相同的元件符號來指稱對於圖式為相同的元件。構思的是，可以將一個實施例的元件和特徵有益地併入其他實施例中而無需進一步詳述。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
(請換頁單獨記載) 無
700‧‧‧方法
710‧‧‧操作
720‧‧‧操作
730‧‧‧操作
740‧‧‧操作
750‧‧‧操作
Claims (20)
- 一種薄膜疊層，包含：一磁性通道接合層；一介電質覆蓋層，位於該磁性通道接合層上；一蝕刻終止層，位於該介電質覆蓋層上；一導電硬遮罩層，位於該蝕刻終止層上；一介電質硬遮罩層，位於該導電硬遮罩層上；一旋塗式碳層，位於該介電質硬遮罩層上；以及一抗反射塗層，位於該旋塗式碳層上，其中該介電質覆蓋層將該磁性通道接合層與該蝕刻終止層分隔開。
- 如請求項1所述之薄膜疊層，進一步包含：一基板，包含一底部電極，其中該薄膜疊層的該磁性通道接合層位於該基板上。
- 如請求項2所述之薄膜疊層，進一步包含：一光阻劑層，位於該抗反射塗層上。
- 如請求項1所述之薄膜疊層，其中該介電質覆蓋層係由氧化鎂材料、氧化鋁材料、氧化鋅材料、氧化鈦材料、氧化鉭材料、氮化鉭材料、以及上述材料之組合及混合物中之一者或更多者所形成。
- 如請求項1所述之薄膜疊層，其中該蝕刻終止層係由含釕材料、含鎢材料、含鉭材料、含鉑材料、 含鎳材料、含鈷材料、以及上述材料之組合及混合物之一層或更多層所形成。
- 如請求項1所述之薄膜疊層，其中該導電硬遮罩層係由含鉭材料、含氮化鉭材料、含鈦材料、含氮化鈦材料、含鎢材料、含氮化鎢材料、以及上述材料之組合及混合物中之一者或更多者所形成。
- 如請求項1所述之薄膜疊層，其中該介電質硬遮罩層係由含氧化矽材料、含氧化鋁材料、含氮化矽材料、以及上述材料之組合及混合物中之一者或更多者所形成。
- 如請求項1所述之薄膜疊層，其中該介電質覆蓋層設以保護該磁性通道接合層免於金屬離子從該薄膜疊層中的其他層擴散。
- 一種薄膜疊層，包含：一磁性通道接合層；一介電質覆蓋層，具有介於5Å和20Å之間的厚度，位於該磁性通道接合層上；一蝕刻終止層，具有介於5Å和50Å之間的厚度，位於該介電質覆蓋層上；一導電硬遮罩層，具有介於400Å和1000Å之間的厚度，位於該蝕刻終止層上；一介電質硬遮罩層，位於該導電硬遮罩層上； 一旋塗式碳層，位於該介電質硬遮罩層上；以及一抗反射塗層，位於該旋塗式碳層上，其中該介電質覆蓋層將該磁性通道接合層與該蝕刻終止層分隔開。
- 如請求項9所述之薄膜疊層，其中該介電質硬遮罩層具有介於400Å和1000Å之間的厚度。
- 如請求項9所述之薄膜疊層，其中該旋塗式碳層具有介於500Å和2500Å之間的厚度。
- 如請求項9所述之薄膜疊層，其中該導電硬遮罩層之側壁相對於水平基準面具有一大於85°的側壁角。
- 如請求項12所述之薄膜疊層，其中該側壁角被實現在間距介於100nm至400nm之間的磁性通道接合元件上。
- 如請求項9所述之薄膜疊層，其中該介電質覆蓋層設以改善該磁性通道接合層之界面垂直磁性非等向性。
- 一種蝕刻一薄膜疊層的方法，包含以下步驟：圖案化一光阻劑層及蝕刻一薄膜疊層之一抗反射塗層；使用該抗反射塗層作為第一遮罩來蝕刻該薄膜疊 層之一旋塗式碳層；使用該旋塗式碳層作為第二遮罩來蝕刻該薄膜疊層之一介電質硬遮罩層；使用該介電質硬遮罩層作為第三遮罩來蝕刻該薄膜疊層之一導電硬遮罩層；使用該導電硬遮罩層作為第四遮罩來蝕刻該薄膜疊層之一蝕刻終止層，以暴露該薄膜疊層之一介電質覆蓋層，其中該介電質覆蓋層位於一磁性通道接合層上。
- 如請求項15所述之方法，其中蝕刻該抗反射塗層之步驟包含以下步驟：使用一第一蝕刻化學物質，該第一蝕刻化學物質係選自由O2、CHF3、CF4、以及上述之組合及混合物所組成之群組。
- 如請求項15所述之方法，其中蝕刻該旋塗式碳層之步驟包含以下步驟：使用一第二蝕刻化學物質，該第二蝕刻化學物質係選自由Cl2、HBr、O2、N2、以及上述之組合及混合物所組成之群組。
- 如請求項15所述之方法，其中蝕刻該介電質硬遮罩層之步驟包含以下步驟：使用一第三蝕刻化學物質，該第三蝕刻化學物質係選自由O2、CF4、CHF3、以及上述之組合及混合物所組成之群組。
- 如請求項15所述之方法，其中蝕刻該導 電硬遮罩層之步驟包含以下步驟：使用一第四蝕刻化學物質，該第四蝕刻化學物質係選自由CF4、CHF3、以及上述之組合及混合物所組成之群組。
- 如請求項19所述之方法，其中蝕刻該導電硬遮罩層導致該導電硬遮罩層之側壁相對於水平基準面具有一大於85°的側壁角。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201562168756P | 2015-05-30 | 2015-05-30 | |
| US62/168,756 | 2015-05-30 | ||
| US14/755,964 US20160351799A1 (en) | 2015-05-30 | 2015-06-30 | Hard mask for patterning magnetic tunnel junctions |
| US14/755,964 | 2015-06-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201709576A TW201709576A (zh) | 2017-03-01 |
| TWI737607B true TWI737607B (zh) | 2021-09-01 |
Family
ID=57397682
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105114498A TWI737607B (zh) | 2015-05-30 | 2016-05-11 | 圖案化磁性通道接面的硬遮罩 |
| TW110127362A TW202205706A (zh) | 2015-05-30 | 2016-05-11 | 圖案化磁性通道接面的硬遮罩 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110127362A TW202205706A (zh) | 2015-05-30 | 2016-05-11 | 圖案化磁性通道接面的硬遮罩 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20160351799A1 (zh) |
| JP (2) | JP7032139B2 (zh) |
| KR (1) | KR102578718B1 (zh) |
| CN (1) | CN107660315A (zh) |
| TW (2) | TWI737607B (zh) |
| WO (1) | WO2016195946A1 (zh) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160351799A1 (en) * | 2015-05-30 | 2016-12-01 | Applied Materials, Inc. | Hard mask for patterning magnetic tunnel junctions |
| US9818935B2 (en) | 2015-06-25 | 2017-11-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Techniques for MRAM MTJ top electrode connection |
| US11245069B2 (en) | 2015-07-14 | 2022-02-08 | Applied Materials, Inc. | Methods for forming structures with desired crystallinity for MRAM applications |
| US9923139B2 (en) * | 2016-03-11 | 2018-03-20 | Micron Technology, Inc. | Conductive hard mask for memory device formation |
| JP6637838B2 (ja) * | 2016-05-26 | 2020-01-29 | 東京エレクトロン株式会社 | プラズマ処理方法 |
| CN108232005B (zh) * | 2016-12-09 | 2021-12-17 | 上海磁宇信息科技有限公司 | 一种横向修剪缩微磁性隧道结图案的方法 |
| CN108615808B (zh) * | 2016-12-09 | 2022-02-01 | 上海磁宇信息科技有限公司 | 一种通过两次图案化制做磁性隧道结阵列的方法 |
| US10170536B1 (en) * | 2017-06-19 | 2019-01-01 | Taiwan Semiconductor Manufacturing Company Ltd. | Magnetic memory with metal oxide etch stop layer and method for manufacturing the same |
| JP2019057560A (ja) * | 2017-09-20 | 2019-04-11 | 東芝メモリ株式会社 | 磁気抵抗効果素子および磁気抵抗効果素子の製造方法 |
| US10446741B2 (en) * | 2017-10-23 | 2019-10-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple hard mask patterning to fabricate 20nm and below MRAM devices |
| US10840436B2 (en) * | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture |
| US10446743B2 (en) | 2018-01-11 | 2019-10-15 | Qualcomm Incorporated | Double-patterned magneto-resistive random access memory (MRAM) for reducing magnetic tunnel junction (MTJ) pitch for increased MRAM bit cell density |
| CN110098320B (zh) * | 2018-01-30 | 2023-04-28 | 上海磁宇信息科技有限公司 | 一种刻蚀磁性隧道结导电硬掩模的方法 |
| US10714679B2 (en) * | 2018-02-08 | 2020-07-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMP stop layer and sacrifice layer for high yield small size MRAM devices |
| US10522750B2 (en) | 2018-02-19 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiply spin-coated ultra-thick hybrid hard mask for sub 60nm MRAM devices |
| US10840440B2 (en) * | 2018-02-22 | 2020-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal/dielectric/metal hybrid hard mask to define ultra-large height top electrode for sub 60nm MRAM devices |
| US10431275B2 (en) | 2018-03-02 | 2019-10-01 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic junctions having hybrid oxide and noble metal capping layers |
| WO2019188203A1 (ja) * | 2018-03-30 | 2019-10-03 | 国立大学法人東北大学 | 磁気トンネル接合素子、磁気トンネル接合素子の製造方法、及び、磁気メモリ |
| US10957849B2 (en) | 2018-05-24 | 2021-03-23 | Applied Materials, Inc. | Magnetic tunnel junctions with coupling-pinning layer lattice matching |
| US11380838B2 (en) * | 2018-06-29 | 2022-07-05 | Intel Corporation | Magnetic memory devices with layered electrodes and methods of fabrication |
| US10468592B1 (en) | 2018-07-09 | 2019-11-05 | Applied Materials, Inc. | Magnetic tunnel junctions and methods of fabrication thereof |
| KR102648201B1 (ko) * | 2018-07-19 | 2024-03-18 | 어플라이드 머티어리얼스, 인코포레이티드 | 가변 높이의 경사진 격자 방법 |
| US11374170B2 (en) | 2018-09-25 | 2022-06-28 | Applied Materials, Inc. | Methods to form top contact to a magnetic tunnel junction |
| US11101429B2 (en) | 2018-09-28 | 2021-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal etching stop layer in magnetic tunnel junction memory cells |
| US11069853B2 (en) * | 2018-11-19 | 2021-07-20 | Applied Materials, Inc. | Methods for forming structures for MRAM applications |
| US10756259B2 (en) | 2018-11-20 | 2020-08-25 | Applied Materials, Inc. | Spin orbit torque MRAM and manufacture thereof |
| CN113169176A (zh) | 2018-12-20 | 2021-07-23 | 应用材料公司 | 用于3d nand应用的存储单元制造 |
| US10497858B1 (en) | 2018-12-21 | 2019-12-03 | Applied Materials, Inc. | Methods for forming structures for MRAM applications |
| US10770652B2 (en) | 2019-01-03 | 2020-09-08 | International Business Machines Corporation | Magnetic tunnel junction (MTJ) bilayer hard mask to prevent redeposition |
| US11056643B2 (en) | 2019-01-03 | 2021-07-06 | International Business Machines Corporation | Magnetic tunnel junction (MTJ) hard mask encapsulation to prevent redeposition |
| US11127760B2 (en) | 2019-02-01 | 2021-09-21 | Applied Materials, Inc. | Vertical transistor fabrication for memory applications |
| US10923652B2 (en) | 2019-06-21 | 2021-02-16 | Applied Materials, Inc. | Top buffer layer for magnetic tunnel junction application |
| US11264460B2 (en) | 2019-07-23 | 2022-03-01 | Applied Materials, Inc. | Vertical transistor fabrication for memory applications |
| US11688604B2 (en) * | 2019-07-26 | 2023-06-27 | Tokyo Electron Limited | Method for using ultra thin ruthenium metal hard mask for etching profile control |
| US11049537B2 (en) | 2019-07-29 | 2021-06-29 | Applied Materials, Inc. | Additive patterning of semiconductor film stacks |
| US11522126B2 (en) | 2019-10-14 | 2022-12-06 | Applied Materials, Inc. | Magnetic tunnel junctions with protection layers |
| US11145808B2 (en) | 2019-11-12 | 2021-10-12 | Applied Materials, Inc. | Methods for etching a structure for MRAM applications |
| US11056640B2 (en) | 2019-11-22 | 2021-07-06 | Western Digital Technologies, Inc. | Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same |
| US11839162B2 (en) | 2019-11-22 | 2023-12-05 | Western Digital Technologies, Inc. | Magnetoresistive memory device including a plurality of reference layers |
| US11871679B2 (en) | 2021-06-07 | 2024-01-09 | Western Digital Technologies, Inc. | Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same |
| US11404193B2 (en) | 2019-11-22 | 2022-08-02 | Western Digital Technologies, Inc. | Magnetoresistive memory device including a magnesium containing dust layer |
| US10991407B1 (en) | 2019-11-22 | 2021-04-27 | Western Digital Technologies, Inc. | Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same |
| US11404632B2 (en) | 2019-11-22 | 2022-08-02 | Western Digital Technologies, Inc. | Magnetoresistive memory device including a magnesium containing dust layer |
| US11361805B2 (en) | 2019-11-22 | 2022-06-14 | Western Digital Technologies, Inc. | Magnetoresistive memory device including a reference layer side dielectric spacer layer |
| US11005034B1 (en) | 2019-11-22 | 2021-05-11 | Western Digital Technologies, Inc. | Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same |
| US11495743B2 (en) | 2020-05-05 | 2022-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-volatile memory device and manufacturing technology |
| US11887640B2 (en) | 2021-06-07 | 2024-01-30 | Western Digital Technologies, Inc. | Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same |
| US11889702B2 (en) | 2021-06-07 | 2024-01-30 | Western Digital Technologies, Inc. | Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same |
| US11980039B2 (en) * | 2021-06-16 | 2024-05-07 | International Business Machines Corporation | Wide-base magnetic tunnel junction device with sidewall polymer spacer |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101300661A (zh) * | 2005-07-08 | 2008-11-05 | 国际商业机器公司 | 用于材料构图的硬掩模结构 |
| US20100055804A1 (en) * | 2008-09-02 | 2010-03-04 | Sang-Hoon Cho | Method for patterning semiconductor device having magnetic tunneling junction structure |
| CN102142399A (zh) * | 2010-01-29 | 2011-08-03 | 台湾积体电路制造股份有限公司 | 集成电路结构的制造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7820020B2 (en) * | 2005-02-03 | 2010-10-26 | Applied Materials, Inc. | Apparatus for plasma-enhanced physical vapor deposition of copper with RF source power applied through the workpiece with a lighter-than-copper carrier gas |
| JP4533807B2 (ja) * | 2005-06-23 | 2010-09-01 | 株式会社東芝 | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ |
| US20070246787A1 (en) * | 2006-03-29 | 2007-10-25 | Lien-Chang Wang | On-plug magnetic tunnel junction devices based on spin torque transfer switching |
| KR100876816B1 (ko) * | 2007-06-29 | 2009-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
| KR100932334B1 (ko) * | 2007-11-29 | 2009-12-16 | 주식회사 하이닉스반도체 | 반도체 소자의 하드 마스크 패턴 형성 방법 |
| US8334213B2 (en) * | 2009-06-05 | 2012-12-18 | Magic Technologies, Inc. | Bottom electrode etching process in MRAM cell |
| US20100327248A1 (en) * | 2009-06-29 | 2010-12-30 | Seagate Technology Llc | Cell patterning with multiple hard masks |
| JP2013021108A (ja) * | 2011-07-11 | 2013-01-31 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| US8878318B2 (en) * | 2011-09-24 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a MRAM device with an oxygen absorbing cap layer |
| US8981503B2 (en) * | 2012-03-16 | 2015-03-17 | Headway Technologies, Inc. | STT-MRAM reference layer having substantially reduced stray field and consisting of a single magnetic domain |
| JPWO2015060069A1 (ja) * | 2013-10-22 | 2017-03-09 | 株式会社日立国際電気 | 微細パターンの形成方法、半導体装置の製造方法、及び基板処理装置並びに記録媒体 |
| US20160351799A1 (en) * | 2015-05-30 | 2016-12-01 | Applied Materials, Inc. | Hard mask for patterning magnetic tunnel junctions |
-
2015
- 2015-06-30 US US14/755,964 patent/US20160351799A1/en not_active Abandoned
-
2016
- 2016-05-11 TW TW105114498A patent/TWI737607B/zh not_active IP Right Cessation
- 2016-05-11 JP JP2017561795A patent/JP7032139B2/ja active Active
- 2016-05-11 KR KR1020177037433A patent/KR102578718B1/ko active IP Right Grant
- 2016-05-11 CN CN201680029460.4A patent/CN107660315A/zh active Pending
- 2016-05-11 TW TW110127362A patent/TW202205706A/zh unknown
- 2016-05-11 WO PCT/US2016/031941 patent/WO2016195946A1/en active Application Filing
-
2021
- 2021-07-20 JP JP2021119381A patent/JP2021184473A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101300661A (zh) * | 2005-07-08 | 2008-11-05 | 国际商业机器公司 | 用于材料构图的硬掩模结构 |
| US20100055804A1 (en) * | 2008-09-02 | 2010-03-04 | Sang-Hoon Cho | Method for patterning semiconductor device having magnetic tunneling junction structure |
| CN102142399A (zh) * | 2010-01-29 | 2011-08-03 | 台湾积体电路制造股份有限公司 | 集成电路结构的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018519659A (ja) | 2018-07-19 |
| US20160351799A1 (en) | 2016-12-01 |
| KR102578718B1 (ko) | 2023-09-15 |
| KR20180004303A (ko) | 2018-01-10 |
| JP2021184473A (ja) | 2021-12-02 |
| CN107660315A (zh) | 2018-02-02 |
| JP7032139B2 (ja) | 2022-03-08 |
| TW202205706A (zh) | 2022-02-01 |
| TW201709576A (zh) | 2017-03-01 |
| WO2016195946A1 (en) | 2016-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI737607B (zh) | 圖案化磁性通道接面的硬遮罩 | |
| US9362490B1 (en) | Method of patterning MTJ cell without sidewall damage | |
| US7955870B2 (en) | Dry etch stop process for eliminating electrical shorting in MRAM device structures | |
| US9685604B2 (en) | Magnetoresistive random access memory cell and fabricating the same | |
| US20070155027A1 (en) | Dry etch stop process for eliminating electrical shorting in MRAM device structures | |
| CN111566831B (zh) | 用于高性能磁性随机存取存储器装置的自由层氧化与间隔物辅助磁性穿隧结蚀刻 | |
| CN107623069B (zh) | 一种刻蚀磁性隧道结及其底电极的方法 | |
| US20220376169A1 (en) | Structure and Method for an MRAM Device with a Multi-Layer Top Electrode | |
| US20220020920A1 (en) | Memory device and fabrication method thereof | |
| US11856864B2 (en) | Sub 60nm etchless MRAM devices by ion beam etching fabricated T-shaped bottom electrode | |
| US10741752B2 (en) | Sub-lithographic magnetic tunnel junctions for magnetic random access memory devices | |
| EP3557637B1 (en) | Metal/dielectric/metal hybrid hard mask to define ultra-large height top electrode for sub 60 nm mram devices | |
| US11930715B2 (en) | Highly physical etch resistive photoresist mask to define large height sub 30nm via and metal hard mask for MRAM devices | |
| US20140332914A1 (en) | Magnatoresistive Structure and Method for Forming the Same | |
| CN111613719B (zh) | 一种制作磁性随机存储器单元阵列的方法 | |
| TWI715979B (zh) | 磁阻元件之製造方法及磁阻元件 | |
| KR100851922B1 (ko) | 반도체 소자의 제조방법 | |
| CN113053941A (zh) | 半导体结构及其形成方法 | |
| CN111668366A (zh) | 一种磁性随机存储器顶电极接触及其制备方法 | |
| CN107546323B (zh) | 一种磁性隧道结钽掩模的制备方法 | |
| CN114497361A (zh) | 一种sot-mram器件及其形成方法 | |
| CN118401011A (zh) | 一种sot-mram存储器单元及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |