TW202205706A

TW202205706A - 圖案化磁性通道接面的硬遮罩

Info

Publication number: TW202205706A
Application number: TW110127362A
Authority: TW
Inventors: 薛林; 瑪亨德拉帕卡拉; 陳浩; 安在洙
Original assignee: 美商應用材料股份有限公司
Priority date: 2015-05-30
Filing date: 2016-05-11
Publication date: 2022-02-01
Also published as: KR20180004303A; JP2021184473A; TW201709576A; KR102578718B1; TWI737607B; CN107660315A; JP2018519659A; US20160351799A1; WO2016195946A1; JP7032139B2

Abstract

本文提供元件結構及用於製造元件結構的方法。本文描述的磁性隨機存取記憶體（MRAM）元件可以包括薄膜疊層，該薄膜疊層包含磁性通道接合層、介電質覆蓋層、蝕刻終止層、導電硬遮罩層、介電質硬遮罩層、旋塗式碳層、及抗反射塗層。該薄膜疊層可以被一種或更多種選擇的化學物質蝕刻，以實現改良的薄膜疊層側壁垂直度。可以利用本文描述的方法和元件來製造臨界尺寸越來越均勻且越來越小的記憶體單元。

Description

圖案化磁性通道接面的硬遮罩

本揭示的實施例大體而言係關於元件結構及用於形成元件結構的方法。更具體言之，本文描述的實施例係關於用於圖案化磁性通道接面（MTJs）的硬遮罩。

微電子元件通常被製造在半導體基板上成為積體電路。這種元件的實例是磁性隨機存取記憶體（MRAM）。MRAM元件通常包括被用來作為存儲元件的磁性多層薄膜疊層。薄膜疊層通常是各種材料構成的不同層的疊層，各種材料例如高導磁合金（NiFe）、鈷鐵（CoFe）、鉭（Ta）、銅（Cu）及類似物。薄膜疊層也可含有諸如氧化鋁的絕緣材料作為被夾置在薄膜疊層之各層間的薄通道層。該等層通常被依序沉積為毯覆薄膜。薄膜隨後藉由各種蝕刻製程圖案化，其中薄膜疊層的一個或更多個層被部分或全部移除，以形成元件特徵。

MRAM的一種類型是自旋轉移扭矩磁性隨機存取記憶體（STT-MRAM）。傳統的STT-MRAM製造製程通常使用光阻劑材料作為遮罩及反應離子蝕刻（RIE）來打開硬遮罩，從而產生具有錐形側壁的硬遮罩。由於相鄰MTJ之間的間距不斷縮小以得到密度越來越高的STT-MRAM元件，藉由傳統製程形成的硬遮罩的錐形側壁會減小相鄰MTJ之間的空間。結果，MTJ的蝕刻變得越來越困難，而且相鄰的MTJ不夠分開，從而導致元件產率降低，而且增加元件故障的可能性。

因此，所屬技術領域中需要的是薄膜疊層及提供改良的MRAM元件的製造製程。

在一個實施例中，提供一種薄膜疊層。該薄膜疊層包括磁性通道接合層、位於該磁性通道接合層上的介電質覆蓋層、及位於該介電質覆蓋層上的蝕刻終止層。導電硬遮罩層可以位於該蝕刻終止層上，而且介電質硬遮罩層可以位於該導電硬遮罩層上。旋塗式碳層可以位於該介電質硬遮罩層上，而且抗反射塗層可以位於該旋塗式碳層上。

在另一個實施例中，提供一種薄膜疊層。該薄膜疊層包括磁性通道接合層及位於該磁性通道接合層上的介電質覆蓋層。該介電質覆蓋層的厚度可以介於約5 Å和約20 Å之間。蝕刻終止層可以位於該介電質覆蓋層上，而且導電硬遮罩層可以位於該蝕刻終止層上。該蝕刻終止層的厚度可以介於約5 Å和約50 Å之間，而且該導電硬遮罩層的厚度可以介於約400 Å和約1000 Å之間。介電質硬遮罩層可以位於該導電硬遮罩層上，旋塗式碳層可以位於該介電質硬遮罩層上，而且抗反射塗層可以位於該旋塗式碳層上。

在又另一個實施例中，提供一種蝕刻薄膜疊層的方法。該方法包括以下步驟：圖案化光阻劑層及蝕刻薄膜疊層之抗反射塗層、使用該抗反射塗層作為第一遮罩來蝕刻該薄膜疊層之旋塗式碳層、以及使用該旋塗式碳層作為第二遮罩來蝕刻該薄膜疊層之介電質硬遮罩層。可以使用該介電質硬遮罩層作為第三遮罩來蝕刻該薄膜疊層之導電硬遮罩層，而且可以使用該導電硬遮罩層作為第四遮罩來蝕刻該薄膜疊層之蝕刻終止層，以暴露該薄膜疊層之介電質覆蓋層。該介電質覆蓋層可以位於磁性通道接合層上。

本文提供元件結構及用於製造元件結構的方法。本文描述的磁抗隨機存取記憶體（MRAM）元件可以包括薄膜疊層，該薄膜疊層包含磁性通道接合層、介電質覆蓋層、蝕刻終止層、導電硬遮罩層、介電質硬遮罩層、旋塗式碳層、及抗反射塗層。該薄膜疊層可以被一種或更多種選擇的化學物質蝕刻，以實現改良的薄膜疊層側壁垂直度。可以利用本文描述的方法和元件來製造臨界尺寸越來越一致且越來越小的記憶體單元。

可以利用薄膜疊層的各個層作為用於圖案化疊層的硬遮罩。硬遮罩的材料及用以蝕刻薄膜疊層的蝕刻化學物質可以提供改善的蝕刻選擇性，從而在薄膜疊層上形成側壁垂直輪廓改良的特徵和結構。有了改良的蝕刻特性可以實現高密度MRAM元件的應用。構思的是，薄膜疊層的一個或更多個硬遮罩還可以改善磁性通道接面的性能。

第1圖圖示薄膜疊層100的示意圖。薄膜疊層100包括：基板101、MTJ疊層102、介電質覆蓋層104、蝕刻終止層106、導電硬遮罩層108、介電質硬遮罩層110、旋塗式碳層112、及抗反射塗層114。光阻劑層116也可以被包括在薄膜疊層100中。一般來說，基板101、MTJ疊層102、介電質覆蓋層104、蝕刻終止層106、及導電硬遮罩層108形成MRAM元件的元件部分。介電質硬遮罩層110、旋塗式碳層112、抗反射塗層、及光阻劑層116通常形成用以圖案化元件部分130的圖案化部分132。圖案化部分132中包括的各個層在圖案化元件部分130的過程中或之後被移除。

基板101通常是由導電或半導電材料形成。在一個實施例中，基板101是STT-MRAM元件的底部電極。MTJ疊層102可以被形成在基板101上並與基板101接觸。MTJ疊層102可以是單層結構或多層結構。例如，MTJ疊層102可以包括被安排在疊層中的各個子層，例如磁性存儲層、通道阻障層、磁性參考層、及可選的釘扎層。MTJ疊層102可以從一種或更多種材料形成，包括含鈷材料、含鐵材料、含鎳材料、含錳材料、含釕材料、含鉭材料、含鉑材料、含硼材料、含氧材料、及上述材料之組合和混合物。

在一個實施例中，MTJ疊層102的磁性存儲子層可以包括第一鈷：鐵：硼材料層、第一鉭材料層、及第二鈷：鐵：硼材料層。通道阻障子層可以包括氧化鎂材料，磁性參考子層可以包括第三鈷：鐵：硼材料層、第二鉭材料層、第一鈷材料層、及第一鈷/鉑材料層。可選的釘扎子層可以包括第二鈷材料層、第二鈷/鉑材料層、鉑材料層、及底部觸點。在某些實施例中，底部觸點可以是基板101，或者底部觸點可以是形成在基板101上的附加材料層。在一個實施例中，釕材料層可以被配置在磁性參考子層與可選的釘扎子層之間。

在上述的實施例中，可選的釘扎子層可以被配置在基板101上並與基板101接觸，而磁性參考子層可以被配置在可選的釘扎子層上並與可選的釘扎子層接觸。在某些實施例中，釕材料層可以被配置在可選的釘扎子層與磁性參考子層之間。通道阻障子層可以被配置在磁性參考子層上並與磁性參考子層接觸，而磁性存儲子層可以被配置在通道阻障層上並與通道阻障層接觸。介電質覆蓋層104可以被配置在磁性存儲子層上並與磁性存儲子層接觸。

在一個實施例中，MTJ疊層102可以在MTJ疊層102與介電質覆蓋層104的界面含有含鈷材料、含硼材料、及上述材料之組合。或者，MTJ疊層102可以在MTJ疊層102與介電質覆蓋層104的界面含有含鈷材料、含硼材料、含鐵材料、及上述材料之組合。MTJ疊層102的厚度118可以介於約100 Å與約1000 Å之間。

介電質覆蓋層104可以被形成在MTJ疊層102上並與MTJ疊層102接觸。一般來說，介電質覆蓋層104可以由介電質材料形成。例如，介電質覆蓋層104可以由氧化鎂材料、氧化鋁材料、氧化鋅材料、氧化鈦材料、氧化鉭材料、氮化鉭材料、及上述材料之組合和混合物中之一者或更多者形成。介電質覆蓋層104的厚度120可以介於約5 Å和約20 Å之間，例如介於約8 Å和約12 Å之間。

介電質覆蓋層104可設以藉由提供附加的磁性金屬（MTJ疊層102）與介電質材料（介電質覆蓋層104）界面來改善MTJ疊層102的界面垂直磁性非等向性。因此，可以增強MTJ疊層102的矯頑磁場，從而提供改良的MTJ元件熱穩定性。此外，介電質覆蓋層104可以防止金屬從薄膜疊層100中的各種其他層擴散到MTJ層104中。因此，可以保持更純的磁性/介電質界面並且可以改善矯頑磁場。

蝕刻終止層106可以被形成在介電質覆蓋層104上並與介電質覆蓋層104接觸。蝕刻終止層106可以是單層或相同或不同材料的多層。一般來說，蝕刻終止層106可以由金屬材料形成。例如，蝕刻終止層106可以由含釕材料、含鎢材料、含鉭材料、含鉑材料、含鎳材料、含鈷材料、及上述材料之組合和混合物的一個或更多個層形成。蝕刻終止層106的厚度122可以介於約5 Å和約50 Å之間，例如介於約10 Å和約20 Å之間。蝕刻終止層106設以在蝕刻製程期間防止下方介電質覆蓋層104的蝕刻。藉由防止或降低蝕刻介電質覆蓋層104的可能性，可以保持MTJ疊層102的增強矯頑磁場。

導電硬遮罩層108可以被形成在蝕刻終止層106上並與蝕刻終止層106接觸。一般來說，導電硬遮罩層108是由導電材料形成。例如，導電硬遮罩層108可以由含鉭材料、含氮化鉭材料、含鈦材料、含氮化鈦材料、含鎢材料、含氮化鎢材料、以及上述材料之組合及混合物中之一者或更多者所形成。導電硬遮罩層108的厚度124可以介於約400 Å和約1000 Å之間，例如介於約700 Å和約900 Å之間。在MTJ元件形成製程期間，導電硬遮罩層108可設以發揮作為化學機械研磨（CMP）終止的功能。此外，導電硬遮罩層108可設以發揮作為MTJ元件中的頂部觸點的功能。

介電質硬遮罩層110可以被形成在導電硬遮罩層108上並與導電硬遮罩層108接觸。一般來說，介電質硬遮罩層110是由介電質材料形成。例如，介電質硬遮罩層110可以由含氧化矽材料、含氧化鋁材料、含氮化矽材料、以及上述材料之組合及混合物中之一者或更多者形成。介電質硬遮罩層110的厚度126可以介於約400 Å和約1000 Å之間，例如介於約500 Å和約700 Å之間。

旋塗式碳層112可以被形成在介電質硬遮罩層110上並與介電質硬遮罩層110接觸。一般來說，旋塗式碳層112是含非晶碳的材料。旋塗式碳層112可以具有介於約500 Å和約2500 Å之間的厚度128，例如介於約1000 Å和約2000 Å之間，例如介於約1250 Å和約1750 Å之間。旋塗式碳層112可被用來實現改善的蝕刻選擇性並用於控制臨界尺寸的均勻性。在一個實施例中，旋塗式碳層112可以被圖案化，以產生在相鄰的MTJ元件之間具有小於約500 nm（例如介於約50 nm和約250 nm之間）的間距的MTJ元件。

抗反射塗層114可以被形成在旋塗式碳層112上並與旋塗式碳層112接觸。一般來說，抗反射塗層114可以是有機或無機材料。在一個實施例中，抗反射塗層114可以是含矽的無機材料。例如，抗反射塗層114可以是氮化矽材料、氧氮化矽材料、碳化矽材料、以及上述材料之組合及混合物。在本實施例中，抗反射塗層114可以是富含矽的材料。例如，依重量百分比計，無機材料具有的矽含量可以大於約50％的矽，例如大於約75％的矽。

光阻劑層116可以被形成在抗反射塗層114上並與抗反射塗層114接觸。一般來說，光阻劑層116是適用於在光微影製程（例如193 nm光微影製程）中經由暴露於電磁輻射來進行圖案化的感光性材料。構思的是，用於光阻劑層116的材料可以適用於圖案化間距尺寸小於約400 nm的元件結構，例如間距尺寸小於約200 nm（例如約130 nm）的元件。

一般來說，薄膜疊層100的元件部分130可以包括基板101、MTJ疊層102、介電質覆蓋層104、蝕刻終止層106、及導電硬遮罩層108。元件部分130的各個層可以保持為MTJ元件內的結構。薄膜疊層的圖案化部分132可以包括介電質硬遮罩層110、旋塗式碳層112、抗反射塗層114、及光阻劑層116。圖案化部分132的各個層可被用來圖案化元件部分130的各個層，而且圖案化部分132可以被移除，使得圖案化部分的各個層不被包括在MTJ元件中。

當在薄膜疊層100上進行蝕刻製程時，可以選擇基板101以及形成薄膜疊層100的層102、104、106、108、110、112、114及116，以提供改善的蝕刻選擇性和性能。構思的是，在薄膜疊層100的形成過程中可以進行各種材料修飾製程（例如摻雜製程），以改良層102、104、106、108、110、112、114及116的蝕刻特性。例如，可以利用材料修飾製程來改善各種薄膜疊層的側壁垂直輪廓。

將結合第2-6圖同時討論第7圖，第7圖圖示用於蝕刻薄膜疊層100的方法700的操作。下面描述的蝕刻製程可以在乾電漿蝕刻腔室（例如反應離子蝕刻腔室）中進行。適當腔室的一個實例是購自加州聖克拉拉應用材料公司的ADVANTEDGE MESA腔室。構思的是，本文描述的蝕刻製程可以在來自其他製造商的其他適當設置設備上進行。

第2圖圖示依據本文描述的實施例蝕刻第1圖的薄膜疊層100中的層之後薄膜疊層100之示意圖。在操作710，光阻劑層116可以被圖案化，而且抗反射塗層114可以被蝕刻。可以調整或以其他方式設置蝕刻處理參數，以製造具有所需間距和臨界尺寸的MTJ元件結構。

在一個實施例中，諸如O₂ 、CHF₃ 、及CF₄ 的處理氣體可被用來蝕刻抗反射塗層114。O₂ 氣體可被以介於約1 sccm和約50 sccm之間的流動速率提供，例如約10 sccm。CHF₃ 氣體可被以介於約50 sccm和約150 sccm之間的流動速率提供，例如約100 sccm。CF₄ 氣體可被以介於約100 sccm和約200 sccm之間的流動速率提供，例如約150 sccm。處理氣體可被使用介於約250 W和約750 W之間的電源離子化，例如約500 W。處理環境還可被加偏壓以將處理氣體離子導向薄膜疊層100。例如，可以使用介於約50 W和約150 W之間的偏壓功率，例如約80 W。處理環境可以被保持在介於約1毫托和約10毫托之間的壓力下，例如約4毫托。抗反射塗層114的蝕刻可以進行介於約5秒和約60秒之間的時間量，例如介於約20秒和約30秒之間，例如約21秒。

在另一個實施例中，諸如CHF₃ 和CF₄ 的處理氣體可被用來蝕刻抗反射塗層114。CHF₃ 氣體可被以介於約50 sccm和約150 sccm之間的流動速率提供，例如約100 sccm。CF₄ 氣體可被以介於約100 sccm和約200 sccm之間的流動速率提供，例如約150 sccm。處理氣體可被使用介於約250 W和約750 W之間的電源離子化，例如約500 W。處理環境還可被加偏壓以將處理氣體離子導向薄膜疊層100。例如，可以使用介於約50 W和約150 W之間的偏壓功率，例如約80 W。處理環境可以被保持在介於約1毫托和約10毫托之間的壓力下，例如約4毫托。抗反射塗層114的蝕刻可以進行介於約5秒和約60秒之間的時間量，例如介於約20秒和約30秒之間，例如約25秒。

在上述的實施例中，構思的是，在蝕刻抗反射塗層114之後光阻劑層116可以保持位在抗反射塗層114上，或是可以在隨後的蝕刻製程之前移除光阻劑層116。

第3圖圖示依據本文描述的實施例蝕刻第2圖的薄膜疊層100中的層之後薄膜疊層100之示意圖。在操作720，可以利用抗反射塗層114作為遮罩來蝕刻薄膜疊層100的旋塗式碳層112。構思的是，可以利用旋塗式碳層112的蝕刻作為用以縮小任何隨後形成的MTJ元件結構之臨界尺寸的製程。

在一個實施例中，諸如Cl₂ 、HBr、O₂ 及N₂ 的處理氣體可被用來蝕刻旋塗式碳層112。Cl₂ 氣體可被以介於約10 sccm和約50 sccm之間的流動速率提供，例如約25 sccm。HBr氣體可被以介於約100 sccm和約300 sccm之間的流動速率提供，例如約200 sccm。O₂ 氣體可被以介於約10 sccm和約100 sccm之間的流動速率提供，例如約50 sccm。N₂ 氣體可被以介於約100 sccm和約200 sccm之間的流動速率提供，例如約150 sccm。處理氣體可被使用介於約500 W和約1500 W之間的電源離子化，例如約800 W。處理環境還可被加偏壓以將處理氣體離子導向薄膜疊層100。例如，可以使用介於約150 W和約300 W之間的偏壓功率，例如約225 W。處理環境可以被保持在介於約1毫托和約20毫托之間的壓力下，例如約10毫托。旋塗式碳層112的蝕刻可以進行介於約5秒和約60秒之間的時間量，例如介於約20秒和約30秒之間，例如約25秒。

在另一個實施例中，諸如Cl₂ 、HBr、O₂ 及N₂ 的處理氣體可被用來蝕刻旋塗式碳層112。Cl₂ 氣體可被以介於約10 sccm和約50 sccm之間的流動速率提供，例如約25 sccm。HBr氣體可被以介於約200 sccm和約400 sccm之間的流動速率提供，例如約300 sccm。O₂ 氣體可被以介於約10 sccm和約100 sccm之間的流動速率提供，例如約50 sccm。N₂ 氣體可被以介於約100 sccm和約200 sccm之間的流動速率提供，例如約150 sccm。處理氣體可被使用介於約500 W和約1500 W之間的電源離子化，例如約800 W。處理環境還可被加偏壓以將處理氣體離子導向薄膜疊層100。例如，可以使用介於約100 W和約250 W之間的偏壓功率，例如約175 W。處理環境可以被保持在介於約1毫托和約20毫托之間的壓力下，例如約10毫托。旋塗式碳層112的蝕刻可以進行介於約15秒和約90秒之間的時間量，例如介於約40秒和約60秒之間，例如約50秒。

在上述的實施例中，構思的是，在蝕刻旋塗式碳層112之後抗反射塗層114可以保持位在旋塗式碳層112上，或是可以在隨後的蝕刻製程之前移除抗反射塗層114。

第4圖圖示依據本文描述的實施例蝕刻第3圖的薄膜疊層100中的層之後薄膜疊層100之示意圖。在操作730，可以利用旋塗式碳層112作為遮罩來蝕刻薄膜疊層100的介電質硬遮罩層110。

在一個實施例中，諸如O₂ 和CHF₃ 的處理氣體可被用來蝕刻介電質硬遮罩層110。O₂ 氣體可被以介於約5 sccm和約50 sccm之間的流動速率提供，例如約10 sccm。CHF₃ 氣體可被以介於約200 sccm和約400 sccm之間的流動速率提供，例如約300 sccm。處理氣體可被使用介於約200 W和約400 W之間的電源離子化，例如約300 W。處理環境還可被加偏壓以將處理氣體離子導向薄膜疊層100。例如，可以使用介於約250 W和約750 W之間的偏壓功率，例如約500 W。處理環境可以被保持在介於約1毫托和約10毫托之間的壓力下，例如約4毫托。介電質硬遮罩層110的蝕刻可以進行介於約50秒和約150秒之間的時間量，例如介於約90秒和約110秒之間，例如約100秒。在另一個實施例中，上述的處理參數可被使用介於約10秒和約60秒之間的時間量，例如介於約30秒和約50秒之間，例如約40秒。

在上述的實施例中，構思的是，在蝕刻介電質硬遮罩層110之後旋塗式碳層112可以保持位在介電質硬遮罩層110上，或是可以在隨後的蝕刻製程之前移除旋塗式碳層112。

第5圖圖示依據本文描述的實施例蝕刻第4圖的薄膜疊層100中的層之後薄膜疊層100之示意圖及薄膜疊層100的圖案化部分132之側壁放大圖。在操作740，可以利用介電質硬遮罩層110作為遮罩來蝕刻薄膜疊層100的導電硬遮罩層108。

在一個實施例中，諸如CF₄ 的處理氣體可被用來蝕刻導電硬遮罩層108。CF₄ 氣體可被以介於約25 sccm和約75 sccm之間的流動速率提供，例如約50 sccm。處理氣體可被使用介於約250 W和約750 W之間的電源離子化，例如約500 W。處理環境還可被加偏壓以將處理氣體離子導向薄膜疊層100。例如，可以使用介於約10 W和約100 W之間的偏壓功率，例如約25 W。處理環境可以被保持在介於約1毫托和約10毫托之間的壓力下，例如約5毫托。導電硬遮罩層108的蝕刻可以進行介於約60秒和約180秒之間的時間量，例如介於約100秒和約130秒之間，例如約120秒。在另一個實施例中，上述的處理參數可被使用介於約60秒和約180秒之間的時間量，例如介於約130秒和約150秒之間，例如約140秒。

在上述的實施例中，構思的是，在蝕刻導電硬遮罩層108之後介電質硬遮罩層110可以保持位在導電硬遮罩層108上，或是可以在隨後的蝕刻製程之前移除介電質硬遮罩層110。

導電硬遮罩層108的側壁輪廓可以是大致垂直的。如本文所使用的，用語垂直的不是絕對方向，而是用語垂直的可以描述側壁相對於薄膜疊層100中的其他層的關係。例如，蝕刻終止層106與導電硬遮罩層108的被蝕刻側壁之間界定的角502相對於基準面504大於約75º。基準面504可以平行於蝕刻終止層106與導電硬遮罩層108之間的界面。在一個實施例中，角502可以大於約80º，例如大於約85º。構思的是，薄膜疊層100中的被蝕刻層之垂直輪廓可以藉由縮短基板上的相鄰MTJ元件結構之間的間距尺寸來提供改善的MTJ元件結構密度。

第6圖圖示依據本文描述的實施例蝕刻第5圖的薄膜疊層100中的層之後薄膜疊層100之示意圖。在操作750，可以利用導電硬遮罩層108作為遮罩來蝕刻薄膜疊層100的蝕刻終止層106、介電質覆蓋層104、及MTJ疊層102。可以利用用於蝕刻層106、104、102之金屬材料的適當蝕刻劑及處理參數來蝕刻層106、104、102直到基板101露出。例如，可以使用處理氣體蝕刻層106、104、102，該處理氣體包括氬、氙、氪、甲醇、氫、一氧化碳、二氧化碳、及上述氣體之組合。生成的元件部分130可以包括基板101、MTJ疊層102、介電質覆蓋層104、蝕刻終止層106、及導電硬遮罩層108。因此，由介電質覆蓋層104提供的效益可以藉由在MTJ元件結構的元件部分130中併入介電質覆蓋層104而保留。

因此，由於薄膜疊層內被蝕刻的層之改良的側壁垂直輪廓，使用本文描述的薄膜疊層100和蝕刻製程的MTJ元件結構可以提供改良的元件密度。因此，間距和臨界尺寸可以縮小。還可以改良所得MTJ元件結構的矯頑磁場，而且可以減少或防止層間擴散。

雖然前述是針對本揭示的實施例，但可以在不偏離本揭示之基本範圍下設計出本揭示的其他和進一步的實施例，而且該等實施例之範圍係由隨後的申請專利範圍決定。

100:薄膜疊層 101:基板 102:MTJ疊層 104:介電質覆蓋層 106:蝕刻終止層 108:導電硬遮罩層 110:介電質硬遮罩層 112:旋塗式碳層 114:抗反射塗層 116:光阻劑層 118:厚度 120:厚度 122:厚度 124:厚度 126:厚度 128:厚度 130:元件部分 132:圖案化部分 502:角 504:基準面 700:方法 710:操作 720:操作 730:操作 740:操作 750:操作

為詳細瞭解上述本揭示之特徵，可參照實施例（其中一些圖示於附圖中）而對以上簡要概述的本揭示作更特定的描述。然而，應注意的是，附圖僅圖示例示性實施例，因此不應將該等附圖視為限制本揭示之範圍，而且可認可其他等同有效的實施例。

第1圖圖示依據本文描述的實施例具有圖案化阻劑層的薄膜疊層之示意圖。

第2圖圖示依據本文描述的實施例在蝕刻第1圖的薄膜疊層中的一個層之後該薄膜疊層之示意圖。

第3圖圖示依據本文描述的實施例在蝕刻第2圖的薄膜疊層中的一個層之後該薄膜疊層之示意圖。

第4圖圖示依據本文描述的實施例在蝕刻第3圖的薄膜疊層中的一個層之後該薄膜疊層之示意圖。

第5圖圖示依據本文描述的實施例在蝕刻第4圖的薄膜疊層中的一個層之後該薄膜疊層之示意圖及該薄膜疊層的圖案化部分之側壁放大圖。

第6圖圖示依據本文描述的實施例在蝕刻第5圖的薄膜疊層中的一個層之後該薄膜疊層之示意圖。

第7圖圖示依據本文描述的實施例用於蝕刻薄膜疊層的方法之操作。

為了便於理解，已在可能處使用相同的元件符號來指稱對於圖式為相同的元件。構思的是，可以將一個實施例的元件和特徵有益地併入其他實施例中而無需進一步詳述。

國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無

國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

700:方法

710:操作

720:操作

730:操作

740:操作

750:操作

Claims

一種薄膜疊層，包含：一磁性通道接合層；一介電質覆蓋層，位於該磁性通道接合層上；一蝕刻終止層，位於該介電質覆蓋層上；一導電硬遮罩層，位於該蝕刻終止層上；一介電質硬遮罩層，位於該導電硬遮罩層上；一旋塗式碳層，位於該介電質硬遮罩層上；以及一抗反射塗層，位於該旋塗式碳層上。