JP2018519659A - 磁気トンネル接合をパターニングするためのハードマスク - Google Patents

磁気トンネル接合をパターニングするためのハードマスク Download PDF

Info

Publication number
JP2018519659A
JP2018519659A JP2017561795A JP2017561795A JP2018519659A JP 2018519659 A JP2018519659 A JP 2018519659A JP 2017561795 A JP2017561795 A JP 2017561795A JP 2017561795 A JP2017561795 A JP 2017561795A JP 2018519659 A JP2018519659 A JP 2018519659A
Authority
JP
Japan
Prior art keywords
layer
hard mask
film stack
dielectric
containing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017561795A
Other languages
English (en)
Other versions
JP7032139B2 (ja
Inventor
リン シュエ,
リン シュエ,
マヘンドラ パカラ,
マヘンドラ パカラ,
ハオ チェン,
ハオ チェン,
ジェス アン,
ジェス アン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2018519659A publication Critical patent/JP2018519659A/ja
Priority to JP2021119381A priority Critical patent/JP2021184473A/ja
Application granted granted Critical
Publication of JP7032139B2 publication Critical patent/JP7032139B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Drying Of Semiconductors (AREA)
  • Magnetic Heads (AREA)

Abstract

本書では、デバイス構造体及びデバイス構造体を製造する方法が提供される。本書に記載の磁気ランダムアクセスメモリ(MRAM)デバイスは、磁気トンネル接合層、誘電体キャップ層、エッチング停止層、導電性ハードマスク層、誘電体ハードマスク層、スピンオンカーボン層、及び反射防止被覆層を備える、膜スタックを含み得る。膜スタックの側壁の垂直性を向上させるため、膜スタックは、1つ以上の選択された化学物質によってエッチングされ得る。ますます均一で、ますます限界寸法が小さくなったメモリセルは、本書に記載の方法及びデバイスを利用することによって製造され得る。
【選択図】図7

Description

本開示の実施形態は、概して、デバイス構造体及びデバイス構造体の形成方法に関する。具体的には、本書に記載の実施形態は、磁気トンネル接合(MTJ)をパターニングするためのハードマスクに関する。
マイクロエレクトロニクスデバイスは、一般的に、集積回路として半導体基板上で製造される。こうしたデバイスの例は、磁気ランダムアクセスメモリ(MRAM)である。MRAMデバイスは、一般的に、ストレージ要素として用いられる磁気多層膜スタックを含む。膜スタックは通常、例えばパーマロイ(NiFe)、コバルト鉄(CoFe)、タンタル(Ta)、銅(Cu)などといった、様々な材料からなる種々の層のスタックである。膜スタックは、膜スタックの層間に挟まれた薄いトンネリング層として、酸化アルミニウムといった絶縁体材料もまた含み得る。これらの層は通常、上層ブランケット膜(overlying blanketed film)として逐次的に堆積する。この膜は、膜スタックの1つ以上の層が部分的または全体的に除去されてデバイス特徴を形成する様々なエッチング処理によって、逐次的にパターニングされる。
MRAMのうちの1タイプは、スピン注入磁気ランダムアクセスメモリ(STT−MRAM)である。従来型のSTT−MRAMの製造プロセスは、一般的に、マスクとしてフォトレジスト材料を利用し、ハードマスクに開口を形成するために反応性イオンエッチング(RIE)を利用する。この結果、ハードマスクは先細の側壁を有するようになる。ますます高密度となるSTT−MRAMデバイスで隣接するMTJ間のピッチが絶えず小さくなっていくのにつれて、従来のプロセスによって形成されたハードマスクの側壁が先細であることによって、隣接するMTJ間の間隔が小さくなっている。その結果、MTJのエッチングはますます困難になり、隣接するMTJの分離は不十分になり、それによってデバイスの生産量は低減し、デバイス不良の確率が上昇する。
したがって、当該技術分野で必要とされているのは、改良されたMRAMデバイスを提供する、膜スタック及び製造プロセスである。
一実施形態では、膜スタックが提供される。膜スタックは、磁気トンネル接合層、磁気トンネル接合層上に配置された誘電体キャップ層、及び誘電体キャップ層上に配置されたエッチング停止層を含む。エッチング停止層の上に導電性ハードマスク層が配置されていてよく、導電性ハードマスク層の上に誘電体ハードマスク層が配置されていてよい。誘電体ハードマスク層の上にスピンオンカーボン層が配置されていてよく、スピンオンカーボン層の上に反射防止被覆層が配置されてよい。
別の一実施形態では、膜スタックが提供される。膜スタックは、磁気トンネル接合層、及び磁気トンネル接合層上に配置された誘電体キャップ層を含む。誘電体キャップ層の厚さは、約5Åと約20Åの間であってよい。誘電体キャップ層の上にエッチング停止層が配置されていてよく、エッチング停止層の上に導電性ハードマスク層が配置されていてよい。エッチング停止層の厚さは、約5Åと約50Åの間であってよく、導電性ハードマスク層の厚さは、約400Åと約1000Åの間であってよい。導電性ハードマスク層の上に誘電体ハードマスク層が配置されていてよく、誘電体ハードマスク層の上にスピンオンカーボン層が配置されていてよく、スピンオンカーボン層の上に反射防止被覆層が配置されていてよい。
さらに別の実施形態では、膜スタックをエッチングする方法が提供される。方法は、フォトレジスト層をパターニングして膜スタックの反射防止被覆層をエッチングすることと、反射防止被覆層を第1のマスクとして用いて膜スタックのスピンオンカーボン層をエッチングすることと、スピンオンカーボン層を第2のマスクとして用いて膜スタックの誘電体ハードマスク層をエッチングすることとを含む。膜スタックの誘電体キャップ層を露出させるため、膜スタックの導電性ハードマスク層が、誘電体ハードマスク層を第3のマスクとして用いてエッチングされてよく、膜スタックのエッチング停止層が、導電性ハードマスク層を第4のマスクとして用いてエッチングされてよい。誘電体キャップ層は、磁気トンネル接合層の上に配置されていてよい。
本開示の上記の特徴を詳細に理解できるように、上記で簡単に要約された本開示のより詳細な説明が、実施形態を参照してなされてよい。実施形態の一部は、付随の図面に示されている。しかし、付随の図面は例示的な実施形態のみを示すものであり、従って、本開示の範囲を限定すると見なすべきではなく、その他の等しく有効な実施形態も許容され得ることに、留意されたい。
本書に記載の実施形態による、パターニングされたレジスト層を有する膜スタックの概略図を示す。 本書に記載の実施形態による、スタック内の層をエッチングした後の、図1の膜スタックの概略図を示す。 本書に記載の実施形態による、スタック内の層をエッチングした後の、図2の膜スタックの概略図を示す。 本書に記載の実施形態による、スタック内の層をエッチングした後の、図3の膜スタックの概略図を示す。 本書に記載の実施形態による、スタック内の層をエッチングした後の図4の膜スタックの概略図と、膜スタックのパターニングされた部分の側壁の拡大図を示す。 本書に記載の実施形態による、スタック内の層をエッチングした後の、図5の膜スタックの概略図を示す。 本書に記載の実施形態による、膜スタックをエッチングする方法の工程を示す。
理解を容易にするため、可能な場合には、複数の図に共通する同一の要素を指し示すのに同一の参照番号を使用した。一実施形態の要素及び特徴は、さらなる記述がなくとも、他の実施形態に有益に組み込まれ得ると想定されている。
本書では、デバイス構造体及びデバイス構造体を製造する方法が提供される。本書に記載の磁気抵抗ランダムアクセスメモリ(MRAM)デバイスは、磁気トンネル接合層、誘電体キャップ層、エッチング停止層、導電性ハードマスク層、誘電体ハードマスク層、スピンオンカーボン層、及び反射防止被覆層を備える、膜スタックを含み得る。膜スタックの側壁の垂直性を向上させるため、膜スタックは、1つ以上の選択された化学物質によってエッチングされ得る。ますます均一で、ますます限界寸法が小さくなったメモリセルは、本書に記載の方法及びデバイスを利用することによって製造され得る。
スタックをパターニングするためのハードマスクとして、膜スタックの様々な層が利用され得る。膜スタックのエッチングに利用されるハードマスクの材料及びエッチング化学物質によって、膜スタック上に形成される特徴及び構造体の側壁の垂直プロファイルの改良につながる、エッチング選択性の向上がもたらされてよい。エッチング特性の向上によって、高密度MRAMデバイスという用途が達成され得る。膜スタックの1つ以上のハードマスクもまた、磁気トンネル接合の性能を向上させ得ると考えられている。
図1は、膜スタック100の概略図である。膜スタック100は、基板101、MTJスタック102、誘電体キャップ層104、エッチング停止層106、導電性ハードマスク層108、誘電体ハードマスク層110、スピンオンカーボン層112、及び反射防止被覆層114を含む。膜スタック100には、フォトレジスト層116もまた含まれていてよい。基板101、MTJスタック102、誘電体キャップ層104、エッチング停止層106、及び導電性ハードマスク層108は、概して、MRAMデバイスのデバイス部分を形成している。誘電体ハードマスク層110、スピンオンカーボン層112、反射防止被覆層、及びフォトレジスト層116は、概して、デバイス部130をパターニングするのに利用される、パターニング部132を形成している。パターニング部132に含まれる様々な層は、デバイス部130のパターニング中またはその後に、除去される。
基板101は、概して導電性または半導電性の材料から形成されている。一実施形態では、基板101は、STT−MRAMデバイス用の底部電極である。MTJスタック102は、基板101上に形成されていてよく、基板101と接触していてよい。MTJスタック102は、単一層構造または多層構造であってよい。例えば、MTJスタック102は、磁気ストレージ層、トンネルバリア層、磁気基準層、及びオプションでピンニング層といった、スタックに配列された様々な副層を含み得る。MTJスタック102は、コバルト含有材料、鉄含有材料、ニッケル含有材料、マンガン含有材料、ルテニウム含有材料、タンタル含有材料、白金含有材料、ホウ素含有材料、酸素含有材料、並びにこれらの組み合わせ及び混合物を含む、1つ以上の材料から形成されていてよい。
一実施形態では、MTJスタック102の磁気ストレージ副層は、第1のコバルト:鉄:ホウ素材料層、第1のタンタル材料層、及び第2のコバルト:鉄:ホウ素材料層を含んでいてよい。トンネルバリア副層は酸化マグネシウム材料を含んでいてよく、磁気基準副層は第3のコバルト:鉄:ホウ素材料層と、第2のタンタル材料層と、第1のコバルト材料層と、第1のコバルト/白金材料層とを含んでいてよい。オプションのピンニング副層は、第2のコバルト材料層と、第2のコバルト/白金材料層と、白金材料層と、ボトムコンタクトを含んでいてよい。ある実施形態では、ボトムコンタクトは基板101であってよいか、またはボトムコンタクトは基板101上に形成されたさらなる材料層であってよい。一実施形態では、磁気基準副層とオプションのピンニング副層との間に、ルテニウム材料層が配置されていてよい。
上記の実施形態では、オプションのピンニング副層は、基板101上に基板101と接触して配置されていてよく、磁気基準副層は、オプションのピンニング副層上にピンニング副層と接触して配置されていてよい。ある実施形態では、オプションのピンニング副層と磁気基準副層との間に、ルテニウム材料層が配置されていてよい。トンネルバリア副層は、磁気基準副層上に磁気基準副層と接触して配置されていてよく、磁気ストレージ副層は、トンネルバリア層上にトンネルバリア層と接触して配置されていてよい。誘電体キャップ層104は、磁気基準副層上に磁気基準副層と接触して配置されていてよい。
一実施形態では、MTJスタック102は、MTJスタック102と誘電体キャップ層104の間の界面において、コバルト含有材料、ホウ素含有材料、及びこれらの組み合わせを含んでいてよい。代わりに、MTJスタック102は、MTJスタック102と誘電体キャップ層104との界面において、コバルト含有材料、ホウ素含有材料、鉄含有材料、及びこれらの組み合わせを含んでいてもよい。MTJスタック102の厚さ118は、約100Åと約1000Åの間であってよい。
誘電体キャップ層104は、MTJスタック102上に形成されていてよく、MTJ102スタックと接触していてよい。誘電体キャップ層104は、概して、誘電体材料から形成されていてよい。例えば、誘電体キャップ層104は、酸化マグネシウム材料、酸化アルミニウム材料、酸化亜鉛材料、酸化チタン材料、酸化タンタル材料、窒化タンタル材料、並びにこれらの組み合わせ及び混合物のうちの1つ以上から形成されていてよい。誘電体キャップ層104の厚さ120は、約5Åと約200Åの間、例えば約8Åと約12Åの間であってよい。
誘電体キャップ層104は、さらなる磁性金属(MTJスタック102)と誘電体材料(誘電体キャップ層104)との界面を設けることによって、MTJスタック102の界面垂直磁気異方性を向上するように構成されていてよい。こうして、MTJデバイスの熱的安定性を向上させるMTJスタック102の保磁場は、増大し得る。さらに、誘電体キャップ層104によって、膜スタック100内の様々な他の層から拡散した金属が、MTJ層104内に拡散することが防止され得る。こうして、より純度の高い磁性体と誘電体との界面が維持され得、保磁場が改良され得る。
エッチング停止層106は、誘電体キャップ層104上に形成されていてよく、誘電体キャップ層104と接触していてよい。エッチング停止層106は、同一の材料または種々の材料の、単一層または多層であってよい。概して、エッチング停止層106は、金属材料から形成されていてよい。例えば、エッチング停止層106は、ルテニウム含有材料、タングステン含有材料、タンタル含有材料、白金含有材料、ニッケル含有材料、コバルト含有材料、並びにこれらの組み合わせ及び混合物のうちの1つ以上から形成されていてよい。エッチング停止層106の厚さ122は、約5Åと約50Åの間、例えば約10Åと約20Åの間であってよい。エッチング停止層106は、エッチング処理中に、下にある誘電体キャップ層104がエッチングされるのを防止するように構成されている。誘電体キャップ層104がエッチングされる可能性を防止するかまたは低減することによって、MTJスタック102の保磁場の増大が維持され得る。
導電性ハードマスク層108は、エッチング停止層106上に形成されていてよく、エッチング停止層106と接触していてよい。導電性ハードマスク層108は、概して、導電性の材料から形成されている。例えば、導電性ハードマスク層108は、タンタル含有材料、窒化タンタル含有材料、チタン含有材料、窒化チタン含有材料、タングステン含有材料、窒化タングステン含有材料、並びにこれらの組み合わせ及び混合物のうちの1つ以上から形成されていてよい。導電性ハードマスク層108の厚さ124は、約400Åと約1000Åの間、例えば約700Åと約900Åの間であってよい。導電性ハードマスク層108は、MTJデバイスの形成処理中、化学機械研磨(CMP)を停止する役割を果たすように構成されていてよい。さらに、導電性ハードマスク層108は、MTJデバイスのトップコンタクトの役割を果たすように構成されていてよい。
誘電体ハードマスク層110は、導電性ハードマスク層108上に形成されていてよく、導電性ハードマスク層108と接触していてよい。誘電体ハードマスク層110は、概して、誘電体材料から形成されている。例えば、誘電体ハードマスク層110は、酸化ケイ素含有材料、酸化アルミニウム含有材料、窒化ケイ素含有材料、並びにこれらの組み合わせ及び混合物のうちの1つ以上から形成されていてよい。誘電体ハードマスク層110の厚さ126は、約400Åと約1000Åの間、例えば約500Åと約700Åの間であってよい。
スピンオンカーボン層112は、誘電体ハードマスク層110上に形成されていてよく、誘電体ハードマスク層110と接触していてよい。スピンオンカーボン層112は、概して、アモルファスカーボン含有材料である。スピンオンカーボン層112は、約500Åと約2500Åの間、例えば、約1250Åと約1750Åの間といった、約1000Åと約2000Åの間の厚さ128を有し得る。スピンオンカーボン層112は、エッチング選択性を向上し、限界寸法均一性を制御するために利用されてよい。一実施形態では、スピンオンカーボン層112は、パターニングされて、隣接するMTJデバイス間のピッチが約500nm未満、例えば約50nmと約250nmの間であるMTJデバイスを生成してよい。
反射防止被覆層114は、スピンオンカーボン層112上に形成されていてよく、スピンオンカーボン層112と接触していてよい。反射防止被覆層114は、一般的に、有機材料または無機材料のどちらかである。一実施形態では、反射防止被覆層114は、ケイ素含有無機材料であってよい。例えば、反射防止被覆層114は、窒化ケイ素材料、酸窒化ケイ素材料、炭化ケイ素材料、並びにそれらの組み合わせ及び混合物であってよい。この実施形態では、反射防止被覆層114は、ケイ素リッチ材料であってよい。例えば、この無機材料のケイ素重量含有率は、ケイ素75%超といった、ケイ素50%超の率であってよい。
フォトレジスト層116は、反射防止被覆層114上に形成されていてよく、反射防止被覆層114と接触していてよい。フォトレジスト層116は、概して、193nmフォトリソグラフィプロセスといったフォトリソグラフィプロセスで電磁放射に曝すことによるパターニングに適切な、感光性材料である。フォトレジスト層116に使用される材料は、約200nm未満、例えば約130nmのピッチ寸法を有するデバイスといった、約400nm未満のピッチ寸法を有するデバイス構造体をパターニングするのに適切であり得ると考えられている。
膜スタック100のデバイス部130は、概して、基板101、MTJスタック102、誘電体キャップ層104、エッチング停止層106、及び導電性ハードマスク層108を含み得る。デバイス部130は、MTJデバイス内に構造体として残ったままであってよい。膜スタックのパターニング部132は、誘電体ハードマスク層110、スピンオンカーボン層112、反射防止被覆層114、及びフォトレジスト層116を含み得る。パターニング部132の各層は、デバイス部130の各層をパターニングするために利用されてよく、MTJデバイスにパターニング部の層が含まれないように、パターニング部132は除去されてよい。
膜スタック100を形成する基板101並びに層102、104、106、108、110、112、114及び116は、膜スタック100のエッチング処理を実施する際のエッチング選択性及びエッチング性能を向上させるために、選択されてよい。層102、104、106、108、110、112、114、及び116のエッチング特性を向上させるため、ドーピング処理といった様々な材料変更処理が、膜スタック100の形成中に実施されてよい。材料変更処理は、例えば、様々な膜スタック層の側壁の垂直プロファイルを改良するために利用されてよい。
膜スタック100のエッチング方法700の工程を示している図7が、図2〜図6と同時に検討される。以下のエッチング処理は、反応性イオンエッチングチャンバといった、ドライプラズマエッチングチャンバ内で実施されてよい。適切なチャンバの一例は、カリフォルニア州サンタクララのApplied Materials, Inc.から入手可能な、ADVANTEDGE MESAである。本書に記載のエッチング処理は、他の製造業者の他の適切に構成された装置でも実施され得ると考えられている。
図2は、本書に記載の実施形態による、膜スタック100内の層をエッチングした後の、図1の膜スタック100の概略図を示す。工程710で、フォトレジスト層116がパターニングされてよく、反射防止被覆層114がエッチングされてよい。所望のピッチと限界寸法を有するMTJデバイス装置を製造するため、エッチング処理パラメータが調整され得るか、さもなければ設定され得る。
一実施形態では、反射防止被覆層114をエッチングするため、O、CHF及びCFといった処理ガスが利用されてよい。Oガスは、約10sccmといった、約1sccmと約50sccmの間の流量で供給されてよい。CHFガスは、約100sccmといった、約50sccmと約150sccmの間の流量で供給されてよい。CFガスは、約150sccmといった、約100sccmと約200sccmの間の流量で供給されてよい。これらの処理ガスは、約500Wといった、約250Wと約750Wの間のソース電力でイオン化されてよい。処理環境はまた、処理ガスイオンを膜スタック100に向けて導くように付勢されていてもよい。例えば約80Wといった、約50Wと約150Wの間の付勢力が利用されてよい。処理環境の圧力は、例えば約4mTorrといった、約1mTorrから約10mTorrの間に維持されてよい。反射防止被覆層114のエッチングは、約20秒と約30秒の間、例えば約21秒といった、約5秒と約60秒の間の時間で実施されてよい。
別の実施形態では、反射防止被覆層114をエッチングするため、CHF、及びCFといった処理ガスが利用されてよい。CHFガスは、約100sccmといった、約50sccmと約150sccmの間の流量で供給されてよい。CFガスは、約150sccmといった、約100sccmと約200sccmの間の流量で供給されてよい。これらの処理ガスは、約500Wといった、約250Wと約750Wの間のソース電力でイオン化されてよい。処理環境はまた、処理ガスイオンを膜スタック100に向けて導くように付勢されていてもよい。例えば約80Wといった、約50Wと約150Wの間の付勢力が利用されてよい。処理環境の圧力は、例えば約4mTorrといった、約1mTorrから約10mTorrの間に維持されてよい。反射防止被覆層114のエッチングは、約20秒と約30秒の間、例えば約25秒といった、約5秒と約60秒の間の時間で実施されてよい。
上記の実施形態では、フォトレジスト層116は、反射防止被覆層114がエッチングされた後も反射防止被覆層114上に配置されたままであってよいか、または、フォトレジスト層116は後続するエッチング処理に先立って除去されてよいと考えられている。
図3は、本書に記載の実施形態による、膜スタック100内の層をエッチングした後の、図2の膜スタック100の概略図を示す。工程720で、膜スタック100のスピンオンカーボン層112が、反射防止被覆層114をマスクとして使用してエッチングされてよい。スピンオンカーボン層112のエッチングは、後続して形成される任意のMTJデバイス構造体の限界寸法を縮小するための処理として利用され得ると考えられている。
一実施形態では、スピンオンカーボン層112をエッチングするため、C12、HBr、O、及びNといった処理ガスが利用されてよい。C12ガスは、約25sccmといった、約10sccmと約50sccmの間の流量で供給されてよい。HBrガスは、約200sccmといった、約100sccmと約300sccmの間の流量で供給されてよい。Oガスは、約50sccmといった、約10sccmと約100sccmの間の流量で供給されてよい。Nガスは、約150sccmといった、約100sccmと約200sccmの間の流量で供給されてよい。これらの処理ガスは、約800Wといった、約500Wと約1500Wの間のソース電力でイオン化されてよい。処理環境はまた、処理ガスイオンを膜スタック100に向けて導くように付勢されていてもよい。例えば約225Wといった、約150Wと約300Wの間の付勢力が利用されてよい。処理環境の圧力は、例えば約10mTorrといった、約1mTorrから約20mTorrの間に維持されてよい。スピンオンカーボン層112のエッチングは、約20秒と約30秒の間、例えば約25秒といった、約5秒と約60秒の間の時間で実施されてよい。
別の実施形態では、スピンオンカーボン層112をエッチングするため、C12、HBr、O、及びNといった処理ガスが利用されてよい。C12ガスは、約25sccmといった、約10sccmと約50sccmの間の流量で供給されてよい。HBrガスは、約300sccmといった、約200sccmと約400sccmの間の流量で供給されてよい。Oガスは、約50sccmといった、約10sccmと約100sccmの間の流量で供給されてよい。Nガスは、約150sccmといった、約100sccmと約200sccmの間の流量で供給されてよい。これらの処理ガスは、約800Wといった、約500Wと約1500Wの間のソース電力でイオン化されてよい。処理環境はまた、処理ガスイオンを膜スタック100に向けて導くように付勢されていてもよい。例えば約175Wといった、約100Wと約250Wの間の付勢力が利用されてよい。処理環境の圧力は、例えば約10mTorrといった、約1mTorrから約20mTorrの間に維持されてよい。スピンオンカーボン層112のエッチングは、約40秒と約60秒の間、例えば約50秒といった、約15秒と約90秒の間の時間で実施されてよい。
上記の実施形態では、反射防止被覆層114は、スピンオンカーボン層112がエッチングされた後もスピンオンカーボン層112上に配置されたままであってよいか、または、反射防止被覆層114は後続するエッチング処理に先立って除去されてよいと考えられている。
図4は、本書に記載の実施形態による、膜スタック100内の層をエッチングした後の、図3の膜スタック100の概略図を示す。工程730で、膜スタック100の誘電体ハードマスク層110が、スピンオンカーボン層112をマスクとして使用してエッチングされてよい。
一実施形態では、誘電体ハードマスク層110をエッチングするため、O、及びCHFといった処理ガスが利用されてよい。Oガスは、約10sccmといった、約5sccmと約50sccmの間の流量で供給されてよい。CHFガスは、約300sccmといった、約200sccmと約400sccmの間の流量で供給されてよい。これらの処理ガスは、約300Wといった、約200Wと約400Wの間のソース電力でイオン化されてよい。処理環境はまた、処理ガスイオンを膜スタック100に向けて導くように付勢されていてもよい。例えば約500Wといった、約250Wと約750Wの間の付勢力が利用されてよい。処理環境の圧力は、例えば約4mTorrといった、約1mTorrから約10mTorrの間に維持されてよい。誘電体ハードマスク層110のエッチングは、約90秒と約110秒の間、例えば約100秒といった、約50秒と約150秒の間の時間で実施されてよい。別の実施形態では、上記の処理パラメータは、約30秒と約50秒の間、例えば約40秒といった、約10秒と約60秒の間の時間で使用されてよい。
上記の実施形態では、スピンオンカーボン層112は、誘電体ハードマスク層110がエッチングされた後も誘電体ハードマスク層110上に配置されたままであってよいか、または、スピンオンカーボン層112は後続するエッチング処理に先立って除去されてよいと考えられている。
図5は、本書に記載の実施形態による、膜スタック100内の層をエッチングした後の図4の膜スタック100の概略図と、膜スタック100のパターニングされた部分132の側壁の拡大図を示す。工程740で、膜スタック100の導電性ハードマスク層108が、誘電体ハードマスク層110をマスクとして使用してエッチングされてよい。
一実施形態では、導電性ハードマスク層108をエッチングするため、CFといった処理ガスが利用されてよい。CFガスは、約50sccmといった、約25sccmと約75sccmの間の流量で供給されてよい。この処理ガスは、約500Wといった、約250Wと約750Wの間のソース電力でイオン化されてよい。処理環境はまた、処理ガスイオンを膜スタック100に向けて導くように付勢されていてもよい。例えば約25Wといった、約10Wと約100Wの間の付勢力が利用されてよい。処理環境の圧力は、例えば約5mTorrといった、約1mTorrと約10mTorrの間の圧力に維持されてよい。導電性ハードマスク層108のエッチングは、約100秒と約130秒の間、例えば約120秒といった、約60秒と約180秒の間の時間にわたって実施されてよい。別の実施形態では、上記の処理パラメータは、約130秒と約150秒の間、例えば約140秒といった、約60秒と約180秒の間の時間で使用されてよい。
上記の実施形態では、誘電体ハードマスク層110は、導電性ハードマスク層108がエッチングされた後も導電性ハードマスク層108上に配置されたままであってよいか、または、誘電体ハードマスク層110は後続するエッチング処理に先立って除去されてよいと考えられている。
導電性ハードマスク層108の側壁プロファイルは、ほぼ垂直であってよい。本書で使用する場合、垂直という用語は、絶対的な方向ではなく、むしろ側壁の、膜スタック100内の他の層に対する関係を表していてよい。例えば、エッチング停止層106と、エッチングされた導電性ハードマスク層108の側壁との間に規定される角度502は、基準面504から約75°超であってよい。基準面504は、エッチング停止層106と導電性ハードマスク層108との界面に対して、平行であってよい。一実施形態では、角度502は、約85°超であるなど、約80°超であってよい。膜スタック100内のエッチングされた層の垂直プロファイルの改良によって、基板上の隣接するMTJデバイス構造体間のピッチ寸法を縮小することで、MTJデバイス構造体の密度の向上がもたらされ得ると考えられている。
図6は、本書に記載の実施形態による、膜スタック100内の層をエッチングした後の、図5の膜スタック100の概略図を示す。工程750で、膜スタック100のエッチング停止層106、誘電体キャップ層104、及びMTJスタック102が、導電性ハードマスク層108をマスクとして使用してエッチングされてよい。層106、104、102の金属材料をエッチングするための適切なエッチャント及び処理パラメータは、基板101が露出するまで、層106、104、102をエッチングするために使用されてよい。例えば、層106、104、102は、アルゴン、キセノン、クリプトン、メタノール、水素、一酸化炭素、二酸化炭素、及びこれらの組み合わせを含む処理ガスを使用して、エッチングされ得る。結果として生じるデバイス部130は、基板101、MTJスタック102、誘電体キャップ層104、エッチング停止層106、及び導電性ハードマスク層108を含み得る。こうして、誘電体キャップ層104によってもたらされる便益は、誘電体キャップ層104をMTJデバイス構造体のデバイス部130内に組み込むことによって保たれてよい。
それによって、本書に記載の膜スタック100及びエッチング処理を利用したMTJデバイス構造体によって、膜スタック内でエッチングされた層の垂直プロファイルが改善される結果、デバイス密度の向上がもたらされてよい。こうして、ピッチ寸法及び限界寸法は縮小され得る。結果として生じるMTJデバイス構造体の保磁場もまた改良されてよく、層間の拡散は低減されるか防止され得る。
以上の説明は本開示の実施形態を対象としているが、本開示の基本的な範囲を逸脱することなく本開示の他の実施形態及びさらなる実施形態が考案されてよく、本開示の範囲は、以下の特許請求の範囲によって決定される。

Claims (15)

  1. 磁気トンネル接合層と、
    前記磁気トンネル接合層上に配置された誘電体キャップ層と、
    前記誘電体キャップ層上に配置されたエッチング停止層と、
    前記エッチング停止層上に配置された導電性ハードマスク層と、
    前記導電性ハードマスク層上に配置された誘電体ハードマスク層と、
    前記誘電体ハードマスク層上に配置されたスピンオンカーボン層と、
    前記スピンオンカーボン層上に配置された反射防止被覆層と
    を備える、膜スタック。
  2. 底部電極を備える基板であって、前記膜スタックの前記磁気トンネル接合層が前記基板上に配置されている基板をさらに備える、請求項1に記載の膜スタック。
  3. 前記反射防止被覆層上に配置されたフォトレジスト層をさらに備える、請求項2に記載の膜スタック。
  4. 前記誘電体キャップ層は、酸化マグネシウム材料、酸化アルミニウム材料、酸化亜鉛材料、酸化チタン材料、酸化タンタル材料、窒化タンタル材料、並びにこれらの組み合わせ及び混合物のうちの1つ以上から形成されている、請求項1に記載の膜スタック。
  5. 前記エッチング停止層は、ルテニウム含有材料、タングステン含有材料、タンタル含有材料、白金含有材料、ニッケル含有材料、コバルト含有材料、並びにこれらの組み合わせ及び混合物のうちの1つ以上から形成されている、請求項1に記載の膜スタック。
  6. 前記導電性ハードマスク層は、タンタル含有材料、窒化タンタル含有材料、チタン含有材料、窒化チタン含有材料、タングステン含有材料、窒化タングステン含有材料、並びにこれらの組み合わせ及び混合物のうちの1つ以上から形成されている、請求項1に記載の膜スタック。
  7. 前記誘電体ハードマスク層は、酸化ケイ素含有材料、酸化アルミニウム含有材料、窒化ケイ素含有材料、並びにこれらの組み合わせ及び混合物のうちの1つ以上から形成されている、請求項1に記載の膜スタック。
  8. 前記誘電体キャップ層は、前記膜スタック内の他の層からの金属イオンの拡散から前記磁気トンネル接合層を保護するように構成されている、請求項1に記載の膜スタック。
  9. 磁気トンネル接合層と、
    前記磁気トンネル接合層上に配置された、5Åと20Åの間の厚さを有する誘電体キャップ層と、
    前記誘電体キャップ層上に配置された、5Åと50Åの間の厚さを有するエッチング停止層と、
    前記エッチング停止層上に配置された、400Åと1000Åの間の厚さを有する導電性ハードマスク層と、
    前記導電性ハードマスク層上に配置された誘電体ハードマスク層と、
    前記誘電体ハードマスク層上に配置されたスピンオンカーボン層と、
    前記スピンオンカーボン層上に配置された反射防止被覆層と
    を備える、膜スタック。
  10. 前記誘電体ハードマスク層は、約400Åと約1000Åの間の厚さを有する、請求項9に記載の膜スタック。
  11. 前記スピンオンカーボン層は、約500Åと約2500Åの間の厚さを有する、請求項9に記載の膜スタック。
  12. 前記導電性ハードマスク層の前記側壁は、水平基準面に対して85°よりも大きい側壁角を有する、請求項9に記載の膜スタック。
  13. 前記側壁角は、100nmと400nmの間のピッチを有する磁気トンネル接合デバイス上で達成される、請求項12に記載の膜スタック。
  14. 膜スタックをエッチングする方法であって、
    フォトレジスト層をパターニングして膜スタックの反射防止被覆層をエッチングすることと、
    前記反射防止被覆層を第1のマスクとして用いて前記膜スタックのスピンオンカーボン層をエッチングすることと、
    前記スピンオンカーボン層を第2のマスクとして用いて前記膜スタックの誘電体ハードマスク層をエッチングすることと、
    前記誘電体ハードマスク層を第3のマスクとして用いて前記膜スタックの導電性ハードマスク層をエッチングすることと、
    前記導電性ハードマスク層を第4のマスクとして用いて前記膜スタックのエッチング停止層をエッチングし、前記膜スタックの誘電体キャップ層を露出することとを含み、前記誘電体キャップ層は磁気トンネル接合層上に配置されている、方法。
  15. 前記導電性ハードマスク層を前記エッチングすることによって、前記導電性ハードマスク層の側壁が、水平基準面に対して85°よりも大きい側壁角を有する結果となる、請求項14に記載の方法。
JP2017561795A 2015-05-30 2016-05-11 磁気トンネル接合をパターニングするためのハードマスク Active JP7032139B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021119381A JP2021184473A (ja) 2015-05-30 2021-07-20 磁気トンネル接合をパターニングするためのハードマスク

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562168756P 2015-05-30 2015-05-30
US62/168,756 2015-05-30
US14/755,964 2015-06-30
US14/755,964 US20160351799A1 (en) 2015-05-30 2015-06-30 Hard mask for patterning magnetic tunnel junctions
PCT/US2016/031941 WO2016195946A1 (en) 2015-05-30 2016-05-11 Hard mask for patterning magnetic tunnel junctions

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021119381A Division JP2021184473A (ja) 2015-05-30 2021-07-20 磁気トンネル接合をパターニングするためのハードマスク

Publications (2)

Publication Number Publication Date
JP2018519659A true JP2018519659A (ja) 2018-07-19
JP7032139B2 JP7032139B2 (ja) 2022-03-08

Family

ID=57397682

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017561795A Active JP7032139B2 (ja) 2015-05-30 2016-05-11 磁気トンネル接合をパターニングするためのハードマスク
JP2021119381A Pending JP2021184473A (ja) 2015-05-30 2021-07-20 磁気トンネル接合をパターニングするためのハードマスク

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021119381A Pending JP2021184473A (ja) 2015-05-30 2021-07-20 磁気トンネル接合をパターニングするためのハードマスク

Country Status (6)

Country Link
US (1) US20160351799A1 (ja)
JP (2) JP7032139B2 (ja)
KR (1) KR102578718B1 (ja)
CN (1) CN107660315A (ja)
TW (2) TW202205706A (ja)
WO (1) WO2016195946A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200037058A (ko) * 2018-09-28 2020-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 자기 터널 접합 메모리 셀에서의 금속 에칭 정지 층

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160351799A1 (en) * 2015-05-30 2016-12-01 Applied Materials, Inc. Hard mask for patterning magnetic tunnel junctions
US9818935B2 (en) 2015-06-25 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode connection
US11245069B2 (en) 2015-07-14 2022-02-08 Applied Materials, Inc. Methods for forming structures with desired crystallinity for MRAM applications
US9923139B2 (en) * 2016-03-11 2018-03-20 Micron Technology, Inc. Conductive hard mask for memory device formation
JP6637838B2 (ja) * 2016-05-26 2020-01-29 東京エレクトロン株式会社 プラズマ処理方法
CN108615808B (zh) * 2016-12-09 2022-02-01 上海磁宇信息科技有限公司 一种通过两次图案化制做磁性隧道结阵列的方法
CN108232005B (zh) * 2016-12-09 2021-12-17 上海磁宇信息科技有限公司 一种横向修剪缩微磁性隧道结图案的方法
US10170536B1 (en) * 2017-06-19 2019-01-01 Taiwan Semiconductor Manufacturing Company Ltd. Magnetic memory with metal oxide etch stop layer and method for manufacturing the same
JP2019057560A (ja) 2017-09-20 2019-04-11 東芝メモリ株式会社 磁気抵抗効果素子および磁気抵抗効果素子の製造方法
US10446741B2 (en) * 2017-10-23 2019-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple hard mask patterning to fabricate 20nm and below MRAM devices
US10840436B2 (en) * 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10446743B2 (en) 2018-01-11 2019-10-15 Qualcomm Incorporated Double-patterned magneto-resistive random access memory (MRAM) for reducing magnetic tunnel junction (MTJ) pitch for increased MRAM bit cell density
CN110098320B (zh) * 2018-01-30 2023-04-28 上海磁宇信息科技有限公司 一种刻蚀磁性隧道结导电硬掩模的方法
US10714679B2 (en) * 2018-02-08 2020-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. CMP stop layer and sacrifice layer for high yield small size MRAM devices
US10522750B2 (en) 2018-02-19 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Multiply spin-coated ultra-thick hybrid hard mask for sub 60nm MRAM devices
US10840440B2 (en) * 2018-02-22 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Metal/dielectric/metal hybrid hard mask to define ultra-large height top electrode for sub 60nm MRAM devices
US10431275B2 (en) 2018-03-02 2019-10-01 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having hybrid oxide and noble metal capping layers
US11963458B2 (en) * 2018-03-30 2024-04-16 Tohoku University Magnetic tunnel junction device, method for manufacturing magnetic tunnel junction device, and magnetic memory
US10957849B2 (en) 2018-05-24 2021-03-23 Applied Materials, Inc. Magnetic tunnel junctions with coupling-pinning layer lattice matching
US11380838B2 (en) * 2018-06-29 2022-07-05 Intel Corporation Magnetic memory devices with layered electrodes and methods of fabrication
US10468592B1 (en) 2018-07-09 2019-11-05 Applied Materials, Inc. Magnetic tunnel junctions and methods of fabrication thereof
CN112513688B (zh) * 2018-07-19 2023-05-26 应用材料公司 可变高度的斜向光栅方法
US11374170B2 (en) 2018-09-25 2022-06-28 Applied Materials, Inc. Methods to form top contact to a magnetic tunnel junction
US11069853B2 (en) 2018-11-19 2021-07-20 Applied Materials, Inc. Methods for forming structures for MRAM applications
US10756259B2 (en) 2018-11-20 2020-08-25 Applied Materials, Inc. Spin orbit torque MRAM and manufacture thereof
US11158650B2 (en) 2018-12-20 2021-10-26 Applied Materials, Inc. Memory cell fabrication for 3D nand applications
US10497858B1 (en) 2018-12-21 2019-12-03 Applied Materials, Inc. Methods for forming structures for MRAM applications
US10770652B2 (en) 2019-01-03 2020-09-08 International Business Machines Corporation Magnetic tunnel junction (MTJ) bilayer hard mask to prevent redeposition
US11056643B2 (en) 2019-01-03 2021-07-06 International Business Machines Corporation Magnetic tunnel junction (MTJ) hard mask encapsulation to prevent redeposition
US11127760B2 (en) 2019-02-01 2021-09-21 Applied Materials, Inc. Vertical transistor fabrication for memory applications
US10923652B2 (en) 2019-06-21 2021-02-16 Applied Materials, Inc. Top buffer layer for magnetic tunnel junction application
US11264460B2 (en) 2019-07-23 2022-03-01 Applied Materials, Inc. Vertical transistor fabrication for memory applications
US11688604B2 (en) * 2019-07-26 2023-06-27 Tokyo Electron Limited Method for using ultra thin ruthenium metal hard mask for etching profile control
US11049537B2 (en) 2019-07-29 2021-06-29 Applied Materials, Inc. Additive patterning of semiconductor film stacks
US11522126B2 (en) 2019-10-14 2022-12-06 Applied Materials, Inc. Magnetic tunnel junctions with protection layers
US11145808B2 (en) 2019-11-12 2021-10-12 Applied Materials, Inc. Methods for etching a structure for MRAM applications
US11361805B2 (en) 2019-11-22 2022-06-14 Western Digital Technologies, Inc. Magnetoresistive memory device including a reference layer side dielectric spacer layer
US11056640B2 (en) 2019-11-22 2021-07-06 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11005034B1 (en) 2019-11-22 2021-05-11 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11404632B2 (en) 2019-11-22 2022-08-02 Western Digital Technologies, Inc. Magnetoresistive memory device including a magnesium containing dust layer
US11839162B2 (en) 2019-11-22 2023-12-05 Western Digital Technologies, Inc. Magnetoresistive memory device including a plurality of reference layers
US11404193B2 (en) 2019-11-22 2022-08-02 Western Digital Technologies, Inc. Magnetoresistive memory device including a magnesium containing dust layer
US11871679B2 (en) 2021-06-07 2024-01-09 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US10991407B1 (en) 2019-11-22 2021-04-27 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11495743B2 (en) 2020-05-05 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory device and manufacturing technology
US11889702B2 (en) 2021-06-07 2024-01-30 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US11887640B2 (en) 2021-06-07 2024-01-30 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US11980039B2 (en) * 2021-06-16 2024-05-07 International Business Machines Corporation Wide-base magnetic tunnel junction device with sidewall polymer spacer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005555A (ja) * 2005-06-23 2007-01-11 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP2009500846A (ja) * 2005-07-08 2009-01-08 インターナショナル・ビジネス・マシーンズ・コーポレーション 材料のパターン形成のための方法およびハード・マスク構造
JP2009531865A (ja) * 2006-03-29 2009-09-03 グランディス,インコーポレーテッド スピントランスファートルクによる磁化反転を利用したオンプラグ磁気トンネル接合素子
US20100055804A1 (en) * 2008-09-02 2010-03-04 Sang-Hoon Cho Method for patterning semiconductor device having magnetic tunneling junction structure
WO2015060069A1 (ja) * 2013-10-22 2015-04-30 株式会社日立国際電気 微細パターンの形成方法、半導体装置の製造方法、及び基板処理装置並びに記録媒体

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7820020B2 (en) * 2005-02-03 2010-10-26 Applied Materials, Inc. Apparatus for plasma-enhanced physical vapor deposition of copper with RF source power applied through the workpiece with a lighter-than-copper carrier gas
KR100876816B1 (ko) * 2007-06-29 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
KR100932334B1 (ko) * 2007-11-29 2009-12-16 주식회사 하이닉스반도체 반도체 소자의 하드 마스크 패턴 형성 방법
US8334213B2 (en) * 2009-06-05 2012-12-18 Magic Technologies, Inc. Bottom electrode etching process in MRAM cell
US20100327248A1 (en) * 2009-06-29 2010-12-30 Seagate Technology Llc Cell patterning with multiple hard masks
US8278122B2 (en) * 2010-01-29 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming MTJ cells
JP2013021108A (ja) * 2011-07-11 2013-01-31 Toshiba Corp 半導体記憶装置およびその製造方法
US8878318B2 (en) * 2011-09-24 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a MRAM device with an oxygen absorbing cap layer
US8981503B2 (en) * 2012-03-16 2015-03-17 Headway Technologies, Inc. STT-MRAM reference layer having substantially reduced stray field and consisting of a single magnetic domain
US20160351799A1 (en) * 2015-05-30 2016-12-01 Applied Materials, Inc. Hard mask for patterning magnetic tunnel junctions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005555A (ja) * 2005-06-23 2007-01-11 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP2009500846A (ja) * 2005-07-08 2009-01-08 インターナショナル・ビジネス・マシーンズ・コーポレーション 材料のパターン形成のための方法およびハード・マスク構造
JP2009531865A (ja) * 2006-03-29 2009-09-03 グランディス,インコーポレーテッド スピントランスファートルクによる磁化反転を利用したオンプラグ磁気トンネル接合素子
US20100055804A1 (en) * 2008-09-02 2010-03-04 Sang-Hoon Cho Method for patterning semiconductor device having magnetic tunneling junction structure
WO2015060069A1 (ja) * 2013-10-22 2015-04-30 株式会社日立国際電気 微細パターンの形成方法、半導体装置の製造方法、及び基板処理装置並びに記録媒体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200037058A (ko) * 2018-09-28 2020-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 자기 터널 접합 메모리 셀에서의 금속 에칭 정지 층
US11101429B2 (en) 2018-09-28 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Metal etching stop layer in magnetic tunnel junction memory cells
KR102329021B1 (ko) * 2018-09-28 2021-11-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 자기 터널 접합 메모리 셀에서의 금속 에칭 정지 층
US11665971B2 (en) 2018-09-28 2023-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Metal etching stop layer in magnetic tunnel junction memory cells

Also Published As

Publication number Publication date
KR20180004303A (ko) 2018-01-10
JP2021184473A (ja) 2021-12-02
TW201709576A (zh) 2017-03-01
KR102578718B1 (ko) 2023-09-15
TW202205706A (zh) 2022-02-01
TWI737607B (zh) 2021-09-01
CN107660315A (zh) 2018-02-02
US20160351799A1 (en) 2016-12-01
WO2016195946A1 (en) 2016-12-08
JP7032139B2 (ja) 2022-03-08

Similar Documents

Publication Publication Date Title
KR102578718B1 (ko) 자기 터널 접합들을 패터닝하기 위한 하드 마스크
US11502245B2 (en) Magnetoresistive random access memory cell and fabricating the same
US6897532B1 (en) Magnetic tunneling junction configuration and a method for making the same
US9685604B2 (en) Magnetoresistive random access memory cell and fabricating the same
US7955870B2 (en) Dry etch stop process for eliminating electrical shorting in MRAM device structures
US7936027B2 (en) Method of MRAM fabrication with zero electrical shorting
CN107623069B (zh) 一种刻蚀磁性隧道结及其底电极的方法
US20220376169A1 (en) Structure and Method for an MRAM Device with a Multi-Layer Top Electrode
US20200168791A1 (en) Method of making magnetoresistive random access memory device
US10741752B2 (en) Sub-lithographic magnetic tunnel junctions for magnetic random access memory devices
US20190348601A1 (en) Highly Selective Ion Beam Etch Hard Mask for Sub 60nm MRAM Devices
US20220020920A1 (en) Memory device and fabrication method thereof
US10868242B2 (en) Sub 60nm etchless MRAM devices by ion beam etching fabricated T-shaped bottom electrode
US20210074912A1 (en) Metal/Dielectric/Metal Hybrid Hard Mask To Define Ultra-Large Height Top Electrode For Sub 60nm MRAM Devices
US6972265B1 (en) Metal etch process selective to metallic insulating materials
CN111613719B (zh) 一种制作磁性随机存储器单元阵列的方法
US20140212993A1 (en) Method of manufacturing a magnetoresistive device
TW202209720A (zh) 記憶體裝置的製造方法
CN113053941A (zh) 半导体结构及其形成方法
CN111668366B (zh) 一种磁性随机存储器顶电极接触及其制备方法
CN114497361A (zh) 一种sot-mram器件及其形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210720

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210720

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210730

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210803

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20210917

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20210928

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20211116

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20211221

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20220125

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20220125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220224

R150 Certificate of patent or registration of utility model

Ref document number: 7032139

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150