CN114497361A - 一种sot-mram器件及其形成方法 - Google Patents

一种sot-mram器件及其形成方法 Download PDF

Info

Publication number
CN114497361A
CN114497361A CN202210085736.8A CN202210085736A CN114497361A CN 114497361 A CN114497361 A CN 114497361A CN 202210085736 A CN202210085736 A CN 202210085736A CN 114497361 A CN114497361 A CN 114497361A
Authority
CN
China
Prior art keywords
layer
sot
mram device
etching
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210085736.8A
Other languages
English (en)
Inventor
张丛
刘宏喜
陈文静
王嘉毅
曹凯华
王戈飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Haicun Microelectronics Co ltd
Original Assignee
Zhizhen Storage Beijing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhizhen Storage Beijing Technology Co ltd filed Critical Zhizhen Storage Beijing Technology Co ltd
Priority to CN202210085736.8A priority Critical patent/CN114497361A/zh
Publication of CN114497361A publication Critical patent/CN114497361A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details

Abstract

本发明公开了一种SOT‑MRAM器件的形成方法,包括以下步骤:提供一衬底,在衬底上沉积SOT层;图形化磁隧道结图案到SOT层上方的光刻胶;对光刻胶表面进行固化处理,在SOT层上沉积MTJ堆叠层;采用剥离工艺去除SOT层上的光刻胶;在SOT层和MTJ堆叠层上沉积介质层,对介质层进行图形化处理,刻蚀介质层,将所需图案转移到介质层;在图形化处理后的介质层上沉积电极层,对电极层进行图形化处理,刻蚀后形成SOT‑MRAM器件。本发明通过图形化光刻胶后沉积膜堆的方式,避免了对SOT层蚀刻而引起的器件开路,优化MTJ隧道结的侧壁形貌,消除了刻蚀引起的侧壁损伤及缺陷,提高了SOT‑MRAM器件的稳定性。

Description

一种SOT-MRAM器件及其形成方法
技术领域
本发明涉及磁性存储器技术领域,尤其涉及一种SOT-MRAM器件及其形成方法。
背景技术
传统的STT-MRAM(自旋转移矩磁性随机存储器)单元的核心是磁隧道结(MagneticTunnel Junction:MTJ)堆叠件,包括钉扎层、位于钉扎层上方的被钉扎层、位于被钉扎层上方的隧道层、以及位于隧道层上方的自由层。写入电流必须流过隧道层,引起隧道层的损伤,使得STT-MRAM单元遭遇可靠性问题。因此,开发了SOT-MRAM(自旋轨道矩磁性随机存储器)。由于写入电流不流过隧道层,因此SOT-MRAM的可靠性比STT-MRAM高。
MTJ刻蚀通常采用RIE(反应离子刻蚀)或者IBE(离子束刻蚀)的方式,为了避免RIE化学腐蚀破坏其电磁性能,MTJ刻蚀一般更倾向于IBE方式,然而由于上方覆盖金属顶电极,且形成MTJ的材料也具有金属元素,导致IBE刻蚀伴随着侧壁金属沉积和等离子体轰击现象,会带来严重的短路和磁性破坏;
因此,MTJ隧道结刻蚀中有两大难题:短路和损伤。隧道结是由金属材料组成,有一些金属的刻蚀产物不是挥发性的气体,而是固体残渣。这些残渣非常容易附着在隧道结的侧壁,造成器件短路。这是隧道结刻蚀的头号难题。其次是损伤,刻蚀过程中的刻蚀物质,无论是反应离子刻蚀中的氯基、氟基气体,还是离子束刻蚀当中的惰性气体等离子体,都会对器件表层物质造成损伤,从而使器件性能降低。反应离子刻蚀中的卤素气体会不断渗入器件内部,造成MTJ磁性受到破坏。离子束刻蚀则会破坏单元表面的晶格结构,在表面形成损伤层,同样会造成磁性损伤。特别是SOT-MRAM中MTJ隧道结的刻蚀应尽可能避免对SOT层的刻蚀损伤。
RIE化学刻蚀中的化学腐蚀或者IBE等离子体物理刻蚀中的等离子体轰击会破坏MTJ侧壁的表面磁性层,破坏的磁性层的电阻、TMR(隧穿磁电阻)及热稳定性等性能相对于正常MTJ都有恶化;同时,破坏的磁性层内存在的卤素元素或者氧、氮离子会在后续的高温处理或者使用过程中通过扩散等形式影响成品器件的性能或寿命。
发明内容
鉴于以上所述技术的缺陷或改进需求,本发明提供了一种SOT-MRAM器件及其形成方法,采用图形化光刻胶后沉积MTJ隧道结的方式替代传统的连续膜层刻蚀,避免了SOT层的蚀刻引起的器件开路以及刻蚀过程中MTJ堆叠件侧壁上的金属再沉积。
为实现上述目的及其他相关目的,本发明提供了一种SOT-MRAM器件的形成方法,包括以下步骤:
步骤S1:提供一衬底,在衬底上沉积SOT层;
步骤S2:在所述SOT层上进行光刻,图形化磁隧道结图案到SOT层上方的光刻胶;
步骤S3:对所述光刻胶的表面进行固化处理,形成固化层;
步骤S4:在所述已图形化光刻胶的SOT层上沉积MTJ堆叠层,所述MTJ堆叠层从SOT层上表面开始,由下到上依次包括自由层、隧道结阻挡层、参考层、钉扎层、覆盖层;
步骤S5:采用剥离工艺去除SOT层上的光刻胶及光刻胶上的膜堆,保留SOT层上沉积的MTJ堆叠层;
步骤S6:在所述SOT层和MTJ堆叠层上沉积介质层;
步骤S7:对所述的介质层进行图形化处理,用气体刻蚀介质层,所需图案被转移到介质层,刻蚀停止在所述MTJ堆叠层的上表面;
步骤S8:在所述图形化处理后的介质层上沉积电极层;
步骤S9:对所述电极层进行图形化处理,用气体刻蚀电极层,将所需图案转移到电极层后形成SOT-MRAM器件。
作为进一步的优选,所述SOT层厚度为5~10nm。
作为进一步的优选,所述光刻胶厚度为90nm~700nm。
作为进一步的优选,所述MTJ堆叠层的厚度为20~40nm。
作为进一步的优选,所述介质层材料为氧化硅、氮化硅、氮化碳、碳氮化硅、氮氧化硅和氧化铝中的任一种或两种以上形成的复合材料。
作为进一步的优选,所述介质层采用化学气相沉积或原子层沉积的方式形成,介质层厚度为40nm~200nm。
作为进一步的优选,所述步骤S7中所用的刻蚀气体为CF4、CHF3、SF6、Ar中的一种或两种以上形成的混合气体。
作为进一步的优选,所述电极层材料为钽、钌、铂、金、铬中一种或两种以上形成的合金。
作为进一步的优选,所述步骤S9中所用的刻蚀气体为CF4、CHF3、CCl4、BCl3、Ar、Kr中的一种或两种以上形成的混合气体。
一种包括SOT-MRAM器件的储存器,由以上所述的任意一项所述的方法制成。
相对于现有技术,本发明具有以下优点或有益效果:
(1)本发明针对SOT-MRAM磁隧道结的制备工艺进行优化设计,采用图形化光刻胶后沉积MTJ隧道结的方式替代传统的连续膜层刻蚀,能够有效避免SOT层的蚀刻引起的器件开路,以及刻蚀过程中MTJ堆叠件侧壁上的金属再沉积。
(2)本发明的SOT-MRAM器件的形成方法不包含MTJ堆叠层的刻蚀工艺,光刻胶固化增加了光刻胶表面的硬度,降低了光刻胶的线条粗糙度,优化了MTJ隧道结的侧壁形貌,消除了刻蚀引起的侧壁损伤及缺陷,提高了器件的稳定性。
附图说明
图1是本发明的SOT-MRAM器件形成方法的流程图;
图2是本发明的SOT层上光刻胶图形化后的剖面示意图;
图3是本发明的MTJ堆叠层结构图形化后的剖面示意图;
图4是本发明的沉积介质层后的剖面示意图;
图5是本发明的沉积的介质层图形化后的剖面示意图;
图6是本发明的沉积电极层后的剖面示意图;
图7是本发明的沉积的电极层图形化后的剖面示意图;
图中101-衬底,102-SOT层,103-MTJ堆叠层,104-电极层,201-光刻胶,301-介质层。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
在本发明的描述中,需要理解的是,术语“上”、“下”、“前”“后”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
本实施例中,结合图1本发明的SOT-MRAM器件形成方法的流程图所示,一种SOT-MRAM器件的形成方法,包括以下步骤:
步骤S1:提供一衬底(101),在衬底(101)上沉积SOT层(102);
进一步,作为一种较佳的实施方式,所述SOT层(102)厚度为5~10nm。
步骤S2:在所述SOT层(102)上进行光刻,图形化磁隧道结图案到SOT层(102)上方的光刻胶(201);
进一步,作为一种较佳的实施方式,所述光刻胶(201)厚度为90nm~700nm。
具体地,在SOT层(102)上覆盖一层厚度为90nm~700nm范围的光刻胶(201),将所需的磁隧道结图案图形化到该光刻胶(201)上,如图2所示。
步骤S3:对所述光刻胶(201)的表面进行固化处理,形成固化层,
具体地,对光刻胶(201)表面进行固化处理的方法为紫外辐照、HBr/Ar反应、氧化或氮化反应等,形成一层较薄的固化层,该固化层增加了光刻胶(201)表面的硬度,降低了光刻胶(201)的线条粗糙度,使光刻胶(201)的图形能够保持较好的侧壁形貌。
步骤S4:在所述已图形化光刻胶(201)的SOT层(102)上沉积MTJ堆叠层(103),所述MTJ堆叠层(103)从SOT层(102)上表面开始,由下到上依次包含自由层、隧道结阻挡层、参考层、钉扎层、覆盖层;
进一步,作为一种较佳的实施方式,所述MTJ堆叠层(103)的厚度为20~40nm。
步骤S5:采用剥离工艺去除SOT层(102)上的光刻胶(201)及光刻胶(201)上的膜堆,保留SOT层(102)上沉积的MTJ堆叠层(103);
具体地,步骤S5采用剥离工艺(lift-off)的方法,将剩余在SOT层(102)上的光刻胶(201)及光刻胶(201)上的膜堆一起剥离去除,如图3所示,保留的MTJ堆叠层(103)就是需要的磁隧道结图形。与传统的刻蚀工艺相比,lift-off工艺更加简单易行,且在MTJ堆叠层(103)的侧壁不会因刻蚀而形成金属沉积物,避免了器件的短路问题。
步骤S6:在所述SOT层(102)和MTJ堆叠层(103)上沉积介质层(301),如图4所示;
进一步,作为一种较佳的实施方式,所述介质层(301)材料为氧化硅、氮化硅、氮化碳、碳氮化硅、氮氧化硅和氧化铝中的任一种或两种以上形成的复合材料。
进一步,作为一种较佳的实施方式,所述介质层(301)采用化学气相沉积或原子层沉积的方式形成,介质层(301)厚度为40nm~200nm。
步骤S7:对所述的介质层(301)进行图形化处理,气体刻蚀介质层(301),将所需图案转移到介质层(301),刻蚀停止在所述MTJ堆叠层(103)的上表面;
进一步,作为一种较佳的实施方式,所述步骤S7中所用的刻蚀气体为CF4、CHF3、SF6、Ar中的一种或两种以上形成的混合气体。
具体地,根据介质层(301)所用材料的不同,可以采用不同的刻蚀气体对介质层(301)进行刻蚀。在SOT-MRAM器件中介质层(301)起到绝缘隔离的作用,图形化处理后的介质层(301)示意图如图5所示,形成的SOT层(102)上方的开孔用于引出底电极,形成的MTJ堆叠层(103)上方的开孔用于引出顶电极。
步骤S8:在所述图形化处理后的介质层(301)上沉积电极层(104),如图6所示;
进一步,作为一种较佳的实施方式,所述电极层(104)材料为钽、钌、铂、金、铬中一种或两种以上形成的合金。
步骤S9:对所述电极层(104)进行图形化处理,用气体刻蚀电极层(104),将所需图案转移到电极层(104)后形成SOT-MRAM器件。
进一步,作为一种较佳的实施方式,所述步骤S9中所用的刻蚀气体为CF4、CHF3、CCl4、BCl3、Ar、Kr中的一种或两种以上形成的混合气体。
具体地,根据电极层(104)所用材料的不同,可以采用氟基、氯基或者惰性气体等刻蚀气体对电极层(104)进行刻蚀。图形化处理后的电极层(104)示意图如图7所示,在SOT-MRAM器件中电极层(104)起到传输电流的作用,其中形成的SOT层(102)上方的电极层(104)为底电极,形成的MTJ堆叠层(103)上方的电极层(104)顶电极。
通过本发明提供的一种SOT-MRAM器件及其形成方法,避免了SOT层的蚀刻引起的器件开路,以及刻蚀过程中MTJ堆叠件侧壁上的金属再沉积;优化了MTJ隧道结的侧壁形貌,消除了刻蚀引起的侧壁损伤及缺陷,提高了SOT-MRAM器件的稳定性。
以上仅为本发明较佳的实施例,并非因此限制本发明的实施方式及保护范围,对于本领域技术人员而言,应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案,均应当包含在本发明的保护范围内。

Claims (10)

1.一种SOT-MRAM器件的形成方法,其特征在于,包括以下步骤:
步骤S1:提供一衬底,在衬底上沉积SOT层;
步骤S2:在所述SOT层上进行光刻,图形化磁隧道结图案到SOT层上方的光刻胶;
步骤S3:对所述光刻胶的表面进行固化处理,形成固化层;
步骤S4:在所述已图形化光刻胶的SOT层上沉积MTJ堆叠层,所述MTJ堆叠层从SOT层上表面开始,由下到上依次包括自由层、隧道结阻挡层、参考层、钉扎层、覆盖层;
步骤S5:采用剥离工艺去除SOT层上的光刻胶及光刻胶上的膜堆,保留SOT层上沉积的MTJ堆叠层;
步骤S6:在所述SOT层和MTJ堆叠层上沉积介质层;
步骤S7:对所述的介质层进行图形化处理,用气体刻蚀介质层,所需图案被转移到介质层,刻蚀停止在所述MTJ堆叠层的上表面;
步骤S8:在所述图形化处理后的介质层上沉积电极层;
步骤S9:对所述电极层进行图形化处理,用气体刻蚀电极层,将所需图案转移到电极层后形成SOT-MRAM器件。
2.如权利要求1所述的SOT-MRAM器件的形成方法,其特征在于,所述SOT层厚度为5~10nm。
3.如权利要求1所述的SOT-MRAM器件的形成方法,其特征在于,所述光刻胶厚度为90nm~700nm。
4.如权利要求1所述的SOT-MRAM器件的形成方法,其特征在于,所述MTJ堆叠层的厚度为20~40nm。
5.如权利要求1所述的SOT-MRAM器件的形成方法,其特征在于,所述介质层材料为氧化硅、氮化硅、氮化碳、碳氮化硅、氮氧化硅和氧化铝中的任一种或两种以上形成的复合材料。
6.如权利要求1或5任一项所述的SOT-MRAM器件的形成方法,其特征在于,所述介质层采用化学气相沉积或原子层沉积的方式形成,介质层厚度为40nm~200nm。
7.如权利要求1所述的SOT-MRAM器件的形成方法,其特征在于,所述步骤S7中所用的刻蚀气体为CF4、CHF3、SF6、Ar中的一种或两种以上形成的混合气体。
8.如权利要求1所述的SOT-MRAM器件的形成方法,其特征在于,所述电极层材料为钽、钌、铂、金、铬中一种或两种以上形成的合金。
9.如权利要求1所述的SOT-MRAM器件的形成方法,其特征在于,所述步骤S9中所用的刻蚀气体为CF4、CHF3、CCl4、BCl3、Ar、Kr中的一种或两种以上形成的混合气体。
10.一种储存器,包括SOT-MRAM器件,其特征在于,所述SOT-MRAM器件由上述权利要求1-9中任意一项所述的方法制成。
CN202210085736.8A 2022-01-25 2022-01-25 一种sot-mram器件及其形成方法 Pending CN114497361A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210085736.8A CN114497361A (zh) 2022-01-25 2022-01-25 一种sot-mram器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210085736.8A CN114497361A (zh) 2022-01-25 2022-01-25 一种sot-mram器件及其形成方法

Publications (1)

Publication Number Publication Date
CN114497361A true CN114497361A (zh) 2022-05-13

Family

ID=81475381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210085736.8A Pending CN114497361A (zh) 2022-01-25 2022-01-25 一种sot-mram器件及其形成方法

Country Status (1)

Country Link
CN (1) CN114497361A (zh)

Similar Documents

Publication Publication Date Title
TWI737607B (zh) 圖案化磁性通道接面的硬遮罩
US7955870B2 (en) Dry etch stop process for eliminating electrical shorting in MRAM device structures
US7645618B2 (en) Dry etch stop process for eliminating electrical shorting in MRAM device structures
US10069064B1 (en) Memory structure having a magnetic tunnel junction (MTJ) self-aligned to a T-shaped bottom electrode, and method of manufacturing the same
CN108140728B (zh) 用于自旋式组件的物理性去除和封装层原位沉积方法
US7855085B2 (en) System and method for reducing shorting in memory cells
US8334213B2 (en) Bottom electrode etching process in MRAM cell
US8969982B2 (en) Bottom electrode for MRAM device
US11088320B2 (en) Fabrication of large height top metal electrode for sub-60nm magnetoresistive random access memory (MRAM) devices
US20020146851A1 (en) Method of forming magnetic memory
US10134981B1 (en) Free layer sidewall oxidation and spacer assisted magnetic tunnel junction (MTJ) etch for high performance magnetoresistive random access memory (MRAM) devices
US20200168791A1 (en) Method of making magnetoresistive random access memory device
US11283009B2 (en) Method for manufacturing memory device having protection spacer
JP5085637B2 (ja) Mramデバイス構造内の電気的短絡を排除するドライエッチング停止処理
CN111613719A (zh) 一种制作磁性随机存储器单元阵列的方法
US20130196451A1 (en) Manufacturing method of magnetic tunneling junction device
CN101449361A (zh) 消除磁性随机存取存储器器件结构中的电短路的干法蚀刻停止工艺
CN114497361A (zh) 一种sot-mram器件及其形成方法
CN114420837A (zh) 一种sot-mram磁隧道结的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20231222

Address after: Room 1605, Building 1, No. 117 Yingshan Red Road, Huangdao District, Qingdao City, Shandong Province, 266400

Applicant after: Qingdao Haicun Microelectronics Co.,Ltd.

Address before: 100191 A03, 10th floor, No. 6 Zhichun Road (Jinqiu International Building), Haidian District, Beijing

Applicant before: Zhizhen storage (Beijing) Technology Co.,Ltd.

TA01 Transfer of patent application right