JP4899377B2 - 不揮発性磁気記憶装置の製造方法 - Google Patents

不揮発性磁気記憶装置の製造方法 Download PDF

Info

Publication number
JP4899377B2
JP4899377B2 JP2005237140A JP2005237140A JP4899377B2 JP 4899377 B2 JP4899377 B2 JP 4899377B2 JP 2005237140 A JP2005237140 A JP 2005237140A JP 2005237140 A JP2005237140 A JP 2005237140A JP 4899377 B2 JP4899377 B2 JP 4899377B2
Authority
JP
Japan
Prior art keywords
magnetic memory
film
layer
memory element
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005237140A
Other languages
English (en)
Other versions
JP2007053221A (ja
Inventor
肇 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005237140A priority Critical patent/JP4899377B2/ja
Publication of JP2007053221A publication Critical patent/JP2007053221A/ja
Application granted granted Critical
Publication of JP4899377B2 publication Critical patent/JP4899377B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、記憶素子へのダメージを低減することで信頼性の向上を図ることが容易な不揮発性磁気記憶装置の製造方法に関するものである。
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及に伴い、これを構成するメモリ素子やロジック素子などは、高集積化、高速化、低電力化など、一層の高性能化が要求されている。特に不揮発性メモリはユビキタス時代に必要不可欠だと考えられている。電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリは個人の重要な情報を保護できる。また、最近の携帯機器は不要の回路ブロックをスタンバイ状態にしてできるだけ消費電力を抑えるよう設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば消費電力とメモリの無駄を無くすことができる。また電源を入れると瞬時に起動できる「インスタント・オン」機能も高速の大容量不揮発性メモリが実現できれば可能になってくる。
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferro electric Random Access Memory）などが挙げられる。しかしながら、フラッシュメモリは、書き込み速度がμ秒のオーダーと遅いという欠点がある。一方、ＦＲＡＭは、書き換え可能回数が１テラ（Ｔ）回〜１００テラ（Ｔ）回で完全にＳＲＡＭ、ＤＲＡＭを置き換えるには耐久性が低いという問題点があり、また強誘電体キャパシタの微細加工が難しいという問題点が指摘されている。
これらの欠点を有さない不揮発性メモリとして注目されているのが、ＭＲＡＭとよばれる磁気メモリである。この磁気メモリは、近年のＴＭＲ（Tunnel Magnetoresistance）材料の特性向上により、注目を集めるようになってきている（例えば、非特許文献１参照。）。
ＭＲＡＭは、構造が単純であるため高集積化が容易であり、また磁気モーメントの回転により記録を行うために書き換え可能回数が大である。またアクセス時間についても非常に高速であることが予想され、既に１００ＭＨｚで動作可能であることが報告されている（例えば、非特許文献２参照。）。
ここで、一般的なＭＲＡＭの構成を図２３の模式的斜視図によって説明する。
図２３に示すように、シリコン基板等からなる半導体基体１１０には素子分離層１０２が形成され、この素子分離層１０２により分離された領域に、各メモリセルを選択するための選択用トランジスタが形成されている。すなわち、半導体基体１１０上にゲート絶縁膜（図示せず）を介してゲート電極１０１が形成され、そのゲート電極１０１の一方側に半導体基体１１０にドレイン領域１０８が形成され、他方側に半導体基体１１０にソース領域１０７が形成されている。また、ゲート電極１０１の上方には、ゲート電極のゲート幅方向に延びるワード線１０５が設けられている。上記ドレイン領域１０８は、二つの選択用トランジスタの共通にドレインとなっている。このドレイン領域１０８には、配線１０９が接続されている。
上記ワード線１０５の上方にはこのワード線１０５と交差するようにビット線１０６が形成されている。このワード線１０５とビット線１０６との間には、ビット線１０６に接続されるもので、磁化の向きが反転する記録層を有する磁気記憶素子１０３が配置されている。この磁気記憶素子１０３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成されている。さらに、磁気記憶素子１０３の下部側には、上記ビット線１０６と平行に配設されたバイパス線１１１の一端が接続され、このバイパス線１１１の他端側はコンタクト１０４を介して上記ソース領域１０７に電気的に接続されている。
上記ＭＲＡＭでは、ワード線１０５およびビット線１０６にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子１０３に印加し、これにより磁気記憶素子１０３の記録層の磁化の向きを反転させて、情報の記録を行うことができる。そして、ＭＲＡＭ等の磁気メモリにおいて、記録した情報を安定に保持するためには、情報を記録する磁性層（記録層）が、一定の保磁力を有していることが必要である。一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、ＭＲＡＭを構成する素子の微細化に従い、アドレス配線も細くなるため、充分な電流が流せなくなってくる。そこで、より少ない電流で磁化反転が可能な構成として、スピン注入による磁化反転を利用する構成のメモリが注目されている（例えば、特許文献１参照。）。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。例えば、巨大磁気抵抗効果素子（ＧＭＲ素子）や磁気トンネル接合素子（ＭＴＪ素子）に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。そして、スピン注入による磁化反転は、素子が微細化されても、電流を増やさずに磁化反転を実現することができる利点を有している。
図２４は、右縦軸にスピンＲＡＭ（ＳｐＲＡＭ）のセルサイズ（Ｆ2）、左縦軸に書き込み電流、横軸にＭＴＪ素子の短辺サイズを採ったものである。図２４に示すように、スピンＲＡＭは、ＭＴＪ素子サイズの縮小化にともない書き込み電流も少なくなるという特徴を有している。しかも、書き込み電流は、混載ＤＲＡＭと同程度のセルサイズで、書き込み電流が１００μＡと少なくなっている。一方従来型のＭＲＡＭは、ＭＴＪ素子サイズの縮小化にともない書き込み電流が大幅に増加するようになるという特徴を有している。しかも、６トランジスタ型のＳＲＡＭ（６ＴＳＲＡＭ）と同程度のセルサイズのとき、書き込み電流が１ｍＡ程度となっている。
上述したスピン注入による磁化反転を利用する構成のメモリ装置を図２５の模式的斜視図および図２６は模式的断面図によって説明する。
図２５および図２６に示すように、シリコン基板等からなる半導体基体１６０には素子分離層１５２が形成され、この素子分離層１５２により分離された領域に、各メモリセルを選択するための選択用トランジスタが形成されている。すなわち、半導体基体１６０上にゲート絶縁膜（図示せず）を介してゲート電極１５１が形成され、そのゲート電極１５１の一方側に半導体基体１６０にドレイン領域１５８が形成され、他方側に半導体基体１６０にソース領域１５７が形成されている。このゲート電極１５１はワード線も兼ねる。また上記ドレイン領域１５８は、二つの選択用トランジスタの共通にドレインとなっている。このドレイン領域１５８には、コンタクト１５４ｃを介して配線１５９が接続されている。
上記ゲート電極（ワード線）１５１の上方にはこのゲート電極１５１と交差するようにビット線１５６が形成されている。上記ソース領域１５７とビット線１５６との間には、コンタクト１５４ａを介してソース領域１５７に接続するとともに、コンタクト１５４ｂを介してビット線１５６に接続されるもので、スピン注入により磁化の向きが反転する記録層を有する磁気記憶素子１５３が配置されている。この磁気記憶素子１５３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成されている。
図２６に示すように、上記磁気記憶素子１５３は、例えば、トンネル絶縁層を挟むように磁性層１６１および磁性層１６２が形成されており、この２層の磁性層１６１、１６２のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層、すなわち記録層としている。
また、磁気記憶素子１５３は、ビット線１５６およびソース領域１５７にコンタクト１５４ａ、１５４ｂを介して接続されていることから、磁気記憶素子１５３に電流を流して、スピン注入により記録層の磁化の向きを反転させることができる。このようなスピン注入による磁化反転を利用する構成のメモリの場合、前記図２３に示した一般的なＭＲＡＭと比較して、デバイス構造を単純化することができるという特徴も有している。また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なＭＲＡＭと比較して、素子の微細化が進んでも、書き込み電流が増大しないという利点がある。
以上のように、不揮発性メモリの一つとして注目されているＭＲＡＭは、磁化反転の方式を、磁場反転型からスピン注入反転に変えることで、より一段の素子の微細化が可能となる。一方で、微細化により、配線およびビア（Ｖｉａ）プロセスによるダメージ起因のバラツキ増加や歩留低下といった問題が顕在化するようになり、磁気記憶素子を形成した後の配線およびビアプロセスについては以前に増して注意が必要となる。
磁気記憶素子に与える主なプロセスダメージには、磁気記憶素子の形成後に、磁気記憶素子と周辺の回路を結ぶ配線（特にビット線）を形成するプロセスによるものである。例えば、配線およびビア加工後の残渣を除去するために行われる後処理洗浄の洗浄液や、ＣＭＰのスラリー液などの薬液による磁気記憶素子の浸食がある。この侵食状態を図２７（ａ）の電子顕微鏡による平面写真、図２７（ｂ）、（ｃ）の電子顕微鏡による断面写真によって説明する。
図２７（ａ）、図２７（ｂ）、（ｃ）に示すように、磁気記憶素子（例えばＭＴＪ素子）上に接続されるビット線の配線溝を形成するエッチング後に行う残渣除去用の後処理洗浄によってスリットが発生していることから、ＭＴＪ素子部分まで薬液が浸透して浸食を発生させたことがわかる。この浸食は、ＭＴＪ素子の加工によって窒化チタン（ＴｉＮ）ピラー（Pillar）に付着した材料や、ポリマー系材料から浸透し、最終的にＭＴＪ素子へと及ぶ。
一方、配線が形成されるトレンチをエッチングにより形成した後、後処理洗浄を行わないと、図２７（ｄ）の電子顕微鏡写真に示すように、加工後の残留ガスの影響と思われる反応生成物（異物）が付着した状態のままとなり、良好なコンタクトが得られなくなる。
特開２００３−１７７８２号公報 Wang et al.,「Feasibility of Ultra-Debse Spin-Tunneling Random Access Memory」 IEEE Transactions on Magnetics,Vol.33 November 1997, p.4498-4512 R.Scheuerlein et al.,「A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell」 2000 IEEE International Solid-State Circuits Conferance Digest of Technical Papers,Feb.2000, p.128-129,
解決しようとする問題点は、磁気記憶素子上に配線やビアを加工する際のウエット処理時に、磁気記憶素子が侵食されることを回避することができない点である。
本発明は、磁気記憶素子上に保護膜を形成することで、ウエット処理時に発生していた磁気記憶素子への侵食防止を可能にすることを課題とする。
本発明の不揮発性磁気記憶装置の製造方法は、磁化反転状態に依存して抵抗値が変化することで情報を記憶する記録層を有する磁気記憶素子を含むメモリセル領域と周辺回路領域とを備えた不揮発性磁気記憶装置の製造方法であって、前記磁気記憶素子を形成する工程と、形成した前記磁気記憶素子上を被覆する保護膜を形成する工程と、前記磁気記憶素子上に接続する配線およびビアの形成工程、または、化学的機械研磨工程であり、ウエット処理を含む工程と、を含み、前記保護膜の形成工程では、前記保護膜を、導電性を有して前記ウエット処理で用いる薬液に対して耐性を有する材料で構成し、前記保護膜が形成された後に形成されるビット線の形成領域に沿うように、前記磁気記憶素子よりも平面的にみて大きな面積を有して前記磁気抵抗記憶素子の上面を完全に被覆するよう形成し、かつ、平坦化された層間絶縁膜の上に形成し、前記ウエット処理を含む工程は、前記配線およびビアを加工後の残渣除去のための後処理洗浄工程である。
本発明の不揮発性磁気記憶装置の製造方法では、磁気記憶素子を形成した後で磁気記憶素子上に接続する配線およびビアを形成する前に、磁気記憶素子のセルアレイ部分に磁気記憶素子上を被覆する保護膜を形成することから、洗浄工程、研磨工程等のウエット処理を含む工程を行っても、保護膜によって処理液が磁気記憶素子側に侵入できない。
本発明の不揮発性磁気記憶装置の製造方法は、磁気記憶素子を形成した後で磁気記憶素子上に接続するビット線等の配線を形成する前に、磁気記憶素子のセルアレイ部分に磁気記憶素子上を被覆する保護膜を形成するため、洗浄工程、研磨工程等のウエット処理を含む工程を行っても、保護膜によって処理液が磁気記憶素子側に侵入できないので、ウエット処理の薬液により磁気記憶素子が侵食を受けないという利点がある。これによって、磁気記憶素子の信頼性が高いものとなり、素子性能の向上が図れるとともに、歩留りの向上が図れる。
本発明の不揮発性磁気記憶装置に係る一実施の形態の第１例を、図１の概略構成断面図および図２のレイアウト平面図によって説明する。図１は、１選択素子と１ＭＴＪ素子（１Ｔ１Ｊ型）のＭＲＡＭのメモリセルの断面構造を示した図面である。また、図２は、図１に示したＭＲＡＭの書き込みワード線、磁気記憶素子、ビット線等のレイアウトを示し、半導体基板、センス線、選択トランジスタ等の図示は省略してある。
図１および図２に示すように、半導体基板１０には、素子分離領域１１に囲まれた活性領域内に選択用トランジスタ２０が形成されている。この選択用トランジスタ２０はＭＯＳ型ＦＥＴで構成されていて、具体的には、上記半導体基板１０上にゲート絶縁膜２１を介して形成したゲート電極２２と、このゲート電極２３の両側の上記半導体基板１１に形成した不純物層（ソース領域）２３、不純物層（ドレイン領域）２４とによって構成されている。そして、上記選択用トランジスタ２０は第１層間絶縁膜４１により被覆されている。この第１層間絶縁膜４１表面は、例えば平坦化されている。さらに、第１層間絶縁膜４１上には、第２層間絶縁膜４２が形成されている。
上記一方の不純物層２３には、上記第１層間絶縁膜４１に形成されたプラグ７１ａが接続され、このプラグ７１ａには上記第１層間絶縁膜４１上に形成されたランディングパッド部７２が接続されている。上記選択用トランジスタ２０の他方の不純物層２４にはプラグ７１ｓを介してセンス線１５が形成されている。上記ランディングパッド部７２と上記センス線１５とは同一層で形成することができる。
さらに第１層間絶縁膜４１上には、例えば複数層（例えば２層）に第２層間絶縁膜４２が形成され、この第２層間絶縁膜４２には、上記ランディングパッド部７２に接続するビア７３、ランディングパッド７４、ビア７５が形成されている。上記第２層間絶縁膜４２上には、書き込みワード線１２が配設され、また上記ビア７５に接続するランディングパッド部７６が形成されている。このランディングパッド部７６と上記書き込みワード線１２とは同一層で形成することができる。上記書き込みワード線１２は、例えばアルミニウム銅合金、銅、銅合金等の配線材料で形成されている。
上記書き込みワード線１２、ランディングパッド部７６を被覆するように、上記第２層間絶縁膜４２上に第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３には、上記ランディングパッド部７６に接続するビア７７が形成され、このビア７７には、第３層間絶縁膜４３上に形成された引き出し電極（バイパス線）３７を介して磁気記憶素子（例えばＭＴＪ素子）３０が接続されている。したがって、この磁気記憶素子３０は、上記書き込みワード線１２上方の上記引き出し電極３７上に形成されている。また、上記書き込みワード線１２と上記磁気記憶素子３０との間隔が所定の長さとなるように、上記書き込みワード線１２上の第３層間絶縁膜４３の膜厚が決定されている。
上記磁気記憶素子３０は、例えば、下層より、反強磁性体層３２と磁化固定層３３とからなる第１強磁性体層３１、トンネル絶縁層３４、記録層（磁化自由層）３５となる第２強磁性体層とで構成されているものであり、さらに記録層３５上には導電性を有するキャップ層３６が形成されている。
上記磁化固定層３３は、合成反強磁性結合（ＳＡＦ）を有する多層構造（例えば、強磁性体材料層／金属層／強磁性体材料層）とすることができ、より具体的には、下層から一例として、Ｃｏ−Ｆｅ層、Ｒｕ層、Ｃｏ−Ｆｅ層の３層構造を有する。この磁化固定層３３は、反強磁性体層３２との交換結合によって、磁化の方向がピニング（pinning）される。
また、上記記録層３５は、外部印加磁場によって、その磁化の方向が磁化固定層３３に対して平行又は反平行に変えられる。
また、上記磁化固定層３３、磁化自由層である記録層３５は単層であっても、合成反強磁性結合（ＳＡＦ：Synthetic Anti-ferromagnet）を持つ多層膜であっても良い。また、上記キャップ層３６は、ＭＴＪ素子の記録層３５を構成する原子とＭＴＪ素子を接続するビット線１３を構成する原子の相互拡散防止、接触抵抗の低減および記録層３５の酸化防止という役割がある。したがって、例えば、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）等で形成されている。さらに、上記引き出し電極３７は、反強磁性体層３２で兼ねることもできる。
また、上記第３層間絶縁膜４３上には上記磁気記憶素子３０の表面が露出するようにして上記磁気記憶素子３０が埋め込まれるように第４層間絶縁膜４４が形成されている。この第４層間絶縁膜４４上には、上記磁気記憶素子３０のキャップ層３６上を被覆するように、上記磁気記憶素子３０を保護するもので導電性を有する保護膜１４が形成されている。この保護膜１４は、少なくとも磁気記憶素子３０の上面より大きく形成され、その上面を完全に被覆するように形成されている必要がある。
上記磁気記憶素子３０は、その一方（例えば下方）側には上記したように引き出し電極３７が接続され、他方（例えば上方）側には上記キャップ層３６、保護膜１４を介してビット線１３が接続されている。このビット線１３は、上記磁気記憶素子３０を間にして上記書き込みワード線１２に対して交差（例えば直交）するように配設されている。
次に、上記不揮発性磁気記憶装置１のアステロイド波形を図３に示す。図３に示すように、磁気記憶素子（ＭＴＪ素子）のアステロイド波形に乱れは生じず、均一な書込み動作が行えることがわかる。一方、保護膜１４を形成しない不揮発性磁気記憶装置のアステロイド波形を図４に示す。図４に示すように、この不揮発性磁気記憶装置のアステロイド波形は大きな波形の乱れを起こし、均一な書込み動作が行えなくなっていることがわかる。
本願発明の不揮発性磁気記憶装置１では、磁気記憶素子３０のセルアレイ部分に磁気記憶素子３０上を被覆する保護膜１４を有するため、洗浄工程、研磨工程等のウエット処理を含む工程が行われても、保護膜１４によって処理液が磁気記憶素子３０側に侵入できなくなっているので、ウエット処理の薬液により磁気記憶素子３０が侵食を受けていないという利点がある。これによって、磁気記憶素子３０を形成した後でもウエット処理ができるようになるので、エッチング生成物の除去等が行えるようになる。よって、磁気記憶素子３０およびそれに接続される配線が信頼性の高いものとなり、素子性能の向上が図れる。
次に、本発明の不揮発性磁気記憶装置の製造方法に係る一実施の形態の第１例を、図５〜図１５の製造工程断面図によって説明する。図５〜図１５は、１選択素子と１ＭＴＪ素子（１Ｔ１Ｊ型）のＭＲＡＭのメモリセルの製造工程断面を示した図面である。
図５に示すように、半導体基板１０に選択用トランジスタを形成する領域を区画する素子分離領域１１を形成する。上記半導体基板１０には、例えばシリコン基板を用い、上記素子分離領域１１は例えばトレンチ素子分離技術、一例としてＳＴＩ（Shallow Trench Isolation）技術により形成する。なお、上記素子分離領域１１は、ＬＯＣＯＳ構造を有していてもよく、またＬＯＣＯＳ構造とトレンチ構造の組合せとしてもよい。
次に、上記半導体基板１０表面にゲート絶縁膜２１を形成する。このゲート絶縁膜２１は、例えば、パイロジェニック法により半導体基板１０の表面を酸化して形成する。次いで、不純物がドーピングされたゲート電極材料を上記ゲート絶縁膜２１上に形成する。このゲート電極材料は、例えば化学的気相成長（ＣＶＤ）法にて、ポリシリコンで形成する。その後、レジスト塗布、リソグラフィー技術によるレジストマスク（図示せず）の形成、そのレジストマスクをエッチングマスクに用いたエッチング技術によりゲート電極材料膜をパターニングして上記ゲート電極２２を形成する。なお、上記ゲート電極２２は、ポリサイドや金属シリサイドで構成することもできる。また、上記レジストマスクはエッチング後に除去される。
次に、イオン注入法により、上記半導体基板１０にイオン注入を行い、ＬＤＤ構造（図示せず）を形成する。次いで、上記ゲート電極２２の側面にゲートサイドウォール（図示せず）を形成する。このゲートサイドウォールは、ゲート電極２２を被覆するようにゲートサイドウォールを形成する絶縁膜を、例えばＣＶＤ法にて形成した後、その絶縁膜を全面にわたってエッチバックすることによって、ゲート電極１３の側壁に絶縁膜を残すことで形成される。この絶縁膜には、例えば酸化シリコン（ＳｉＯ2）膜を用いる。次いで、イオン注入法により、半導体基板１０にイオン注入を施した後、イオン注入された不純物の活性化アニール処理を行うことによって、ゲート電極２２の両側における半導体基板１０に、ソース／ドレイン領域となる不純物層２３、２４を形成する。このようにして、選択用トランジスタ２０を形成する。
次に、図６に示すように、上記選択用トランジスタ２０を被覆するように、上記半導体基板１０上に第１層間絶縁膜４１を形成する。この第１層間絶縁膜４１は、例えばＣＶＤ法により、酸化シリコン（ＳｉＯ2）を堆積して形成される。その後、第１層間絶縁膜４１の表面を平坦化する。この平坦化は、例えば化学的機械研磨（ＣＭＰ）法により行う。次いで、通常に知られた接続孔の開口技術により上記不純物層２３上の第１層間絶縁膜４１に接続孔を形成した後、この接続孔内部を埋め込んでプラグ７１ｓを形成する。同時に、上記不純物層２４上の第１層間絶縁膜４１に接続孔を形成した後、この接続孔内部を埋め込んでプラグ７１ａを形成する。そして上記第１層間絶縁膜４１上に、センス線形成用の導電膜を成膜する。この導電膜は、例えば、不純物がドーピングされたポリシリコンで形成される。
次いで、通常に知られたパターニング技術によって、上記導電膜をパターニングすることで、第１層間絶縁層４１上に、上記プラグ７１ｓを介してソース／ドレイン領域となる不純物層２３に接続されるセンス線１５を形成する。同時に、上記導電膜を用いて上記プラグ７１ａに接続するランディングパッド７２を形成する。
その後、上記センス線１５、ランディングパッド７２等を被覆するように、上記第１層間絶縁膜４１上に第２層間絶縁膜４２を形成する。この第２層間絶縁膜４２は、例えばＣＶＤ法により、ホウ素リンシリケートガラス（ＢＰＳＧ）を堆積して形成される。その後、第２層間絶縁膜４２の表面を平坦化する。この平坦化には、例えば９００℃の窒素ガス雰囲気中で２０分間、上層部分をリフローさせることで行う。さらには、必要に応じて、例えばＣＭＰ法により、第２層間絶縁膜４２の頂面を研磨して平坦化してもよい。もしくは、レジストを用いたエッチバック法によって第２層間絶縁膜４２を平坦化することもできる。
次に、図７に示すように、通常に知られた接続孔の開口技術により、上記不純物層２４に接続するランディングパッド７２上の第２層間絶縁膜４２に接続孔を形成する。この接続孔を形成するエッチングは、例えば反応性イオンエッチング（ＲＩＥ（Reactive Ion Etching）により行う。その後、この接続孔内部を埋め込むことでプラグ７３を形成する。このプラグ７３の形成は、例えばブランケットタングステンＣＶＤ法にて行う。そして、このプラグ７３の頂面は上記第２層間絶縁膜４２表面とほぼ同等な高さの面に形成される。なお、タングステンにて上記接続孔を埋め込む前に、チタン（Ｔｉ）膜および窒化チタン（ＴｉＮ）膜を形成することが好ましい。この成膜方法としては、チタン（Ｔｉ）膜、窒化チタン（ＴｉＮ）膜の順に、例えばマグネトロンスパッタリング法にて接続孔内面を含む第２層間絶縁層４２上に形成することが好ましい。ここで、チタン（Ｔｉ）膜、窒化チタン（ＴｉＮ）膜を形成する理由は、オーミックな低コンタクト抵抗を得ること、ブランケットタングステンＣＶＤ法における半導体基板１０の損傷発生の防止、タングステンの密着性向上のためである。なお、図面においては、チタン（Ｔｉ）膜、窒化チタン（ＴｉＮ）膜の図示は省略している。第２層間絶縁層４２上のタングステン層、チタン（Ｔｉ）膜、窒化チタン（ＴｉＮ）膜は、化学的／機械的研磨法（ＣＭＰ法）にて除去してもよい。また、接続孔の埋め込み物質としては、タングステンの代わりに、不純物がドーピングされたポリシリコンを用いることもできる。
その後、第２層間絶縁層４２上に、書き込みワード線およびランディングパッド部を形成するための導電膜を成膜した後、通常に知られたパターニング技術によって、この導電膜をパターニングして、書き込みワード線１２およびランディングパッド部７４を形成する。
次に、図８に示すように、上記書き込みワード線１２およびランディングパッド部７４を被覆するように、第２層間絶縁膜４２上に第３層間絶縁膜４３を形成する。この第３層間絶縁膜４３は、例えば、高密度プラズマ（ＨＤＰ：High Density Plasma）ＣＶＤ法により、酸化シリコン（ＳｉＯ2）を堆積して成膜する。その後、第３層間絶縁膜４３の平坦化処理を行う。次いで、上記第３層間絶縁膜４３のランディングパッド部７４の上方部分に接続孔４３ｈを形成する。
次に、図９に示すように、上記接続孔４３ｈの内部に導電膜を埋め込むことでプラグ７５を形成する。この導電膜の埋め込みには、例えば、ブランケットタングステンＣＶＤ法によってタングステンを埋め込む。
次に、第３層間絶縁層４３上に引き出し電極形成膜８１を成膜する。この引き出し電極形成膜８１は、例えば、スパッタリング法によって、タンタル（Ｔａ）膜を１０ｎｍの厚さに堆積して形成される。この成膜条件の一例としては、プロセスガスにアルゴンを用い、その供給流量を１００ｃｍ3／ｍｉｎとし、成膜雰囲気の圧力を０．６Ｐａに設定し、スパッタリング装置のＤＣパワーを２００Ｗに設定した。
次に、上記引き出し電極形成膜８１上に反強磁性体層３２を形成する。上記反強磁性体層３２は、例えば白金−マンガン（Ｐｔ−Ｍｎ）合金で２０ｎｍの厚さに形成される。
さらに、図１０に示すように、上記反強磁性体層３２上に磁化固定層３３を形成する。この磁化固定層３３は、剛性反強磁性結合（ＳＡＦ）を有するものいで、下層から、２ｎｍの厚さのコバルト−鉄（Ｃｏ−Ｆｅ）層、１ｎｍの厚さのルテニウム（Ｒｕ）層、２ｎｍの厚さのコバルト−鉄（Ｃｏ−Ｆｅ）層の３層構造を有する。このようにして、反強磁性体層３２と磁化固定層３３とからなる第１強磁性体層３１を形成する。
さらに、トンネル絶縁膜３４、記録層（第２強磁性体層）３５、キャップ層３６を順次、成膜する。上記トンネル絶縁膜３４は、例えば酸化アルミニウム（ＡｌＯX）で形成される。上記記録層（磁化自由層ともいう）３５は、例えばコバルト−鉄（Ｃｏ−Ｆｅ）合金、ニッケル−鉄（Ｎｉ−Ｆｅ）合金で形成される。
上記反強磁性体層３２から上記キャップ層３６までの成膜条件の一例を以下に説明する。
厚さ２０ｎｍのＰｔ−Ｍｎ合金から成る反強磁性体層３２の成膜条件の一例としては、スパッタリング装置を用い、プロセスガスにアルゴンを用い、その供給流量を１００ｃｍ3／ｍｉｎに設定し、成膜雰囲気の圧力を０．６Ｐａに設定し、スパッタリング装置のＤＣパワーを２００Ｗに設定する。
上記磁化固定層３３の成膜条件の一例としては、まず、最下層の厚さ２ｎｍのＣｏ−Ｆｅ合金層の成膜条件は、スパッタリング装置を用い、プロセスガスにアルゴンを用い、その供給流量を５０ｃｍ3／ｍｉｎに設定し、成膜雰囲気の圧力を０．３Ｐａに設定し、スパッタリング装置のＤＣパワーを１００Ｗに設定する。上記中間層の厚さ１ｎｍのＲｕ層の成膜膜条件の一例としては、スパッタリング装置を用い、プロセスガスにアルゴンを用い、その供給流量を５０ｃｍ3／ｍｉｎに設定し、成膜雰囲気の圧力を０．３Ｐａに設定し、スパッタリング装置のＤＣパワーを５０Ｗに設定する。最上層の厚さ２ｎｍのＣｏ−Ｆｅ合金層の成膜条件は、スパッタリング装置を用い、プロセスガスにアルゴンを用い、その供給流量を５０ｃｍ3／ｍｉｎに設定し、成膜雰囲気の圧力を０．３Ｐａに設定し、スパッタリング装置のＤＣパワーを１００Ｗに設定する。
上記ＡｌＯXから成るトンネル絶縁膜の成膜は、一例として、まず、厚さが１ｎｍ〜２ｎｍのＡｌ膜を成膜する。この成膜条件の一例としては、スパッタリング装置を用い、プロセスガスにアルゴンを用い、その供給流量を５０ｃｍ3／ｍｉｎに設定し、成膜雰囲気の圧力を０．３Ｐａに設定し、スパッタリング装置のＤＣパワーを５０Ｗに設定する。次いで成膜したアルミニウム（Ａｌ）膜を酸化させる。この酸化条件の一例としては、酸化ガスに酸素を用い、その供給流量を１０ｃｍ3／ｍｉｎに設定し、酸化雰囲気の圧力を０．３Ｐaに設定する。
次に、厚さ５ｎｍのＣｏ−Ｆｅ合金から成る記録層３５の成膜条件の一例としては、スパッタリング装置を用い、プロセスガスにアルゴンを用い、その供給流量を５０ｃｍ3／ｍｉｎに設定し、成膜雰囲気の圧力を０．３Ｐａに設定し、スパッタリング装置のＤＣパワーを２００Ｗに設定する。
次に、厚さ１００ｎｍのＴｉＮから成るキャップ層３６の成膜条件の一例としては、スパッタリング装置を用い、プロセスガスにアルゴンを用い、その供給流量を６５ｃｍ3／ｍｉｎに設定し、成膜雰囲気の圧力を０．３Ｐａに設定し、スパッタリング装置のＤＣパワーを１０ｋＷに設定する。
上記引き出し電極形成膜８１からキャップ層３６までの成膜は、各成膜毎に大気にさらされることなく、例えばｉｎ−ｓｉｔｕで行われることが好ましい。
次に、図１１に示すように、キャップ層３６上にエッチング用のハードマスク層５０を形成する。このハードマスク層５０は、下層から窒化シリコン（ＳｉＮ）層５１、酸化シリコン（ＳｉＯ2）層５２の２層構造を有する。なお、ハードマスク層５０を構成するその他の材料として、炭化シリコン（ＳｉＣ）、窒化酸化シリコン（ＳｉＯＮ）等を挙げることができる。また上記ハードマスク層５０は単層構成であってもよい。このハードマスク層５０は、リソグラフィ工程における反射防止効果や、エッチング停止、金属拡散防止等の機能を兼ねて形成される場合もある。ここでは一例として、厚さ５０ｎｍの窒化シリコン（ＳｉＮ）層５１を、例えば平行平板型プラズマＣＶＤ装置を用いて成膜し、酸化シリコン（ＳｉＯ2）層５２を、例えばバイアス高密度プラズマＣＶＤ（ＨＤＰ−ＣＶＤ）装置を用いて成膜する。これらの成膜条件を以下に例示する。
上記ＳｉＮ層５１の成膜条件の一例としては、プロセスガスにモノシラン（ＳｉＨ4）とアンモニア（ＮＨ3）と窒素(Ｎ2)との混合ガスを用い、それぞれの供給流量を２６０ｃｍ3／ｍｉｎ、１００ｃｍ3／ｍｉｎ、４０００ｃｍ3／ｍｉｎとする。また、成膜雰囲気の圧力を５６５Ｐａに設定する。
上記ＳｉＯ2層５２の成膜条件の一例としては、プロセスガスにモノシラン（ＳｉＨ4）と酸素（Ｏ2）とアルゴン（Ａｒ）との混合ガスを用い、それぞれの供給流量を６０ｃｍ3／ｍｉｎ、１２０ｃｍ3／ｍｉｎ、１３０ｃｍ3／ｍｉｎとする。また成膜装置のＲＦパワーを、例えばトップで１．５ｋＷ、サイドで３ｋＷに設定する。
次に、図１２に示すように、上記ハードマスク層５０上の全面にレジスト材料を塗布した後、リソグラフィ技術によって、トンネル磁気記憶素子を形成するためのマスクとなるレジストパターン５３を形成する。
次に、図１３に示すように、上記レジストパターン５３をエッチングマスクとして用いた反応性イオンエッチング法によって、ハードマスク層４０のＳｉＯ2層５２をパターニングする。このときのエッチング条件を以下に例示する。
ＳｉＯ2層５２のエッチング条件の一例としては、エッチングガスにオクタフルオロシクロブタン（Ｃ4Ｆ8）と一酸化炭素（ＣＯ）とアルゴン（Ａｒ）と酸素（Ｏ2）とを用い、それぞれの供給流量を、１０ｃｍ3／ｍｉｎ、５０ｃｍ3／ｍｉｎ、２００ｃｍ3／ｍｉｎ、４ｃｍ3／ｍｉｎに設定する。またエッチング装置のＲＦパワーを１ｋＷ、エッチング雰囲気の圧力を５Ｐａ、基板温度を２０℃に設定する。
その後、レジストパターン５３を除去する。この除去方法は、例えば、酸素プラズマアッシング処理および有機洗浄処理による。次に、ＳｉＯ2層５２をマスクとして用いて、反応性イオンエッチング法によって、ハードマスク層５０を構成するＳｉＮ層５１をエッチングする。このときのエッチング条件を以下に例示する。
上記ＳｉＮ層５１のエッチング条件の一例としては、エッチングガスにトリフルオロメタン（ＣＨＦ3）とアルゴン（Ａｒ）と酸素（Ｏ2）とを用い、それぞれの供給流量を、２０ｃｍ3／ｍｉｎ、２００ｃｍ3／ｍｉｎ、２０ｃｍ3／ｍｉｎに設定する。またエッチング装置のＲＦパワーを１ｋＷ、エッチング雰囲気の圧力を６Ｐａ、基板温度を２０℃に設定する。
次に、図１４に示すように、ハードマスク層５０をエッチングマスクとして用いて、キャップ層３６および記録層３５を反応性イオンエッチング法によってパターニングする。これらのエッチング条件を以下に例示する。
上記キャップ層３６のエッチング条件の一例としては、エッチングガスに塩素（Ｃｌ2）と三塩化ホウ素（ＢＣｌ3）と窒素（Ｎ2）とを用い、それぞれの供給流量を、６０ｃｍ3／ｍｉｎ、８０ｃｍ3／ｍｉｎ、１０ｃｍ3／ｍｉｎに設定する。またエッチング装置のソースパワーを１ｋＷ、バイアスパワーを１５０Ｗ、エッチング雰囲気の圧力を１Ｐａに設定する。
また記録層３５のエッチング条件の一例としては、エッチングガスに塩素（Ｃｌ2）と酸素（Ｏ2）とアルゴン（Ａｒ）とを用い、それぞれの供給流量を、５０ｃｍ3／ｍｉｎ、２０ｃｍ3／ｍｉｎ、２０ｃｍ3／ｍｉｎに設定する。またエッチング装置のソースパワーを１ｋＷ、バイアスパワーを１５０Ｗ、エッチング雰囲気の圧力を１Ｐａに設定する。
ここで、記録層３５のエッチング工程では、トンネル絶縁膜３４のエッチング中にエッチングが停止するように時間設定されている。なお、記録層３５のエッチング工程において、トンネル絶縁膜３４がエッチングされ、さらに、磁化固定層３３の一部分までエッチングが進む場合であっても、エッチング生成物が記録層３５およびトンネル絶縁膜３４の側壁に堆積し、その結果、記録層３５と磁化固定層３３との間で電気的な短絡が発生するといった現象が生じることの無いようなエッチング条件設定を行う。その後、アッシング処理、水洗もしくは有機洗浄処理を行う。
上記キャップ層３６および記録層３５を反応性イオンエッチング法によってパターニングする代わりに、イオンミリング法（イオンビームエッチング法）に基づきパターニングすることもできる。その際、エッチング後、水洗もしくは有機系の洗浄液、エアロゾル等によって、側壁に堆積した堆積物、エッチングガス残り、パーティクル、エッチング残渣等を除去する。
次いで、エッチングにより磁化固定層３３および反強磁性体層３２のパターニングを行い、さらに、エッチングによってＴａ層からなる引き出し電極形成膜８１をパターニングすることで、引き出し電極３７を得る。こうして、強磁性体材料から成り、磁化反転状態に依存して抵抗値が変化することで情報を記憶する記録層３５を有する磁気記憶素子（トンネル磁気抵抗素子：ＭＴＪ素子）３０を得ることができる。
次に、図１５に示すように、上記磁気記憶素子３０を被覆するように上記第３層間絶縁膜４３上に第４層間絶縁膜４４を形成する。上記第４層間絶縁膜４４は、例えば、酸化シリコン（ＳｉＯ2）を、例えばバイアス高密度プラズマＣＶＤ（ＨＤＰ−ＣＶＤ）装置を用いて成膜する。これらの成膜条件は、プロセスガスにモノシラン（ＳｉＨ4）と酸素（Ｏ2）とアルゴン（Ａｒ）との混合ガスを用い、それぞれの供給流量を６０ｃｍ3／ｍｉｎ、１２０ｃｍ3／ｍｉｎ、１３０ｃｍ3／ｍｉｎとする。また成膜装置のＲＦパワーを、例えばトップで１．５ｋＷ、サイドで３ｋＷに設定する。その後、第４層間絶縁膜４４表面を平坦化する。この平坦化は、例えばＣＭＰにより行う。そして、磁気記憶素子３０表面（ＴｉＮからなるキャップ層３６表面）を露出させる。
次に、上記第４層間絶縁膜４４上に、保護膜１４を形成する。この保護膜１４は、後の配線形成工程、ビア形成工程等の後処理としての洗浄工程、化学的機械研磨工程等のいわゆるウエット処理を行った際に、そのウエット処理で用いる薬液に対して耐性を有する材料であればよく、例えば、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜との積層構造とし、例えばチタン（Ｔｉ）膜を５ｎｍの厚さに成膜し、窒化チタン（ＴｉＮ）膜を４５ｎｍの厚さに成膜して形成する。この成膜例では、チタン膜が下地に対する窒化チタン膜の密着層としての機能を有し、窒化チタン膜が保護膜の機能を有する。これらの成膜条件の一例を以下に例示する。
Ｔｉ膜の成膜条件の一例としては、スパッタリング装置を用い、プロセスガスにアルゴンを用い、その供給流量を６５ｃｍ3／ｍｉｎに設定する。また成膜雰囲気の圧力を０．５Ｐａ、スパッタリング装置のＤＣパワーを１ｋＷに設定する。また、ＴｉＮ膜の成膜条件の一例としては、スパッタリング装置を用い、プロセスガスにアルゴンと窒素（Ｎ2）を用い、それぞれの供給流量を２０ｃｍ3／ｍｉｎと９０ｃｍ3／ｍｉｎとに設定する。また成膜雰囲気の圧力を０．６Ｐａ、スパッタリング装置のＤＣパワーを３ｋＷに設定する。
その後、通常のレジスト塗布、リソグラフィー技術によりレジストマスクを形成した後、このレジストマスクを用いて、例えば反応性イオンエッチング法によって、保護膜１４を、上記磁気記憶素子３０を被覆するように、例えば後に形成されるビット線１３の形成領域に沿うようにパターニングする。したがって、保護膜１４は、磁気記憶素子３０よりも平面的にみて大きな面積を有している。上記エッチング条件を以下に例示する。
上記保護膜１４のエッチング条件の一例としては、エッチングガスに塩素（Ｃｌ2）と三塩化ホウ素（ＢＣｌ3）とを用い、それぞれの供給流量を、７０ｃｍ3／ｍｉｎと４０ｃｍ3／ｍｉｎに設定する。またエッチング装置のソースパワーを１．２ｋＷ、バイアスパワーを１２０Ｗ、エッチング雰囲気の圧力を１Ｐａに設定する。
上記保護膜１４としては、上記説明したチタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜との積層構造の他に、例えば、タンタル（Ｔａ）膜と窒化タンタル（ＴａＮ）膜との積層構造、タングステン（Ｗ）膜と窒化タングステン（ＷＮ）膜との積層構造、上記チタン、タンタル以外の高融点金属膜とその窒化膜との積層構造、アルミニウム（Ａｌ）系金属材料、銅（Ｃｕ）系金属材料等、ＣＭＯＳのＢＥＯＬ（バックエンドオブライン）プロセスとの相性の良い材料を使用することが可能である。
次いで、上記保護膜１４を被覆するように、上記第４層間絶縁膜４４上にビット線を形成するための導電膜を成膜した後、通常のレジスト塗布、リソグラフィー技術によりビット線を形成するためのレジストからなるエッチングマスクを形成し、それを用いて上記導電膜をエッチング加工して、上記磁気記憶素子３０の記録層３５にキャップ層３６、保護膜１４を介して電気的に接続するビット線１３を形成する。尚、上記ビット線１３は、保護膜１４を被覆する層間絶縁膜を形成した後、この層間絶縁膜にビット線が形成される配線溝を形成し、その配線溝に配線材料を埋め込むことで形成することもできる。このような溝配線技術は、上記センス線１５、書き込みワード線１２等にも適用することができる。
こうして、強磁性体材料から成り、磁化反転状態に依存して抵抗値が変化することで情報を記憶する記録層３５を有する磁気記憶素子（トンネル磁気抵抗素子：ＭＴＪ素子）３０を備えた不揮発性磁気記憶装置１を得ることができる。
本発明の不揮発性磁気記憶装置の製造方法は、磁気記憶素子３０を形成した後で磁気記憶素子３０上に接続するビット線１３を形成する前に、磁気記憶素子３０のセルアレイ部分に磁気記憶素子３０上を被覆する保護膜１４を形成するため、洗浄工程、研磨工程等のウエット処理を含む工程を行っても、保護膜１４によって処理液が磁気記憶素子３０側に侵入できないので、ウエット処理の薬液により磁気記憶素子３０が侵食を受けないという利点がある。特に、配線およびビアを加工した後の残差除去用の後処理洗浄に用いる洗浄液、化学的機械研磨時に用いる研磨スラリー液等による磁気記憶素子３０への侵食を防止することができる。これによって、磁気記憶素子３０上部に配線、Ｖｉａ等を形成する際に受けるプロセスダメージを低減させることができるので、磁気記憶素子３０の信頼性が高いものとなり、素子性能の向上が図れるとともに、歩留りの向上が図れる。
次に、本発明の不揮発性磁気記憶装置に係る一実施の形態の第２例を、図１６の概略構成断面図によって説明する。図１６は、１選択素子と１ＭＴＪ素子（１Ｔ１Ｊ型）のＭＲＡＭのメモリセルの断面構造を示した図面である。
図１６に示すように、メモリセル領域の半導体基板１０には、前記図１によって説明したのと同様な構成の不揮発性磁気記憶装置１のメモリセルが構成されている。すなわち、素子分離領域１１に囲まれた活性領域内に選択用トランジスタ２０が形成されている。この選択用トランジスタ２０はＭＯＳ型ＦＥＴで構成されている。そして、上記選択用トランジスタ２０は第１層間絶縁膜４１により被覆されている。さらに、第１層間絶縁膜４１上には、第２層間絶縁膜４２、第３層間絶縁膜４３が形成されている。
上記第３層間絶縁膜４３上には引き出し電極３７が形成され、この引き出し電極３７上に磁気記憶素子３０が形成されている。そして上記第１〜第３層間絶縁膜４１〜４３には、上記選択用トランジスタ２０の不純物層２３と後に説明する磁気記憶素子３０に接続する引き出し電極とを接続するように、プラグ７１ａ、ランディングパッド部７２、ビア７３、ランディングパッド７４、ビア７５、ランディングパッド部７６、ビア７７が形成されている。また上記選択用トランジスタ２０の他方の不純物層２４にはプラグ７１ｓを介してセンス線１５が形成されている。さらに第２層間絶縁膜４２上には、書き込みワード線１２が配設されている。
上記書き込みワード線１２上方には第３層間絶縁膜４３、引き出し電極３７を介して、前記図１によって説明したのと同様なる磁気記憶素子（ＭＴＪ素子）３０が形成されている。この磁気記憶素子３０上には前記図１によって説明したのと同様なるキャップ層３６が形成されている。また、上記書き込みワード線１２と上記磁気記憶素子３０との間隔が所定の長さとなるように、上記書き込みワード線１２上の第３層間絶縁膜４３の膜厚が決定されている。
上記第３層間絶縁膜４３上には上記磁気記憶素子３０表面（キャップ層３６表面）が露出するようにして上記磁気記憶素子３０が埋め込まれるように第４層間絶縁膜４４が形成されている。この第４層間絶縁膜４４は、メモリセル領域のみに形成されている。
上記第４層間絶縁膜４４上には、上記磁気記憶素子３０のキャップ層３６上を被覆するように、上記磁気記憶素子３０を保護するもので導電性を有する保護膜１４が形成されている。この保護膜１４は、少なくとも磁気記憶素子３０の上面より大きく形成され、その上面を完全に被覆するように形成されている必要がある。
さらに、上記第４層間絶縁膜４４上には、上記保護膜１４を介して上記磁気記憶素子３０のキャップ層３６側に接続するビット線１３が形成されている。このビット線１３は、上記磁気記憶素子３０を間にして上記書き込みワード線１２に対して交差（例えば直交）するように配設されている。
一方、周辺回路領域の半導体基板１０には、例えばＭＯＳ型ＦＥＴで構成されたトランジスタ６０が形成されている。そして、上記第１層間絶縁膜４１、第２層間絶縁膜４２、第３層間絶縁膜４３は、例えば、上記トランジスタ６０のソース／ドレインとなる不純物層６３、６４に接続されるプラグ７１ｂ、７１ｃ、プラグ７１ｃに接続される配線６５、また、別のプラグ７１ｂに接続されるものでランディングパッド部とビアとで構成される接続部７８が形成され、一方の接続部７８に上記ビット線１３が接続されている。また、他方の接続部７８には別の配線（図示せず）が接続されている。さらに、第４層間絶縁膜４４上にはビット線１３を埋め込むように第５層間絶縁膜４５が形成され、さらにビット線１３を覆う第６層間絶縁膜４６が形成されている。例えば、上記第３層間絶縁膜４３〜第６層間絶縁膜４６には、ランディングパッド部とビアとで構成される別の接続部７９が形成され、その接続部７９に接続する配線６７が形成されている。
また、メモリセル領域の第６層間絶縁膜４６にも配線６８が形成されている。
上記メモリセル領域の構成および上記周辺回路領域の構成は一例であって、上記構成に限定されるものではない。したがって、配線、ビア、ランディングパッド部等の形成位置は、第１〜第３、第５〜第６層間絶縁膜４１〜４３、４５〜４６のいずれの位置でもよく、適宜必要に応じて形成することができる。また、各層間絶縁膜の層数も適宜選択されるもので、必要に応じて複数層に形成することができる。
上記説明したように、本願発明に係る第２例の不揮発性磁気記憶装置では、磁気記憶素子３０が形成される第４層間絶縁膜４４は、メモリセル領域のみに形成され、周辺回路領域には形成されていないことが特徴となっている。このように、磁気記憶素子が形成される層の層間絶縁膜（第４層間絶縁膜４４）を周辺回路領域に形成しないことにより、言い換えれば、磁気記憶素子が形成される層の層間絶縁膜（第４層間絶縁膜４４）はメモリセル領域のみに形成されることにより、周辺回路領域は、ＣＭＯＳの配線・Ｖｉａプロセスのみとなり、シンプルな構造となる。したがって、ＣＭＯＳの配線・Ｖｉａプロセスでモジュール化された低誘電率膜を使用することが容易になる。これによって、例えば、低誘電率膜を適用することが困難であったことによる、例えば信号遅延の問題を解決することができる。また、上記第１例で説明した不揮発性磁気記憶装置と同様なる作用、効果も得られる。
次に、比較例として、上記保護膜１４を形成しない、従来の一般的なＭＲＡＭの断面構造図を、図１７の概略構成断面図によって説明する。
図１７に示すように、メモリセル領域におけるＭＲＡＭセルアレイ部分の磁気記憶素子３０が形成される層間絶縁膜９１（前記図１６では第４層間絶縁膜４４に相当）の層は、周辺回路領域では上下層間の配線９２、ビア９３等を接続するビア９４が形成される程度であり、実質的にその層間絶縁膜９１はＭＲＡＭ専有となっている。そのため、周辺回路領域における絶縁層間膜９１は、ＭＲＡＭセルアレイ部分と同じになり、ＣＭＯＳの配線・Ｖｉａプロセスでモジュール化された低誘電率膜が使用できない場合があるという不具合があった。
次に、本発明の不揮発性磁気記憶装置の製造方法に係る一実施の形態の第２例を、図１８〜図２２の製造工程断面図によって説明する。図１８〜図２２は、１選択素子と１ＭＴＪ素子（１Ｔ１Ｊ型）のＭＲＡＭのメモリセルの断面構造を示した図面である。
前記不揮発性磁気記憶装置の製造方法に係る一実施の形態の第１例で、図５〜図１５により説明したのと同様な方法により、図１８に示すように、メモリセル領域の半導体基板１０に選択用トランジスタ２０、センス線１５、第１〜第３層間絶縁膜４１〜４３、書き込みワード線１２、磁気記憶素子３０、第４層間絶縁膜４４、保護膜１４等を形成する。それとともに、一部の図示はしないが、周辺回路領域の半導体基板１０にトランジスタ等の素子、配線、接続部７８等を形成する。
次に、図１９に示すように、通常のレジスト塗布、リソグラフィー技術によりレジストマスクを形成した後、このレジストマスクを用いて、例えば反応性イオンエッチング法によって、保護膜１４を、上記磁気記憶素子３０を被覆するように、かつ後に形成されるビット線１３の形成領域に沿うようにパターニングする。したがって、保護膜１４は、磁気記憶素子３０よりも平面的にみて大きな面積を有している。上記エッチング条件を以下に例示する。
上記保護膜１４のエッチング条件の一例としては、エッチングガスに塩素（Ｃｌ2）と三塩化ホウ素（ＢＣｌ3）とを用い、それぞれの供給流量を、７０ｃｍ3／ｍｉｎと４０ｃｍ3／ｍｉｎに設定する。またエッチング装置のソースパワーを１．２ｋＷ、バイアスパワーを１２０Ｗ、エッチング雰囲気の圧力を１Ｐａに設定する。
上記保護膜１４としては、上記説明したチタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜との積層構造の他に、例えば、タンタル（Ｔａ）膜と窒化タンタル（ＴａＮ）膜との積層構造、タングステン（Ｗ）膜と窒化タングステン（ＷＮ）膜との積層構造、上記チタン、タンタル以外の高融点金属膜とその窒化膜との積層構造、アルミニウム（Ａｌ）系金属材料、銅（Ｃｕ）系金属材料等、ＣＭＯＳのＢＥＯＬ（バックエンドオブライン）プロセスとの相性の良い材料を使用することが可能である。
上記保護膜１４をパターニングする際に、保護膜１４の下層の第４層間絶縁膜４４もパターニングする。すなわち、保護膜１４下の第４層間絶縁膜４４を残してその他の領域の第４層間絶縁膜４４を除去する。この第４層間絶縁膜４４のエッチング条件の一例としては、エッチングガスに塩素（Ｃｌ2）と三塩化ホウ素（ＢＣｌ3）とを用い、それぞれの供給流量を、７０ｃｍ3／ｍｉｎと４０ｃｍ3／ｍｉｎに設定する。またエッチング装置のソースパワーを１．２ｋＷ、バイアスパワーを１２０Ｗ、エッチング雰囲気の圧力を１Ｐａに設定する。したがって、上記保護膜１４のエッチングと連続してエッチング加工を行うことができる。
なお、上記第４層間絶縁膜４４の加工は、上記保護膜１４をパターニングした後、上記保護膜１４のエッチング加工とは別に、レジスト塗布、リソグラフィー技術によるレジストマスクの形成、このレジストマスクをエッチングマスクに用いたエッチング加工により行うこともできる。この場合、上記レジストマスクはメモリセル領域全域を覆うように形成すればよい。これによって、周辺回路領域の第４層間絶縁膜４４は除去されることになる。このようにして、磁気記憶素子３０が形成される第４層間絶縁膜４４は、周辺回路領域から独立して形成されることになる。
次に、図２０に示すように、上記保護膜１４を被覆するように、上記第３層間絶縁膜４３上にビット線を形成するための導電膜を成膜した後、通常のレジスト塗布、リソグラフィー技術によりビット線を形成するためのレジストからなるエッチングマスク（図示せず）を形成し、それを用いて上記導電膜をエッチング加工して、上記磁気記憶素子３０の記録層３５にキャップ層３６、保護膜１４を介して電気的に接続し、一端部は周辺回路領域に引き出されて例えば接続部７８に接続し、上記書き込みワード線１２に対して上記磁気記憶素子３０を間にするようにして交差（例えば直交）するビット線１３を形成する。
上記ビット線１３の形成と同時に、例えば周辺辺回路領域において、上記第３層間絶縁膜４３上に配線、ランディングパッド部等（図示せず）を形成する。
次に、図２１に示すように、上記第４層間絶縁膜４４、ビット線１３等を埋め込むように、上記第３層間絶縁膜４３上に第５層間絶縁膜４５を形成する。そして、通常の配線形成技術によって、上記第３層間絶縁膜４３上に形成した配線、ランディングパッド部等に接続するビア、配線、ランディングパッド部等（図示せず）を形成する。
次に、図２２に示すように、上記第５層間絶縁膜４５上に第６層間絶縁膜４６を形成する。そして、通常の配線形成技術によって、上記第６層間絶縁膜４６に、下層に形成された配線、ランディングパッド部等に接続するビア、配線６７、６８等（一部図示せず）を形成する。
上記説明したように、本願発明に係る第２例の不揮発性磁気記憶装置の製造方法では、磁気記憶素子３０が形成される第４層間絶縁膜４４をメモリセル領域のみに形成し、周辺回路領域には形成しないことが特徴となっている。このように、磁気記憶素子が形成される層の層間絶縁膜（第４層間絶縁膜４４）を周辺回路領域に形成しないことにより、言い換えれば、磁気記憶素子が形成される層の層間絶縁膜（第４層間絶縁膜４４）はメモリセル領域のみに形成することにより、周辺回路領域は、ＣＭＯＳの配線・Ｖｉａプロセスのみとなり、シンプルな構造となる。したがって、ＣＭＯＳの配線・Ｖｉａプロセスでモジュール化された低誘電率膜を使用することが容易になる。これによって、例えば、低誘電率膜を適用することが困難であったことによる、例えば信号遅延の問題を解決することができる。また、上記第１例で説明した不揮発性磁気記憶装置の製造方法と同様なる作用、効果も得られる。
本発明は、上記説明したように、ビット線形成時におけるウエット処理に対して、下層の磁気記憶素子を保護することを目的としたものであり、保護膜を形成したことに特徴を有するものである。したがって、本発明は、磁気抵抗変化型メモリ（Magneto-resistive Random Access Memory）、層変化型メモリ（Phase Change Memory）、抵抗変化型メモリ（Resistance Random Access Memory）などのEmerging Memory言われる、記憶素子及びこの記憶素子を備えたメモリに係わり、不揮発メモリに適用することができる。特に、ＭＲＡＭについては、強磁性層の磁化状態を情報として記憶する記憶層と、磁化の向きが固定された磁化固定層とから成り、電流磁場反転型ＭＲＡＭ（上下に配置した配線に電流を流すことで発生する磁場を利用して記憶層の磁化の向きを変化させる）、スピン注入磁場反転型ＭＲＡＭ（膜面に垂直に電流を流して、スピン偏極した電子を注入することにより記憶層の磁化の向きを変化させる）に適用することができる。
本発明の不揮発性磁気記憶装置に係る一実施の形態の第１例を示した概略構成断面図である。 本発明の不揮発性磁気記憶装置に係る一実施の形態の第１例を示した要部平面レイアウト図である。 本発明の不揮発性磁気記憶装置のアステロイド波形図である。 従来の不揮発性磁気記憶装置のアステロイド波形図である。 本発明の不揮発性磁気記憶装置の製造方法に係る一実施の形態の第１例を示した製造工程断面図である。 本発明の不揮発性磁気記憶装置の製造方法に係る一実施の形態の第１例を示した製造工程断面図である。 本発明の不揮発性磁気記憶装置の製造方法に係る一実施の形態の第１例を示した製造工程断面図である。 本発明の不揮発性磁気記憶装置の製造方法に係る一実施の形態の第１例を示した製造工程断面図である。 本発明の不揮発性磁気記憶装置の製造方法に係る一実施の形態の第１例を示した製造工程断面図である。 本発明の不揮発性磁気記憶装置の製造方法に係る一実施の形態の第１例を示した製造工程断面図である。 本発明の不揮発性磁気記憶装置の製造方法に係る一実施の形態の第１例を示した製造工程断面図である。 本発明の不揮発性磁気記憶装置の製造方法に係る一実施の形態の第１例を示した製造工程断面図である。 本発明の不揮発性磁気記憶装置の製造方法に係る一実施の形態の第１例を示した製造工程断面図である。 本発明の不揮発性磁気記憶装置の製造方法に係る一実施の形態の第１例を示した製造工程断面図である。 本発明の不揮発性磁気記憶装置の製造方法に係る一実施の形態の第１例を示した製造工程断面図である。 本発明の不揮発性磁気記憶装置に係る一実施の形態の第２例を示した概略構成断面図である。 従来の一般的なＭＲＡＭの断面構造図を示した概略構成断面図である。 本発明の不揮発性磁気記憶装置の製造方法に係る一実施の形態の第２例を示した製造工程断面図である。 本発明の不揮発性磁気記憶装置の製造方法に係る一実施の形態の第２例を示した製造工程断面図である。 本発明の不揮発性磁気記憶装置の製造方法に係る一実施の形態の第２例を示した製造工程断面図である。 本発明の不揮発性磁気記憶装置の製造方法に係る一実施の形態の第２例を示した製造工程断面図である。 本発明の不揮発性磁気記憶装置の製造方法に係る一実施の形態の第２例を示した製造工程断面図である。 一般的なＭＲＡＭの構成を示した模式的要部斜視図である。 右縦軸にスピンＲＡＭ（ＳｐＲＡＭ）のセルサイズ（Ｆ2）、左縦軸に書き込み電流、横軸にＭＴＪ素子の短辺サイズを採ったものである。図である。 スピン注入による磁化反転を利用する構成のメモリ装置の模式的要部斜視図である。 スピン注入による磁化反転を利用する構成のメモリ装置の模式的要部断面図である。 （ａ）、（ｂ）、（ｃ）は磁気記憶素子への侵食状態を示した電子顕微鏡による写真であり、（ｄ）は磁気記憶素子への反応生成物（異物）の付着状態を示した電子顕微鏡写真である。
符号の説明
１…不揮発性磁気記憶装置、３０…磁気記憶素子、３５…記録層、１４…保護膜

Claims (2)

  1. 磁化反転状態に依存して抵抗値が変化することで情報を記憶する記録層を有する磁気記憶素子を含むメモリセル領域と周辺回路領域とを備えた不揮発性磁気記憶装置の製造方法であって、
    前記磁気記憶素子を形成する工程と、
    形成した前記磁気記憶素子上を被覆する保護膜を形成する工程と、
    前記磁気記憶素子上に接続する配線およびビアの形成工程、または、化学的機械研磨工程であり、ウエット処理を含む工程と、
    を含み、
    前記保護膜の形成工程では、前記保護膜を、
    導電性を有して前記ウエット処理で用いる薬液に対して耐性を有する材料で構成し、
    前記保護膜が形成された後に形成されるビット線の形成領域に沿うように、前記磁気記憶素子よりも平面的にみて大きな面積を有して前記磁気抵抗記憶素子の上面を完全に被覆するよう形成し、かつ、平坦化された層間絶縁膜の上に形成し、
    前記ウエット処理を含む工程は、
    前記配線およびビアを加工後の残渣除去のための後処理洗浄工程である
    不揮発性磁気記憶装置の製造方法。
  2. 前記保護膜を形成した後に、
    前記磁気記憶素子が形成される前記メモリセル領域における前記保護膜と前記層間絶縁膜とを残して、前記周辺回路領域の前記層間絶縁膜を除去し、
    前記周辺回路領域に低誘電率膜を形成する
    請求項１記載の不揮発性磁気記憶装置の製造方法。
JP2005237140A 2005-08-18 2005-08-18 不揮発性磁気記憶装置の製造方法 Expired - Fee Related JP4899377B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005237140A JP4899377B2 (ja) 2005-08-18 2005-08-18 不揮発性磁気記憶装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005237140A JP4899377B2 (ja) 2005-08-18 2005-08-18 不揮発性磁気記憶装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007053221A JP2007053221A (ja) 2007-03-01
JP4899377B2 true JP4899377B2 (ja) 2012-03-21

Family

ID=37917467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005237140A Expired - Fee Related JP4899377B2 (ja) 2005-08-18 2005-08-18 不揮発性磁気記憶装置の製造方法

Country Status (1)

Country Link
JP (1) JP4899377B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5641026B2 (ja) * 2012-08-10 2014-12-17 ソニー株式会社 メモリ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282837A (ja) * 2002-03-27 2003-10-03 Sony Corp 磁気メモリ装置およびその製造方法
JP2005209675A (ja) * 2004-01-20 2005-08-04 Sony Corp 磁気記憶装置の製造方法

Also Published As

Publication number Publication date
JP2007053221A (ja) 2007-03-01

Similar Documents

Publication Publication Date Title
US7271010B2 (en) Nonvolatile magnetic memory device and manufacturing method thereof
JP5601181B2 (ja) 磁気抵抗効果素子及びその製造方法
US8587043B2 (en) Magnetoresistive random access memory and method of manufacturing the same
US9673388B2 (en) Integrated circuit structures with spin torque transfer magnetic random access memory and methods for fabricating the same
JP2010165790A (ja) 不揮発性磁気メモリ装置
JP2012517107A (ja) ダマシンタイププロセスで形成されたトンネル障壁とピンド層と頂部電極とを備えた磁気トンネル接合
WO2003069674A1 (fr) Dispositif a memoire magnetique et procede de fabrication associe
US20160260772A1 (en) Semiconductor device and method of manufacturing same
US11646069B2 (en) MRAM semiconductor structure and method of forming the same
US9490423B2 (en) Integrated circuit structures with spin torque transfer magnetic random access memory ultilizing aluminum metallization layers and methods for fabricating the same
US12010923B2 (en) Semiconductor device and method for forming the same
JP2003324187A (ja) 磁気メモリ装置の製造方法および磁気メモリ装置
US7088610B2 (en) Magnetic memory apparatus and method of manufacturing magnetic memory apparatus
JP2005072491A (ja) ドライエッチング方法及び磁気メモリ装置の製造方法
US6958503B2 (en) Nonvolatile magnetic memory device
JP2008282940A (ja) 磁気記憶装置の製造方法
JP2004319725A (ja) 磁気ランダムアクセスメモリ装置
JP2009290050A (ja) 磁気抵抗効果素子及びその製造方法
CN109994600B (zh) 一种磁性随机存储器的制作方法
JP2008021816A (ja) 不揮発性磁気記憶装置の製造方法
JP4899377B2 (ja) 不揮発性磁気記憶装置の製造方法
JP2003218324A (ja) 磁気記憶装置およびその製造方法
TW202118105A (zh) 半導體裝置的形成方法
JP5327293B2 (ja) 不揮発性磁気メモリ装置
JP2005243764A (ja) 磁気記憶装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080612

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091007

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees