KR100607222B1 - 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자또는 기억 소자 및 그 제조 방법 - Google Patents

교차하는 전극 사이에 나노 결정체를 이용한 논리 소자또는 기억 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100607222B1
KR100607222B1 KR1020040115243A KR20040115243A KR100607222B1 KR 100607222 B1 KR100607222 B1 KR 100607222B1 KR 1020040115243 A KR1020040115243 A KR 1020040115243A KR 20040115243 A KR20040115243 A KR 20040115243A KR 100607222 B1 KR100607222 B1 KR 100607222B1
Authority
KR
South Korea
Prior art keywords
electrode
nanocrystals
logic
deposited
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040115243A
Other languages
English (en)
Other versions
KR20060075874A (ko
Inventor
김태환
김영호
김재호
정재훈
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020040115243A priority Critical patent/KR100607222B1/ko
Publication of KR20060075874A publication Critical patent/KR20060075874A/ko
Application granted granted Critical
Publication of KR100607222B1 publication Critical patent/KR100607222B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0413—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having charge-trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 논리 소자 또는 기억 소자 및 그 제조 방법에 관한 것으로, 특히 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법에 관한 것이다. 본 발명에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 제조 방법은 (a) 반도체 기판상에 제1전극을 증착하는 단계, (b) 상기 증착된 백금속의 상부에 제1절연막을 증착하는 단계, (c) 상기 절연막의 상부에 나노 크기의 결정체로 생성될 수 있는 백금속을 증착하는 단계, (d) 상기 백금속의 상부에 제2절연막을 증착하는 단계, (e) 상기 백금속에 미리 설정된 온도와 시간으로 열을 가하여 분산된 나노 결정체를 생성하는 단계, (f) 상기 제2절연막의 상부에 상기 제1전극과 평행하지 않게 제2전극을 증착하는 단계를 포함할 수 있다. 본 발명에 따르면, 나노 크기의 결정체를 포함한 박막 구조에서 박막 내에 전자를 포획하는 성질을 이용하여 논리 소자 또는 기억 소자를 구현할 수 있다.
논리 소자, 기억 소자, 나노 결정체, 반도체, 백금속.

Description

교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법{Device for logic or memory using nanocrystals between cross metal electrodes and production Method thereof}
도 1은 종래 기술에 따른 교차하는 전극 사이에 절연막을 이용한 논리 소자 또는 기억 소자의 단면도.
도 2a는 본 발명의 바람직한 실시예에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자의 평면도.
도 2b는 본 발명의 바람직한 실시예에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자의 단면도.
도 3은 본 발명의 바람직한 제1실시예에 따른 적층된 교차하는 전극 사이에 나노 결정체를 이용한 기억 소자의 단면도.
도 4는 본 발명의 바람직한 제2실시예에 따른 적층된 교차하는 전극 사이에 나노 결정체를 이용한 기억 소자의 단면도.
도 5는 본 발명의 바람직한 제3실시예에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자의 단면도.
도 6은 본 발명의 바람직한 제4실시예에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
210 : 보호막
220 : 제2전극
230 : 제1전극
240 : 절연막
250 : 나노 결정체
본 발명은 논리 소자 또는 기억 소자 및 그 제조 방법에 관한 것으로, 특히 교차하는 전극 사이에 자발적으로 형성된 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법에 관한 것이다.
일반적으로 플래시 메모리는 소비전력이 작고, 전원이 꺼지더라도 저장된 정보가 사라지지 않은 채 유지되는 특성을 지닌 기억장치(반도체)이다. 따라서 디램과 달리 전원이 끊기더라도 저장된 정보를 그대로 보존할 수 있을 뿐 아니라 정보의 입출력도 자유로워 현재 디지털 텔레비전, 디지털 캠코더, 휴대전화, 디지털 카메라, 개인 휴대 단말기(PDA), 게임기, MP3플레이어 등에 널리 이용된다.
플래시 메모리 소자의 구조는 일반적인 모스 트랜지스터 구조에 전하를 축적 할 수 있는 플로팅 게이트(Floating gate)를 포함하고 있다. 즉, 플래시 메모리 소자에 있어서 반도체 기판 상에 터널 산화막이라고 불리는 얇은 게이트 산화막을 개재하여 플로팅 게이트가 형성되어 있고, 플로팅 게이트 상부에 게이트 층간 유전막을 개재하여 컨트롤 게이트(Control gate) 전극이 형성되어 있다. 따라서, 플로팅 게이트는 터널 산화막 및 게이트 산화막에 의해 반도체 기판 및 컨트롤 게이트 전극과 전기적으로 절연이 되어 있다. 그러나 종래 기술에 따른 Si 기반의 플래시 메모리는 소스(source), 드레인(drain) 및 게이트(gate)를 생성하기 위한 복잡한 석판인쇄술(lithography) 공정을 수행해야 하는 문제점이 있다.
이를 극복하기 위해 종래 기술에 따르면 교차하는 전극을 이용한 메모리 소자가 제시된다. 도 1은 종래 기술에 따른 교차하는 전극 사이에 절연막을 이용한 논리 소자 또는 기억 소자의 단면도이다. 미국 특허 US6541869에 개시된 도 1을 참조하면, 교차하는 전극(7, 8)의 사이에 절연막(6)을 두어 절연막(6)을 저장 영역으로 사용한다. 교차하는 전극 사이에 존재할 강한 전기력에 의해서 전류의 흐름이 정해지며, 절연막내에 삽입되어 있는 강유전물질의 전기쌍 모먼트의 변화를 사용해서 정보가 저장될 수 있다. 여기서 절연막(6)이 분자 물질, 탄소 유기물 등인 경우 물성에 따라서 다양한 특성이 존재한다.
또한, 현재 화합물 반도체 박막에 자발 형성된 양자점(D. Leonard, M. Krishnamurthy, C. M. Reaves, S. P. Denbaars, and P. M. Petroff, Appl. Phys. Lett. 63, 3203 (1993)), SiO2 내에 형성된 Si 나노 결정체(Sandip Tiwari, Farhan Rana, Hussein Hanfi, Allan Hartstein, Emmanuel F. Carbbe, Appl. Phys. Lett. 68, 1377 (1996)), 단락된 나노결정체(R. G. Osifchin, W. J. Mahoney, J. D. Bielefeld, R. P. Andres, J. I. Henderson, and C. P. Kubiak, Superlattices and Microstructures, 18, 283 (1995)) 또는 SiO2와 Si2N4 박막층 사이의 결함점(V. A. Gritsenko, K. A. Nasyrov, Yu. N. Novikov, A. L. Aseev, S. Y. Yoon, Jo-Woon Lee, E.-H. Lee, C. W. Kim, 47, 1651 (2003))과 같은 나노 크기의 결정체의 구조가 가능한 박막 구조에 대해서는 다양한 종래 기술에서 개시되어 있다. 나노 크기의 결정체의 구조가 가능한 박막 구조에서는 박막 내에 전자를 포획하는 성질이 있으며, 이는 나노 결정체와 박막 사이에 화학적 또는 열역학적인 반응을 하여 응집되는 성질이다.
그러나 상술한 바와 같은 교차하는 전극 사이에서 자발적으로 형성된 나노 결정체를 이용하여 데이터를 저장하는 장치 또는 이를 이용한 논리 소자에 대한 기술은 아직 개발되어 있지 않다.
또한, 종래 기술에 따른 정보 저장 장치들은 기계적, 열적 및 공정상의 이유로 2차원 평면상에서 정보를 저장하는 단위 구조를 작게 만들어서 자장 장치의 저장 능력을 향상하였다. 특히, 현재 대량 생산되는 금속, 절연체, 반도체 및 트랜지스터 기반의 논리 회로 장치와 플래시 메모리 소자는 비약적인 공정 기술의 발전으로 게이트의 크기가 수십 나노미터에 이르게 되었다. 따라서 이제 2차원적인 단위 구조를 줄이는 방법으로 소자의 집적도를 높이는 기술은 물리적인 한계에 도달하였 다.
따라서, 상술한 문제점을 해결하기 위해, 본 발명의 목적은 나노 크기의 결정체의 구조가 가능한 박막 구조에서 박막 내에 전자를 포획하는 성질을 이용하여 논리 소자 또는 기억 소자를 구현할 수 있는 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법을 제시하는데 있다.
본 발명의 다른 목적은 고분자 내에 분산된 나노 결정체의 크기 또는 밀도를 조절하여 나노 플로팅 게이트의 성능을 향상시킨 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법을 제시하는데 있다.
본 발명의 또 다른 목적은 종래의 Si 기반의 플래시 메모리에 비해 소자 제작이 간단한 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법을 제시하는데 있다.
본 발명의 또 다른 목적은 적층 구조에 따른 3차원 구조로 소자를 제작하여 정보 저장량 한계를 극복할 수 있는 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법을 제시하는데 있다.
본 발명의 또 다른 목적은 전극과 나노 결정체 사이에 양자 터널링 효과를 이용하여 전하를 저장함으로써 작은 전력 소비와 빠른 속도로 소자를 작동할 수 있는 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법을 제시하는데 있다.
본 발명의 다른 목적들은 이하에 서술되는 바람직한 실시예를 통하여 보다 명확해질 것이다.
상기 목적들을 달성하기 위하여, 본 발명의 일 측면에 따르면, 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 제조 방법을 제시할 수 있다.
바람직한 실시예에 따르면, 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 제조 방법은 (a) 반도체 기판상에 제1전극을 증착하는 단계, (b) 상기 증착된 백금속의 상부에 제1절연막을 증착하는 단계, (c) 상기 절연막의 상부에 나노 크기의 결정체로 생성될 수 있는 백금속을 증착하는 단계, (d) 상기 백금속의 상부에 제2절연막을 증착하는 단계, (e) 상기 백금속에 미리 설정된 온도와 시간으로 열을 가하여 분산된 나노 결정체를 생성하는 단계, (f) 상기 제2절연막의 상부에 상기 제1전극과 평행하지 않게 제2전극을 증착하는 단계를 포함할 수 있다.
여기서 상기 제1전극 및 제2전극은 백금속일 수 있으며, 상기 (e) 단계에서 상기 미리 설정된 온도와 시간은 각각 400℃, 1시간일 수 있다.
또한, 상기 (f) 단계에서 선택 식각 공정을 이용하여 상기 제2전극을 상기 제1전극과 수직으로 증착할 수 있고, 상기 제2전극은 상기 제2절연막의 상부에 상기 제1전극과 수직하게 증착될 수 있으며, 상기 나노 결정체는 상기 제1절연막 또 는 제2절연막간에 화학적 또는 열역학적인 성질을 이용하여 전자를 포획할 수 있다.
또한, 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 제조 방법은 (g) 상기 제2전극의 상부에 보호막을 증착하는 단계를 더 포함할 수 있다.
여기서 상기 (a) 내지 (f) 단계를 미리 설정된 회수만큼 반복하여 상기 제조된 논리 소자 또는 기억 소자가 수직으로 적층될 수 있다.
상기 목적들을 달성하기 위하여, 본 발명의 다른 측면에 따르면, 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자를 제시할 수 있다.
바람직한 실시예에 따르면, 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자는 반도체 기판상에 증착된 제1전극, 상기 증착된 백금속의 상부에 증착된 제1절연막, 상기 절연막의 상부에 증착되고, 미리 설정된 온도와 시간으로 열을 가하여 나노 크기의 결정체로 생성된 백금속, 상기 백금속의 상부에 증착된 제2절연막, 상기 제2절연막의 상부에 상기 제1전극과 평행하지 않게 증착된 제2전극을 포함할 수 있다.
여기서 상기 제1전극 및 제2전극은 백금속일 수 있고, 상기 미리 설정된 온도와 시간은 각각 400℃, 1시간일 수 있으며, 선택 식각 공정을 이용하여 상기 제2전극을 상기 제1전극과 수직으로 증착할 수 있다.
또한, 상기 제2전극은 상기 제2절연막의 상부에 상기 제1전극과 수직하게 증착될 수 있고, 상기 나노 결정체는 상기 제1절연막 또는 제2절연막간에 화학적 또 는 열역학적인 성질을 이용하여 전자를 포획할 수 있다.
또한, 상기 제2전극의 상부에 증착된 보호막을 더 포함할 수 있고, 상기 제조된 논리 소자 또는 기억 소자가 미리 설정된 수만큼 수직으로 반복적으로 적층될 수 있다.
이하, 본 발명에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 2a는 본 발명의 바람직한 실시예에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자의 평면도이다. 도 2a를 참조하면, 본 발명의 바람직한 실시예에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자는 제1전극(230), 제2전극(220), 절연막(240)을 포함하여 구성된다.
산소와 반응이 없는 반도체(Si) 기판의 윗면에 제1전극(230)을 증착하고, 제1전극(230)의 상부에 절연막(240)을 증착하며, 이후 제1전극(230)과 교차하여 배열되는 제2전극(220)를 증착한다. 여기서 제2전극(220)은 제1전극(230)과 평행하지 않게 교차되며, 바람직하게는 수직으로 교차될 수 있다. 제1전극(230)과 제2전극(220)은 메모리 소자의 게이트 역할을 하기 때문에 본 발명에 따르면 기억 소 자뿐만 아니라 논리 소자도 구현될 수 있다.
도 2b는 본 발명의 바람직한 실시예에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자의 단면도이다. 도 2b는 도 2a의 A-A선에 따른 단면도이며, 도 2b를 참조하면, 본 발명의 바람직한 실시예에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자는 보호막(210), 제2전극(220), 제1전극(230), 절연막(240) 및 나노 결정체(250)를 포함하여 구성된다.
보호막(210)은 본 발명에 따른 기억 소자 또는 논리 소자가 작동하는 활성 영역에서 발생하는 열을 제거하고 전기적인 잡음과 누설 전류를 차단하는 역할을 한다.
나노 결정체(250)는 자발적으로 형성되어 전자를 구속함으로써 절연막(240)의 박막 내에 전자를 포획하는 성질을 가지며, 교차하는 제2전극(220)과 제1전극(230) 사이의 전류 변화를 이용하여 데이터를 저장하거나 논리 소자로 이용된다. 전자를 포획하는 구조는 가진 층은 단층 또는 다층으로 구성될 수 있다. 또한, 나노 결정체(250)와 박막 사이에 화학적 또는 열역학적인 반응을 하여 응집되는 성질을 이용하여 박막 내에 전자를 포획한다. 이러한 전자를 포획하는 성질은 촉매를 이용함으로써 효율적으로 수행될 수 있다.
이러한 소자 제조 방법을 자세히 살펴보면, 산소와 반응이 없는 Si 반도체 기판상에 제1전극(230)을 증착한다. 여기서 제1전극(230)은 백금족 금속일 수 있다. 백금족 금속으로 백금, 이리듐, 오스뮴, 로듐, 루테늄 등이 사용될 수 있다. 이후 증착된 제1전극(230)의 상부에 절연막(240)을 증착하며, 여기서 절연막(240)은 Biphenyltetracarboxylic Dianhydride-p-Phenylenediamine(BPDA-PDA)형의 폴리아미드산이 될 수 있다. 절연막(240)의 상부에 나노 크기의 결정체로 생성될 수 있는 백금족 금속을 증착하며, 백금족 금속의 두께는 1nm 내지 10nm가 될 수 있다. 이후 다시 BPDA-PDA형의 폴리아미드산인 절연막(240)을 증착하고 경화작용을 위해 400℃에서 한시간 동안 열을 가하여 폴리아미드 박막 내에 분산된 고밀도 나노 결정체(250)를 형성한다. 이후 절연막(240)의 상부에 제1전극(230)과 평행하지 않게 제2전극(220)을 증착함으로써 매트릭스(matrix) 형태의 전극 구조를 생성한다.
또한, 매트릭스 형태의 소자의 상부에, 활성 영역에서 발생하는 열을 제거하고 전기적인 잡음과 누설 전류를 차단하는 역할을 하는 보호막(210)을 증착하여 이후 동일한 구조의 소자가 수직으로 적층될 수 있도록 할 수 있다.
따라서 본 발명에서 제시하는 논리 소자 또는 기억 소자의 효율성은 나노 결정체(250)를 얼마나 효율적으로 균일하고 작게 제작하는가와 제1전극(230)과 제2전극(220)의 구조, 그 재료의 특성 및 게이트 역할을 할 전극의 구조 설계에 따라 영향을 받는다.
이상에서 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법을 일반적으로 도시한 평면도와 단면도를 설명하였으며, 이하에서는 첨부 도면을 참조하여, 본 발명에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법을 구체적인 실시예를 기준으로 설명하기로 한다. 본 발명에 따른 바람직한 실시예는 크게 두가지로 구분된다. 즉, 본 발명의 바람직한 실시예는 첫째, 기억 소자로서 교차하는 전극 사이에 나노 결정체를 이용하는 방법과 둘째, 논리 소자로서 교차하는 전극 사이에 나노 결정체를 이용하는 방법으로 구분된다. 이하에서 기술되는 제1실시예와 제2실시예는 기억 소자에 관련되며, 제3실시예와 제4실시예는 논리 소자에 관련된다. 이를 차례대로 설명한다.
도 3은 본 발명의 바람직한 제1실시예에 따른 적층된 교차하는 전극 사이에 나노 결정체를 이용한 기억 소자의 단면도이고, 도 4는 본 발명의 바람직한 제2실시예에 따른 적층된 교차하는 전극 사이에 나노 결정체를 이용한 기억 소자의 단면도이다. 도 3 또는 4를 참조하면, 본 발명의 바람직한 제1실시예 또는 제2실시예에 따른 적층된 교차하는 전극 사이에 나노 결정체를 이용한 기억 소자는 보호막(210), 제2전극(220), 제1전극(230), 절연막(240) 및 나노 결정체(250)를 포함하여 구성된다.
각 소자의 단위는 보호막(210), 제2전극(220), 제1전극(230), 절연막(240) 및 나노 결정체(250)를 포함하여 하나의 단위가 되며, 도 3을 참조하면, 3개의 단위 소자가 적층되어 있으며, 따라서 3차원의 데이터 저장 소자를 구현할 수 있다. 여기서 각 단위 소자에 포함된 제1전극(230)은 상하로 동일한 위치에 설치되어 있다.
또한, 도 4를 참조하면, 3개의 단위 소자가 적층되어 있으며, 각각의 단위 소자에 데이터를 저장할 수 있다. 여기서 각 단위 소자에 포함된 제1전극(230)는 상하로 엇갈린 형태로 구현되어 있다. 제1전극(230)의 위치 및 배열은 각 소자의 이용상 필요에 따라 여러 가지로 조합될 수 있다.
도 5는 본 발명의 바람직한 제3실시예에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자의 단면도이다. 도 5를 참조하면, 본 발명의 바람직한 제3실시예에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자는 트랜지스터의 전극(510), 제1전극(530) 및 제2전극(520)을 포함하여 구성된다.
제1전극(530)과 제2전극(520)은 주 전류가 흐르는 전극이며, 제1전극(530)과 제2전극(520)간에 도시된 화살표는 실제 전류가 흐르는 방향을 나타냄으로써 그 위치가 활성층임을 표현한다. 트랜지스터의 전극(510)은 주변의 변형된 게이트 전극을 사용하며, 이를 연결함으로써 다양한 실시예를 표현할 수 있다. 예를 들어, 적층된 단위 소자의 특정한 전극과 다른 단위 소자의 특정한 전극들을 이용하여 트랜지스터의 각각 전극을 구현할 수 있다.
도 6은 본 발명의 바람직한 제4실시예에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자의 단면도이다. 도 6을 참조하면, 본 발명의 바람직한 제4실시예에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자는 제2전극(620), 제1전극(630), 연결 전극(660), 나노 결정체(650) 및 트랜지스터의 전극(670)을 포함하여 구성된다.
구현할 논리 소자의 필요에 따라 제2전극(620)과 제1전극(630)은 연결 전극(660)을 이용하여 서로 연결될 수 있고, 트랜지스터의 전극(670)도 주변의 변형된 게이트 전극을 사용하여 다양한 실시예를 표현할 수 있다. 도 6을 참조하면, 3층으로 적층된 소자 중 아래에서 첫번째 단위 소자의 특정한 전극과 아래에서 세번째 단위 소자의 특정한 전극들을 이용하여 트랜지스터의 각각 전극을 구현할 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
상술한 바와 같이 본 발명에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법은 나노 크기의 결정체를 포함한 박막 구조에서 박막 내에 전자를 포획하는 성질을 이용하여 논리 소자 또는 기억 소자를 구현할 수 있다.
또한, 본 발명에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법은 고분자 내에 분산된 나노 결정체의 크기 또는 밀도를 조절하여 나노 플로팅 게이트의 성능을 향상시킬 수 있다.
또한, 본 발명에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법은 종래의 Si 기반의 플래시 메모리에 비해 소자 제작이 간단하다.
또한, 본 발명에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법은 적층 구조에 따른 3차원 구조로 소자를 제작하여 정보 저장량 한계를 극복할 수 있다.
또한, 본 발명에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법은 전극과 나노 결정체 사이에 양자 터널링 효과를 이용하여 전하를 저장함으로써 작은 전력 소비와 빠른 속도로 소자를 작동할 수 있다.

Claims (16)

  1. 논리 소자 또는 기억 소자를 제조하는 방법에 있어서,
    (a) 반도체 기판상에 제1전극을 증착하는 단계;
    (b) 상기 증착된 제1전극의 상부에 제1절연막을 증착하는 단계;
    (c) 상기 제1절연막의 상부에 나노 크기의 결정체로 생성될 수 있는 백금족 금속을 증착하는 단계;
    (d) 상기 백금족 금속의 상부에 제2절연막을 증착하는 단계;
    (e) 상기 백금족 금속에 열을 가하여 분산된 나노 결정체를 생성하는 단계; 및
    (f) 상기 제2절연막의 상부에 상기 제1전극과 평행하지 않게 제2전극을 증착하는 단계를 포함하는 것을 특징으로 하는 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 제조 방법.
  2. 제1항에 있어서,
    상기 제1전극 및 제2전극은 백금족 금속인 것을 특징으로 하는 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 제조 방법.
  3. 제1항에 있어서,
    상기 (e) 단계에서
    상기 백금족 금속에 1시간동안 400℃의 열을 가하여 분산된 나노 결정체를 생성하는 것을 특징으로 하는 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 제조 방법.
  4. 제1항에 있어서,
    상기 (f) 단계에서
    선택 식각 공정을 이용하여 상기 제2전극을 상기 제1전극과 수직으로 증착하는 것을 특징으로 하는 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 제조 방법.
  5. 제1항에 있어서,
    상기 (f) 단계에서
    상기 제2전극은 상기 제2절연막의 상부에 상기 제1전극과 수직하게 증착되는 것을 특징으로 하는 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 제조 방법.
  6. 제1항에 있어서,
    상기 나노 결정체는 상기 제1절연막 또는 제2절연막간에 화학적 또는 열역학적인 성질을 이용하여 전자를 포획하는 것을 특징으로 하는 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 제조 방법.
  7. 제1항에 있어서,
    (g) 상기 제2전극의 상부에 보호막을 증착하는 단계를 더 포함하는 것을 특징으로 하는 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 제조 방법.
  8. 제1항에 있어서,
    상기 (a) 내지 (f) 단계를 미리 설정된 회수만큼 반복하여 상기 제조된 논리 소자 또는 기억 소자가 수직으로 적층되는 것을 특징으로 하는 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 제조 방법.
  9. 논리 소자 또는 기억 소자에 있어서,
    반도체 기판상에 증착된 제1전극;
    상기 증착된 제1전극의 상부에 증착된 제1절연막;
    상기 제1절연막의 상부에 증착되고, 열을 가하여 나노 크기의 결정체로 생성된 백금족 금속;
    상기 백금족 금속의 상부에 증착된 제2절연막; 및
    상기 제2절연막의 상부에 상기 제1전극과 평행하지 않게 증착된 제2전극을 포함하는 것을 특징으로 하는 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자.
  10. 제9항에 있어서,
    상기 제1전극 및 제2전극은 백금족 금속인 것을 특징으로 하는 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자.
  11. 제9항에 있어서,
    상기 백금족 금속은 1시간동안 400℃의 열을 가하여 분산된 나노 결정체로 생성되는 것을 특징으로 하는 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자.
  12. 제9항에 있어서,
    선택 식각 공정을 이용하여 상기 제2전극을 상기 제1전극과 수직으로 증착하는 것을 특징으로 하는 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자.
  13. 제9항에 있어서,
    상기 제2전극은 상기 제2절연막의 상부에 상기 제1전극과 수직하게 증착되는 것을 특징으로 하는 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자.
  14. 제9항에 있어서,
    상기 나노 결정체는 상기 제1절연막 또는 제2절연막간에 화학적 또는 열역학적인 성질을 이용하여 전자를 포획하는 것을 특징으로 하는 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자.
  15. 제9항에 있어서,
    상기 제2전극의 상부에 증착된 보호막을 더 포함하는 것을 특징으로 하는 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자.
  16. 제9항에 있어서,
    상기 제조된 논리 소자 또는 기억 소자가 미리 설정된 수만큼 수직으로 반복적으로 적층되는 것을 특징으로 하는 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자.
KR1020040115243A 2004-12-29 2004-12-29 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자또는 기억 소자 및 그 제조 방법 Expired - Fee Related KR100607222B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115243A KR100607222B1 (ko) 2004-12-29 2004-12-29 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자또는 기억 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115243A KR100607222B1 (ko) 2004-12-29 2004-12-29 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자또는 기억 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060075874A KR20060075874A (ko) 2006-07-04
KR100607222B1 true KR100607222B1 (ko) 2006-08-01

Family

ID=37168363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115243A Expired - Fee Related KR100607222B1 (ko) 2004-12-29 2004-12-29 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자또는 기억 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100607222B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851982B1 (ko) * 2007-02-23 2008-08-12 삼성전자주식회사 강유전체 나노도트를 포함하는 강유전체 정보저장매체 및그 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065024A (ja) 1996-08-13 1998-03-06 Toshiba Corp 不揮発性半導体記憶装置
US5969380A (en) 1996-06-07 1999-10-19 Micron Technology, Inc. Three dimensional ferroelectric memory
KR20000011748A (ko) * 1998-07-31 2000-02-25 포만 제프리 엘 나노입자로이루어진자기저장매체
US6670659B1 (en) 1997-08-15 2003-12-30 Thin Film Electronics Asa Ferroelectric data processing device
JP2004311969A (ja) 2003-03-17 2004-11-04 Sharp Corp ナノスケール抵抗クロスポイント型メモリアレイおよびデバイスを製造する方法
KR20050040534A (ko) * 2003-10-29 2005-05-03 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969380A (en) 1996-06-07 1999-10-19 Micron Technology, Inc. Three dimensional ferroelectric memory
JPH1065024A (ja) 1996-08-13 1998-03-06 Toshiba Corp 不揮発性半導体記憶装置
US6670659B1 (en) 1997-08-15 2003-12-30 Thin Film Electronics Asa Ferroelectric data processing device
KR20000011748A (ko) * 1998-07-31 2000-02-25 포만 제프리 엘 나노입자로이루어진자기저장매체
JP2004311969A (ja) 2003-03-17 2004-11-04 Sharp Corp ナノスケール抵抗クロスポイント型メモリアレイおよびデバイスを製造する方法
KR20050040534A (ko) * 2003-10-29 2005-05-03 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20060075874A (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
Kim et al. Phase engineering of 2D materials
TWI359498B (en) Vertical channel memory and manufacturing method t
Andreev et al. Looking beyond 0 and 1: principles and technology of multi‐valued logic devices
Lee Progress in non-volatile memory devices based on nanostructured materials and nanofabrication
CN1251962C (zh) 水平生长碳纳米管的方法和使用碳纳米管的场效应晶体管
TWI373846B (en) Memory cells, electronic systems, methods of forming memory cells, and methods of programming memory cells
CN101267002B (zh) 非易失性存储元件及其制造方法
KR100850905B1 (ko) 나노선­나노입자 이종결합의 비휘발성 메모리 전자소자 및그 제조방법
Hou et al. 2D atomic crystals: a promising solution for next‐generation data storage
JP2005217402A (ja) 自動位置合わせされた整流素子を用いるナノメートルスケールのメモリデバイスおよびその作成方法
JPH11238869A (ja) 半導体素子の量子点形成方法
JP6761840B2 (ja) セルの信頼性を向上させるための垂直集積型３次元フラッシュメモリおよびその製造方法
CN1249815C (zh) 信息存储装置及其制造方法
US7868401B2 (en) Multibit electro-mechanical memory device having at least one cantilever electrode and at least one gate line and manufacturing method thereof
JP2007036256A (ja) 金属酸化物ナノ粒子に基づく不揮発性抵抗メモリセル、その製造方法、およびそのメモリセル配置
KR100885193B1 (ko) 나노선­나노입자 이종결합의 비휘발성 메모리 전자소자 제조방법
WO2004041712A2 (en) Method of making a nanoscale electronic device
KR100607222B1 (ko) 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자또는 기억 소자 및 그 제조 방법
KR100550452B1 (ko) 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리소자 및 그 제조 방법
KR100657973B1 (ko) 기계적 메모리 소자 및 그 제조방법
CN100565885C (zh) 非易失性聚合物双稳态存储器件及其制造方法
KR100418182B1 (ko) 실리콘 단전자 기억 소자의 제작방법
Liu et al. The tunneling electroresistance effect in a van der Waals ferroelectric tunnel junction based on a graphene/In 2 Se 3/MoS 2/graphene heterostructure
JP6169023B2 (ja) 不揮発性メモリ
JP2009188406A (ja) 第１および第２の材料のラインの交互配列を有するフローティングゲートの形成方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20140624

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20150725

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20150725

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000