CN100565885C - 非易失性聚合物双稳态存储器件及其制造方法 - Google Patents

非易失性聚合物双稳态存储器件及其制造方法 Download PDF

Info

Publication number
CN100565885C
CN100565885C CN200580047811.6A CN200580047811A CN100565885C CN 100565885 C CN100565885 C CN 100565885C CN 200580047811 A CN200580047811 A CN 200580047811A CN 100565885 C CN100565885 C CN 100565885C
Authority
CN
China
Prior art keywords
electrode
bistable
complex
volatile
nanocrystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200580047811.6A
Other languages
English (en)
Other versions
CN101133494A (zh
Inventor
金太焕
金暎镐
金宰浩
郑载勋
尹荣培
林圣根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Industry University Cooperation Foundation IUCF HYU
Original Assignee
Samsung Electronics Co Ltd
Industry University Cooperation Foundation IUCF HYU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd, Industry University Cooperation Foundation IUCF HYU filed Critical Samsung Electronics Co Ltd
Publication of CN101133494A publication Critical patent/CN101133494A/zh
Application granted granted Critical
Publication of CN100565885C publication Critical patent/CN100565885C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0014RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0014RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/25Multistable switching devices, e.g. memristors based on bulk electronic defects, e.g. trapping of electrons
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及一种非易失性存储器件及其制造方法,该器件使用嵌入到没有源极和漏极区域的聚合物薄膜中的多层自组装Ni1-xFex纳米晶体阵列。根据本发明可以比现有方法更简单地制造纳米晶体。更具体地,可以控制纳米晶体的尺寸和密度,而不需要晶体的结块,因为具有一致分布的晶体被聚合物层包围。此外,本发明提供了非易失性双稳态存储器件,具有比现有的具有纳米浮栅的闪存存储器件更高效率和更低成本的化学的和电的稳定性。另外,在本发明的器件中,源极和漏极区不是必需的,这可以减少生产时间和成本。

Description

非易失性聚合物双稳态存储器件及其制造方法
技术领域
本发明涉及一种具有纳米级浮栅的非易失性聚合物双稳态存储器件及其制造方法,更具体地,涉及一种使用嵌入到聚合物薄膜中的多层自组装Ni1-xFex纳米晶体阵列的非易失性存储器件,因此其不要求源极和漏极区域,并呈现高效率和成本效率。
背景技术
近来,嵌入介质层的三维限定的纳米晶体被广泛地研究应用于具有纳米级浮栅的非易失性存储器件。一些研究涉及到嵌入SiO2层的Si纳米粒子的形成,其使用扫描验证(scanning prove)、电子束和X光方法(S.Huang,S.Banerjee,R.T.Tung,and S.Oda,J.Appl.Phys.94,7261(2003),S.J.Lee,Y.S.Shim,H.Y.Cho,D.Y.Kim,and K.L.Wang.Jpn.J.Appl.Phys.42,7180(2003),S.Huang,S.Banerjee,R.T.Tung,and S.Oda,J.Appl.Phys.93,576(2003))。
然而,关于使用简单技术的嵌入可替换电介质层的多层自组装纳米粒子阵列的研究还没有被报道。
近来,对使用新材料替换主要用作绝缘材料的SiO2层的需求变得很大,因为尽管无机材料有技术上和商业上的优点,但它们仍有例如复杂的制造工艺和高制造成本的缺点。
作为有机绝缘材料的聚酰亚胺被用于替换传统的无机绝缘材料。因为聚酰亚胺呈现出特有的热能、机械和电介质特性,其被广泛地用于包括集成电路的绝缘中间层和高密度互连封装的许多超精度电子工业。具体地,已知聚酰亚胺的电介质常数低于现有无机材料的电介质常数。
现有的闪存存储器件通常包括彼此位置分开的和位于硅衬底上的漏极区和源极区、形成于漏极区和源极区之间的沟道区中的薄膜隧道氧化层、在其上形成的由多晶硅构成的浮栅、浮栅电极上形成的电极间绝缘层、以及接收特定量电压的控制栅极。
但是,最近发现,在存储器件的制造中,在两个有机层之间放置超薄膜金属层会产生非常好的电气双稳态性,并且通过观察,对没有源极和漏极区域的双稳态存储器件进行研究。
但是,还没有公开制造双稳态存储器件中的简单形成纳米晶体层的方法,和控制由纳米晶体构成的层的密度、粒度和厚度的方法。
因此,需要发展技术,以形成有机绝缘层之间的双稳态络合物(complex),和简单控制制造非易失性双稳态存储器件中的形成金属层的纳米晶体粒子的大小或密度,该非易失性双稳态存储器件为下一代非易失性存储器件。
发明内容
为了解决上述的技术问题,本发明的一个方面提供了一种高效率和低成本的双稳态存储器件及其制造方法,其通过简单的沉积和热处理在聚合物内简单地形成Ni1-xFex纳米晶体,而不需要源极和漏极区域,这样效率提高,且制造成本降低。
本发明的双稳态存储器件通过提供合适的电压允许在低电阻(阻抗)状态和高电阻状态进行转换。本发明的双稳态存储器件具有位于双稳态络合物的一侧上的第一电极,和位于双稳态络合物的另一侧上的第二电极。在双稳态络合物内,放置有由导电材料或导电纳米离子氧化物组成的一个或多个特别层(distinguished layer)。同样,具有低导电性的聚合物材料被用作双稳态络合物中的绝缘材料。
本发明的双稳态存储器件包括半导体衬底、形成于半导体衬底上的绝缘层、形成于绝缘层上的第一电极、形成于第一电极上的由聚合物薄膜和该聚合物薄膜中的多层Ni1-xFex纳米晶体阵列构成的多层双稳态络合物、以及多层双稳态络合物上的第二电极,其通过聚合物薄膜与第一电极和Ni1-xFex纳米晶体电气绝缘地形成。由聚合物薄膜中的Ni1-xFex纳米晶体构成的双稳态络合物形成具有2个或多个层。
优选地,聚合物薄膜是聚酰亚胺薄膜。
对于电极,优选传统的材料,例如铝和铜,也可使用氧化铟锡(ITO)、氧化铟、其他合适的金属氧化物,以及诸如PEDOT和掺杂聚苯胺的导电聚合物。
此外,本发明的闪存存储器件的制造方法包括步骤:
在半导体衬底上形成绝缘层;
在绝缘层上形成第一电极;
在第一电极上,以多层形成由聚合物薄膜和该聚合物薄膜中的Ni1-xFex纳米晶体阵列构成的双稳态络合物;以及
在双稳态络合物上形成第二电极。
优选地,形成双稳态络合物的步骤包括:
a)将通过把包含绝缘聚合物的单体的酸性前体溶解于溶剂所获得的聚合物溶液旋涂到被涂覆的金属(第一电极),并从被涂覆的酸性前体上移除溶液;
b)在产生的聚合物层上涂覆Ni1-xFex
c)重复a)和b)步骤至少一次;以及
d)将通过把包含绝缘聚合物的单体的酸性前体溶解于溶剂所获得的聚合物溶液旋涂,并加热聚合物,以实现涂覆的酸性前体中的交连。
关于包含绝缘聚合物的单体的酸性前体,优选地,该酸性前体包含羧基。
在Ni1-xFex中,优选的x范围是0<x<0.5。
对于Ni1-xFex的涂敷方法,可使用任何合适的已知的涂覆金属的方法,例如沉积、溅射等。
对于本发明的溶剂,可从由N-甲基-2-吡咯烷酮(NMP)、水、N-二甲基乙酰胺和基于绝缘材料的前体类型的二甘醇二甲醚构成的组中选择一个或多个。
更优选地,形成双稳态络合物的步骤包括:
1)使用溶剂旋涂聚酰胺酸;
2)移除溶剂之后,在产生的聚酰亚胺层上涂覆1-30nm厚的Ni1-xFex层;
3)重复1)和2)步骤至少一次;
4)使用溶剂旋涂聚酰胺酸;
5)在300-400℃加热约1小时,以硬化步骤4)中旋涂的聚酰胺酸,以形成硬化的聚酰亚胺层;以及
其中,在双稳态络合物上形成第二电极的步骤包括:
6)在步骤5)中形成的硬化的聚酰亚胺层上形成第二电极。。
根据本发明,可以形成双稳态络合物,其中形成在聚酰亚胺薄膜中散布的高密度的多层Ni1-xFex纳米晶体阵列。另外,可以容易地控制器件的整体特性,因为可以通过改变Ni1-xFex的初始涂覆厚度、溶剂和前体的混合比例,以及硬化条件,来控制纳米晶体的大小和密度。因为在本发明的非易失性存储器件的制造中不需要形成源极和漏极区域,所以减小了整个器件的体积,并简化了制造过程。
由于根据本发明的双稳态存储器件的电压-电流特性呈现出如图1所示的电滞后(hysteresis)方式,所以可以进行写入和读取的操作。下面是根据本发明的非易失性存储器件的工作机制的说明。
图2是示出当电压未提供给器件时,非易失性双稳态存储器件的能带的示意图。
当在前向方向上提供电压(VTH)给本发明的非易失性存储器件以在其上“写入”时,Ni1-xFex层中的电子以与电场相反的方向隧穿到薄聚酰亚胺层中,导致Ni1-xFex层中的具有正电荷的空穴的累积,并使相邻于Ni1-xFex层的聚酰亚胺层中具有负电荷。由于聚酰亚胺层中的掺杂效应,可以减少整个电阻,以及使电流流畅,并然后“写入”(参考图3)。尽管移除了施加的电压,但可以以非易失方式在本发明的闪存存储器件上“写入”,因为聚酰亚胺层作用为Ni1-xFex层中和之间的绝缘层,并阻挡电荷的重组,其导致顺磁性状态(参考图4)。
当以后向方向提供擦写电压(Verase)给本发明的非易失性存储器件以执行“删除”时,Ni1-xFex层中累积的电子以与“写入”相反的方向隧穿到薄聚酰亚胺层中。这中和了整个Ni1-xFex层的极性,并且聚酰亚胺层的掺杂效应消失。此外,整体电阻显著增加,因此电流被严重抑止(参考图5)。在移除了施加的电压的情况下,其回到允许通过重隧穿“写入”的状态(参考图6)。
在读取本发明的非易失性存储器件的情况中,当两个电极都被提供电压为0到VTH的Vread时,流动电流的确认允许获得读取状态。电流在ON条件下流动,比在电压Vread时的OFF条件下流动更多。
附图说明
图1是示出对应于根据本发明的一个实施例制造的双稳态存储器件中的“写入”、“删除”和“读取”操作的电流-电压特性图。
图2是当电压未被提供给根据本发明的一个实施例制造的双稳态存储器件时,能带的示意图。
图3是当电压被提供给根据本发明的一个实施例制造的双稳态存储器件时,能带的示意图。
图4是当电压以前向方向被提供给根据本发明的一个实施例制造的双稳态存储器件时,能带的示意图。
图5是移除前向方向施加的电压之后,当电压以后向方向被提供给根据本发明的一个实施例制造的双稳态存储器件时,能带的示意图。
图6是再次移除前向方向施加的电压之后,当电压以后向方向被提供给根据本发明的一个实施例制造的双稳态存储器件时,能带的示意图。
图7是嵌入到形成于Si衬底上的聚酰亚胺薄膜中的Ni1-xFex纳米晶体的平面图的TEM(透射电子显微镜)显微图。
图8是嵌入到形成于Si衬底上的聚酰亚胺薄膜中的Ni1-xFex单层纳米晶体的电子衍射图形图像。
图9是嵌入到形成于Si衬底上的聚酰亚胺薄膜中的Ni1-xFex多层纳米晶体的截面TEM图像。
图10是使用嵌入到聚酰亚胺薄膜中的多层Ni1-xFex纳米晶体的非易失性双稳态存储器件的示意图。
具体实施方式
实施例
下面参考附图详细说明本发明的实施例。
示例1
具有1∶3的容积比的N-methyl-2-pyrrolidone(NMP)溶剂中前体,二苯基四羧酸二酐-对-亚苯基二胺(BPDA-PDA)(PI2610D,DuPont)型的聚酰胺酸,被旋涂到衬底上。在135℃加热30分钟来移除剩余的溶剂之后,通过溅射在产生的聚酰亚胺层上形成5nm的Ni0.8Fe0.2层。使用上述方法在其上再次旋涂聚酰胺酸,并放置于室温2个小时。通过在135℃加热产生的PI/Ni0.8Fe0.2/PI/Si层30分钟来移除剩余的溶剂,并且通过在10-3Pa下在400℃加热1个小时将聚酰胺酸硬化成聚酰亚胺。
使用JEM 2010JEOL透射电子显微镜可观察PI薄膜中的Ni0.8Fe0.2纳米晶体,如图7所示。根据图7,Ni1-xFex纳米晶体形成散布于聚酰亚胺薄层中,该薄层尺寸等于或小于4-6nm,并且表面密度约为2×1012cm-2
图8是选取的嵌入到聚酰亚胺薄膜中的Ni1-xFex纳米晶体的电子衍射图形图像。可以发现,纳米晶体具有面向中心的立方结构,并且由于粒子的小尺寸而发生扩散环。
示例2
具有1∶3的容积比的N-methyl-2-pyrrolidone(NMP)溶剂中的前体,二苯基四羧酸二酐-对-亚苯基二胺(BPDA-PDA)(PI2610D,DuPont)型的聚酰胺酸,被旋涂到硅衬底上。在135℃加热30分钟移除剩余的溶剂之后,通过溅射在产生的聚酰亚胺层上形成5nm的Ni0.8Fe0.2层。该过程重复3次,并使用上述方法在产生的层上再次旋涂聚酰胺酸,并放置于室温2个小时。通过在135℃加热产生的PI/Ni0.8Fe0.2/PI/Si层30分钟来移除剩余的溶剂,并且通过在10-3Pa下在400℃加热1个小时将聚酰胺酸硬化成聚酰亚胺。然后,使用JEM2010JEOL透射电子显微镜可观察到Si衬底上的PI薄膜中的Ni1-xFex纳米离子多层的截面TEM图像,如图9所示。根据图9,Ni1-xFex纳米晶体以具有一侧尺寸为4-6nm的形式存在。
示例3
在沉积SiO2的硅衬底上沉积Al电极之后,具有1∶3的容积比的N-methyl-2-pyrrolidone(NMP)溶剂中二苯基四羧酸二酐-对-亚苯基二胺(BPDA-PDA)(PI2610D,DuPont)型的前体聚酰胺酸,被旋涂到衬底上。在135℃加热30分钟移除剩余的溶剂之后,通过溅射在产生的聚酰亚胺层上形成5nm的Ni0.8Fe0.2层。该旋涂和溅射过程再重复2次,使用上述方法在层上再次旋涂聚酰胺酸,并放置于室温2个小时。通过在135℃加热产生的PI/Ni0.8Fe0.2/PI/Ni0.8Fe0.2/PINi0.8Fe0.2/PI/Al/SiO2/Si层30分钟来移除剩余的溶剂,并且通过在10-3Pa下在400℃加热1个小时将聚酰胺酸硬化成聚酰亚胺。具有Al/PI/Ni0.8Fe0.2/PI/Ni0.8Fe0.2/PI/Ni0.8Fe0.2/PI/Al/SiO2/Si结构的本发明的非易失性双稳态存储器件最终通过再次在层上沉积Al电极完成制造(参考图10)。
工业应用
根据本发明可以比现有方法更简单地制造纳米晶体。更具体地,可以控制纳米晶体的尺寸和密度,而不需要晶体的聚积块,因为具有一致分布的晶体被聚合物层包围。另外,在本发明的器件中,源极和漏极区不是必需的,这可以减少生产时间和成本。此外,本发明通过使用具有化学的和电的稳定性的纳米晶体,提供了高效率和低成本的非易失性双稳态存储器件,这在电子信息存储领域是非常有用的。

Claims (9)

1.一种非易失性双稳态器件,包括:
半导体衬底;
绝缘层,形成于半导体衬底上;
绝缘层上的第一电极;
形成于第一电极上的由聚合物薄膜和该聚合物薄膜中的Ni1-xFex纳米晶体构成的多层双稳态络合物;以及
多层双稳态络合物上的第二电极,其通过所述聚合物薄膜与所述第一电极和所述Ni1-xFex纳米晶体电气绝缘地形成。
2.如权利要求1所述的非易失性双稳态器件,其中聚合物薄膜是聚酰亚胺薄膜。
3.如权利要求1或2所述的非易失性双稳态器件,其中Ni1-xFex中的x范围是0<x<0.5。
4.一种非易失性双稳态器件的制造方法,包括步骤:
在半导体衬底上形成绝缘层;
在绝缘层上形成第一电极;
在第一电极上,以多层形成由聚合物薄膜和该聚合物薄膜中的Ni1-xFex纳米晶体构成的双稳态络合物;以及
在双稳态络合物上形成第二电极。
5.如权利要求4所述的非易失性双稳态器件的制造方法,其中形成双稳态络合物的步骤包括:
a)将通过把包含绝缘聚合物的单体的酸性前体溶解于溶剂所获得的聚合物溶液旋涂到第一电极,并从被涂覆的酸性前体上移除溶剂;
b)在产生的聚合物层上涂覆Ni1-xFex
c)重复a)和b)步骤至少一次;以及
d)旋涂通过把包含绝缘聚合物的单体的酸性前体溶解于溶剂所获得的聚合物溶液,并加热聚合物,以实现涂覆的酸性前体中的交连。
6.如权利要求4或5所述的非易失性双稳态器件的制造方法,其中聚合物薄膜是聚酰亚胺薄膜。
7.如权利要求4或5所述的非易失性双稳态器件的制造方法,其中包含绝缘聚合物的单体的酸性前体是包含羧基的酸性前体。
8.如权利要求4或5所述的非易失性双稳态器件的制造方法,其中Ni1-xFex的涂敷方法是溅射。
9.如权利要求4所述的非易失性双稳态器件的制造方法,
其中,形成双稳态络合物的步骤包括:
1)使用溶剂旋涂聚酰胺酸,并除去溶剂;
2)在产生的聚酰亚胺层上形成1-30nm厚的Ni1-xFex层;
3)重复步骤1)和2)至少一次;
4)使用溶剂旋涂聚酰胺酸;
5)在300-400℃加热约1小时,以硬化步骤4)中旋涂的聚酰胺酸,以形成硬化的聚酰亚胺层;以及
其中,在双稳态络合物上形成第二电极的步骤包括:
6)在步骤5)中形成的硬化的聚酰亚胺层上形成第二电极。
CN200580047811.6A 2005-02-04 2005-09-26 非易失性聚合物双稳态存储器件及其制造方法 Active CN100565885C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050010809 2005-02-04
KR1020050010809A KR100631965B1 (ko) 2005-02-04 2005-02-04 비휘발성 고분자 쌍안정성 기억소자

Publications (2)

Publication Number Publication Date
CN101133494A CN101133494A (zh) 2008-02-27
CN100565885C true CN100565885C (zh) 2009-12-02

Family

ID=36777420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580047811.6A Active CN100565885C (zh) 2005-02-04 2005-09-26 非易失性聚合物双稳态存储器件及其制造方法

Country Status (5)

Country Link
US (1) US20090001346A1 (zh)
JP (1) JP2008530779A (zh)
KR (1) KR100631965B1 (zh)
CN (1) CN100565885C (zh)
WO (1) WO2006083068A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093837A1 (en) * 2004-03-29 2005-10-06 Industry-University Cooperation Foundation Hanyang University Flash memory device utilizing nanocrystals embeded in polymer
US7615446B2 (en) 2005-10-13 2009-11-10 Samsung Electronics Co., Ltd. Charge trap flash memory device, fabrication method thereof, and write/read operation control method thereof
KR100796643B1 (ko) 2006-10-02 2008-01-22 삼성전자주식회사 폴리머 메모리 소자 및 그 형성 방법
KR100777419B1 (ko) * 2006-11-14 2007-11-20 한양대학교 산학협력단 유기 쌍안정성 기억 소자 및 그 제조 방법
KR100996191B1 (ko) 2007-04-25 2010-11-24 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조 방법
CN102227014A (zh) * 2011-03-28 2011-10-26 复旦大学 一种具有金属纳米晶电极的阻变存储器及其制备方法
US10319675B2 (en) * 2016-01-13 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor embedded with nanocrystals

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6950331B2 (en) * 2000-10-31 2005-09-27 The Regents Of The University Of California Organic bistable device and organic memory cells
US6768157B2 (en) * 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
WO2005093837A1 (en) * 2004-03-29 2005-10-06 Industry-University Cooperation Foundation Hanyang University Flash memory device utilizing nanocrystals embeded in polymer
US7615446B2 (en) * 2005-10-13 2009-11-10 Samsung Electronics Co., Ltd. Charge trap flash memory device, fabrication method thereof, and write/read operation control method thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Nonvolatile electricalbistability of organic/metal-nanocluster/organic system. Liping Ma,Seungmoon Pyo,et al.APPLIED PHYSICS LETTERS,Vol.82 No.9. 2003
Nonvolatile electricalbistability of organic/metal-nanocluster/organic system. Liping Ma,Seungmoon Pyo,et al.APPLIED PHYSICS LETTERS,Vol.82 No.9. 2003 *

Also Published As

Publication number Publication date
KR100631965B1 (ko) 2006-10-04
US20090001346A1 (en) 2009-01-01
KR20060089536A (ko) 2006-08-09
WO2006083068A1 (en) 2006-08-10
CN101133494A (zh) 2008-02-27
JP2008530779A (ja) 2008-08-07

Similar Documents

Publication Publication Date Title
Shan et al. Solution-processed resistive switching memory devices based on hybrid organic–inorganic materials and composites
Zhao et al. Reversible alternation between bipolar and unipolar resistive switching in Ag/MoS 2/Au structure for multilevel flexible memory
CN100565885C (zh) 非易失性聚合物双稳态存储器件及其制造方法
Shin et al. Multilevel resistive switching nonvolatile memory based on MoS2 nanosheet-embedded graphene oxide
CN1969386B (zh) 采用嵌入聚合物中的纳米晶体的闪存装置
Min et al. Voltage‐controlled nonvolatile molecular memory of an azobenzene monolayer through solution‐processed reduced graphene oxide contacts
JP2006186363A (ja) 不揮発性有機メモリ素子の製造方法およびこの不揮発性有機メモリ素子の製造方法により製造された不揮発性有機メモリ素子
Shim et al. Memory mechanisms of nonvolatile organic bistable devices based on colloidal CuInS2/ZnS core–shell quantum dot–Poly (N-vinylcarbazole) nanocomposites
Yun et al. Enhancement of memory margins for stable organic bistable devices based on graphene-oxide layers due to embedded CuInS2 quantum dots
KR20060070716A (ko) 유기 메모리 소자 및 제조 방법
US7592663B2 (en) Flash memory device utilizing nanocrystals embedded in polymer
JP2007036256A (ja) 金属酸化物ナノ粒子に基づく不揮発性抵抗メモリセル、その製造方法、およびそのメモリセル配置
KR101155108B1 (ko) 전하저장층 및 그의 형성 방법, 이를 이용한 비휘발성 메모리 장치 및 그의 제조 방법
Wu et al. Carrier transport in volatile memory device with SnO2 quantum dots embedded in a polyimide layer
Kim et al. Enhancements of the memory margin and the stability of an organic bistable device due to a graphene oxide: mica nanocomposite sandwiched between two polymer (9-vinylcarbazole) buffer layers
KR100660160B1 (ko) 터널링 절연층 상에 형성된 고분자 박막 내의 나노결정체를이용한 플로팅 게이트를 포함하는 플래쉬 기억소자
Kim et al. Effect of a PEDOT: PSS modified layer on the electrical characteristics of flexible memristive devices based on graphene oxide: polyvinylpyrrolidone nanocomposites
Shu et al. A flexible floating-gate based organic field-effect transistor non-volatile memory based on F8BT/PMMA integrated floating-gate/tunneling layer
KR100783188B1 (ko) 저분자로 형성한 터널링 층과 고분자 박막 내에 형성된나노 입자를 사용한 플로팅 게이트를 갖는 플래시 기억소자및 그 제조방법
KR100660161B1 (ko) 고분자 박막 내에 형성된 나노 결정체의 아연 산화물을이용한 플로팅 게이트를 갖는 플래쉬 기억소자 및 그 제조방법
JP2008277827A (ja) 不揮発性メモリ素子及びその製造方法
KR100744959B1 (ko) 유기 반도체 소자 및 그 제작 방법
KR100660159B1 (ko) 고분자 박막 내에 형성된 Ni1-xFex 나노결정체를이용한 플로팅 게이트 및 이를 이용한 플래쉬 기억소자
Sun et al. Influence of adsorption small molecules atrazine on nonvolatile resistive switching behavior in Co–Al layered double hydroxide films
CN113921711B (zh) 一种岛状低阻通路忆阻功能层材料、忆阻器及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant