KR100796643B1 - 폴리머 메모리 소자 및 그 형성 방법 - Google Patents

폴리머 메모리 소자 및 그 형성 방법 Download PDF

Info

Publication number
KR100796643B1
KR100796643B1 KR1020060097324A KR20060097324A KR100796643B1 KR 100796643 B1 KR100796643 B1 KR 100796643B1 KR 1020060097324 A KR1020060097324 A KR 1020060097324A KR 20060097324 A KR20060097324 A KR 20060097324A KR 100796643 B1 KR100796643 B1 KR 100796643B1
Authority
KR
South Korea
Prior art keywords
electrode
film
curable polymer
forming
polymer film
Prior art date
Application number
KR1020060097324A
Other languages
English (en)
Inventor
조병옥
야스에
이문숙
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060097324A priority Critical patent/KR100796643B1/ko
Priority to US11/905,510 priority patent/US8105697B2/en
Application granted granted Critical
Publication of KR100796643B1 publication Critical patent/KR100796643B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/211—Fullerenes, e.g. C60
    • H10K85/215—Fullerenes, e.g. C60 comprising substituents, e.g. PCBM
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12556—Organic component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y10T428/31681—Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31721—Of polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

폴리머 메모리 소자 및 그 형성 방법이 제공된다. 상기 폴리머 메모리 소자는 기판 상에 배치된 제1 전극, 상기 제1 전극을 덮는 제1 경화성 폴리머막, 상기 제1 경화성 폴리머막 상에 상기 제1 전극과 교차하는 제2 전극, 상기 제2 전극을 덮는 제2 경화성 폴리머막, 및 상기 제2 경화성 폴리머막 상에 상기 제2 전극과 교차하는 제3 전극을 포함하며, 상기 제1 경화성 폴리머막과 상기 제2 경화성 폴리머막은 각각 풀러린 또는 풀러린 유도체를 포함한다.
폴리머 메모리, 폴리아믹산, 폴리이미드

Description

폴리머 메모리 소자 및 그 형성 방법{POLYMER MEMORY DEVICE AND METHOD FOR FORMING THEREOF}
도 1은 본 발명의 일 실시예에 따른 폴리머 메모리 소자를 설명하기 위한 단면도이다.
도 2 내지 도 4는 본 발명의 다른 실시예들에 따른 폴리머 메모리 소자들을 설명하기 위한 단면도들이다.
도 5 내지 도 9는 본 발명의 일 실시예에 따른 폴리머 메모리 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 10 내지 도 15 본 발명의 다른 실시예들에 따른 폴리머 메모리 소자의 형성 방법들을 설명하기 위한 단면도들이다.
도 16a 내지 도 17b는 본 발명의 일 실시예에 따른 폴리머 메모리 소자의 동작 특성을 설명하기 위한 도면들이다.
본 발명은 메모리 소자에 관한 것으로, 더욱 상세하게는 폴리머 메모리 소자 및 그 형성 방법에 관한 것이다.
통상 반도체 메모리 소자는 실리콘과 같은 무기 재료들로 제조된다. 그러나 반도체 장치가 고집적화 되면서 상기 무기 재료를 사용할 경우 제조 공정이 점점 더 어려워질 뿐만 아니라 그 비용도 크게 증가하고 있다.
이러한 문제점들을 해결하기 위해 최근에 폴리머 메모리 소자가 제안되고 있다. 폴리머 메모리 소자는 상부 금속 전극과 하부 금속 전극 사이에 배치된 폴리머막을 포함한다. 상기 폴리머막은 상기 상부 및 하부 금속 전극들 간 전계에 의해 전기적 성질이 변하게 되는데, 이렇게 변화하는 전기적 성질을 이용한 다양한 메모리 소자들이 제안되고 있다.
상기 폴리머 메모리 소자는, 데이터 저장 요소로 사용되는 상기 폴리머막을 스핀 코팅 또는 프린팅과 같은 간단하면서도 비용이 저렴한 공정에 의해 형성할 수 있는 장점을 갖는다. 그러나 상기 폴리머 메모리 소자는 고집적화가 어렵다. 예컨대, 상기 폴리머 메모리 소자를 고집적화하기 위해서 폴리머막을 적층할 경우 상부 폴리머막을 형성할 때 사용하는 용매 등에 의해 하부 폴리머막이 용해되는 등 손상을 받을 수 있다.
본 발명이 이루고자 하는 기술적 과제는 고집적 폴리머 메모리 소자 및 그 형성 방법을 제공하는 것이다.
본 발명의 실시예들에 따른 폴리머 메모리 소자는: 기판 상에 배치된 제1 전극; 상기 제1 전극을 덮는 제1 경화성 폴리머막; 상기 제1 경화성 폴리머막 상에 상기 제1 전극과 교차하는 제2 전극; 상기 제2 전극을 덮는 제2 경화성 폴리머막; 및 상기 제2 경화성 폴리머막 상에 상기 제2 전극과 교차하는 제3 전극을 포함한다. 상기 제1 경화성 폴리머막과 상기 제2 경화성 폴리머막은 각각 풀러린 또는 풀러린 유도체를 포함한다.
상기 제1 경화성 폴리머막과 상기 제2 경화성 폴리머막은 각각 폴리이미드막을 포함할 수 있다. 상기 폴리이미드막은 BPDA-PPD(4,4'-biphthalic dianhydride p-phenylene diamine) 폴리이미드막을 포함할 수 있다. 상기 풀러린 유도체는 PCBM([6,6]-phenyl C61 butyric acid methyl ester)을 포함할 수 있다. 상기 플러린 또는 플러린 유도체를 포함하는 상기 제1 경화성 폴리머막 및 상기 제2 경화성 폴리머막의 저항은 제공되는 전압에 따라 변화될 수 있다.
본 발명의 실시예들에 따른 폴리머 메모리 소자는: 기판 상에 배치된 제1 전극; 상기 제1 전극을 덮는 제1 경화성 폴리머막; 상기 제1 경화성 폴리머막 상에 상기 제1 전극과 교차하는 제2 전극; 상기 제2 전극을 덮는 절연막; 상기 절연막 상에 상기 제2 전극과 교차하는 제3 전극; 상기 제3 전극을 덮는 제2 경화성 폴리머막; 및 상기 제2 경화성 폴리머막 상에 상기 제3 전극과 교차하는 제4 전극을 포함한다. 상기 제1 경화성 폴리머막과 상기 제2 경화성 폴리머막은 각각 풀러린 또는 풀러린 유도체를 포함한다.
상기 절연막은 제3 경화성 폴리머막을 포함할 수 있다. 상기 절연막은 상기 풀러린 또는 상기 풀러린 유도체를 포함하지 않는 제3 경화성 폴리머막을 포함할 수 있다. 상기 절연막은 무기물 절연막을 포함할 수 있다. 상기 제1 경화성 폴리머막, 상기 제2 경화성 폴리머막, 및 상기 제3 경화성 폴리머막은 각각 폴리이미드막을 포함할 수 있다. 상기 폴리이미드막은 BPDA-PPD(4,4'-biphthalic dianhydride p-phenylene diamine) 폴리이미드막을 포함할 수 있다. 상기 풀러린 유도체는 PCBM([6,6]-phenyl C61 butyric acid methyl ester)을 포함할 수 있다.
본 발명의 실시예들에 따른 폴리머 메모리 소자의 형성 방법은: 기판 상에 제1 전극을 형성하는 단계; 상기 제1 전극을 덮는 제1 경화성 폴리머막을 형성하는 단계; 상기 제1 경화성 폴리머막 상에 상기 제1 전극과 교차하는 제2 전극을 형성하는 단계; 상기 제2 전극을 덮는 제2 경화성 폴리머막을 형성하는 단계; 및 상기 제2 경화성 폴리머막 상에 상기 제2 전극과 교차하는 제3 전극을 형성하는 단계를 포함한다. 상기 제1 경화성 폴리머막과 상기 제2 경화성 폴리머막은 각각 풀러린 또는 풀러린 유도체를 포함한다.
상기 제1 경화성 폴리머막을 형성하는 단계는, 상기 제1 전극을 덮고 상기 풀러린 또는 상기 풀러린 유도체를 포함하는 제1 폴리아믹산막을 형성하는 단계, 및 상기 제1 폴리아믹산막을 경화 처리하여 제1 폴리이미드막을 형성하는 단계를 포함할 수 있다. 상기 제2 경화성 폴리머막을 형성하는 단계는, 상기 제2 전극을 덮고 상기 풀러린 또는 상기 풀러린 유도체를 포함하는 제2 폴리아믹산막을 형성하는 단계, 및 상기 제2 폴리아믹산막을 경화 처리하여 제2 폴리이미드막을 형성하는 단계를 포함할 수 있다. 상기 제1 및 제2 폴리아믹산막은 BPDA-PPD(4,4'-biphthalic dianhydride p-phenylene diamine) 폴리아믹산막을 포함할 수 있다. 상기 경화 처리는 가열 처리, 광자 처리, 자외선 처리, 전자빔 처리, 또는 이온빔 처리를 포함할 수 있다. 상기 풀러린 유도체는 PCBM([6,6]-phenyl C61 butyric acid methyl ester)을 포함할 수 있다.
본 발명의 실시예들에 따른 폴리머 메모리 소자의 형성 방법은: 기판 상에 제1 전극을 형성하는 단계; 상기 제1 전극을 덮는 제1 경화성 폴리머막을 형성하는 단계; 상기 제1 경화성 폴리머막 상에 상기 제1 전극과 교차하는 제2 전극을 형성하는 단계; 상기 제2 전극을 덮는 절연막을 형성하는 단계; 상기 절연막 상에 상기 제2 전극과 교차하는 제3 전극을 형성하는 단계; 상기 제3 전극을 덮는 제2 경화성 폴리머막을 형성하는 단계; 및 상기 제2 경화성 폴리머막 상에 상기 제3 전극과 교차하는 제4 전극을 형성하는 단계를 포함한다. 상기 제1 경화성 폴리머막과 상기 제2 경화성 폴리머막은 각각 풀러린 또는 풀러린 유도체를 포함한다.
상기 절연막을 형성하는 단계는 상기 풀러린 또는 상기 풀러린 유도체를 포함하지 않는 제3 경화성 폴리머막을 형성하는 단계를 포함할 수 있다. 상기 절연막을 형성하는 단계는 무기물 절연막을 형성하는 단계를 포함할 수 있다. 상기 제1 경화성 폴리머막을 형성하는 단계는, 상기 제1 전극을 덮고 상기 풀러린 또는 상기 풀러린 유도체를 포함하는 제1 폴리아믹산막을 형성하는 단계, 및 상기 제1 폴리아믹산막을 경화 처리하여 제1 폴리이미드막을 형성하는 단계를 포함할 수 있다. 상기 제3 경화성 폴리머막을 형성하는 단계는, 상기 제2 전극을 덮고 상기 풀러린 또는 상기 풀러린 유도체를 포함하는 제3 폴리아믹산막을 형성하는 단계, 및 상기 제3 폴리아믹산막을 경화 처리하여 제3 폴리이미드막을 형성하는 단계를 포함한다. 상기 제2 경화성 폴리머막을 형성하는 단계는, 상기 제3 전극을 덮고 상기 풀러린 또는 상기 풀러린 유도체를 포함하는 제2 폴리아믹산막을 형성하는 단계, 및 상기 제2 폴리아믹산막을 경화 처리하여 제2 폴리이미드막을 형성하는 단계를 포함할 수 있다. 상기 제1 및 제2 폴리아믹산막은 BPDA-PPD(4,4'-biphthalic dianhydride p-phenylene diamine) 폴리아믹산막을 포함할 수 있다. 상기 경화 처리는 가열 처리, 광자 처리, 자외선 처리, 전자빔 처리, 또는 이온빔 처리를 포함할 수 있다. 상기 풀러린 유도체는 PCBM([6,6]-phenyl C61 butyric acid methyl ester)을 포함할 수 있다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 다양한 요소들을 기술하기 위해서 사용되었지만, 상기 요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이러한 용어들은 단지 상기 요소들을 서로 구별시키기 위해서 사용되었을 뿐이다. 또, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 막이 개재될 수도 있다는 것을 의미한다. 도면들에서, 막 또는 영역들의 두께 등은 명확성을 기하기 위하여 과장되게 표현될 수 있다.
(폴리머 메모리 소자의 구조)
도 1은 본 발명의 일 실시예에 따른 폴리머 메모리 소자를 설명하기 위한 단면도이다.
기판(1) 상에 제1 전극(11)과 제1 전극(11)을 덮는 제1 경화성 폴리머막(15)이 배치된다. 제1 경화성 폴리머막(15) 상에 제1 전극(11)과 교차하는 제2 전극(21)과 제2 전극(21)을 덮는 제2 경화성 폴리머막(25)이 배치된다. 제2 경화성 폴리머막(25) 상에 제2 전극(21)과 교차하는 제3 전극(31)이 배치된다.
제1 내지 제3 전극들(11,21,31)은 금속물질, 예컨대 알루미늄을 포함할 수 있다. 전극들(11,21,31)은 다양한 형태로 배치될 수 있다. 예컨대, 인접하는 상하부 전극은 서로 직교하거나, 45도 기울어져 교차되도록 배치될 수도 있다.
제1 및 제2 경화성 폴리머막들(15)은 풀러린 또는 풀러린 유도체를 포함하는 열경화성 수지, 광경화성 수지, 자외선 경화성 수지, 전자빔 경화성 수지, 또는 이온빔 경화성 수지를 포함할 수 있다. 예컨대, 경화성 폴리머막들(15,25)은 각각 폴리이미드막을 포함할 수 있다. 상기 폴리이미드막은 예컨대, BPDA-PPD(4,4'-biphthalic dianhydride p-phenylene diamine) 폴리이미드막을 포함할 수 있다. 상기 풀러린 유도체(fullerene derivatives)는 예컨대, PCBM([6,6]-phenyl C61 butyric acid methyl ester)을 포함할 수 있다.
제1 경화성 폴리머막(15)은 제1 전극(11)과 제2 전극(21) 사이에 제1 데이터 저장 영역(17)을 포함하고, 제2 경화성 폴리머막(25)은 제2 전극(21)과 제3 전극(31) 사이에 제2 데이터 저장 영역(27)을 포함한다. 전극들(11,21,31) 각각에 접지 전압 또는 바이어스 전압이 제공되면, 데이터 저장 영역들(17,27)의 저항이 변경되어 프로그래밍 동작이 수행될 수도 있고, 데이터 저장 영역들(17,27)에 저장된 데이터에 대한 독출 동작이 수행될 수도 있다. 이하에서 도면을 참조하여 구체 적으로 설명한다.
도 16a 내지 도 17b는 본 발명의 일 실시예에 따른 폴리머 메모리 소자의 동작 특성을 설명하기 위한 도면들이다. 도 16a 및 도 16b는 제1 데이터 저장 영역(17)에 관련된 것이고, 도 17a 및 도 17b는 제2 데이터 저장 영역(27)에 관련된 것이다. 제1 내지 제3 전극들(11,21,31)에 접지 전압 또는 바이어스 전압이 제공될 수 있다. 예컨대, 제1 전극(11)과 제3 전극(31)에는 접지 전압이 제공되고, 제2 전극(21)에는 바이어스 전압이 제공될 수 있다. 또는 제1 전극(11)과 제3 전극(31)에 바이어스 전압이 제공되고, 제2 전극(21)에 접지 전압이 제공될 수 있다. 이외에도, 전극들(11,21,31)에 제공되는 전압들의 조합은 다양하게 이루어질 수 있다.
먼저, 도 1 및 도 16a를 참조하면, 제1 전극(11)에 접지 전압이 제공되고, 제2 전극(21)에 바이어스 전압이 제공된다. 도 16a에서 가로축은 제공되는 바이어스 전압의 세기를 나타내고, 세로축은 제1 데이터 저장 영역(17)을 흐르는 전류의 세기를 나타낸다. 먼저, 바이어스 전압을 0V에서 네가티브 방향으로 증가시키면 전류는 경로 ①을 따라 증가하다가 바이어스 전압이 -3V 정도에서 전류가 급격히 증가하면서 제1 데이터 저장 영역(17)이 오프 상태(off state)에서 온 상태(on state)로 스위칭(switching)된다. 전원을 끊은 후 다시 바이어스 전압을 0V에서 네가티브 방향으로 증가시키면 전류는 경로 ②를 따라 증가한다. 다시 전원을 끊은 후 바이어스 전압을 0V에서 포지티브 방향으로 증가시키면 전류는 경로 ③을 따라 증가하다가 4~5V 이후부터 전류가 경로 ④를 따라 점점 감소하면서 제1 데이터 저장 영역(17)이 온 상태(on state)에서 오프 상태(off state)로 스위칭(switching)된다. 다시 전원을 끊은 후 바이어스 전압을 0V에서 포지티브 방향으로 증가시키면 전류는 경로 ⑤를 따라 증가하게 된다. 상술한 바와 같이 제1 데이터 저장 영역(17)은 제공되는 바이어스 전압에 의해 그 저항의 크기가 변경되어 오프 상태에서 온 상태로, 온 상태에서 오프 상태로 스위칭된다. 이러한 동작 특성은 폴리머 메모리 소자가 비휘발성 메모리 소자로 사용될 수 있다는 것을 보여준다. 또, 도 16b를 참조하면, 제1 데이터 영역(17)을 스위칭하는 과정을 반복적으로 수행하더라도 동작 특성이 일정하게 유지됨을 알 수 있다.
다음, 도 1 및 도 17a를 참조하면, 제2 전극(21)에 접지 전압이 제공되고, 제3 전극(31)에 바이어스 전압이 제공된다. 도 17a에서 가로축은 제공되는 바이어스 전압의 세기를 나타내고, 세로축은 제2 데이터 저장 영역(27)을 흐르는 전류의 세기를 나타낸다. 먼저, 바이어스 전압을 0V에서 네가티브 방향으로 증가시키면 전류는 경로 ①을 따라 증가하다가 바이어스 접압이 -3V 정도에서 이 급격히 증가하면서 제2 데이터 저장 영역(27)이 오프 상태(off state)에서 온 상태(on state)로 스위칭(switching)된다. 전원을 끊은 후 다시 바이어스 전압을 0V에서 네가티브 방향으로 증가시키면 전류는 경로 ②를 따라 증가한다. 다시 전원을 끊은 후 바이어스 전압을 0V에서 포지티브 방향으로 증가시키면 전류는 경로 ③을 따라 증가하다가 4~5V 이후부터 전류가 경로 ④를 따라 점점 감소하면서 제2 데이터 저장 영역(27)이 온 상태(on state)에서 오프 상태(off state)로 스위칭(switching)된다. 다시 전원을 끊은 후 바이어스 전압을 0V에서 포지티브 방향으로 증가시키면 전류는 경로 ⑤를 따라 증가하게 된다. 즉, 제2 데이터 저장 영역(27)도 제1 데이터 저장 영역(17)과 동일한 동작 특성을 나타낸다. 또, 도 17b를 참조하면, 제2 데이터 영역(27)을 스위칭하는 과정을 반복적으로 수행하더라도 동작 특성이 일정하게 유지됨을 알 수 있다. 이는 경화성 폴리머막들이 적층되어 배치되더라도 안정적인 데이터 저장 영역을 포함할 수 있다는 것을 나타낸다.
도 2 내지 도 4는 본 발명의 다른 실시예들에 따른 폴리머 메모리 소자들을 설명하기 위한 단면도들이다. 본 실시예들에서는 전술한 실시예와 중복되는 부분의 설명은 생략한다.
먼저, 도 2를 참조하면, 제2 경화성 폴리머막(25) 상에 제3 전극(31)을 덮는 제3 경화성 폴리머막(35)이 배치되고, 제3 경화성 폴리머막(35) 상에 제3 전극(31)과 교차하는 제4 전극(41)이 배치된다.
제3 경화성 폴리머막(35)은 풀러린 또는 풀러린 유도체를 포함하는 열경화성 수지, 광경화성 수지, 자외선 경화성 수지, 전자빔 경화성 수지, 또는 이온빔 경화성 수지를 포함할 수 있다. 예컨대, 경화성 폴리머막들(15,25,35)은 각각 폴리이미드막을 포함할 수 있다. 상기 폴리이미드막은 예컨대, BPDA-PPD(4,4'-biphthalic dianhydride p-phenylene diamine) 폴리이미드막을 포함할 수 있다. 상기 풀러린 유도체는 예컨대, PCBM([6,6]-phenyl C61 butyric acid methyl ester)을 포함할 수 있다.
제3 경화성 폴리머막(35)은 제3 전극(31)과 제4 전극(41) 사이에 제3 데이터 저장 영역(37)을 포함한다. 이에 의해, 폴리머 메모리 소자는 3개의 데이터 저장 영역들을 포함하기 때문에 그 집적도가 더욱 향상될 수 있다.
도 3을 참조하면, 제2 경화성 폴리머막(24)은 풀러린 또는 풀러린 유도체를 포함하지 않는다. 이에 의해, 제2 경화성 폴리머막(24)은 데이터 저장 영역을 포함하지 못하고, 제2 전극(21)과 제3 전극(31)을 서로 절연시키는 절연막으로 기능한다. 전술한 실시예보다 데이터 저장 영역은 하나가 감소하지만 제1 데이터 저장 영역(17)과 제3 데이터 저장 영역(37)이 더욱 안정적으로 동작할 수 있다.
도 4를 참조하면, 전술한 실시예의 제2 경화성 폴리머막(24) 대신에 무기물 절연막(26)이 배치된다. 상기 무기물 절연막은 실리콘산화막(SiO2), 실리콘산화질화막(SiON), 실리콘질화막(SiN), 또는 알루미늄산화막(Al2O3)을 포함할 수 있다. 본 실시예에서도 데이터 저장 영역은 하나가 감소하지만 제1 데이터 저장 영역(17)과 제3 데이터 저장 영역(37)이 더욱 안정적으로 동작할 수 있다.
상술한 본 발명의 실시예들에 따르면, 폴리머 메모리 소자는 수직 방향으로 배치되고, 안정적인 동작 특성을 갖는 둘 이상의 데이터 저장 영역을 포함할 수 있다. 따라서, 고집적 폴리머 메모리 소자가 구현될 수 있다.
(폴리머 메모리 소자의 형성 방법)
도 5 내지 도 9는 본 발명의 일 실시예에 따른 폴리머 메모리 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 5를 참조하면, 기판(1) 상에 제1 전극(11)이 형성된다. 제1 전극(11)은 금속물질, 예컨대 알루미늄으로 형성될 수 있다. 기판(1) 상에 제1 전극(11)을 덮 는 제1 전구체 폴리머막(13)이 형성된다. 예컨대, 제1 전구체 폴리머막(13)은 풀러린 또는 풀러린 유도체를 포함하는 폴리아믹산(polyamic acid)으로 형성될 수 있다. 상기 풀러린 유도체는 PCBM([6,6]-phenyl C61 butyric acid methyl ester)을 포함할 수 있고, 상기 폴리아믹산은 BPDA-PPD(4,4'-biphthalic dianhydride p-phenylene diamine) 폴리아믹산을 포함할 수 있다.
도 6을 참조하면, 제1 전구체 폴리머막(13)을 경화 처리하여 제1 경화성 폴리머막(15)이 형성된다. 예컨대, 상기 경화 처리는 가열 처리, 광자 처리, 자외선 처리, 전자빔 처리, 또는 이온빔 처리를 포함할 수 있다. 예컨대, 폴리아믹산이 상기 경화 처리에 의해 폴리이미드의 경화성 수지로 변경될 수 있다. 하기 반응식 1은 BPDA-PPD 폴리아믹산이 상기 가열 처리에 의해 물 분자들이 제거되고 BPDA-PPD 폴리이미드로 변경되는 것을 보여준다.
Figure 112006072314142-pat00001
도 7 및 도 8을 참조하면, 제1 경화성 폴리머막(15) 상에 제2 전극(21)이 형성된다. 제2 전극(21)은 금속물질, 예컨대 알루미늄으로 형성될 수 있다. 제1 경화성 폴리머막(15) 상에 제2 전극(21)을 덮는 제2 전구체 폴리머막(23)이 형성된다. 예컨대, 제2 전구체 폴리머막(23)은 풀러린 또는 풀러린 유도체를 포함하는 폴리아믹산(polyamic acid)으로 형성될 수 있다. 제2 전구체 폴리머막(23)을 경화 처리하여 제2 경화성 폴리머막(25)이 형성된다. 제2 전구체 폴리머막(23)의 하부막은 경화성 폴리머막(15)이기 때문에, 상기 폴리아믹산으로 제2 전구체 폴리머막(23)이 형성될 때, 그 하부막은 손상되지 않는다. 즉, 제2 경화성 폴리머막(25)을 형성하기 위해 제1 경화성 폴리머막(15) 상에 별도의 보호막을 형성할 필요가 없다. 따라서, 간단한 제조 공정으로 적층 구조의 폴리머 메모리 소자가 형성될 수 있다.
도 9를 참조하면, 제2 경화성 폴리머막(25) 상에 제3 전극(31)이 형성된다. 제3 전극(31)은 금속물질, 예컨대 알루미늄으로 형성될 수 있다.
도 10 내지 도 15는 본 발명의 다른 실시예들에 따른 폴리머 메모리 소자의 형성 방법들을 설명하기 위한 단면도들이다. 본 실시예들에서는 전술한 실시예와 중복되는 부분의 설명은 생략한다.
도 10을 참조하면, 제2 경화성 폴리머막(25) 상에 제3 전극(31)을 덮는 제3 경화성 폴리머막(35)이 형성되고, 제3 경화성 폴리머막(35) 상에 제3 전극(31)과 교차하는 제4 전극(41)이 형성된다.
제3 경화성 폴리머막(35)은 전술한 실시예에서 제1 및 제2 경화성 폴리머막(15,25)을 형성하는 방법과 동일한 방법으로 형성될 수 있다. 제4 전극(41)은 금속물질, 예컨대 알루미늄으로 형성될 수 있다.
본 실시예에서도 제2 경화성 폴리머막(25) 상에 제3 경화성 폴리머막(35)이 안정적으로 형성될 수 있다. 따라서, 더욱 고집적화된 폴리머 메모리 소자가 형성될 수 있다.
도 11 내지 도 13를 참조하면, 제1 경화성 폴리머막(15) 상에 제2 전극(21)을 덮는 제2 전구체 폴리머막(22)이 형성된다. 본 실시예에서는 전술한 실시예와 달리, 제2 전구체 폴리머막(22)은 풀러린 또는 풀러린 유도체를 포함하지 않는다.
상기 제2 전구체 폴리머막(22)을 경화 처리하여 제2 경화성 폴리머막(24)이 형성된다. 본 실시예에서는 제2 경화성 폴리머막(24)이 풀러린 또는 풀러린 유도체를 포함하지 않기 때문에 데이터 저장 영역을 포함할 수 없다. 즉, 제2 경화성 폴리머막(24)은 제2 전극(21)과 제3 전극(31)을 서로 절연시키는 절연막으로 기능한다. 이에 의해, 더욱 안정적으로 동작을 수행할 수 있는 폴리머 메모리 소자가 형성될 수 있다.
도 14 및 도 15을 참조하면, 전술한 실시예와 달리 제1 경화성 폴리머막(25) 상에 제2 전극(21)을 덮는 무기물 절연막(26)이 형성된다. 무기물 절연막(26) 상에 제3 전극(31)과 제3 전극(31)을 덮는 제3 경화성 폴리머막(35)이 형성된다. 무기물 절연막(26)은 제2 전극(21)과 제3 전극(31)을 서로 절연시키며, 예컨대, 실리콘산화막(SiO2), 실리콘산화질화막(SiON), 실리콘질화막(SiN), 또는 알루미늄산화막(Al2O3)으로 형성될 수 있다. 이에 의해, 더욱 안정적으로 동작을 수행할 수 있는 폴리머 메모리 소자가 형성될 수 있다.
이제까지 본 발명에 대한 구체적인 실시예들을 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이 다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
본 발명의 실시예들에 따르면, 경화성 폴리머막들이 적층됨으로써 수직 방향으로 둘 이상의 데이터 저장 영역들이 배치될 수 있다. 이에 의해 고집적 폴리머 메모리 소자가 구현될 수 있다.

Claims (23)

  1. 기판 상에 배치된 제1 전극;
    상기 제1 전극을 덮는 제1 경화성 폴리머막;
    상기 제1 경화성 폴리머막 상에 상기 제1 전극과 교차하는 제2 전극;
    상기 제2 전극을 덮는 제2 경화성 폴리머막; 및
    상기 제2 경화성 폴리머막 상에 상기 제2 전극과 교차하는 제3 전극을 포함하며,
    상기 제1 경화성 폴리머막과 상기 제2 경화성 폴리머막은 각각 풀러린 또는 풀러린 유도체를 포함하는 폴리머 메모리 소자.
  2. 제 1 항에 있어서,
    상기 제1 경화성 폴리머막과 상기 제2 경화성 폴리머막은 각각 폴리이미드막을 포함하는 폴리머 메모리 소자.
  3. 제 2 항에 있어서,
    상기 폴리이미드막은 BPDA-PPD(4,4'-biphthalic dianhydride p-phenylene diamine) 폴리이미드막을 포함하는 폴리머 메모리 소자.
  4. 제 1 항에 있어서,
    상기 풀러린 유도체는 PCBM([6,6]-phenyl C61 butyric acid methyl ester)을 포함하는 폴리머 메모리 소자.
  5. 기판 상에 배치된 제1 전극;
    상기 제1 전극을 덮는 제1 경화성 폴리머막;
    상기 제1 경화성 폴리머막 상에 상기 제1 전극과 교차하는 제2 전극;
    상기 제2 전극을 덮는 절연막;
    상기 절연막 상에 상기 제2 전극과 교차하는 제3 전극;
    상기 제3 전극을 덮는 제2 경화성 폴리머막; 및
    상기 제2 경화성 폴리머막 상에 상기 제3 전극과 교차하는 제4 전극을 포함하며,
    상기 제1 경화성 폴리머막과 상기 제2 경화성 폴리머막은 각각 풀러린 또는 풀러린 유도체를 포함하는 폴리머 메모리 소자.
  6. 제 5 항에 있어서,
    상기 절연막은 상기 풀러린 또는 상기 풀러린 유도체를 포함하지 않는 제3 경화성 폴리머막을 포함하는 폴리머 메모리 소자.
  7. 제 5 항에 있어서,
    상기 절연막은 무기물 절연막을 포함하는 폴리머 메모리 소자.
  8. 제 7 항에 있어서,
    상기 제1 경화성 폴리머막, 상기 제2 경화성 폴리머막, 및 상기 제3 경화성 폴리머막은 각각 폴리이미드막을 포함하는 폴리머 메모리 소자.
  9. 제 8 항에 있어서,
    상기 폴리이미드막은 BPDA-PPD(4,4'-biphthalic dianhydride p-phenylene diamine) 폴리이미드막을 포함하는 폴리머 메모리 소자.
  10. 제 5 항 또는 제 7 항에 있어서,
    상기 풀러린 유도체는 PCBM([6,6]-phenyl C61 butyric acid methyl ester)을 포함하는 폴리머 메모리 소자.
  11. 기판 상에 제1 전극을 형성하는 단계;
    상기 제1 전극을 덮는 제1 경화성 폴리머막을 형성하는 단계;
    상기 제1 경화성 폴리머막 상에 상기 제1 전극과 교차하는 제2 전극을 형성하는 단계;
    상기 제2 전극을 덮는 제2 경화성 폴리머막을 형성하는 단계; 및
    상기 제2 경화성 폴리머막 상에 상기 제2 전극과 교차하는 제3 전극을 형성하는 단계를 포함하며,
    상기 제1 경화성 폴리머막과 상기 제2 경화성 폴리머막은 각각 풀러린 또는 풀러린 유도체를 포함하는 폴리머 메모리 소자의 형성 방법.
  12. 제 11 항에 있어서,
    상기 제1 경화성 폴리머막을 형성하는 단계는:
    상기 제1 전극을 덮고, 상기 풀러린 또는 상기 풀러린 유도체를 포함하는 제1 폴리아믹산막을 형성하는 단계; 및
    상기 제1 폴리아믹산막을 경화 처리하여 제1 폴리이미드막을 형성하는 단계를 포함하며,
    상기 제2 경화성 폴리머막을 형성하는 단계는:
    상기 제2 전극을 덮고, 상기 풀러린 또는 상기 풀러린 유도체를 포함하는 제2 폴리아믹산막을 형성하는 단계; 및
    상기 제2 폴리아믹산막을 경화 처리하여 제2 폴리이미드막을 형성하는 단계를 포함하는 폴리머 메모리 소자의 형성 방법.
  13. 제 12 항에 있어서,
    상기 제1 및 제2 폴리아믹산막은 BPDA-PPD(4,4'-biphthalic dianhydride p-phenylene diamine) 폴리아믹산막을 포함하는 폴리머 메모리 소자의 형성 방법.
  14. 제 12 항에 있어서,
    상기 경화 처리는 가열 처리, 광자 처리, 자외선 처리, 전자빔 처리, 또는 이온빔 처리를 포함하는 폴리머 메모리 소자의 형성 방법.
  15. 제 11 항에 있어서,
    상기 풀러린 유도체는 PCBM([6,6]-phenyl C61 butyric acid methyl ester)을 포함하는 폴리머 메모리 소자의 형성 방법.
  16. 기판 상에 제1 전극을 형성하는 단계;
    상기 제1 전극을 덮는 제1 경화성 폴리머막을 형성하는 단계;
    상기 제1 경화성 폴리머막 상에 상기 제1 전극과 교차하는 제2 전극을 형성하는 단계;
    상기 제2 전극을 덮는 절연막을 형성하는 단계;
    상기 절연막 상에 상기 제2 전극과 교차하는 제3 전극을 형성하는 단계;
    상기 제3 전극을 덮는 제2 경화성 폴리머막을 형성하는 단계; 및
    상기 제2 경화성 폴리머막 상에 상기 제3 전극과 교차하는 제4 전극을 형성하는 단계를 포함하며,
    상기 제1 경화성 폴리머막과 상기 제2 경화성 폴리머막은 각각 풀러린 또는 풀러린 유도체를 포함하는 폴리머 메모리 소자의 형성 방법.
  17. 제 16 항에 있어서,
    상기 절연막을 형성하는 단계는 상기 풀러린 또는 상기 풀러린 유도체를 포함하지 않는 제3 경화성 폴리머막을 형성하는 단계를 포함하는 폴리머 메모리 소자의 형성 방법.
  18. 제 16 항에 있어서,
    상기 절연막을 형성하는 단계는 무기물 절연막을 형성하는 단계를 포함하는 폴리머 메모리 소자의 형성 방법.
  19. 제 17 항에 있어서,
    상기 제1 경화성 폴리머막을 형성하는 단계는:
    상기 제1 전극을 덮고, 상기 풀러린 또는 상기 풀러린 유도체를 포함하는 제1 폴리아믹산막을 형성하는 단계; 및
    상기 제1 폴리아믹산막을 경화 처리하여 제1 폴리이미드막을 형성하는 단계를 포함하고,
    상기 제3 경화성 폴리머막을 형성하는 단계는:
    상기 제2 전극을 덮고, 상기 풀러린 또는 상기 풀러린 유도체를 포함하지 않는 제3 폴리아믹산막을 형성하는 단계; 및
    상기 제3 폴리아믹산막을 경화 처리하여 제3 폴리이미드막을 형성하는 단계를 포함하며,
    상기 제2 경화성 폴리머막을 형성하는 단계는:
    상기 제3 전극을 덮고, 상기 풀러린 또는 상기 풀러린 유도체를 포함하는 제2 폴리아믹산막을 형성하는 단계; 및
    상기 제2 폴리아믹산막을 경화 처리하여 제2 폴리이미드막을 형성하는 단계를 포함하는 폴리머 메모리 소자의 형성 방법.
  20. 제 19 항에 있어서,
    상기 제1 및 제2 폴리아믹산막은 BPDA-PPD(4,4'-biphthalic dianhydride p-phenylene diamine) 폴리아믹산막을 포함하는 폴리머 메모리 소자의 형성 방법.
  21. 제 19 항에 있어서,
    상기 경화 처리는 가열 처리, 광자 처리, 자외선 처리, 전자빔 처리, 또는 이온빔 처리를 포함하는 폴리머 메모리 소자의 형성 방법.
  22. 제 16 항에 있어서,
    상기 풀러린 유도체는 PCBM([6,6]-phenyl C61 butyric acid methyl ester)을 포함하는 폴리머 메모리 소자의 형성 방법.
  23. 제 1 항에 있어서,
    상기 플러린 또는 플러린 유도체를 포함하는 상기 제1 경화성 폴리머막 및 상기 제2 경화성 폴리머막의 저항은 제공되는 전압에 따라 변화되는 폴리머 메모리 소자.
KR1020060097324A 2006-10-02 2006-10-02 폴리머 메모리 소자 및 그 형성 방법 KR100796643B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060097324A KR100796643B1 (ko) 2006-10-02 2006-10-02 폴리머 메모리 소자 및 그 형성 방법
US11/905,510 US8105697B2 (en) 2006-10-02 2007-10-02 Polymer memory device and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060097324A KR100796643B1 (ko) 2006-10-02 2006-10-02 폴리머 메모리 소자 및 그 형성 방법

Publications (1)

Publication Number Publication Date
KR100796643B1 true KR100796643B1 (ko) 2008-01-22

Family

ID=39218781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060097324A KR100796643B1 (ko) 2006-10-02 2006-10-02 폴리머 메모리 소자 및 그 형성 방법

Country Status (2)

Country Link
US (1) US8105697B2 (ko)
KR (1) KR100796643B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10224258B2 (en) * 2013-03-22 2019-03-05 Applied Materials, Inc. Method of curing thermoplastics with microwave energy

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040051614A (ko) * 2001-11-23 2004-06-18 띤 필름 일렉트로닉스 에이에스에이 강유전성 또는 일렉트릿 메모리 회로
KR20050016580A (ko) * 2002-06-18 2005-02-21 띤 필름 일렉트로닉스 에이에스에이 강유전 메모리 장치의 강유전 메모리 셀을 형성하는 방법,및 강유전 메모리 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5178964A (en) * 1989-08-31 1993-01-12 United Technologies Corporation Fabricating crosslinked polyimide high temperature composites and resins
AU6245499A (en) * 1998-12-15 2000-07-03 Parker-Hannifin Corporation Method of applying a phase change thermal interface material
US6950331B2 (en) 2000-10-31 2005-09-27 The Regents Of The University Of California Organic bistable device and organic memory cells
US7259039B2 (en) 2003-07-09 2007-08-21 Spansion Llc Memory device and methods of using and making the device
WO2005086627A2 (en) * 2003-12-03 2005-09-22 The Regents Of The University Of California Three-terminal electrical bistable devices
KR100631965B1 (ko) 2005-02-04 2006-10-04 한양대학교 산학협력단 비휘발성 고분자 쌍안정성 기억소자
US7781673B2 (en) * 2005-07-14 2010-08-24 Konarka Technologies, Inc. Polymers with low band gaps and high charge mobility
US7635855B2 (en) * 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040051614A (ko) * 2001-11-23 2004-06-18 띤 필름 일렉트로닉스 에이에스에이 강유전성 또는 일렉트릿 메모리 회로
KR20050016580A (ko) * 2002-06-18 2005-02-21 띤 필름 일렉트로닉스 에이에스에이 강유전 메모리 장치의 강유전 메모리 셀을 형성하는 방법,및 강유전 메모리 장치

Also Published As

Publication number Publication date
US8105697B2 (en) 2012-01-31
US20080131712A1 (en) 2008-06-05

Similar Documents

Publication Publication Date Title
Nketia‐Yawson et al. Recent progress on high‐capacitance polymer gate dielectrics for flexible low‐voltage transistors
Lee et al. Organic flash memory on various flexible substrates for foldable and disposable electronics
Li et al. Solution-processable organic and hybrid gate dielectrics for printed electronics
Wang et al. Thiol–ene cross-linked polymer gate dielectrics for low-voltage organic thin-film transistors
Kim et al. Flexible organic transistor memory devices
KR101295888B1 (ko) 저항형 메모리 장치 및 그 제조 방법
US7384814B2 (en) Field effect transistor including an organic semiconductor and a dielectric layer having a substantially same pattern
US7683447B2 (en) MRAM device with continuous MTJ tunnel layers
KR101563027B1 (ko) 천연 또는 합성 셀룰로오스 섬유 또는 그 혼합물에 기반한 종이를 물리적인 지지부로서 생성하고 이용하는 프로세싱 및 활성 반도체 산화물을 이용하여 자체지속가능한 접합형 전계 효과 트랜지스터의 전하를 메모리에 저장하는 매체
US20040113152A1 (en) Vertical structure thin film transistor
Pak et al. Low‐power, flexible nonvolatile organic transistor memory based on an ultrathin bilayer dielectric stack
Yi et al. Flexible conducting polymer transistors with supercapacitor function
EP4244909A1 (en) Organic thin film transistor
KR100796643B1 (ko) 폴리머 메모리 소자 및 그 형성 방법
Alley et al. Synthesis, fabrication, and heterostructure of charged, substituted polystyrene multilayer dielectrics and their effects in pentacene transistors
CN101752424B (zh) 薄膜晶体管
Moon et al. High‐Speed Operation of Electrochemical Logic Circuits Depending on 3D Construction of Transistor Architectures
JP2006519483A (ja) 有機メモリ装置及びそのためのドライバ回路
US9087609B2 (en) Multi-bit memory device
JP2010034565A (ja) 表面エネルギー制御を利用した有機薄膜トランジスタの製造方法
JP2017219336A (ja) 圧力センサ
Li et al. Exploring Electronic Characteristics of Acceptor–Donor–Acceptor‐Type Molecules by Single‐Molecule Charge Transport
US20090294818A1 (en) Ferroelectric polymer
Kim et al. Effect of a PEDOT: PSS modified layer on the electrical characteristics of flexible memristive devices based on graphene oxide: polyvinylpyrrolidone nanocomposites
JP2014092612A (ja) Ｋｌｔｎ光デバイスおよびｋｌｔｎ光デバイスの封止方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee