CN102522418A - 具有交叉阵列结构的自整流阻变存储器及制备方法 - Google Patents
具有交叉阵列结构的自整流阻变存储器及制备方法 Download PDFInfo
- Publication number
- CN102522418A CN102522418A CN2011104529453A CN201110452945A CN102522418A CN 102522418 A CN102522418 A CN 102522418A CN 2011104529453 A CN2011104529453 A CN 2011104529453A CN 201110452945 A CN201110452945 A CN 201110452945A CN 102522418 A CN102522418 A CN 102522418A
- Authority
- CN
- China
- Prior art keywords
- memory
- nano
- pillar
- resistance
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 230000015654 memory Effects 0.000 claims abstract description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 32
- 239000010703 silicon Substances 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000002061 nanopillar Substances 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 28
- 230000008859 change Effects 0.000 claims description 12
- 238000005137 deposition process Methods 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 11
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229910004166 TaN Inorganic materials 0.000 claims description 4
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 230000008569 process Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 abstract 1
- 238000003860 storage Methods 0.000 description 5
- 230000009466 transformation Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011258 core-shell material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical group 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种具有交叉阵列结构的自整流阻变存储器及制备方法，涉及半导体集成电路及其制造技术领域，所述存储器包括：硅衬底，在所述硅衬底上设有至少一个与其垂直的纳米柱，绕所述纳米柱的侧壁一周设有阻变氧化层，绕所述阻变氧化层的外侧壁一周设有从下至上间隔设置的隔离层和金属层，所述纳米柱的材料为重掺杂硅。本发明通过按照一定的结构设置，实现了在不增加工艺复杂度的情况下，提供了一种适合于三维集成，并具有自整流特性的存储器。
Description
技术领域
本发明涉及半导体集成电路及其制造技术领域，特别涉及一种具有交叉阵列结构的自整流阻变存储器及制备方法。
背景技术
非挥发性存储器具有在无电源供应时仍能保持数据信息的优点，在信息存储领域具有非常重要的地位。其中利用电阻变化的新型非挥发性存储器具有高速度(＜1ns)、低操作电压(＜1.5V)、高存储密度、可以在一个单元上实现多值存储、易于集成等优点，很有希望成为下一代半导体存储器的主流技术。这种阻变存储器(RRAM)一般具有金属-绝缘体-金属的三明治结构，即在两层金属电极之间加入一层具有阻变特性的介质薄膜材料，这些阻变材料一般是金属氧化物。阻变存储器的工作原理是在阻变材料两端施加大小或者极性不同的电压，控制阻变材料的电阻值在高低电阻态之间转换。习惯上称阻变材料表现出的两个稳定的状态为高阻态和低阻态，由高阻态到低阻态的转变为program或者SET，由低阻态到高阻态的转变为eraze或者RESET。
在阻变存储器电路应用方面，一般采用1T-1R或1D-1R的结构。其中，1T-1R指的是一个存储单元由一个选通晶体管和一个阻变电阻组成，要向指定的单元写入或擦除数据，需要依靠相应的晶体管控制。参照图1，1D-1R结构指的是一个存储单元由一个二极管和一个阻变电阻组成，这种结构一般用于高密度的交叉阵列结构，二极管用于防止旁路的串扰影响，在每条阵列的终端仍然需要一个选通晶体管控制。一般情况下，与阻变电阻串联的二极管需要特殊设计，主要原因是阻变电阻的低阻态工作电流受器件面积影响很小，而一般的二极管工作电流与器件面积成正比，当存储单元面积缩小到一定程度时，串联的二极管就无法提供足够的驱动电流以确保阻变电阻能够正常转变。因此，在设计二极管时既要考虑到工艺的兼容性，又要能够提供足够的电流驱动。这样，制备1D-1R的结构需要引入新材料，甚至需要增加工艺的复杂程度。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：如何在不增加工艺复杂度的情况下，提供一种适合于三维集成，并具有自整流特性的存储器。
(二)技术方案
为解决上述技术问题，本发明提供了一种具有交叉阵列结构的自整流阻变存储器，所述存储器包括：硅衬底，在所述硅衬底上设有至少一个与其垂直的纳米柱，绕所述纳米柱的侧壁一周设有阻变氧化层，绕所述阻变氧化层的外侧壁一周设有从下至上间隔设置的隔离层和金属层，所述纳米柱的材料为重掺杂硅。
优选地，所述纳米柱的第一部分的高度为0.5～5μm。
优选地，所述纳米柱的横截面为圆形或正方形、且直径或边长为5～50nm。
优选地，所述金属层的厚度为10～100nm。
优选地，所述金属层的材料为TiN、TaN、W、Cu、Al、Ti、以及Ni其中的一种。
优选地，所述阻变氧化层的厚度为5～50nm。
优选地，所述阻变氧化层的材料包括HfO2、NiO、TiO2、ZrO2、ZnO、WO3、Ta2O5、Al2O3、CeO2、La2O3、以及Gd2O3其中的至少一种。
优选地，所述隔离层的厚度为50～300nm。
优选地，所述隔离层的材料为SiO2。
本发明还公开了一种用于制备所述的存储器的制备方法，包括以下步骤：
S1：在硅衬底上离子注入用于形成重掺杂硅的元素；
S2：在步骤S1形成的重掺杂硅处利用光刻刻蚀技术形成所述纳米柱；
S3：在步骤S2的基础上利用淀积方法淀积阻变氧化层的材料；
S4：在步骤S3的基础上利用刻蚀技术将阻变氧化层的材料多余的部分去掉，只保留绕纳米柱的侧壁一周的阻变氧化层；
S5：利用淀积方法形成隔离层；
S6：利用淀积方法形成金属层，并返回步骤S5，直至执行预设次数。
(三)有益效果
本发明通过按照一定的结构设置，实现了在不增加工艺复杂度的情况下，提供了一种适合于三维集成，并具有自整流特性的存储器。
附图说明
图1是传统的1D-1R电阻式存储器交叉阵列结构的示意图；
图2是按照本发明一种实施方式的具有交叉阵列结构的自整流阻变存储器的截面示意图；
图3是图2所示的存储器的一个存储单元的结构示意图；
图4是图2所示的存储器的一个存储单元的电流-电压曲线；
图5是制备图2所示的存储器的制备方法的流程图；
图6是图5所示的制备方法的示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
下面通过间隔设置了5层的金属层和隔离层来说明本发明的存储器的结构，实际结构中可以重复更多层，因此并不限定本发明的保护范围，参照图2，本实施方式的存储器包括：硅衬底，在所述硅衬底上设有至少一个与其垂直的纳米柱，绕所述纳米柱的侧壁一周设有阻变氧化层，绕所述阻变氧化层的外侧壁一周设有从下至上间隔设置的隔离层和金属层，所述纳米柱的材料为重掺杂硅(包括：重掺杂的n型硅或者p型硅)，优选地，所述纳米柱的第一部分的高度可以为0.5～5μm，所述纳米柱的横截面可以为圆形或正方形、且直径或边长为5～50nm。
优选地，所述金属层的厚度可以为10～100nm，所述金属层的材料可以为TiN、TaN、W、Cu、Al、Ti、以及Ni其中的一种。
优选地，所述阻变氧化层的厚度可以为5～50nm，所述阻变氧化层的材料可以包括HfO2、NiO、TiO2、ZrO2、ZnO、WO3、Ta2O5、Al2O3、CeO2、La2O3、以及Gd2O3其中的至少一种。
优选地，所述隔离层的厚度可以为50～300nm，所述隔离层的材料可以为SiO2。
附图1示出传统1D-1R电阻式存储器交差阵列结构的示意图，一般包括平行的字线，与字线垂直的位线，以及字线和位线的每个交差点处的可变电阻存储单元和与之串联的二极管。其中字线和位线一般都是平行于衬底平面。附图3为图2所示的存储器中的一个存储单元的示意图，其中每层金属层可以看成字线(其实是一个平面)，同时也是阻变存储单元的一个电极；纳米柱是位线，同时是阻变存储单元的另一个电极；位线与字线平面交差点处的阻变氧化层是一个阻变存储单元。这种结构相当于把传统的平面交差阵列结构转了90度，成为垂直交叉阵列结构，并把传统的二维交叉阵列推广成为三维，显著的提高了存储密度。
对于传统的存储器交差阵列结构，在字线和位线的终端都需要一个选通晶体管。本发明的存储器也是如此。每个位线硅纳米柱的顶端需要连接一个选通晶体管，每层字线金属层需要在阵列的最外层引出，并与一个选通晶体管连接。在这个存储阵列工作时，需要选中一个位线选通晶体管，和一个字线选通晶体管，在这两个晶体管的栅极加电压，使晶体管开启。这时与字线选通晶体管连接的字线金属层和与位线选通晶体管连接的位线硅纳米柱上可以被施加电压，它们交点处的那一个阻变存储单元就被选中。在选中的字线和位线上施加合适的电压就可以完成对选中存储单元的擦写和读取操作。
由于纳米柱和阻变氧化层的缺陷能级之间存在一个肖特基势垒，因此该结构形成的存储单元的电流-电压曲线呈现正负不对称性，即自整流特性。其中，正向电压是指金属层的电位高于纳米柱的电位，即在金属层和纳米柱之间施加正电压，而负电压是指金属层的电位低于内层硅电极的电位，即在金属电极层和纳米柱之间施加负电压。图4是图2所示的存储器的一个存储单元的电流-电压曲线，可以看出明显的整流效果。这种自整流特性可以有效的防止交差阵列结构执行读取操作时可能出现的旁路干扰，从而避免了一般情况下必须附加的二极管。
本实施方式的存储器的优点是：提出的存储器垂直交叉阵列结构适用于三维集成，显著提高了集成密度；通过一次光刻和两次刻蚀就可以实现多层的交差阵列结构，显著降低了制造成本，非常适合大规模生产；阻变单元具有自整流特性，可以有效的防止交差阵列结构执行读取操作时可能出现的旁路干扰，从而不用单独设计附加的二极管。
图5是制备图2所示的存储器的制备方法的流程图；参照图5，本发明还公开了一种用于制备所述的存储器的制备方法，包括以下步骤：
S1：在硅衬底上离子注入用于形成重掺杂硅的元素；
S2：在步骤S1形成的重掺杂硅处利用光刻刻蚀技术形成所述纳米柱；
S3：在步骤S2的基础上利用淀积方法淀积阻变氧化层的材料；
S4：在步骤S3的基础上利用刻蚀技术将阻变氧化层的材料多余的部分去掉，只保留绕纳米柱的侧壁一周的阻变氧化层；
S5：利用淀积方法形成隔离层；
S6：利用淀积方法形成金属层，并返回步骤S5，直至执行预设次数。
实施例1
附图6示出图2所示的存储器的制备方法示意图。首先在轻掺杂的硅衬底上离子注入B、N、P、As等元素形成重掺杂n型硅或者重掺杂p型硅，掺杂浓度为1018～1020cm-3，掺杂的区域为从硅衬底的上表面到深度为0.5～5um的部分。然后利用光刻刻蚀技术刻出整齐排列的圆形或者正方形硅纳米柱，纳米柱的直径或者边长为5～50nm，长度等于掺杂区域的深度。然后在该结构上利用保形性好的淀积方法，例如原子层淀积(ALD)的方法淀积阻变材料，可以是由选自HfO2、NiO、TiO2、ZrO2、ZnO、WO3、Ta2O5、Al2O3、CeO2、La2O3、Gd2O3及其任意组合构成的组中的一种材料构成，厚度为5～50nm。然后利用刻蚀技术去掉多余的部分，形成纳米柱芯壳结构(即纳米柱和绕所述纳米柱侧壁一周的阻变氧化层所构成的结构)。然后在该结构上利用保形性较差的淀积方法，如化学气相淀积(CVD)或物理气相淀积(PVD)，连续重复淀积隔离层和金属层，每层金属层厚度为10～100nm，材料为TiN、TaN、W、Cu、Al、Ti、Ni其中之一，每层隔离层厚度为50～300nm，材料为SiO2。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
Claims (10)
1.一种具有交叉阵列结构的自整流阻变存储器，其特征在于，所述存储器包括：硅衬底，在所述硅衬底上设有至少一个与其垂直的纳米柱，绕所述纳米柱的侧壁一周设有阻变氧化层，绕所述阻变氧化层的外侧壁一周设有从下至上间隔设置的隔离层和金属层，所述纳米柱的材料为重掺杂硅。
2.如权利要求1所述的存储器，其特征在于，所述纳米柱的第一部分的高度为0.5～5μm。
3.如权利要求1或2所述的存储器，其特征在于，所述纳米柱的横截面为圆形或正方形、且直径或边长为5～50nm。
4.如权利要求1所述的存储器，其特征在于，所述金属层的厚度为10～100nm。
5.如权利要求1或4所述的存储器，其特征在于，所述金属层的材料为TiN、TaN、W、Cu、Al、Ti、以及Ni其中的一种。
6.如权利要求1所述的存储器，其特征在于，所述阻变氧化层的厚度为5～50nm。
7.如权利要求1或6所述的存储器，其特征在于，所述阻变氧化层的材料包括HfO2、NiO、TiO2、ZrO2、ZnO、WO3、Ta2O5、Al2O3、CeO2、La2O3、以及Gd2O3其中的至少一种。
8.如权利要求1所述的存储器，其特征在于，所述隔离层的厚度为50～300nm。
9.如权利要求1或8所述的存储器，其特征在于，所述隔离层的材料为SiO2。
10.一种用于制备权利要求1～8中任一项所述的存储器的制备方法，其特征在于，包括以下步骤：
S1：在硅衬底上离子注入用于形成重掺杂硅的元素；
S2：在步骤S1形成的重掺杂硅处利用光刻刻蚀技术形成所述纳米柱；
S3：在步骤S2的基础上利用淀积方法淀积阻变氧化层的材料；
S4：在步骤S3的基础上利用刻蚀技术将阻变氧化层的材料多余的部分去掉，只保留绕纳米柱的侧壁一周的阻变氧化层；
S5：利用淀积方法形成隔离层；
S6：利用淀积方法形成金属层，并返回步骤S5，直至执行预设次数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110452945 CN102522418B (zh) | 2011-12-29 | 2011-12-29 | 具有交叉阵列结构的自整流阻变存储器及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110452945 CN102522418B (zh) | 2011-12-29 | 2011-12-29 | 具有交叉阵列结构的自整流阻变存储器及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102522418A true CN102522418A (zh) | 2012-06-27 |
| CN102522418B CN102522418B (zh) | 2013-09-11 |
Family
ID=46293278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110452945 Active CN102522418B (zh) | 2011-12-29 | 2011-12-29 | 具有交叉阵列结构的自整流阻变存储器及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102522418B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241521A (zh) * | 2013-06-18 | 2014-12-24 | 北京大学 | 存储阵列及其操作方法和制造方法 |
| CN105070735A (zh) * | 2015-07-10 | 2015-11-18 | 清华大学 | 三维阻变存储器件及其操作方法 |
| CN108878644A (zh) * | 2017-05-11 | 2018-11-23 | 上海格易电子有限公司 | 一种nor型阻变存储器及制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005236003A (ja) * | 2004-02-19 | 2005-09-02 | Sony Corp | 抵抗変化型不揮発性メモリ、抵抗変化型不揮発性メモリの製造方法、記録方法、再生方法、消去方法、抵抗変化材料微細構造体および抵抗変化材料微細構造体の製造方法 |
| US20060131555A1 (en) * | 2004-12-22 | 2006-06-22 | Micron Technology, Inc. | Resistance variable devices with controllable channels |
| US20090162998A1 (en) * | 2007-12-20 | 2009-06-25 | Samsung Electronics Co., Ltd. | Methods of Manufacturing Memory Units, and Methods of Manufacturing Semiconductor Devices |
| CN101840995A (zh) * | 2009-01-13 | 2010-09-22 | 三星电子株式会社 | 电阻型随机存取存储器及其制造方法 |
| CN101976676A (zh) * | 2010-09-13 | 2011-02-16 | 北京大学 | 一种三维结构非易失存储器阵列及其制备方法 |
-
2011
- 2011-12-29 CN CN 201110452945 patent/CN102522418B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005236003A (ja) * | 2004-02-19 | 2005-09-02 | Sony Corp | 抵抗変化型不揮発性メモリ、抵抗変化型不揮発性メモリの製造方法、記録方法、再生方法、消去方法、抵抗変化材料微細構造体および抵抗変化材料微細構造体の製造方法 |
| US20060131555A1 (en) * | 2004-12-22 | 2006-06-22 | Micron Technology, Inc. | Resistance variable devices with controllable channels |
| US20090162998A1 (en) * | 2007-12-20 | 2009-06-25 | Samsung Electronics Co., Ltd. | Methods of Manufacturing Memory Units, and Methods of Manufacturing Semiconductor Devices |
| CN101840995A (zh) * | 2009-01-13 | 2010-09-22 | 三星电子株式会社 | 电阻型随机存取存储器及其制造方法 |
| CN101976676A (zh) * | 2010-09-13 | 2011-02-16 | 北京大学 | 一种三维结构非易失存储器阵列及其制备方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241521A (zh) * | 2013-06-18 | 2014-12-24 | 北京大学 | 存储阵列及其操作方法和制造方法 |
| CN104241521B (zh) * | 2013-06-18 | 2017-05-17 | 北京大学 | 存储阵列及其操作方法和制造方法 |
| CN105070735A (zh) * | 2015-07-10 | 2015-11-18 | 清华大学 | 三维阻变存储器件及其操作方法 |
| CN105070735B (zh) * | 2015-07-10 | 2017-08-11 | 清华大学 | 三维阻变存储器件及其操作方法 |
| CN108878644A (zh) * | 2017-05-11 | 2018-11-23 | 上海格易电子有限公司 | 一种nor型阻变存储器及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102522418B (zh) | 2013-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102522501A (zh) | 具有交叉阵列结构的阻变存储器及制备方法 | |
| TWI376782B (en) | Three-dimensional semiconductor structure and method of fabricating the same | |
| CN102270654B (zh) | 阻变随机访问存储器件及其制造和操作方法 | |
| CN102683583B (zh) | 单极阻变存储器及其制造方法 | |
| US8665631B2 (en) | Resistive random memory cell and memory | |
| CN101030623B (zh) | 采用两个氧化物层的非易失性存储器件 | |
| US9252358B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| CN102903845B (zh) | 一种阻变存储器及其制备方法 | |
| US10056432B2 (en) | Self-rectifying RRAM cell structure having two resistive switching layers with different bandgaps and RRAM 3D crossbar array architecture | |
| CN103117359B (zh) | 一种高可靠性非挥发存储器及其制备方法 | |
| CN104485418A (zh) | 一种自选通阻变存储器单元及其制备方法 | |
| CN104347662A (zh) | 具有增强电场的三维双端存储器 | |
| CN103872245A (zh) | 自整流rram存储单元结构及其3d交错阵列 | |
| CN105870321B (zh) | 一种非线性自整流阻变存储器及其制备方法 | |
| WO2017084237A1 (zh) | 一种三维存储器及其制备方法 | |
| CN103390629B (zh) | 阻变存储器及其操作方法和制造方法 | |
| RU2468471C1 (ru) | Способ получения энергонезависимого элемента памяти | |
| WO2016101246A1 (zh) | 一种自选通阻变存储器单元及其制备方法 | |
| CN104465989A (zh) | 三端原子开关器件及其制备方法 | |
| CN102969328B (zh) | 阻变存储器交叉阵列结构及其制备方法 | |
| CN101783388A (zh) | 带有自整流效应的非易失电阻转变型存储器 | |
| CN102738388A (zh) | 具有忆阻器特性的半导体器件及其实现多级存储的方法 | |
| CN102074270A (zh) | 一次编程存储器的多值存储方法 | |
| CN102522418B (zh) | 具有交叉阵列结构的自整流阻变存储器及制备方法 | |
| WO2013078791A1 (zh) | 存储器件、存储器阵列及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| OL01 | Intention to license declared |