CN102969328B

CN102969328B - 阻变存储器交叉阵列结构及其制备方法

Info

Publication number: CN102969328B
Application number: CN201210521448.9A
Authority: CN
Inventors: 康晋锋; 张飞飞; 高滨; 陈冰; 刘睿; 刘力锋; 刘晓彦
Original assignee: Peking University
Current assignee: Peking University
Priority date: 2012-12-06
Filing date: 2012-12-06
Publication date: 2015-09-16
Anticipated expiration: 2032-12-06
Also published as: CN102969328A

Abstract

本发明公开了一种阻变存储器交叉阵列结构及其制备方法。该结构包括：衬底，衬底上的衬底隔离层，衬底隔离层上方间隔排列的由金属层和隔离层重复叠加组成的条形结构，垂直于衬底隔离层和条形结构的间隔排列的金属柱，所述金属柱与衬底隔离层和条形结构之间存在阻变层。采用本发明的方法及其结构显著提高了集成密度；避免二极管在尺寸缩小后出现的提供电路能力不足的问题；实现多层的交叉阵列结构，显著降低了制造成本，非常适合大规模生产。

Description

阻变存储器交叉阵列结构及其制备方法

技术领域

本发明涉及半导体集成电路及其制造领域，特别涉及一种阻变存储器交叉阵列结构及其制备方法。

背景技术

非挥发性存储器具有在无电源供应时仍能保持数据信息的优点，在信息存储领域具有非常重要的地位。其中利用电阻变化的新型非挥发性存储器即阻变存储器具有高速度（<1ns）、低操作电压（<1.5V）、高存储密度、可以在一个单元上实现多值存储、易于集成等优点，很有希望成为下一代半导体存储器的主流技术。这种阻变存储器（RRAM）一般具有金属－绝缘体－金属的三明治结构，即在两层金属电极之间加入一层具有阻变特性的介质薄膜材料，这些阻变材料一般是金属氧化物。阻变存储器的工作原理是在阻变材料两端施加大小或者极性不同的电压，控制阻变材料的电阻值在高低电阻态之间转换。习惯上称阻变材料表现出的两个稳定的状态为高阻态和低阻态，由高阻态到低阻态的转变为program或者SET，由低阻态到高阻态的转变为eraze或者RESET。

在阻变存储器电路应用方面，一般采用1T-1R或1D-1R的结构。其中，1T-1R指的是一个存储单元由一个选通晶体管和一个阻变电阻组成，要向指定的单元写入或擦除数据，需要依靠相应的晶体管控制。1D-1R结构指的是一个存储单元由一个二极管和一个阻变电阻组成，这种结构一般用于高密度的交叉阵列结构，二极管用于防止旁路的串扰影响，在每条阵列的终端仍然需要一个选通晶体管控制。一般情况下，与阻变电阻串联的二极管需要特殊设计，主要原因是阻变电阻的低阻态工作电流受器件面积影响很小，而一般的二极管工作电流与器件面积成正比，当存储单元面积缩小到一定程度时，串联的二极管就无法提供足够的驱动电流以确保阻变电阻能够正常转变。因此，在设计二极管时既要考虑到工艺的兼容性，又要能够提供足够的电流驱动。这样，制备1D1R的结构需要引入新材料，需要增加工艺的复杂程度。

发明内容

（一）要解决的技术问题

本发明要解决的技术问题是：如何提供一种阻变存储器交叉阵列结构及其制备方法来提高阻变存储器的制备集成密度，并且避免二极管在尺寸缩小后出现的提供电路能力不足的问题，实现多层的交叉阵列结构，使得制造成本得到显著降低，适合大规模生产。

（二）技术方案

为解决上述技术问题，本发明提供了一种阻变存储器交叉阵列结构，该结构包括：衬底，衬底上的衬底隔离层，衬底隔离层上方间隔排列的由金属层和隔离层重复叠加组成的条形结构，垂直于衬底隔离层和条形结构的间隔排列的金属柱，所述金属柱与衬底隔离层和条形结构之间存在阻变层。

优选的，所述衬底隔离层厚度为50－300nm，所述衬底隔离层的材料为SiO₂或Si₃N₄。

优选的，所述条形结构的宽度为10－100nm，金属层的厚度为10－100nm，材料为TiN、TaN、Pt、Au、W、Cu、Al、Ti、Ir或Ni，每层隔离层的厚度为50－300nm，材料为SiO₂或Si₃N₄。

优选的，所述阻变层的材料为阻变特性的金属氧化物或具有阻变特性的金属氧化物和具有整流特性材料的混合物，所述阻变特性的金属氧化物为HfO₂、NiO、TiO₂、ZrO₂、ZnO、WO₃、Ta₂O₅、Al₂O₃、CeO₂、La₂O₃或Gd₂O₃，所述整流特性材料为掺杂多晶硅和或氧化物半导体，所述金属柱的材料为TiN、TaN、Pt、Au、W、Cu、Al、Ti、Ir或Ni。

本发明还提供一种阻变存储器交叉阵列结构的制备方法，该方法包括步骤：

S1在衬底上淀积衬底隔离层；

S2在所述衬底隔离层上连续重复淀积金属层和隔离层，形成金属隔离间隔层；

S3将所述金属隔离间隔层垂直光刻并刻蚀成间隔排列的条状结构；

S4在所述衬底隔离层以上的部分淀积阻变材料；

S5在所述阻变材料上淀积金属材料；

S6沿垂直于所述间隔排列的条状结构的方向将所述金属材料和阻变材料光刻并刻蚀成梳状结构，并以金属隔离间隔层的最外层隔离层为停止层，用化学机械平坦化技术去除阻变材料和金属材料，形成阻变存储器交叉阵列结构；

S7制备选通晶体管，进行引线、钝化和封装处理，完成存储器芯片制备。

优选的，所述金属隔离间隔层中，金属层的厚度为10－100nm，材料为TiN、TaN、Pt、Au、W、Cu、Al、Ti、Ir或Ni，每层隔离层的厚度为50－300nm，材料为SiO₂或Si₃N₄，所述条状结构的宽度为10－100nm。

优选的，所述阻变材料为阻变特性的金属氧化物或具有阻变特性的金属氧化物和具有整流特性材料的混合物，所述阻变特性的金属氧化物为HfO₂、NiO、TiO₂、ZrO₂、ZnO、WO₃、Ta₂O₅、Al₂O₃、CeO₂、La₂O₃或 Gd₂O₃，所述整流特性材料为掺杂多晶硅和或氧化物半导体。

优选的，所述金属材料为TiN、TaN、Pt、Au、W、Cu、Al、Ti、Ir或Ni。

优选的，所述去除停止层上的阻变材料上淀积金属材料的方法采用化学机械平坦化技术来实现。

（三）有益效果

采用本发明的结构及其方法显著提高了集成密度；避免二极管在尺寸缩小后出现的提供电路能力不足的问题；实现多层的交叉阵列结构，显著降低了制造成本，适合大规模生产。

附图说明

图1是本发明实施例阻变存储器交叉阵列结构的制备方法加工流程示意图。

图2是本发明实施例阻变存储器交叉阵列结构示意图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

如图1所示，首先在衬底上淀积隔离层厚度为50－300nm，隔离层材料可以为SiO₂,Si₃N₄。然后连续重复淀积金属层和隔离层，每层金属层厚度为10－100nm，材料为TiN、TaN、Pt、Au、W、Cu、Al、Ti、Ir、Ni之一，每层隔离层厚度为50－300nm，材料可以为SiO2或Si3N4。附图1中只示意性地重复了3层，实际制备时可以重复更多层。然后利用光刻刻蚀技术从表面一直刻到最下面的隔离层之上，刻出水平方向整齐排列的线条，线条的尺寸为10－100nm。然后在线条之间淀积阻变材料，其中阻变材料可以仅仅是具有阻变特性的金属氧化物，也可以同时包括具有阻变特性的金属氧化物和具有整流特性的材料。具有阻变特性的金属氧化物可以是由选自HfO₂、NiO、TiO₂、ZrO₂、ZnO、WO₃、Ta₂O₅、Al₂O₃、CeO₂、La₂O₃、Gd₂O₃及其任意组合构成的组中的一种材料构成。具有整流特性的材料可以是掺杂多晶硅和或者其它氧化物半导体，如CuO、ZnO。然后在该结构上淀积金属材料，金属材料为TiN、TaN、Pt、Au、W、Cu、Al、Ti、Ir、Ni之一。然后利用光刻技术和刻蚀技术，以隔离层为停止层形成梳状金属线条。然后利用化学机械平坦化技术（CMP），以最外层的隔离层为停止层，去除隔离层上的阻变层和金属。接下来，制备选通晶体管，以及引线、钝化、封装等后续半导体加工的常规工艺。

如图2所示，本发明实施例存储器交叉阵列结构的立体结构示意图，该结构包括硅衬底上的隔离层，隔离层上水平方向整齐间隔排列的由若干金属/隔离层叠加组成的线条，垂直于隔离层方向上的金属柱状线条，以及水平金属线条和垂直金属线条之间的阻变层。其中阻变层可以仅仅是具有阻变特性的材料，也可以是是一层具有阻变特性的材料和一层具有整流特性的材料。附图2中的金属/隔离层只示意性地叠加了3层，实际结构中可以重复更多层。对于传统的存储器交叉阵列结构，在字线和位线的终端都需要一个选通晶体管。本专利提出的结构也是如此。其中垂直方向的金属线条作为位线将在引出端连接一个选通晶体管。水平方向的金属线条作为字线，将在引出端连接一个选通晶体管。每个字线金属层需要在阵列的最外层引出，并与一个选通晶体管连接。

实施例

本发明所提出的的存储器垂直交叉阵列结构制备工艺的具体实施步骤如下：

1.在硅衬底上热氧化厚度为50－300nm的SiO₂。

2.在上述结构上面利用物理气相淀积（PVD）的方法淀积10－100nm的TiN薄膜。

3.在上述结构上面利用化学气相淀积（CVD）的方法淀积50－300nm的SiO₂。

4.重复2和3过程多次。

5.在上述结构上面用光刻和刻蚀技术刻蚀出整齐排列的水平线条，从表面一直刻到最下面的SiO₂层之上，线条的尺寸为10－100nm。

6.在上述结构上面利用原子层淀积（ALD）的方法淀积HfO2，厚度为5－50nm。

7.在上述结构上面利用PVD的方法淀积TiN，厚度为50－1000nm。

8.利用光刻和刻蚀技术刻蚀出整齐排列的水平线条，该线条的尺寸为10-100nm。

9.以最上层的SiO₂层为停止层，在上述结构上面利用化学机械抛光（CMP）的方法磨掉最上层的SiO₂层上面的TiN和HfO₂。

10.制备选通晶体管，以及引线、钝化、封装等后续半导体加工的常规工艺。

以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims

1.一种阻变存储器交叉阵列结构，其特征在于，该结构包括：衬底，衬底上的衬底隔离层，衬底隔离层上方间隔排列的由金属层和隔离层重复叠加组成的条形结构，垂直于衬底隔离层和条形结构的间隔排列的金属柱，所述金属柱与衬底隔离层和条形结构之间存在阻变层；

所述阻变层的材料为具有阻变特性的金属氧化物和具有整流特性材料的混合物，所述阻变特性的金属氧化物为HfO₂、NiO、TiO₂、ZrO₂、ZnO、WO₃、Ta₂O₅、Al₂O₃、CeO₂、La₂O₃或Gd₂O₃，所述整流特性材料为掺杂多晶硅和或氧化物半导体。

2.权利要求1所述的阻变存储器交叉阵列结构，其特征在于，所述衬底隔离层厚度为50－300nm，所述衬底隔离层的材料为SiO₂或Si₃N₄。

3.权利要求1所述的阻变存储器交叉阵列结构，其特征在于，所述条形结构的宽度为10－100nm，金属层的厚度为10－100nm，材料为TiN、TaN、Pt、Au、W、Cu、Al、Ti、Ir或Ni，每层隔离层的厚度为50－300nm，材料为SiO₂或Si₃N₄。

4.权利要求1所述的阻变存储器交叉阵列结构，其特征在于，所述金属柱的材料为TiN、TaN、Pt、Au、W、Cu、Al、Ti、Ir或Ni。

5.一种阻变存储器交叉阵列结构的制备方法，其特征在于，该方法包括步骤：

S1在衬底上淀积衬底隔离层；

S4在所述衬底隔离层以上的部分淀积阻变材料；所述阻变材料为具有阻变特性的金属氧化物和具有整流特性材料的混合物，所述阻变特性的金属氧化物为HfO₂、NiO、TiO₂、ZrO₂、ZnO、WO₃、Ta₂O₅、Al₂O₃、CeO₂、La₂O₃或Gd₂O₃，所述整流特性材料为掺杂多晶硅和或氧化物半导体；

S5在所述阻变材料上淀积金属材料；

6.权利要求5所述的阻变存储器交叉阵列结构的制备方法，其特征在于，所述衬底隔离层厚度为50－300nm，所述衬底隔离层的材料为SiO₂或Si₃N₄。

7.权利要求5所述的阻变存储器交叉阵列结构的制备方法，其特征在于，所述金属隔离间隔层中，金属层的厚度为10－100nm，材料为TiN、TaN、Pt、Au、W、Cu、Al、Ti、Ir或Ni，每层隔离层的厚度为50－300nm，材料为SiO₂或Si₃N₄，所述条状结构的宽度为10－100nm。

8.权利要求5所述的阻变存储器交叉阵列结构的制备方法，其特征在于，所述金属材料为TiN、TaN、Pt、Au、W、Cu、Al、Ti、Ir或Ni。

9.权利要求5所述的阻变存储器交叉阵列结构的制备方法，其特征在于，所述去除停止层上的阻变材料上淀积金属材料的方法采用化学机械平坦化技术来实现。