CN102522501A - 具有交叉阵列结构的阻变存储器及制备方法 - Google Patents

具有交叉阵列结构的阻变存储器及制备方法 Download PDF

Info

Publication number
CN102522501A
CN102522501A CN2011104529449A CN201110452944A CN102522501A CN 102522501 A CN102522501 A CN 102522501A CN 2011104529449 A CN2011104529449 A CN 2011104529449A CN 201110452944 A CN201110452944 A CN 201110452944A CN 102522501 A CN102522501 A CN 102522501A
Authority
CN
China
Prior art keywords
separator
resistance
oxide layer
memory
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011104529449A
Other languages
English (en)
Inventor
高滨
康晋锋
刘力锋
刘晓彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN2011104529449A priority Critical patent/CN102522501A/zh
Publication of CN102522501A publication Critical patent/CN102522501A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种具有交叉阵列结构的阻变存储器及制备方法，涉及半导体集成电路及其制造技术领域，所述存储器包括：硅衬底，在所述硅衬底上设有第一隔离层，在所述第一隔离层上设有至少一个与其垂直的纳米柱，绕所述纳米柱的侧壁一周设有阻变氧化层，绕所述阻变氧化层的外侧壁一周设有从下至上间隔设置的金属层和第二隔离层，所述纳米柱的材料为金属。本发明通过按照一定的结构设置，实现了在不增加工艺复杂度的情况下，提供了一种适合于三维集成的阻变存储器。

Description

具有交叉阵列结构的阻变存储器及制备方法
技术领域
本发明涉及半导体集成电路及其制造技术领域，特别涉及一种具有交叉阵列结构的阻变存储器及制备方法。
背景技术
非挥发性存储器具有在无电源供应时仍能保持数据信息的优点，在信息存储领域具有非常重要的地位。其中利用电阻变化的新型非挥发性存储器具有高速度(＜1ns)、低操作电压(＜1.5V)、高存储密度、可以在一个单元上实现多值存储、易于集成等优点，很有希望成为下一代半导体存储器的主流技术。这种阻变存储器(RRAM)一般具有金属-绝缘体-金属的三明治结构，即在两层金属电极之间加入一层具有阻变特性的介质薄膜材料，这些阻变材料一般是金属氧化物。阻变存储器的工作原理是在阻变材料两端施加大小或者极性不同的电压，控制阻变材料的电阻值在高低电阻态之间转换。习惯上称阻变材料表现出的两个稳定的状态为高阻态和低阻态，由高阻态到低阻态的转变为program或者SET，由低阻态到高阻态的转变为eraze或者RESET。
在阻变存储器电路应用方面，一般采用1T-1R或1D-1R的结构。其中，1T-1R指的是一个存储单元由一个选通晶体管和一个阻变电阻组成，要向指定的单元写入或擦除数据，需要依靠相应的晶体管控制。参照图1，1D-1R结构指的是一个存储单元由一个二极管和一个阻变电阻组成，这种结构一般用于高密度的交叉阵列结构，二极管用于防止旁路的串扰影响，在每条阵列的终端仍然需要一个选通晶体管控制。一般情况下，与阻变电阻串联的二极管需要特殊设计，主要原因是阻变电阻的低阻态工作电流受器件面积影响很小，而一般的二极管工作电流与器件面积成正比，当存储单元面积缩小到一定程度时，串联的二极管就无法提供足够的驱动电流以确保阻变电阻能够正常转变。因此，在设计二极管时既要考虑到工艺的兼容性，又要能够提供足够的电流驱动。这样，制备1D-1R的结构需要引入新材料，甚至需要增加工艺的复杂程度。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：如何在不增加工艺复杂度的情况下，提供一种适合于三维集成的阻变存储器。
(二)技术方案
为解决上述技术问题，本发明提供了一种具有交叉阵列结构的阻变存储器，所述存储器包括：硅衬底，在所述硅衬底上设有第一隔离层，在所述第一隔离层上设有至少一个与其垂直的纳米柱，绕所述纳米柱的侧壁一周设有阻变氧化层，绕所述阻变氧化层的外侧壁一周设有从下至上间隔设置的金属层和第二隔离层，所述纳米柱的材料为金属。
优选地，所述阻变氧化层的外侧壁与金属层及第二隔离层之间还设有整流层、或所述阻变氧化层的内侧壁与纳米柱之间还设有整流层。
优选地，所述整流层的厚度为2～5nm。
优选地，所述整流层的材料为掺杂多晶硅或金属氧化物。
优选地，所述阻变氧化层的材料为HfO2、NiO、TiO2、ZrO2、ZnO、WO3、Ta2O5、Al2O3、CuO、La2O3、以及Gd2O3其中的一种。
优选地，第一隔离层和第二隔离层的厚度均为50～300nm，第一隔离层和第二隔离层的材料均为SiO2。
优选地，所述金属层的厚度为10～100nm，所述金属层的材料为TiN、TaN、Pt、Au、W、Cu、Al、Ti、Ir、以及Ni其中之一。
优选地，所述纳米柱的高度为50～1000nm，所述纳米柱的材料为TiN、TaN、Pt、Au、W、Cu、Al、Ti、Ir、以及Ni其中之一。
本发明还公开了一种用于制备所述的存储器的制备方法，包括以下步骤：
S1：在硅衬底上通过淀积形成第一隔离层；
S2：在第一隔离层上通过淀积形成间隔设置的金属层和隔离层；
S3：在步骤S2的基础上利用光刻刻蚀技术形成至少一个凹槽，所述凹槽的下底为第一隔离层；
S4：淀积阻变氧化层的材料；
S5：在步骤S4的基础上通过化学机械抛光的方法将阻变氧化层的材料多余的部分去掉，只保留绕所述凹槽侧壁的阻变氧化层；
S6：在步骤S5的基础上通过淀积的方式形成纳米柱；
S7：通过化学机械抛光的方法磨掉在步骤S6的基础上最上层的多余的纳米柱的材料。
优选地，步骤S4或步骤S5之前还包括以下步骤：
S41：淀积整流层的材料；
则对应的步骤S5为：通过化学机械抛光的方法将阻变氧化层和整流层的材料多余的部分去掉，只保留绕所述凹槽侧壁的阻变氧化层和整流层。
(三)有益效果
本发明通过按照一定的结构设置，实现了在不增加工艺复杂度的情况下，提供了一种适合于三维集成的阻变存储器。
附图说明
图1是传统的1D-1R电阻式存储器交叉阵列结构的示意图；
图2是按照本发明一种实施方式的具有交叉阵列结构的阻变存储器的截面图；
图3是图2所示的存储器的一个存储单元的结构示意图；
图4是按照本发明另一种实施方式的具有交叉阵列结构的阻变存储器的一个存储单元的结构示意图；
图5是制备图2所示的存储器的制备方法的流程图；
图6是制备图2所示的存储器的制备方法的示意图；
图7是制备包括图4所示的存储单元的存储器的制备方法的流程图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
下面通过间隔设置了5层的金属层和隔离层来说明本发明的存储器的结构，实际结构中可以重复更多层，因此并不限定本发明的保护范围，参照图2，本实施方式的存储器包括：硅衬底，在所述硅衬底上设有第一隔离层，在所述第一隔离层上设有至少一个与其垂直的纳米柱，绕所述纳米柱的侧壁一周设有阻变氧化层，绕所述阻变氧化层的外侧壁一周设有从下至上间隔设置的金属层和第二隔离层，所述纳米柱的材料为金属。
图1是传统的1D-1R电阻式存储器交叉阵列结构的示意图，参照图1，传统的存储器一般包括平行的字线，与字线垂直的位线，以及字线和位线的每个交差点处的可变电阻存储单元。其中字线和位线一般都是平行于衬底平面。
图3是图2所示的存储器的一个存储单元的结构示意图，其中每层金属层可以看成字线(其实是一个平面)，同时也是存储单元的一个电极；纳米柱是位线，同时是存储单元的另一个电极；位线与字线平面交差点处的阻变氧化层是一个存储单元。这种结构相当于把传统的平面交差阵列结构转了90度，成为垂直交差阵列结构，并把传统的二维交差阵列推广成为三维，显著的提高了存储密度。
优选地，所述阻变氧化层的材料可为HfO2、NiO、TiO2、ZrO2、ZnO、WO3、Ta2O5、Al2O3、CuO、La2O3、以及Gd2O3其中的一种。
为实现整流效果，优选地，参照图4，所述阻变氧化层的外侧壁与金属层及第二隔离层之间还设有整流层，还可以将所述阻变氧化层的内侧壁与纳米柱之间设有整流层，优选地，所述整流层的厚度可以为2～5nm，所述整流层的材料可以为掺杂多晶硅或其它金属氧化物半导体材料(如CuO、ZnO)。
在这个存储单元工作时，需要选中一个位线选通晶体管，和一个字线选通晶体管，在这两个晶体管的栅极加电压，使晶体管开启。这时与字线选通晶体管连接的字线金属层和与位线选通晶体管连接的位线纳米柱上可以被施加电压，它们交点处的那一个阻变存储单元就被选中。在选中的字线和位线上施加合适的电压就可以完成对选中存储单元的擦写和读取操作。
优选地，第一隔离层和第二隔离层的厚度均可以为50～300nm，第一隔离层和第二隔离层的材料可以均为SiO2。
优选地，所述金属层的厚度可以为10～100nm，所述纳米柱的高度为50～1000nm，优选地，所述金属层和纳米柱的材料均可以为TiN、TaN、Pt、Au、W、Cu、Al、Ti、Ir、以及Ni其中之一。
本实施方式的存储器的优点为：提出的存储器垂直交差阵列结构适用于三维集成，显著提高了集成密度；采用了垂直存储单元结构，可以避免二极管在尺寸缩小后出现的提供电路能力不足的问题；通过一次光刻就可以实现多层的交差阵列结构，显著降低了制造成本，非常适合大规模生产。
参照图5和图6，本发明还公开了一种用于制备所述的存储器的制备方法，包括以下步骤：
S1：在硅衬底上通过淀积形成第一隔离层；
S2：在第一隔离层上通过淀积形成间隔设置的金属层和隔离层；
S3：在步骤S2的基础上利用光刻刻蚀技术形成至少一个凹槽，所述凹槽的下底为第一隔离层；
S4：淀积阻变氧化层的材料；
S5：在步骤S4的基础上通过化学机械抛光的方法将阻变氧化层的材料多余的部分去掉，只保留绕所述凹槽侧壁的阻变氧化层；
S6：在步骤S5的基础上通过淀积的方式形成纳米柱；
S7：通过化学机械抛光的方法磨掉在步骤S6的基础上最上层的多余的纳米柱的材料。
参照图7，优选地，在图5的基础上步骤S4之前还包括以下步骤(还可以在步骤S5之前)：
S41：淀积整流层的材料；
则对应的步骤S5为：通过化学机械抛光的方法将阻变氧化层和整流层的材料多余的部分去掉，只保留绕所述凹槽侧壁的阻变氧化层和整流层。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (10)

1.一种具有交叉阵列结构的阻变存储器，其特征在于，所述存储器包括：硅衬底，在所述硅衬底上设有第一隔离层，在所述第一隔离层上设有至少一个与其垂直的纳米柱，绕所述纳米柱的侧壁一周设有阻变氧化层，绕所述阻变氧化层的外侧壁一周设有从下至上间隔设置的金属层和第二隔离层，所述纳米柱的材料为金属。
2.如权利要求1所述的存储器，其特征在于，所述阻变氧化层的外侧壁与金属层及第二隔离层之间还设有整流层、或所述阻变氧化层的内侧壁与纳米柱之间还设有整流层。
3.如权利要求2所述的存储器，其特征在于，所述整流层的厚度为2～5nm。
4.如权利要求2或3所述的存储器，其特征在于，所述整流层的材料为掺杂多晶硅或金属氧化物。
5.如权利要求1或2所述的存储器，其特征在于，所述阻变氧化层的材料为HfO2、NiO、TiO2、ZrO2、ZnO、WO3、Ta2O5、Al2O3、CuO、La2O3、以及Gd2O3其中的一种。
6.如权利要求1所述的存储器，其特征在于，第一隔离层和第二隔离层的厚度均为50～300nm，第一隔离层和第二隔离层的材料均为SiO2。
7.如权利要求1所述的存储器，其特征在于，所述金属层的厚度为10～100nm，所述金属层的材料为TiN、TaN、Pt、Au、W、Cu、Al、Ti、Ir、以及Ni其中之一。
8.如权利要求1所述的存储器，其特征在于，所述纳米柱的高度为50～1000nm，所述纳米柱的材料为TiN、TaN、Pt、Au、W、Cu、Al、Ti、Ir、以及Ni其中之一。
9.一种用于制备权利要求1～8任一项所述的存储器的制备方法，其特征在于，包括以下步骤：
S1：在硅衬底上通过淀积形成第一隔离层；
S2：在第一隔离层上通过淀积形成间隔设置的金属层和隔离层；
S3：在步骤S2的基础上利用光刻刻蚀技术形成至少一个凹槽，所述凹槽的下底为第一隔离层；
S4：淀积阻变氧化层的材料；
S5：在步骤S4的基础上通过化学机械抛光的方法将阻变氧化层的材料多余的部分去掉，只保留绕所述凹槽侧壁的阻变氧化层；
S6：在步骤S5的基础上通过淀积的方式形成纳米柱；
S7：通过化学机械抛光的方法磨掉在步骤S6的基础上最上层的多余的纳米柱的材料。
10.如权利要求9所述的方法，其特征在于，步骤S4或步骤S5之前还包括以下步骤：
S41：淀积整流层的材料；
则对应的步骤S5为：通过化学机械抛光的方法将阻变氧化层和整流层的材料多余的部分去掉，只保留绕所述凹槽侧壁的阻变氧化层和整流层。
CN2011104529449A 2011-12-29 2011-12-29 具有交叉阵列结构的阻变存储器及制备方法 Pending CN102522501A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011104529449A CN102522501A (zh) 2011-12-29 2011-12-29 具有交叉阵列结构的阻变存储器及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011104529449A CN102522501A (zh) 2011-12-29 2011-12-29 具有交叉阵列结构的阻变存储器及制备方法

Publications (1)

Publication Number Publication Date
CN102522501A true CN102522501A (zh) 2012-06-27

Family

ID=46293348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104529449A Pending CN102522501A (zh) 2011-12-29 2011-12-29 具有交叉阵列结构的阻变存储器及制备方法

Country Status (1)

Country Link
CN (1) CN102522501A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102969328A (zh) * 2012-12-06 2013-03-13 北京大学 阻变存储器交叉阵列结构及其制备方法
CN103035839A (zh) * 2012-12-19 2013-04-10 北京大学 阻变存储器及其制备方法
CN104241521A (zh) * 2013-06-18 2014-12-24 北京大学 存储阵列及其操作方法和制造方法
CN104485418A (zh) * 2014-12-26 2015-04-01 中国科学院微电子研究所 一种自选通阻变存储器单元及其制备方法
WO2016101246A1 (zh) * 2014-12-26 2016-06-30 中国科学院微电子研究所 一种自选通阻变存储器单元及其制备方法
CN107799546A (zh) * 2016-09-07 2018-03-13 东芝存储器株式会社 存储装置及其制造方法
CN108122940A (zh) * 2016-11-29 2018-06-05 中芯国际集成电路制造(上海)有限公司 阻变随机存储器存储单元及其制作方法、电子装置
CN108878644A (zh) * 2017-05-11 2018-11-23 上海格易电子有限公司 一种nor型阻变存储器及制备方法
CN109962161A (zh) * 2018-12-03 2019-07-02 复旦大学 基于内置非线性rram的3d垂直交叉阵列及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080121864A1 (en) * 2006-11-28 2008-05-29 Samsung Electronics Co., Ltd. Resistive random access memory and method of manufacturing the same
US20100117054A1 (en) * 2008-11-12 2010-05-13 Samsung Electronics Co., Ltd. Non-volatile memory device with data storage layer
US20100178729A1 (en) * 2009-01-13 2010-07-15 Yoon Hongsik Resistance-Type Random Access Memory Device Having Three-Dimensional Bit Line and Word Line Patterning
CN101976676A (zh) * 2010-09-13 2011-02-16 北京大学 一种三维结构非易失存储器阵列及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080121864A1 (en) * 2006-11-28 2008-05-29 Samsung Electronics Co., Ltd. Resistive random access memory and method of manufacturing the same
US20100117054A1 (en) * 2008-11-12 2010-05-13 Samsung Electronics Co., Ltd. Non-volatile memory device with data storage layer
US20100178729A1 (en) * 2009-01-13 2010-07-15 Yoon Hongsik Resistance-Type Random Access Memory Device Having Three-Dimensional Bit Line and Word Line Patterning
CN101976676A (zh) * 2010-09-13 2011-02-16 北京大学 一种三维结构非易失存储器阵列及其制备方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102969328A (zh) * 2012-12-06 2013-03-13 北京大学 阻变存储器交叉阵列结构及其制备方法
CN103035839B (zh) * 2012-12-19 2015-01-21 北京大学 阻变存储器及其制备方法
CN103035839A (zh) * 2012-12-19 2013-04-10 北京大学 阻变存储器及其制备方法
CN104241521B (zh) * 2013-06-18 2017-05-17 北京大学 存储阵列及其操作方法和制造方法
CN104241521A (zh) * 2013-06-18 2014-12-24 北京大学 存储阵列及其操作方法和制造方法
CN104485418A (zh) * 2014-12-26 2015-04-01 中国科学院微电子研究所 一种自选通阻变存储器单元及其制备方法
WO2016101246A1 (zh) * 2014-12-26 2016-06-30 中国科学院微电子研究所 一种自选通阻变存储器单元及其制备方法
US10608177B2 (en) 2014-12-26 2020-03-31 Institute of Microelectronics, Chinese Academy of Sciences Self-gated RRAM cell and method for manufacturing the same
CN107799546A (zh) * 2016-09-07 2018-03-13 东芝存储器株式会社 存储装置及其制造方法
CN107799546B (zh) * 2016-09-07 2022-01-04 东芝存储器株式会社 存储装置及其制造方法
CN108122940A (zh) * 2016-11-29 2018-06-05 中芯国际集成电路制造(上海)有限公司 阻变随机存储器存储单元及其制作方法、电子装置
CN108878644A (zh) * 2017-05-11 2018-11-23 上海格易电子有限公司 一种nor型阻变存储器及制备方法
CN109962161A (zh) * 2018-12-03 2019-07-02 复旦大学 基于内置非线性rram的3d垂直交叉阵列及其制备方法

Similar Documents

Publication Publication Date Title
CN102522501A (zh) 具有交叉阵列结构的阻变存储器及制备方法
TWI647832B (zh) 具有增強電場的三維斜向雙端記憶體
EP1657753B1 (en) Nonvolatile memory device including one resistor and one diode
CN105118916B (zh) 电阻式存储器架构和装置
JP4894757B2 (ja) 抵抗記憶素子及び不揮発性半導体記憶装置
CN102270654B (zh) 阻变随机访问存储器件及其制造和操作方法
US9214629B2 (en) Resistive memory and method for fabricating the same
CN103117359B (zh) 一种高可靠性非挥发存储器及其制备方法
US20130043452A1 (en) Structures And Methods For Facilitating Enhanced Cycling Endurance Of Memory Accesses To Re-Writable Non Volatile Two Terminal Memory Elements
JP2006179926A (ja) 二種の抵抗体を含む不揮発性メモリ素子
US9583701B1 (en) Methods for fabricating resistive memory device switching material using ion implantation
US8406032B2 (en) Memory devices and methods of operating the same
CN103390629B (zh) 阻变存储器及其操作方法和制造方法
CN103715197A (zh) 具有单位单元作为单一器件的存储器件及其制造方法
CN104485418A (zh) 一种自选通阻变存储器单元及其制备方法
RU2468471C1 (ru) Способ получения энергонезависимого элемента памяти
CN102969328B (zh) 阻变存储器交叉阵列结构及其制备方法
CN105870321A (zh) 一种非线性自整流阻变存储器及其制备方法
WO2011157096A1 (zh) 阻变随机访问存储器件及制造方法
CN103682095B (zh) 一种具有选择特性的阻变存储器及其制备方法
CN102142516A (zh) 具有自选择抗串扰功能的阻变存储器及交叉阵列存储电路
CN101783388A (zh) 带有自整流效应的非易失电阻转变型存储器
CN102148328B (zh) 一种氧化物电阻存储器件及其制备方法
CN102522418B (zh) 具有交叉阵列结构的自整流阻变存储器及制备方法
WO2013123704A1 (zh) 一种阻变存储器的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120627