CN103715197A - 具有单位单元作为单一器件的存储器件及其制造方法 - Google Patents

具有单位单元作为单一器件的存储器件及其制造方法 Download PDF

Info

Publication number
CN103715197A
CN103715197A CN201310305626.9A CN201310305626A CN103715197A CN 103715197 A CN103715197 A CN 103715197A CN 201310305626 A CN201310305626 A CN 201310305626A CN 103715197 A CN103715197 A CN 103715197A
Authority
CN
China
Prior art keywords
electrode
layer
data storage
electrode lay
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310305626.9A
Other languages
English (en)
Inventor
金英培
金京旻
白寅圭
朴晟准
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103715197A publication Critical patent/CN103715197A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/842—Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/943—Information storage or retrieval using nanostructure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供具有单位单元作为单一器件的存储器件及其制造方法。存储器件包括：基板；在基板上的第一电极层和第二电极层，第二电极层在第一电极层上方，第一电极层和第二电极层的至少之一包括具有响应于所施加的电压而变化的导带偏移的材料；在第一电极层与第二电极层之间的数据存储层；位线，连接到第一电极层和第二电极层之一；以及字线，连接到第一电极层和第二电极层的另一个。

Description

具有单位单元作为单一器件的存储器件及其制造方法
技术领域
本公开涉及半导体器件，更具体而言，涉及具有单位单元作为单一器件的存储器件及其制造方法。
背景技术
当具有电阻变化特性的材料的层形成为阵列时，为了精确地从所述层读取数据/将数据写到所述层，必需在相应于施加到被选单元的电压的电流与相应于施加到未被选单元的电压的电流之间产生大的差异。
为了产生这样的大差异，额外地使用被称为选择器的器件。选择器的代表性示例是晶体管或阈值开关。
然而，为了形成这样的器件，需要很多工艺并且必须考虑工艺兼容性。此外，晶体管需要比存储节点大的空间。因此，诸如晶体管的选择器可能不利于高度的存储器集成。
发明内容
本发明提供一种存储器件，该存储器件通过包括具有简化结构的单位单元作为单一器件而具有高集成度和宽的应用范围。
本发明提供制造该存储器件的方法。
额外的方面将在以下的描述中部分地阐述且部分将通过该描述明显或者可以通过对所给出的实施方式的实践而习知。
根据本发明的一方面，一种存储器件包括：基板；在基板上的第一电极层和第二电极层，第二电极层在第一电极层上方，第一电极层和第二电极层的至少之一包括具有响应于所施加的电压而变化的导带偏移的材料；在第一电极层与第二电极层之间的数据存储层；位线，连接到第一电极层和第二电极层之一；以及字线，连接到第一电极层和第二电极层的另一个。
在以上存储器件中，第一电极层可以由石墨烯或亚稳态氧化物形成。此外，第二电极层可以由石墨烯或亚稳态氧化物形成。
数据存储层可以是非易失性存储器件的数据存储层。在该情形下，非易失性存储器件可以是电阻随机存取存储器（RRAM）或相变随机存取存储器（PRAM），但是不限于此。
数据存储层可以是逻辑器件的嵌入式存储器的数据存储层。
所施加的电压可以与第一电极层和第二电极层的导带偏移成反比地变化。
存储器件还可以包括形成在数据存储层与第二电极层之间的势垒层。
根据本发明的另一方面，一种制造存储器件的方法包括：在基板上形成第一电极层；在第一电极层上形成数据存储层；在数据存储层上形成第二电极层，第一电极层和第二电极层的至少之一包括具有响应于所施加的电压而变化的导带偏移的材料；形成连接到第一电极层和第二电极层之一的位线；以及形成连接到第一电极层和第二电极层的另一个的字线。
在以上方法中，所施加的电压可以与第一电极层和第二电极层的导带偏移成反比地变化。
该方法还可以包括在数据存储层和第二电极层之间形成势垒层。
在根据本发明一实施方式的存储器件中，单位单元包括单一器件。例如，虽然单位单元常规地包括开关器件和与其连接的存储节点，但是如果根据本发明一实施方式的存储器件是非易失性存储器件，则单位单元仅由具有开关器件功能的存储器形成。因为单位单元不包括分离的开关器件，所以与常规情形相比，单位单元的面积可以极大地减小并因而可以提高集成度。
附图说明
从结合附图对实施方式的以下描述，这些和/或其它方面将变得明显且更易于理解，在附图中：
图1是根据本发明实施方式的具有单位单元作为单一器件的存储器件的阵列的平面图；
图2是沿图1的线2-2’的截面图；
图3和图4是截面图，示出当高电压诸如驱动电压（编程电压）被施加到其上时第一电极层、数据存储层、势垒层和第二电极层的导带；
图5是截面图，示出当比驱动电压低的电压施加到其上时第一电极层、数据存储层、势垒层和第二电极层的导带；
图6是曲线图，示出图2中示出的单位单元的非线性电压电流特性；
图7至图9是用于描述根据本发明实施方式的制造存储器件的方法的连续截面图；
图10是根据示例实施方式的存储器件和控制结构的框图；
图11是示出根据示例实施方式的卡的示意图；
图12是根据示例实施方式的系统的示意图；以及
图13至图14是根据一些示例实施方式的存储器件阵列的透视图。
具体实施方式
现在将详细参考实施方式，其示例在附图中示出，其中相同的附图标记始终表示相同的元件。在这点上，当前实施方式可具有不同的形式并且不应被理解为限于在此阐述的描述。因此，以下仅通过参考附图描述实施方式来说明当前描述的方面。
图1是根据本发明实施方式的具有单位单元10作为单一器件的存储器件的阵列的平面图。
在图1中，B/L表示位线，W/L表示字线。多个单位单元10分别位于字线W/L和位线B/L的交叉点处。单位单元10包括具有多功能的存储器（storage）（以下称为多存储器）。多存储器可具有多种功能，例如数据存储功能和开关器件功能。
每条字线W/L连接到单位单元10的一个表面，相应的一条位线B/L可以连接到单位单元10的相反表面或其它表面。驱动电压或编程电压被施加到被选字线W/L，比编程电压低的电压（例如，与编程电压的1/2相应的电压）可以被施加到未被选字线W/L。因而，编程电压可以被施加到与被选字线W/L连接的单位单元10。此外，某一电压被施加到被选位线B/L从而选择与被选字线W/L连接的其中一个单位单元10，因而可以执行读操作、写操作或擦除操作。
图2是沿图1的线2-2’的截面图。图2示出单位单元10的构造。
参考图2，位线B/L形成在基板20上。因为位线B/L形成为连接到第一电极层24，位线B/L可以不直接形成在基板20上。基板20可以为各种类型，诸如硅基板或绝缘体上硅（SOI）基板。基板20可以是用于存储器件的基板、用于认知器件（cognitive device）的基板或用于半导体器件的嵌入式存储器的基板。第一电极层24位于位线B/L上。第一电极层24可以由具有随着所施加的电压而变化的导带偏移的材料形成。第一电极层24可以由具有双极特性的材料形成。上述第一电极层24可以由例如石墨烯或亚稳过渡金属氧化物形成。亚稳过渡金属氧化物可以是TaOx（x<2.5）或TiOx（x<2）。TaOx或TiOx的厚度范围可以为300nm或以下。在该情形下，石墨烯可以形成为单层或多层。石墨烯的厚度可以小于或等于十个碳原子层、小于或等于四个碳原子层、或者为一个碳原子层。然而，示例实施方式不限于此。第一电极层24可以用作下电极。数据存储层26形成在第一电极层24上。数据存储层26可以由具有随着所施加的电压而变化的电阻的材料形成。数据存储层26可以用于非易失性存储器的存储节点中。例如，数据存储层26可以是在电阻随机存取存储器（RRAM）或相变随机存取存储器（PRAM）中使用的存储节点的数据存储层。此外，数据存储层26可以是逻辑器件的嵌入式存储器的数据存储层。此外，数据存储层26可以是认知器件的数据存储层。数据存储层26可以是过渡金属氧化物或包括过渡金属的氧化物。例如，数据存储层26可以是ZrO2、HfO2、Ta2O5、TiO2、NiO、SrTiO3或PCMO。此外，数据存储层26可以是包括过渡金属的氮化物，即，过渡金属氮化物。势垒层28位于数据存储层26上。第二电极层30位于势垒层28上。势垒层28可以是带隙为2.0eV或以上的材料层。例如，势垒层28可以是SiO、SiN或AlO。根据存储器的存储节点的类型，可以省略势垒层28。第二电极层30可以由具有随着所施加的电压而变化的导带偏移的材料形成。第二电极层30可以由具有双极特性的材料形成。上述第二电极层30可以由例如石墨烯或亚稳过渡金属氧化物形成。亚稳过渡金属氧化物可以是TaOx（x<2.5）或TiOx（x<2）。TaOx或TiOx的厚度范围可以为300nm或以下。在该情形下，石墨烯可以形成为单层或多层。石墨烯的厚度可以小于或等于十个碳原子层、小于或等于四个碳原子层、或者为一个碳原子层。然而，示例实施方式不限于此。第二电极层30可以用作上电极。字线W/L形成在第二电极层30上。
第一电极层24和第二电极层30可以由相同材料或不同材料形成。此外，第一电极层24和第二电极层30可以具有大约相同的厚度或不同的厚度。
如果用于形成数据存储层26的材料具有像RRAM的数据存储层一样的电阻变化特性，则图2可以是RRAM的单位单元的一示例。如果用于形成数据存储层26的材料与用于形成PRAM的数据存储层的材料相同，则图2可以是PRAM的单位单元的示例。这是因为第一和第二电极层24和30具有变化很大的导带偏移以实现开关功能。
图3至图5示出第一电极层24、数据存储层26、势垒层28和第二电极层30的导带24C、26C、28C和30C。图3和图4是截面图，示出当高电压诸如驱动电压（编程电压）施加到其上时上述层的导带。图5是截面图，示出当比驱动电压低的电压（例如差不多0V）施加到其上时上述层的导带。图3示出当驱动电压是正电压时的结果，图4示出当驱动电压是负电压时的结果。
当第一和第二电极层24和30由石墨烯形成时，如果高电压如图3和图4所示地被施加，则第一和第二电极层24和30的导带24C和30C的偏移可能较小。如果低电压如图5所示地被施加，则第一和第二电极层24和30的导带24C和30C的偏移会增大。当亚稳氧化物用于形成第一和第二电极层24和30时，也会发生这种现象，在该情形下，导带24C和30C的偏移会由于氧原子随着所施加的电压的移动而减小或增大。
因而，如果施加到单位单元的电压是诸如驱动电压的高电压，则流过单位单元的电流增大，如果施加到单位单元的电压低，则流过单位单元的电流减小。根据以上特性，在图1中，可以通过仅施加驱动电压到被选单位单元10并且施加低于驱动电压的电压到其它单位单元10而仅驱动被选单位单元10。
如上所述，如果第一和第二电极层24和30由具有随所施加的电压而变化的导带偏移的材料形成，则单位单元10可以被选择和驱动而不用在单位单元10中形成额外的开关器件诸如晶体管。因而，单位单元10的面积会减小，可以在有限的区域内形成更多的单位单元10，因而，存储器件的集成度可以增加。
图6是曲线图，示出图2中示出的单位单元10的非线性电压电流特性。
参考图6，当编程电压（驱动电压）Vp被施加到单位单元10时，电流增大，如果所施加的编程电压Vp减小至编程电压Vp的一半（1/2Vp），则电流减小。
如果在编程电压Vp被施加到单位单元10时流动的电流被称为Ip并且在编程电压Vp的一半被施加到单位单元10时流动的电流被称为I(1/2Vp)，则Ip/I(1/2Vp)指的是抑制比（inhibiting ratio）。如果抑制比增加，则数据写操作裕度和读操作裕度可以增大，因而，在数据写和读操作期间的故障可以减少。
通过施加编程电压Vp到单位单元10，数据可以被记录，所记录的数据可以通过施加在Vp与1/2Vp之间的读电压到单位单元10而被读取。如果在读电压被施加到单位单元10时所测的电流大于参考电流，或者如果所测的电阻小于参考值，则记录第一数据。如果在施加读电压时所测的电流小于参考电流，或者如果所测的电阻大于所述参考值，则记录第二数据。第一和第二数据的其中之一可以是“1”而另一个可以是“0”。
如果即使在Vp与1/2Vp之间的电压被分成多个周期时也能确保足够的操作裕度，则可以记录和读取多个位。在图6中，负电压区域可以相应于设置电压，正电压区域可以相应于重置电压。因而，被记录在数据存储层26上的数据可以通过根据驱动电压的极性施加正电压或负电压到单位单元10而被擦除。在图6中，参考数字1至4表示电压扫描次序。
现在将参考图7至图9描述根据本发明实施方式的制造存储器件的方法。
关于上述元件，使用相同的附图标记，并且不再提供其重复描述。
最初，参考图7，位线B/L形成在基板20上。第一电极层24形成在位线B/L上。数据存储层26、势垒层28和第二电极层30顺序地形成在第一电极层24上。用于限定第二电极层30的局部区域的掩模M1形成在第二电极层30上。掩模M1限定用于在基板20上形成单位单元10的区域。例如，掩模M1可以是光致抗蚀剂图案。然后，掩模M1周围的第二电极层30被蚀刻，被蚀刻的第二电极层30下面的势垒层28、数据存储层26和第一电极层24也被顺序地蚀刻。然后，去除掩模M1。结果，形成包括顺序地层叠在位线B/L上的第一电极层24、数据存储层26、势垒层28和第二电极层30的叠层S1。
然后，如图9中所示，字线W/L形成在叠层S1的上表面上。因而，形成不包括开关器件且仅包括存储节点的存储器的单位单元。
图10是根据示例实施方式的存储器件的框图。
参考图10，具有单位单元10的阵列的存储器件100可以通过多条位线B/L连接到读和写电路130。存储器件100可以通过多条字线W/L连接到驱动器电路140。每条位线B/L可以连接位于存储器件100的共同行中的单位单元10。每条字线W/L可以连接位于存储器件100的共同列中的单位单元10。
控制逻辑150可以使用读和写电路130和驱动器电路140来控制存储器件100的读、写和擦除操作。外部控制器（未示出）可以指示控制命令CTRL，该控制命令CTRL指示控制逻辑150来执行读、写和/或擦除操作。控制逻辑150可以指示位线读和写电路130在读操作或擦除操作期间施加某一电压到选择的位线BL。控制逻辑150可以指示驱动器电路140（根据以上关于图6所述的设置操作或重置操作）施加负的或正的编程电压Vp到选择的字线WL并施加编程电压的一半到未选择的字线WL。驱动器电路140可以从指示驱动器电路140的控制逻辑150接收寻址信号ADDR。基于寻址信号ADDR，驱动器电路140可以选择相应于欲用于读、写和/或擦除操作的单位单元10的字线W/L。
虽然图10示出存储器件100的一个示例，其包括具有控制逻辑150、读和写电路130以及驱动器电路140的控制结构，但示例实施方式不限于此。本领域普通技术人员将理解，存储器件100的控制结构和操作方法可以修改为各种形式。
图11是示出根据示例实施方式的卡的示意图。
参考图11，根据示例实施方式的卡1100包括控制器1110和存储器件1120。控制器1110和存储器件1120可以布置为使控制器1110控制存储器件1120的读、写和/或擦除操作。此外，控制器1110和存储器件1120可以布置为交换数据。存储器件1120可以包括在上文或下文描述的根据示例实施方式的存储器件中的一个或多个。
图12是根据示例实施方式的系统的示意图。
参考图12，系统1200可以包括控制器1210、输入/输出器件1260、存储器1230和接口1240，它们可以通过总线1250彼此通信。存储器1230可以包括在上文或下文描述的根据示例实施方式的存储器件中的一个或多个。接口1240可以是系统1200与其他外部器件之间的数据传输通道。输入/输出器件1260例如可以是键区、键盘或显示器件。控制器1210可以配置为控制存储器1230的读、写和/或擦除操作并控制接口1240、存储器1230和输入/输出器件1260之间的通信。控制器1210可以是微处理器、数字信号处理器、微控制器；然而，示例实施方式不限于此。
图13至图14是根据一些示例实施方式的存储器件的透视图。
参考图13，图1所示的存储器件可以布置为交叉点阵列，其中多个单位单元10设置在基板20上的多条位线B/L与多条字线W/L之间的交叉点处。
参考图14，根据示例实施方式的存储器件阵列可以包括彼此堆叠的多个单位单元阵列。例如，多个单位单元10’可以布置在基板20上的多条位线BL和多条字线WL之间的交叉点处。此外，另外的多个单位单元10’’可以布置在多条字线WL与多条第二位线BL2之间的交叉点处。
应该理解，在此描述的示例性实施方式仅应该以说明性含义被理解，而不是用于限制目的。在每个实施方式内的特征或方面的描述通常应被理解为可用于其它实施方式中的其它类似特征或方面。
本申请要求享有2012年9月28日在韩国知识产权局提交的韩国专利申请No.10-2012-0109282的权益，其公开通过全文引用结合于此。

Claims (24)

1.一种存储器件，包括：
基板；
在所述基板上的第一电极层和第二电极层，所述第二电极层在所述第一电极层上方，所述第一电极层和第二电极层的至少之一包括具有响应于所施加的电压而变化的导带偏移的材料；
在所述第一电极层与所述第二电极层之间的数据存储层；
位线，连接到所述第一电极层和所述第二电极层之一；以及
字线，连接到所述第一电极层和所述第二电极层的另一个。
2.根据权利要求1所述的存储器件，其中所述第一电极层包括石墨烯和亚稳态氧化物之一。
3.根据权利要求2所述的存储器件，其中所述第二电极层包括石墨烯和亚稳态氧化物之一。
4.根据权利要求1所述的存储器件，其中所述第二电极层包括石墨烯和亚稳态氧化物之一。
5.根据权利要求1所述的存储器件，其中所述数据存储层是非易失性存储器件的数据存储层。
6.根据权利要求5所述的存储器件，其中所述非易失性存储器件是电阻随机存取存储器和相变随机存取存储器之一。
7.根据权利要求1所述的存储器件，其中所述数据存储层是逻辑器件的嵌入式存储器的数据存储层。
8.根据权利要求1所述的存储器件，其中所述第一电极层和第二电极层的至少之一的材料的所述导带偏移与所施加的电压成反比地变化。
9.根据权利要求1所述的存储器件，还包括在所述数据存储层与所述第二电极层之间的势垒层。
10.根据权利要求1所述的存储器件，其中：
如果所施加的电压是施加到所述字线的编程电压，则第一电流在所述第一电极层与所述第二电极层之间流动；
如果所施加的电压是绝对值小于所述编程电压并施加到所述字线的电压，则第二电流在所述第一电极层与所述第二电极层之间流动；且
所述第一电流的大小大于所述第二电流的大小。
11.根据权利要求1所述的存储器件，其中：
所述位线是多条位线之一，
所述字线是与所述多条位线交叉的多条字线之一，
所述第一电极层、所述数据存储层和所述第二电极层形成单位单元，且
所述单位单元是分别设置在所述多条位线与所述多条字线的交叉点处的多个单位单元之一。
12.根据权利要求1所述的存储器件，其中所述基板是半导体基板和绝缘体上半导体基板之一。
13.一种制造存储器件的方法，所述方法包括：
在基板上形成第一电极层；
在所述第一电极层上形成数据存储层；
在所述数据存储层上形成第二电极层，所述第一电极层和第二电极层的至少之一包括具有响应于所施加的电压而变化的导带偏移的材料；
形成连接到所述第一电极层和第二电极层之一的位线；以及
形成连接到所述第一电极层和第二电极层的另一个的字线。
14.根据权利要求13所述的方法，其中所述第一电极层包括石墨烯和亚稳态氧化物之一。
15.根据权利要求14所述的方法，其中所述第二电极层包括石墨烯和亚稳态氧化物之一。
16.根据权利要求13所述的方法，其中所述第二电极层包括石墨烯和亚稳态氧化物之一。
17.根据权利要求13所述的方法，其中所述数据存储层是非易失性存储器件的数据存储层。
18.根据权利要求17所述的方法，其中所述非易失性存储器件是电阻随机存取存储器和相变随机存取存储器之一。
19.根据权利要求13所述的方法，其中所述数据存储层是逻辑器件的嵌入式存储器的数据存储层。
20.根据权利要求13所述的方法，其中所述第一电极层和第二电极层的至少之一的材料的所述导带偏移与所施加的电压成反比地变化。
21.根据权利要求13所述的方法，还包括在所述数据存储层与所述第二电极层之间形成势垒层。
22.根据权利要求13所述的方法，其中
如果所施加的电压是施加到所述字线的编程电压，则第一电流在所述第一电极层与所述第二电极层之间流动；
如果所施加的电压是绝对值小于所述编程电压并施加到所述字线的电压，则第二电流在所述第一电极层与所述第二电极层之间流动；且
所述第一电流的大小大于所述第二电流的大小。
23.根据权利要求13所述的方法，
形成位线包括形成多条位线，
形成字线包括形成与所述多条位线交叉的多条字线，
形成所述第一电极层包括在所述基板上形成多个第一电极，
形成所述数据存储层包括在所述多个第一电极上形成多个数据存储结构，
形成所述第二电极层包括在所述多个数据存储结构上形成多个第二电极，
所述多个第一电极、所述多个数据存储层和所述多个第二电极分别限定设置在所述多条位线与所述多条字线之间的交叉点处的多个单位单元。
24.根据权利要求13所述的方法，其中所述基板是半导体基板和绝缘体上半导体基板之一。
CN201310305626.9A 2012-09-28 2013-07-19 具有单位单元作为单一器件的存储器件及其制造方法 Pending CN103715197A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0109282 2012-09-28
KR1020120109282A KR20140042986A (ko) 2012-09-28 2012-09-28 단위 셀이 단일 소자로 구성된 메모리 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
CN103715197A true CN103715197A (zh) 2014-04-09

Family

ID=50384311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310305626.9A Pending CN103715197A (zh) 2012-09-28 2013-07-19 具有单位单元作为单一器件的存储器件及其制造方法

Country Status (3)

Country Link
US (1) US20140091274A1 (zh)
KR (1) KR20140042986A (zh)
CN (1) CN103715197A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552219A (zh) * 2015-12-10 2016-05-04 上海交通大学 具有自整流特性的rram存储单元结构及其制备方法
CN105702630A (zh) * 2014-11-26 2016-06-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
WO2016176936A1 (zh) * 2015-05-07 2016-11-10 中国科学院微电子研究所 非挥发性阻变存储器件及其制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153777B2 (en) * 2013-06-03 2015-10-06 Micron Technology, Inc. Thermally optimized phase change memory cells and methods of fabricating the same
CN105990519B (zh) * 2015-02-05 2019-02-01 中国科学院微电子研究所 非挥发性阻变存储器件及其制备方法
CN105990520A (zh) * 2015-02-05 2016-10-05 中国科学院微电子研究所 非挥发性阻变存储器件及其制备方法
US9583702B2 (en) * 2015-03-20 2017-02-28 Samsung Electronics Co., Ltd. Graphene-inserted phase change memory device and method of fabricating the same
TW201738888A (zh) * 2016-04-18 2017-11-01 Univ Chang Gung 記憶體之結構
CN109585647B (zh) * 2018-10-22 2022-10-14 西安理工大学 氧化镍/氧化钛/氧化镍多层异质结忆阻器的制备方法
US11411181B2 (en) * 2020-03-30 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Phase-change memory device and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030008416A1 (en) * 2001-04-16 2003-01-09 Nec Corporation Magnetoresistive device and method of producing the same
US20070148862A1 (en) * 2005-12-23 2007-06-28 Yi-Chan Chen Phase-change memory layer and method of manufacturing the same and phase-change memory cell
US20110240951A1 (en) * 2010-03-31 2011-10-06 Jianhua Yang Memristive device
CN102473708A (zh) * 2010-07-14 2012-05-23 松下电器产业株式会社 非易失性存储装置及其制造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5579326A (en) * 1994-01-31 1996-11-26 Sgs-Thomson Microelectronics, Inc. Method and apparatus for programming signal timing
EP1039470A3 (en) * 1999-03-25 2000-11-29 SANYO ELECTRIC Co., Ltd. Semiconductor memory device
US20050141148A1 (en) * 2003-12-02 2005-06-30 Kabushiki Kaisha Toshiba Magnetic memory
JP5096690B2 (ja) * 2006-04-26 2012-12-12 株式会社日立製作所 磁気メモリセル及びランダムアクセスメモリ
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
JP4524684B2 (ja) * 2006-11-21 2010-08-18 エルピーダメモリ株式会社 メモリ読み出し回路及び方式
US8134194B2 (en) * 2008-05-22 2012-03-13 Micron Technology, Inc. Memory cells, memory cell constructions, and memory cell programming methods
KR101438468B1 (ko) * 2008-07-31 2014-09-05 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 다층의 재구성가능한 스위치
US20100078758A1 (en) * 2008-09-29 2010-04-01 Sekar Deepak C Miim diodes
KR101468521B1 (ko) * 2008-12-23 2014-12-03 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 멤리스티브 디바이스와 그 제조 방법 및 사용 방법
US8455852B2 (en) * 2009-01-26 2013-06-04 Hewlett-Packard Development Company, L.P. Controlled placement of dopants in memristor active regions
US8878342B2 (en) * 2009-01-26 2014-11-04 Hewlett-Packard Development Company, L.P. Using alloy electrodes to dope memristors
US8008648B2 (en) * 2009-07-24 2011-08-30 Hewlett-Packard Development Company, L.P. Memristors with insulation elements and methods for fabricating the same
JPWO2011043448A1 (ja) * 2009-10-09 2013-03-04 日本電気株式会社 半導体装置及びその製造方法
US8416609B2 (en) * 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8686419B2 (en) * 2010-02-23 2014-04-01 Sandisk 3D Llc Structure and fabrication method for resistance-change memory cell in 3-D memory
US8294132B2 (en) * 2010-03-30 2012-10-23 Hewlett-Packard Development Company, L.P. Graphene memristor having modulated graphene interlayer conduction
US8203171B2 (en) * 2010-04-05 2012-06-19 Hewlett-Packard Development Company, L.P. Defective graphene-based memristor
KR101295888B1 (ko) * 2010-05-10 2013-08-12 한국전자통신연구원 저항형 메모리 장치 및 그 제조 방법
US20120193600A1 (en) * 2010-07-02 2012-08-02 Atsushi Himeno Variable resistance nonvolatile memory element, method of manufacturing the same, and variable resistance nonvolatile memory device
JP5683388B2 (ja) * 2010-08-19 2015-03-11 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
CN103222055B (zh) * 2010-10-08 2016-06-22 松下知识产权经营株式会社 非易失性存储元件及其制造方法
KR101842609B1 (ko) * 2011-01-10 2018-03-27 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
WO2012105214A1 (ja) * 2011-01-31 2012-08-09 パナソニック株式会社 抵抗変化型素子の製造方法
KR101157105B1 (ko) * 2011-02-14 2012-06-22 동국대학교 산학협력단 그라핀 옥사이드의 저항 스위칭 특성을 이용한 비휘발성 메모리 소자 및 이의 제조 방법
JP5380481B2 (ja) * 2011-03-07 2014-01-08 株式会社東芝 記憶装置およびその製造方法
JP5761788B2 (ja) * 2011-03-25 2015-08-12 株式会社東芝 磁気抵抗素子および磁気メモリ
US8891276B2 (en) * 2011-06-10 2014-11-18 Unity Semiconductor Corporation Memory array with local bitlines and local-to-global bitline pass gates and gain stages
GB201111513D0 (en) * 2011-07-05 2011-08-17 Ucl Business Plc Memory resistors
KR20130005878A (ko) * 2011-07-07 2013-01-16 삼성전자주식회사 저저항 반도체 소자
US20130148404A1 (en) * 2011-12-08 2013-06-13 Abhijit Bandyopadhyay Antifuse-based memory cells having multiple memory states and methods of forming the same
US9269425B2 (en) * 2011-12-30 2016-02-23 Sandisk 3D Llc Low forming voltage non-volatile storage device
KR101338360B1 (ko) * 2012-04-04 2013-12-06 광주과학기술원 선택 소자, 이를 포함하는 비휘발성 메모리 셀 및 이의 제조방법
KR20130126325A (ko) * 2012-05-11 2013-11-20 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
US8866118B2 (en) * 2012-12-21 2014-10-21 Intermolecular, Inc. Morphology control of ultra-thin MeOx layer
US9112145B1 (en) * 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030008416A1 (en) * 2001-04-16 2003-01-09 Nec Corporation Magnetoresistive device and method of producing the same
US20070148862A1 (en) * 2005-12-23 2007-06-28 Yi-Chan Chen Phase-change memory layer and method of manufacturing the same and phase-change memory cell
US20110240951A1 (en) * 2010-03-31 2011-10-06 Jianhua Yang Memristive device
CN102473708A (zh) * 2010-07-14 2012-05-23 松下电器产业株式会社 非易失性存储装置及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702630A (zh) * 2014-11-26 2016-06-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105702630B (zh) * 2014-11-26 2020-07-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
WO2016176936A1 (zh) * 2015-05-07 2016-11-10 中国科学院微电子研究所 非挥发性阻变存储器件及其制备方法
US11101321B2 (en) 2015-05-07 2021-08-24 Institute of Microelectronics, Chinese Academy of Sciences Nonvolatile resistive memory device and manufacturing method thereof
CN105552219A (zh) * 2015-12-10 2016-05-04 上海交通大学 具有自整流特性的rram存储单元结构及其制备方法

Also Published As

Publication number Publication date
US20140091274A1 (en) 2014-04-03
KR20140042986A (ko) 2014-04-08

Similar Documents

Publication Publication Date Title
CN103715197A (zh) 具有单位单元作为单一器件的存储器件及其制造方法
JP4981304B2 (ja) 一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子及び不揮発性メモリ素子アレイ
JP5028011B2 (ja) 二種の抵抗体を含む不揮発性メモリ素子
JP5320601B2 (ja) 不揮発性可変抵抗素子、及び、不揮発性半導体記憶装置
US8472237B2 (en) Semiconductor devices and methods of driving the same
US8304755B2 (en) Three-dimensional semiconductor structure
US9025370B2 (en) Cross-point memory devices, electronic systems including cross-point memory devices and methods of accessing a plurality of memory cells in a cross-point memory array
EP2603917B1 (en) Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of reading to and writing a memory cell, and methods of programming a memory cell
US20070114587A1 (en) Nonvolatile memory device comprising one switching device and one resistant material and method of manufacturing the same
KR100738070B1 (ko) 한 개의 저항체와 한 개의 트랜지스터를 지닌 비휘발성메모리 소자
KR20150133658A (ko) 저항성 메모리 아키텍처 및 디바이스들
JPWO2006137111A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
KR20100024800A (ko) 비휘발성 메모리 소자 및 그 동작 방법
KR101593509B1 (ko) 이종 접합 산화물을 기반으로 하는 멤리스티브 요소
TW201535617A (zh) 非揮發性記憶體裝置
KR20100013886A (ko) 비휘발성 메모리 소자 및 그 동작 방법
JP2006120702A (ja) 可変抵抗素子および半導体装置
KR20100104860A (ko) 비휘발성 메모리 소자
KR20120038680A (ko) 반도체 메모리 장치
JP4903919B1 (ja) 抵抗変化型不揮発性記憶装置
US9036399B2 (en) Variable resistance memory device
JP2011035202A (ja) 半導体記憶装置
KR102157360B1 (ko) 메모리 소자 및 메모리 셀 어레이
US9679640B1 (en) Multi-level reversible resistance-switching memory
JP2013069922A (ja) 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140409

WD01 Invention patent application deemed withdrawn after publication