TW201738888A - 記憶體之結構 - Google Patents

記憶體之結構 Download PDF

Info

Publication number
TW201738888A
TW201738888A TW105112054A TW105112054A TW201738888A TW 201738888 A TW201738888 A TW 201738888A TW 105112054 A TW105112054 A TW 105112054A TW 105112054 A TW105112054 A TW 105112054A TW 201738888 A TW201738888 A TW 201738888A
Authority
TW
Taiwan
Prior art keywords
oxide
dielectric film
memory
word lines
substrate
Prior art date
Application number
TW105112054A
Other languages
English (en)
Other versions
TWI607438B (zh
Inventor
Siddheswar Maikap
Subhranu Samanta
Original Assignee
Univ Chang Gung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Chang Gung filed Critical Univ Chang Gung
Priority to TW105112054A priority Critical patent/TW201738888A/zh
Publication of TW201738888A publication Critical patent/TW201738888A/zh
Application granted granted Critical
Publication of TWI607438B publication Critical patent/TWI607438B/zh

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本發明係關於一種記憶體之結構，屬於電阻式記憶體的一種，其係於上下電極之間包含第一介電膜以及第二介電膜所構成之中間層，並使用氧化銥作為上電極之材料；其在運作上可較佳地提供氧空缺絲狀路徑的形成，呈現出互補式電阻切換記憶體陣列特徵，且其亦可進一步作為生醫檢測之用。

Description

記憶體之結構
本發明係關於一種記憶體之結構，尤指一種使用氧化銥作為上電極並具有交錯點之記憶體之結構，並可應用於生醫檢測。
一般而言記憶體可分為兩大類型，一類為揮發性記憶體(Volatile memory)，另一類為非揮發性記憶體(Non-volatile memory)。兩者區別在於，當電源中斷後，揮發性記憶體所儲存的資料便會消失，而非揮發性記憶體所儲存的資料卻不會消失，重新供電後便可讀取。
揮發性記憶體主要分為動態隨機存取記憶體(DRAM)以及靜態隨機存取記憶體(SRAM)，其優點為讀取速度快且價格低廉；而傳統的非揮發性記憶體，則可分為唯讀記憶體(ROM)及快閃記憶體(Flash)。一般生活中所使用的隨身碟即為快閃記憶體，其主要技術為NAND，用一個浮閘電晶體來儲存數據，根據其半導體氧化層或金屬層所儲存的電子數多寡來區分為 0、1 的訊號。其缺點為操作電壓大、速度慢以及元件縮小化過程中會因穿隧氧化層變薄致使記憶效果變差等缺點。
因此為了結合現存記憶體的優點及改善快閃記憶體所面臨的問題，科學家致力於新型態非揮發性記憶體的研究。目前，新型態非揮發性記憶體主要可分為四類：鐵電記憶體(FERAM)、磁阻式記憶體(MRAM)、相變化記憶體(PCRAM)以及電阻式記憶體(RRAM)。
其中，電阻式記憶體在結構上可說是目前構造最簡單的記憶體，其通常採用活性小不易氧化的金屬(如Pt、TiN)作為上下電極，中間的氧化層大都採用二元金屬氧化物(如NiO, TiO2, HfO2, Ta2O5, ZrO2, Al2O3)，RRAM的電阻轉換機制是靠中間氧化層的氧離子移動來產生。在上電極施加一偏壓，氧離子受到電場的作用而移動，移動後在原處形成氧離子空缺(oxygen vacancy)，能作為電子移動的路徑，也可能在電解質中形成導電度高的缺氧相，氧離子空缺持續累積，形成導電通道，元件從高阻態變成低阻態。再施加反向偏壓，可改變氧離子的移動方向，使氧離子和氧空缺復原，導電通道斷裂，元件從低阻態變成高阻態。RRAM同樣也具有雙極性轉換的特性，且氧空缺濃度對此類元件的電性有很大的影響，若濃度太低，會使元件變的不穩定，耐久度(endurance)也會變差。
本發明之主要目的，係提供一種記憶體之結構，其在結構中包含氧化銥與特定介電質的介面，能較佳地在介電質/金屬介面上形成氧空缺絲狀路徑（oxygen vacancy filament path），呈現出互補式電阻切換記憶體特徵。
本發明之再一目的，係提供一種記憶體之結構，其在一微秒為周期的脈衝頻寬下測試超過1000個循環，具有相當的可靠性。
本發明之另一目的，係提供一種記憶體之結構，其具有複數個交錯點，而此些交錯點可作為生物檢測晶片的一部分，透過將樣本設置於作為上電極之位元線上，位元線材料中的氧化銥會發生氧化還原反應而產生可被偵測到的電流或電壓變化，從而得知樣本中的檢測標的濃度，例如待測物中pH值變化、LOXL2酵素或肌胺酸，以評估罹患乳癌、前列腺癌或其他癌症的可能性。
因此，本發明揭示了一種記憶體之結構，其係包含：一基板；複數個字元線，平行設置於該基板之上；複數個位元線，平行設置於該基板之上，並與該些字元線之平行方向垂直交錯而於複數個交錯點覆蓋於該些字元線之上，該些位元線之材料係氧化銥，亦可使用氧化釕、鉑、鈀、鈷、錸、銠及石墨烯等材料取代氧化銥；以及複數個中間層，其係設置於該些交錯點而位於該些字元線以及該些位元線之間，該些中間層由下至上依序為一第一介電膜以及一第二介電膜；其中，該第一介電膜之材料選自氧化鋁或二氧化矽，此類具有較大能隙且其缺陷可被忽略之材料為較佳選擇；該第二介電膜之材料係選自於氧化釓、、氧化鉿、氧化鉭、氧化鎳、氧化鋯、氧化鉻、氧化鈦、氧化鎢、氧化鈰以及氧化鍺所組成之群組其中之一者，係基於考量第二介電膜屬較低能隙且較多缺陷之特性，或其可做為氧空缺供應者。
另外，於運用於生物檢測晶片時，其結構則係包含：一基板；複數個字元線，平行設置於該基板之上；複數個位元線，平行設置於該基板之上，並與該些字元線之平行方向垂直交錯而於複數個交錯點覆蓋於該些字元線之上，該些位元線之材料係氧化銥；以及複數個中間層，其係設置於該些交錯點而位於該些字元線以及該些位元線之間，該些中間層由下至上依序為一第一介電膜以及一第二介電膜；其中，該第一介電膜如上所述，該第二介電膜之材料係與上述記憶體結構之材料相同，且該些位元線之一上表面係用以與一樣本相接觸。
為使本發明之特徵及所達成之功效有更進一步之瞭解與認識，謹佐以較佳之實施例及配合詳細之說明，說明如後：
首先請參考第1圖，本發明於一較佳實施例中，其所揭示的記憶體之結構係包含：一基板10、複數個字元線20、複數個位元線30以及複數個中間層40；其中，字元線20係設置於基板10之上，位元線30係設置於字元線20之上，而中間層40則係設置於字元線20以及位元線30之間。進一步而言，字元線20以及位元線30皆係平行設置於基板10之上，惟兩者的平行方向係相互垂直而有交錯存在，每一個交錯點都代表了記憶體的其中一個儲存位置。請搭配參考第2圖，字元線20與位元線30垂直交錯而於複數個交錯點300覆蓋於字元線20之上。
另外，如第2圖所示，字元線20之至少一端係具有一下電極點201，而位元線30之至少一端則係具有一上電極點301，分別用以外接電路之用。
請參考第3圖，以單一交錯點所呈現之堆疊結構中，位於最下方之基板10係作為承載元件之用，其上方之字元線20係作為記憶體之下電極(bottom electrode)，本發明於一較佳實施例中，係使用氮化鈦(TiN)或其他惰性電極為字元線20的材料。字元線20上方之中間層40係包含置少一第一介電膜401以及一第二介電膜402；其中，第一介電膜401之材料係氧化鋁或二氧化矽，而第二介電膜402之材料則為氧化釓、氧化鉿、氧化鉭、氧化鎳、氧化鋯、氧化鉻、氧化鈦、氧化鎢、氧化鈰或氧化鍺。第二介電膜402之上則是作為記憶體之上電極(top electrode)的位元線30，其材料係氧化銥；於第二介電膜/氧化銥介面可設置另一介電層，其對於交錯點陣列形成互補式電阻切換記憶體之特性相當重要；此外，其他位元線材料30及第一介電膜401，均可進一步設置在第二介電膜402之上。
本發明之記憶體係具備一種互補式電阻切換記憶體(complementary resistive switching, CRS)的特徵，一般的CRS記憶體是將兩個雙極性轉換(bipolar switching, BS)的電阻式記憶體反向串聯形成一個元件，例如上電極/介電質/金屬/介電質/下電極的堆疊結構。而本案則不需要在介電質之中具備額外的金屬材料，例如省去上述例子中的銅(或鉭)，只要在特定材料的選用下，在每一個交錯點達成上電極/介電質/介電質/下電極或上電極/介電質/介電質/介電質/下電極的堆疊結構。進一步而言，本發明也可被視為是BS記憶體的一種改良，一般BS記憶體係具有上電極/介電質/下電極的堆疊結構，而本發明利用特定的材料搭配，額外加入一介電質膜，以上電極/介電質/介電質/介電質下電極的堆疊結構達到CRS記憶體的特徵。
CRS記憶體共有4種狀態：「ON、OFF、0、1」，其中的OFF狀態僅發生在未初始化的CRS記憶體，經過初始化(Initialization process)後，CRS記憶體的運作中不會再出現此狀態。狀態0和1即代表一般的邏輯儲存訊號，而ON狀態則僅在讀取CRS記憶體元件時才會出現。
在本發明之記憶體在製備過程的一實施例中，係先將約200奈米厚之二氧化矽膜，在950o C的環境下設置於矽基板上，然後設置約170奈米厚的鈦膜於二氧化矽/矽基板上，接著再透過RF噴塗約30奈米厚的氮化鈦的作為下電極。接著將約150奈米厚之二氧化矽膜設置於氮化鈦構成的下電極上，且此二氧化矽膜具有八微米見方之通孔(via-hole)。下電極的圖案化可經微影的步驟後進行蝕刻完成。接著，將約2奈米厚的氧化鋁透過RF在25 sccm之氬氣氛下噴塗設置，噴塗功率為80W，壓力為30 mTorr。然後再將約17奈米厚之氧化釓透過電子束蒸發(e-beam evaporator)的方式設置氧化鋁膜上。而至於作為上電極的氧化銥膜，則也是透過RF噴塗的方式形成，其形成過程是使用氬氣與氧氣1:1之氣氛下進行。透過上述程序，可完成具備氧化銥/氧化釓/氧化鋁/氮化鈦之記憶體結構。請參考第4圖，可觀察到多層結構以及其中的氧化鋁以及氧化釓分別約為2奈米以及17奈米厚。第5圖則揭示由下電極方向往上電極方向量測的元素縱深分佈圖。
請參考第6A、6B圖，其為揭示具備上述氧化銥/氧化釓(GdOx)/氧化鋁/氮化鈦堆疊結構之記憶體之雙極電流電壓切換(Bipolar I-V switching)特徵，其中的電壓掃描方向(Voltage sweeping directions)為依循箭號的1~5，且掃瞄電壓依序為0V → -4V → 0V → + 4V → 0V，而限制電流(current compliance, CC)則為1mA。
請參考第7A圖，其顯示了在施加+3V的調整電壓(adjusting voltage)後，本發明之記憶體呈現出典型的CRS特徵。第7B圖則是將CRS特徵以線性尺規作表示；如圖所示，切換方向為依循箭號的1~6，而CRS狀態則以「0」、「ON」、「1」作表示。在此實施例中，記憶體係在VSET1 = -2.5V以及VSET2 = 1.6V的情況下，分別於箭號1→2以及4→5切換至ON；而在VRESET2 = -3.5V以及VRESET1 = 2.6V的情況下，則分別於箭號2→3以及5→6切換至1或0。
請參考第8圖，如前所述，本發明利用特定的材料搭配，額外加入一介電質膜，以上電極/介電質/介電質/下電極的堆疊結構達到CRS記憶體的特徵，而非呈現一般BS記憶體的特徵，其理由係在於記憶體的結構形成後，以GdOx 為第二介電膜為例，當中的Gd-O鍵會在GdOx 膜的晶粒邊界(grain boundary)處斷裂，而形成的氧空缺會以正電的形式，在施加負偏壓(-Ve)的情況下往上電極遷移。在第8圖中，這些氧空缺50所形成的絲狀路徑51係靠近GdOx 膜與上電極的介面。這些傳導用的絲狀路徑可較一般BS記憶體的絲狀路徑為大，因為在第一介電膜與第二介電膜之組合下，第二介電膜須做得更薄而會有更多的氧空缺形成。經測試，本發明與此實施例之LRS較一般BS記憶體的LRS低了50%。
而若施以正電壓，在一般BS記憶體中，氧空缺會向GdOx 膜方向移動而使得絲狀路徑斷裂，因此不會在RESET後表現出SET，意即記憶窗口(memory window)瓦解(collapsed)；相較之下，本發明於此實施例所製作之記憶體則可呈現出1.6V的VSET2 ，這是因為氧空缺所構成之絲狀路徑52在作為第一介電膜的Al2 O3 膜處形成，進入「ON」的狀態。當進一步增加電壓到2.6V時，靠近上電極與GdOx 膜的絲狀路徑則會減弱或是斷裂，進入「0」的狀態。再當施以VRESET2 後，絲狀路徑則會縮水(shrunk)或是破裂(ruptured)，進入到「1」的狀態。
本發明除了可提供記憶體的功能之外，尚能進一步與生醫檢測作結合而作為一種生醫檢測記憶體。本發明之結構中，上電極之上表面可作為與樣本的接觸面，透過樣本接觸後所導致的電流變化而作為偵測結果的判斷依據。
本發明所使用的上電極材料為氧化銥，而其本身可與H2 O2 發生氧化還原反應而改變溶液的酸鹼值，從而使該位置產生可偵測的電流或電壓變化。以使用血清與苯甲胺(benzyl amine)混合為樣本為例，樣本本身會先進行下列反應式1之反應： (反應式1) LOXL2 + C6 H5 CH2 NH2 → H2 O2 血清中的酵素LOXL2會與苯甲胺反應而生成過氧化氫，意即若樣本中有過氧化氫的存在，即表示血清中含有酵素LOXL2。本發明係將樣本與以氧化銥為材料的上電極接觸，而氧化銥與過氧化氫接觸時，會進行下列反應式2及/或反應式3之反應： (反應式2) H2 O2 + IrOx → Ir3+ + 2H+ + 2O2 (反應式3) Ir3+ + H2 O2 + 2H+ → Ir4+ + 2H2 O 其中的式2為過氧化物將無機氧化物還原出無機離子Ir3+ ，過氧化氫作為還原劑而產生產物為氧氣；式3則是過氧化氫進一步又在酸性環境中將Ir3+ 氧化為Ir4+ ，產物為水。本發明使用樣本與氧化銥膜接觸後，其並不一定僅發生上述之反應式2或反應式3，而是依過氧化氫的濃度不同而傾向更多的氧化或還原反應。然而本發明並不限制需要較多的Ir3+ 或是Ir4+ ，而是只要有銥離子產生即可。經氧化銥與過氧化氫的之間的氧化及/或還原反應而有銥離子的產生，進而有可被偵測的電壓變化產生，基本上，氧化銥之功函數可藉由增加過氧化氫濃度或改變電流傳導來提高，然而，過氧化氫濃度變化的過程中，檢測樣品之pH值則保持不變。本發明之記憶體在運用於檢測，作為一種生醫電阻式隨機存取記憶體(Bio-medical resistive random access memory, BM-RRAM)時，可靈敏且即時性地檢測出血清中是否含有LOXL2酵素，以評估是否有罹患癌症的風險。
請參考第9圖，本發明於運用作為BM-RRAM時，其一實施例係以2*2陣列的交錯點302、303、304、305為檢測單元，其中的交錯點302係以調整為pH7.4之 血清樣本，用以搭配偵測LOXL2酵素以評估乳癌的風險；交錯點303係作為參考點的pH7.4溶液；交錯點304係與以調整為pH7.4之尿液樣本，可用以搭配偵測肌胺酸(sarcosine)以評估前列腺癌的風險；而交錯點305則是pH7.4的含乙醯膽鹼(Acetylcholine)溶液。測試方式係將液體與交錯點處的上電極接觸即可。請參考第10圖，樣本６係與作為上電極之位元線30之一上表面31相接觸。而於第11圖中，其係揭示使用不同濃度的尿液作為樣本，可觀察到不同偏壓之下，其具有電流改變的特徵。其係基於尿素(CO(NH2 )2 )在尿素酶(Urease)的輔助下可解離為NH4+ 以及OH- ，其導電能力的變化可佐證前述作為BM-RRAM運用的可行性，且該檢測使用一單一個交錯點。
本發明於作為BM-RRAM的實施例之結構中，該第一介電膜之材料係氧化釓(Gd2O3)或氧化鋁(Al2O3)，而第二介電膜之材料則可與第一介電膜相似；第一介電質之材料需具備化學計量、較高能隙及較少缺陷之特性，而第二介電質則須具備非化學計量、較低能隙及較大缺陷(或氧空缺)之特性，而該交錯點陣列中，第一介電質可設置於第二介電質、第二介電質/電質介面、電極/介電質/介電質/介電質/電質之結構上，此外，第二介電膜之材料可為氧化釓、氧化鋁其中之一者，且與第一介電膜不同；下電極的材料則可選擇氮化鈦、鎢或其他惰性電極。而在厚度控制上，第一介電膜以及第二介電膜的厚度總合約為10~40奈米，作為上電極之氧化銥膜厚度則約為2~20奈米，且其在上表面可進一步具有多奈米微孔結構，以提升反應效率。本發明作為BM-RRAM之優勢之一在於可將獲得檢測結果的速度提升到數個奈秒(nanosecond)之內，且只要有奈米單位的電流變化量即可被偵測到，意即LOXL2酵素或肌胺酸等檢測標的物的濃度小於pM亦可，兼具有高靈敏度以及高反應性的特色。
進一步而言，本發明在應用為BM-RRAM時，其操作步驟可歸納為： 步驟S1：使用一上電極施加電壓/電流及下電極接地，，於一單一交錯點上取得一第一電壓/電流或電阻； 步驟S2：設置一樣本於該一單一交錯點，取得一第二電壓/電流或電阻；以及 步驟S3：比較該第一電壓/電流或電阻以及該第二電壓/電流或電阻之以取得一差值，並利用該差值判斷該樣本中之檢測標的物含量，該檢測標的物即為前述舉例之LOXL2酵素或肌胺酸，由於該記憶體為非揮發性記憶體，所儲存的資料不會消失。 步驟S4：待四個交錯點初始化至相同的電阻狀態或”0”狀態時，其中一交錯點測量少量的血液(或尿液)、一第二交錯點測量苯甲胺以及少量的血液(或尿液)、一第三交錯點測量肌胺酸以及少量的血液(或尿液)以及一第四交錯點測量尿素酶以及少量的血液(或尿液)，接著比較該些交錯點所獲得的數據，相對的，如同時間測量更多分析物，則需要更多交錯點，除非將該交錯點陣列進行初始化，否則資料可一直被儲存於該交錯點陣列中；該交錯點陣列經清洗過後可重複使用，進行多次的測量。
綜上所述，本發明詳細揭示了一種記憶體之結構，其結構中具備氧化銥與特定介電質的介面，能較佳地提供氧空缺絲狀路徑的形成，呈現出CRS記憶體特徵。而其又可作為一種BM-RRAM，其利用記憶體中的字元線與位元線之複數個交錯點位置作為生物檢測晶片的一部分，透過將樣本設置於作為上電極之位元線上，讓位元線材料中的氧化銥會發生氧化還原反應而產生可被偵測到的電流或電壓變化，從而得知樣本中的檢測標的濃度，例如LOXL2酵素或肌胺酸，以評估罹患乳癌或前列腺癌的可能性。在具有多種功能性以及良好的性能之下，本發明無疑為一種極具開發價值之記憶體之結構並有益於發展居家型健康照護。
惟以上所述者，僅為本發明之較佳實施例而已，並非用來限定本發明實施之範圍，舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。
10‧‧‧基板
20‧‧‧字元線
201‧‧‧下電極點
30‧‧‧位元線
300‧‧‧交錯點
301‧‧‧上電極點
302‧‧‧交錯點
303‧‧‧交錯點
304‧‧‧交錯點
305‧‧‧交錯點
31‧‧‧上表面
40‧‧‧中間層
401‧‧‧第一介電膜(氧化鋁膜)
402‧‧‧第二介電膜(氧化釓膜)
50‧‧‧氧空缺
51‧‧‧絲狀路徑
52‧‧‧絲狀路徑
6‧‧‧樣本
第1圖：其係為本發明一較佳實施例之記憶體之部分結構示意圖； 第2圖：其係為本發明一較佳實施例中，記憶體之結構之部分結構示意圖，用以表示位於周邊之電極點； 第3圖：其係為本發明一較佳實施例中，中間層之堆疊結構示意圖； 第4圖：其係為本發明一較佳實施例中，部分堆疊結構之顯微放大照片； 第5圖：其係為本發明一較佳實施例中，由下電極方向往上電極方向的元素縱深分佈圖(EDS depth profile)； 第6A圖：其係為本發明一較佳實施例中，電流電壓測試圖； 第6B圖：其係為本發明一較佳實施例中，電流電壓測試圖； 第7A圖：其係為本發明一較佳實施例中，電流電壓測試圖，用以突顯典型的CRS特徵； 第7B圖：其係為本發明一較佳實施例中，電流電壓測試圖，用以將CRS特徵以線性尺規(linear scale)作表示； 第8圖：其係為本發明一較佳實施例中，氧空缺構成之絲狀路徑在不同記憶體狀態下的表現； 第9圖：其係為本發明一較佳實施例之記憶體之部分結構示意圖，用以表示作為生物檢測之用之檢測單元； 第10圖：其係為本發明一較佳實施例中，中間層之堆疊結構示意圖，用以表示樣本與上表面接觸；以及 第11圖：其係為本發明一較佳實施例中，使用不同濃度的尿液作為樣本之電流電壓變化測試結果。
10‧‧‧基板
20‧‧‧字元線
30‧‧‧位元線
300‧‧‧交錯點
40‧‧‧中間層

Claims (10)

  1. 一種記憶體之結構，其係包含： 一基板； 複數個字元線，平行設置於該基板之上； 複數個位元線，平行設置於該基板之上，並與該些字元線之平行方向垂直交錯而於複數個交錯點覆蓋於該些字元線之上，該些位元線之材料係氧化銥、氧化釕、鉑、鈀、鈷、錸、銠或石墨烯；以及 複數個中間層，其係設置於該些交錯點而位於該些字元線以及該些位元線之間，該些中間層由下至上依序為一第一介電膜以及一第二介電膜； 其中，該第二介電膜之材料係選自於氧化釓、氧化鉿、氧化鉭、氧化鎳、氧化鋯、氧化鉻、氧化鈦、氧化鎢、氧化鈰以及氧化鍺所組成之群組其中之一者。
  2. 如申請專利範圍第1項所述的記憶體之結構，其中該些字元線之材料係氮化鈦。
  3. 如申請專利範圍第1項所述的記憶體之結構，其中該些字元線之至少一端係具有一下電極點。
  4. 如申請專利範圍第1項所述的記憶體之結構，其中該些位元線之至少一端係具有一上電極點。
  5. 如申請專利範圍第1項所述的記憶體之結構，其中該基板係包含一矽層以及一氧化矽層。
  6. 如申請專利範圍第1項所述的記憶體之結構，其中該第一介電膜之材料係氧化鋁或二氧化矽。
  7. 一種記憶體之結構，其係包含： 一基板； 複數個字元線，平行設置於該基板之上； 複數個位元線，平行設置於該基板之上，並與該些字元線之平行方向垂直交錯而於複數個交錯點覆蓋於該些字元線之上，該些位元線之材料係氧化銥、氧化釕、鉑、鈀、鈷、錸、銠或石墨烯；以及 複數個中間層，其係設置於該些交錯點而位於該些字元線以及該些位元線之間，該些中間層由下至上依序為一第一介電膜以及一第二介電膜； 其中，該第二介電膜之材料係氧化釓、氧化鉿、氧化鉭、氧化鎳、氧化鋯、氧化鉻、氧化鈦、氧化鎢、氧化鈰以及氧化鍺，且該些位元線之一上表面係用以與一樣本相接觸，該樣本係包含尿液、血清或血液。
  8. 如申請專利範圍第7項所述的記憶體之結構，其中該第一介電膜之材料係與該第二介電膜之材料相同。
  9. 如申請專利範圍第7項所述的記憶體之結構，其中該些交錯點其中之一者係作為參考點。
  10. 如申請專利範圍第7項所述的記憶體之結構，該上表面係具有複數個奈米微孔。
TW105112054A 2016-04-18 2016-04-18 記憶體之結構 TW201738888A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW105112054A TW201738888A (zh) 2016-04-18 2016-04-18 記憶體之結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105112054A TW201738888A (zh) 2016-04-18 2016-04-18 記憶體之結構

Publications (2)

Publication Number Publication Date
TW201738888A true TW201738888A (zh) 2017-11-01
TWI607438B TWI607438B (zh) 2017-12-01

Family

ID=61022520

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105112054A TW201738888A (zh) 2016-04-18 2016-04-18 記憶體之結構

Country Status (1)

Country Link
TW (1) TW201738888A (zh)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737996A (ja) * 1993-07-26 1995-02-07 Mitsubishi Electric Corp メモリセルにトランジスタを用いない半導体記憶装置およびその製造方法
JP2002208678A (ja) * 2001-01-11 2002-07-26 Fujitsu Ltd 半導体装置及びその製造方法
US7330369B2 (en) * 2004-04-06 2008-02-12 Bao Tran NANO-electronic memory array
JP4475098B2 (ja) * 2004-11-02 2010-06-09 ソニー株式会社 記憶素子及びその駆動方法
JP3989506B2 (ja) * 2005-12-27 2007-10-10 シャープ株式会社 可変抵抗素子とその製造方法ならびにそれを備えた半導体記憶装置
KR101673018B1 (ko) * 2010-04-20 2016-11-07 삼성전자 주식회사 반도체 소자, 반도체 메모리 장치 및 이들의 제조 방법
JP4972238B2 (ja) * 2010-09-28 2012-07-11 パナソニック株式会社 抵抗変化型不揮発性記憶素子のフォーミング方法
US8921948B2 (en) * 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5438707B2 (ja) * 2011-03-04 2014-03-12 シャープ株式会社 可変抵抗素子及びその製造方法、並びに、当該可変抵抗素子を備えた不揮発性半導体記憶装置
JP2013004655A (ja) * 2011-06-15 2013-01-07 Sharp Corp 不揮発性半導体記憶装置およびその製造方法
JP2013157469A (ja) * 2012-01-30 2013-08-15 Sharp Corp 可変抵抗素子、及び、不揮発性半導体記憶装置
JP2013197504A (ja) * 2012-03-22 2013-09-30 Sharp Corp 可変抵抗素子、及び、不揮発性半導体記憶装置
KR101338360B1 (ko) * 2012-04-04 2013-12-06 광주과학기술원 선택 소자, 이를 포함하는 비휘발성 메모리 셀 및 이의 제조방법
KR20140042986A (ko) * 2012-09-28 2014-04-08 삼성전자주식회사 단위 셀이 단일 소자로 구성된 메모리 소자 및 그 제조방법
GB2515568B (en) * 2013-06-28 2016-05-18 Ibm Resistive random-access memory cells
KR102059865B1 (ko) * 2013-08-06 2020-02-12 삼성전자주식회사 가변 저항 메모리 장치 및 그것을 포함하는 가변 저항 메모리 시스템
US9385316B2 (en) * 2014-01-07 2016-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM retention by depositing Ti capping layer before HK HfO
US20150249113A1 (en) * 2014-02-28 2015-09-03 Kabushiki Kaisha Toshiba Nonvolatile memory device

Also Published As

Publication number Publication date
TWI607438B (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
KR101275800B1 (ko) 가변 저항 물질을 포함하는 비휘발성 메모리 소자
JP6740159B2 (ja) 気体検出装置及び気体検出方法
KR100718155B1 (ko) 두 개의 산화층을 이용한 비휘발성 메모리 소자
US8338816B2 (en) Nonvolatile memory element, and nonvolatile semiconductor device using the nonvolatile memory element
JP4469023B2 (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP6145762B1 (ja) 気体センサ、及び燃料電池自動車
JP4894757B2 (ja) 抵抗記憶素子及び不揮発性半導体記憶装置
CN101636840B (zh) 非易失性存储元件、非易失性存储器件、非易失性半导体器件以及非易失性存储元件的制造方法
JP2009081251A (ja) 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
US10090462B2 (en) Resistive memory devices
JP4529654B2 (ja) 記憶素子及び記憶装置
JP5395314B2 (ja) 不揮発性記憶素子および不揮発性記憶装置
US20100237317A1 (en) Resistive random access memory, nonvolatile memory, and method of manufacturing resistive random access memory
US7964869B2 (en) Memory element, memory apparatus, and semiconductor integrated circuit
Tappertzhofen et al. Capacity based nondestructive readout for complementary resistive switches
US9214629B2 (en) Resistive memory and method for fabricating the same
JP6754711B2 (ja) 気体検出装置及び気体検出方法
WO2007023569A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
WO2007046144A1 (ja) 抵抗記憶素子及びその製造方法、並びに不揮発性半導体記憶装置
JP2010021381A (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP7138240B2 (ja) 気体センサの駆動方法及び気体検出装置
CN102157686B (zh) 一种表面阻态随电畴变化的存储器及其制备方法
TW201738888A (zh) 記憶體之結構
US9595565B1 (en) Memory structure
JP2008098413A (ja) 可変抵抗素子

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees